CN101996860B

CN101996860B - 电容器制作方法

Info

Publication number: CN101996860B
Application number: CN2009100562807A
Authority: CN
Inventors: 罗飞; 邹立
Original assignee: Semiconductor Manufacturing International Shanghai Corp
Current assignee: Semiconductor Manufacturing International Shanghai Corp
Priority date: 2009-08-11
Filing date: 2009-08-11
Publication date: 2012-08-08
Anticipated expiration: 2029-08-11
Also published as: CN101996860A

Abstract

一种电容器制作方法，包括：提供层间介质层以及贯穿所述层间介质层的互连结构；在所述层间介质层上依次沉积刻蚀阻挡层，第一绝缘层；对所述的第一绝缘层表面进行磷离子注入，形成磷掺杂的中间绝缘层；在磷掺杂的中间绝缘层上形成第二绝缘层；依次刻蚀所述第二绝缘层，磷掺杂的中间绝缘层，第一绝缘层形成沟槽；刻蚀所述沟槽，使沟槽宽度增加，并使沟槽底部宽度接近沟槽顶部的宽度；去除所述刻蚀阻挡层；在所述沟槽内壁依次沉积掺杂多晶硅层和非掺杂多晶硅层；进行高温退火；在所述沟槽内壁形成位于非掺杂多晶硅层上的半球状多晶硅颗粒；依次沉积介电层，上电极。所述方法避免电容器上电极和下电极发生短接或者形成填充缺陷。

Description

电容器制作方法

技术领域

本发明涉及半导体制造领域，尤其涉及一种电容器制作方法。

背景技术

随着半导体器件的临界尺寸进入次100nm时代，对于传统的单晶体管单电容器(1T-1C)结构，电容器的电容和可靠性起着越来越重要的作用。增大电容器电容的做法通常有两个，一个是增加电容器上下极板间的相对面积，另一个是减小电容器上下极板之间的距离。目前半导体制作工艺中更多的采用增加电容器上下极板间的相对面积的方法来增加电容。

现有的1T-1C结构中电容器的制作方法参考附图1A至附图1F所示。参考附图1A，附图中100为层间介质层，贯穿所述层间介质层100的互连结构110用于连接1T-1C结构中的晶体管和电容器，通常，互连结构110的一端与形成在半导体衬底上的晶体管结构的源极或者漏极电连接，另一端与电容器的一个电极电连接，附图1A中，为了简便，省略了半导体衬底以及形成于半导体衬底上的晶体管结构。

所述的层间介质层100上，依次形成有刻蚀阻挡层120，第一绝缘层130以及第二绝缘层140，所述的第一绝缘层材料对于SC1，BOE等湿法刻蚀剂具有较大的刻蚀选择比，通常，希望其刻蚀选择比大于6∶1，例如第一绝缘层材料为掺磷的氟硅玻璃(PEBPSG)，第二绝缘层为掺磷的TEOS(PETEOS)，所述的TEOS是一种主要包含SiO₂的绝缘材料。所述的刻蚀阻挡层材料例如为氮化硅。随后，在所述的第二绝缘层140上形成掩膜层150，并刻蚀所述掩膜层150形成开口，所述开口的位置与互连结构120的位置对应。所述的掩膜层150的材料例如光刻胶，无定型碳，TiN，Al₂O₃或者无掺杂的多晶硅等。

随后，参考附图1B，以所述的掩膜层150为掩膜，依次刻蚀第二绝缘层140，第一绝缘层130至刻蚀阻挡层120，形成沟槽160，所述的沟槽160用于制作电容器。为了增加电容器的电容值，只能通过增加沟槽侧壁面积的做法，随着半导体器件的尺寸越来越小，只能通过增加沟槽深度的方法来增加其侧壁面积，因此，沟槽深度越做越大，如附图1B所示，所述沟槽的深宽比大于20∶1，因此，在刻蚀形成沟槽的工艺中，由于刻蚀工艺和刻蚀设备的限制，沟槽底部的宽度通常小于沟槽顶部的宽度。所述的刻蚀工艺例如高密度等离子体干法刻蚀，所述的刻蚀气体包括C₄F₆，C₃F₈，氩气和氧气。之后，去除所述的掩膜层150。

为了获取更高的电容器，通常会采用进一步扩大沟槽宽度尤其是沟槽底部宽度的做法，参考附图1C所示，采用湿法刻蚀工艺刻蚀所述的沟槽160，通常，要求所述的刻蚀剂对第一绝缘层的刻蚀速率远大于其对第二绝缘层的刻蚀速率，因此，经过所述的湿法刻蚀工艺，沟槽160底部的宽度增加远大于沟槽顶部的宽度增加，使沟槽底部的宽度基本等于沟槽的顶部宽度。所述的刻蚀剂例如SC1，SC1的主要成分为去离子水，双氧水，氨水，温度为60～100摄氏度，其对掺磷的TEOS和掺磷的氟硅玻璃的刻蚀选择比约为1∶10。

参考附图1D所示，进一步采用湿法刻蚀工艺刻蚀所述沟槽160，扩大沟槽的宽度和深度，从而增加沟槽的侧壁面积，本刻蚀工艺所采用的刻蚀剂对第一绝缘层的刻蚀速率远和第二绝缘层的刻蚀速率基本相同，因此，刻蚀之后，沟槽底部的宽度依然基本等于沟槽的顶部宽度。本步骤中所述的刻蚀剂例如BOE(buffered Oxide Etch)，BOE的主要成分为HF和NH₄F，可依不同比例混合，其对掺磷的TEOS和掺磷的氟硅玻璃的刻蚀选择比接近1∶1。

参考附图1E所示，刻蚀所述的刻蚀阻挡层120至层间介质层100，并暴露出所述互连结构110。

之后，采用半球状颗粒(Hemisphere Grain，HSG)工艺在所述的沟槽内壁形成下电极，以增加所述下电极的表面积，所述的下电极材料例如多晶硅材料，多晶硅半球状颗粒在所述的沟槽内壁均匀沉积，如果所述半球状颗粒的尺寸增加，则下电极的表面积增加，最终形成的电容器的电容值增加，如果半球状颗粒的尺寸增加过大，则会导致相邻得半球状颗粒之间的间距变小，在上电极上沉积介电层时，难于使作为上电极的多晶硅半球状颗粒被完全覆盖，由于所述介电层用于电绝缘上电极和下电极，如果介电层不能完全覆盖所述下电极，则会导致局部上电极和下电极之间的短接，在对所述电容器充电时，会导致上下电极之间的击穿，从而导致半导体器件的漏电(leakage)。参考附图1F所示，为沟槽内壁形成电容器结构之后第一绝缘层和第二绝缘层的界面处的放大图，从图中可以看出，第一绝缘层和第二绝缘层的界面处的介电层180无法完全填充多晶硅半球状颗粒170之间的空隙171，造成上电极和下电极190之间的短接。参考附图2所示，为第一绝缘层和第二绝缘层的界面的局部放大图，从图中可以看出，由于第一绝缘层和第二绝缘层之间的夹角为锐角，因此在夹角位置形成的相邻的2个球状颗粒的间距就更加的小，在2个球状颗粒的之间完全填充介电层材料就更加的困难，因此，所述部位就成为电容器容易出现击穿缺陷的部位，从而因漏电流过大而导致器件失效。

发明内容

本发明解决的问题是现有电容器制作工艺，在第一绝缘层和第二绝缘层的截面区域，作为下电极的半球状颗粒间距过小，在沉积介电层的工艺中难于被介电层完全覆盖，从而导致电容器发生击穿现象的缺陷。

本发明提供了一种电容器制作方法，包括：提供层间介质层以及贯穿所述层间介质层的互连结构；

在所述层间介质层上依次沉积刻蚀阻挡层，第一绝缘层，对所述的第一绝缘层表面进行磷离子注入，形成磷掺杂的中间绝缘层；

在磷掺杂的中间绝缘层上形成第二绝缘层；

依次刻蚀所述第二绝缘层，磷掺杂的中间绝缘层，第一绝缘层形成沟槽，所述沟槽的位置与所述互连结构的位置对应；

刻蚀所述沟槽，使沟槽宽度增加，并使沟槽底部宽度接近沟槽顶部的宽度；

去除所述刻蚀阻挡层；

在所述沟槽内壁依次沉积掺杂多晶硅层和非掺杂多晶硅层；

进行高温退火；

在所述沟槽内壁形成位于非掺杂多晶硅层上的半球状多晶硅颗粒；

沉积覆盖所述非掺杂多晶硅层以及半球状多晶硅颗粒的介电层；沉积覆盖所述介电层的上电极。

本发明提供的电容器制作方法，通过磷离子注入工艺，在第一绝缘层上表面注入高浓度磷离子，形成磷掺杂的中间绝缘层，并在所述沟槽内壁依次沉积掺杂多晶硅层和非掺杂多晶硅层；之后进行高温退火，使第一绝缘层，磷掺杂的中间绝缘层，第二绝缘层界面处的半球状多晶硅颗粒的尺寸变小，从而增加相邻的半球状多晶硅颗粒之间的距离，使介电层能够完全覆盖半球状多晶硅颗粒之间的间隙，避免了形成电容器之后上电极和下电极的短接。

附图说明

图1A至图1F为现有技术电容器制作工艺中各步骤的结构示意图；

图1F为沟槽内壁形成电容器结构之后第一绝缘层和第二绝缘层的界面处的放大图；

图2为第一绝缘层和第二绝缘层的界面区域的局部放大图；

图3A至图3F为本发明具体实施方式电容器制作工艺中各步骤的结构示意图；

图3G为沟槽内壁形成半球状多晶硅颗粒之后第一绝缘层，磷掺杂的中间绝缘层和第二绝缘层的界面处的放大图；

图3H为沟槽内壁形成电容器结构之后第一绝缘层，磷掺杂的中间绝缘层和第二绝缘层的界面处的放大图；

图4为现有技术电容器制作方法形成的电容器TDDB性能测试曲线；

图5为本发明所述电容器制作方法形成的电容器TDDB性能测试曲线。

具体实施方式

下面结合附图对本发明的具体实施方式做详细的说明。

为了解决现有技术中第一绝缘层和第二绝缘层的界面区域形成的相邻的2个多晶硅半球状颗粒的间距过小，在2个半球状颗粒的之间难于完全填充介电层材料，使电容器在所述部位容易被击穿的缺陷，本发明提供一种新的电容器制作方法，下面结合附图对各个步骤做详细的说明，所述电容器制作方法包括：

步骤S1：提供层间介质层以及贯穿所述层间介质层的互连结构；

参考附图3A所示，附图中300为层间介质层，贯穿所述层间介质层300的互连结构310用于连接1T-1C结构中的晶体管和电容器，通常，互连结构310的一端与形成在半导体衬底上的晶体管结构的源极或者漏极电连接，另一端与电容器的一个电极电连接，附图3A中，为了简便，省略了半导体衬底以及形成于半导体衬底上的晶体管结构。

所述的层间介质层材料例如氧化硅，氮氧化硅等，互连结构的材料例如金属铜，钨，铝等，优选的为铜。

步骤S2：继续参考附图3A所示，在所述层间介质层300上依次沉积刻蚀阻挡层320，第一绝缘层330，并对所述的第一绝缘层表面进行磷离子注入，形成磷掺杂的中间绝缘层370；

所述的刻蚀阻挡层320材料例如为氮化硅。厚度范围为200埃～2000埃。

所述的第一绝缘层330材料例如为由等离子体增强型化学气象沉积工艺制备的硼磷硅玻璃(PEBPSG)，厚度范围为5000埃～15000埃。

对所述的第一绝缘层表面进行磷离子注入的工艺可以是离子束注入工艺(ion beam implantation)，也可以是等离子体处理注入工艺(plasma treatmentprocess)。以离子束注入工艺为例，磷离子注入的能量范围为5～100KeV，离子注入的剂量范围1.0E14～5.0E16atoms/cm²，优选的能量为20KeV，优选的剂量为7.5E15atoms/cm²。所述的磷掺杂的中间绝缘层370中磷离子的掺杂浓度大于3.0E20atoms/cm³。

所述的磷掺杂的中间绝缘层370的厚度范围为50埃～800埃，优选的范围例如为500埃。

步骤S3：参考附图3B所示，在磷掺杂的中间绝缘层370上形成第二绝缘层340；所述的第二绝缘层340和第一绝缘层330的材料不同，本实施例中，要求所述的第一绝缘层和第二绝缘层对于SC1等刻蚀剂的刻蚀选择比差别较大，刻蚀剂对第一绝缘层的刻蚀速率大于对第二刻蚀剂的选择速率，可选的，刻蚀剂对第一绝缘层和第二绝缘层的刻蚀选择比范围为6∶1～15∶1。

本实施例中，优选的第二绝缘层为由等离子体增强型化学气象沉积工艺制备的TEOS(PETEOS)，所述的TEOS是一种主要包含SiO₂的绝缘材料，厚度范围为10000埃～25000埃。

步骤S4：继续参考附图3B所示，依次刻蚀所述第二绝缘层340，磷掺杂的中间绝缘层370，第一绝缘层330形成沟槽360，所述沟槽360的位置与所述互连结构310的位置对应；

在刻蚀所述第二绝缘层340，磷掺杂的中间绝缘层370，第一绝缘层330之前，需要在所述第二绝缘层340上形成掩膜层350，并在所述掩膜层350上形成开口，所述开口的位置与互连结构310的位置对应。所述的掩膜层350用于定义沟槽的位置，并在刻蚀工艺中保护所述的第二绝缘层340，掩膜层350的材料例如光刻胶，无定型炭，TiN，Al₂O₃或者无掺杂的多晶硅等。

之后，以所述的掩膜层350为掩膜，依次刻蚀第二绝缘层340，磷掺杂的中间绝缘层370，第一绝缘层330至刻蚀阻挡层320，形成沟槽360，所述的沟槽360用于制作电容器。为了增加电容器的电容值，沟槽深度较大，本实施例中，可选的沟槽的深宽比范围为10∶1～50∶1，优选的例如20∶1～50∶1，因此，在刻蚀形成沟槽的工艺中，由于刻蚀工艺和刻蚀设备的限制，沟槽底部的宽度通常小于沟槽顶部的宽度。所述的刻蚀工艺例如高密度等离子体干法刻蚀，所述的刻蚀气体包括C₄F₆，C₃F₈，氩气和氧气。

之后，去除所述的掩膜层350。

步骤S5：参考附图3C所示，刻蚀所述沟槽360，使沟槽360宽度增加，并使沟槽360底部宽度接近沟槽顶部的宽度。

可选的，本步骤可分为两步进行：用第一刻蚀剂刻蚀所述沟槽，增大沟槽宽度，并使沟槽底部宽度接近沟槽顶部的宽度，所述第一刻蚀剂对第一绝缘层的刻蚀速率大于对第二绝缘层的刻蚀速率；选用第二刻蚀剂继续刻蚀所述沟槽，扩大沟槽的宽度和深度。

为了获取更高的电容器，需要进一步增加沟槽的表面积，由于之前形成的沟槽底部宽度小于沟槽顶部的宽度，因此，首先选用第一刻蚀剂刻蚀所述沟槽，增大沟槽宽度，并使沟槽底部宽度接近沟槽顶部的宽度，所述第一刻蚀剂对第一绝缘层的刻蚀速率大于对第二绝缘层的刻蚀速率；

所述的第一刻蚀剂例如SC1，SC1的主要成分为去离子水，双氧水，氨水，其对掺磷的TEOS和掺磷的氟硅玻璃的刻蚀选择比约为1∶10，因此，经过所述的湿法刻蚀工艺，沟槽360底部的宽度增加远大于沟槽顶部的宽度增加，使沟槽底部的宽度基本等于沟槽的顶部宽度。

之后，选用第二刻蚀剂继续刻蚀所述沟槽，扩大沟槽的宽度和深度，从而增加沟槽的侧壁面积，本刻蚀工艺所采用的刻蚀剂对第一绝缘层的刻蚀速率远和第二绝缘层的刻蚀速率基本相同，因此，刻蚀之后，沟槽底部的宽度依然基本等于沟槽的顶部宽度。所述的第二刻蚀剂例如BOE(buffered OxideEtch)，BOE的主要成分为HF和NH₄F，可依不同比例混合，其对掺磷的TEOS和掺磷的氟硅玻璃的刻蚀选择比接近1。因此，刻蚀之后，沟槽底部的宽度依然基本等于沟槽的顶部宽度。

步骤S6：参考附图3D所示，去除所述刻蚀阻挡层，暴露出所述互连结构310。

步骤S7：参考附图3E所示，在所述沟槽内壁依次沉积掺杂多晶硅层200a和非掺杂多晶硅层200b；

沉积掺杂多晶硅层200a和非掺杂多晶硅层200b的工艺例如采用低压化学气相沉积工艺，可以使掺杂多晶硅层200a和非掺杂多晶硅层200b均匀覆盖沟槽的内壁，尤其是第二绝缘层和磷掺杂的中间绝缘层的界面区域。在多晶硅层上形成半球状多晶硅颗粒时，半球状多晶硅颗粒的尺寸大小与多晶硅层中磷离子的掺杂浓度有关，一般来说，磷离子的掺杂浓度越高，形成的半球状多晶硅颗粒的尺寸越小，当磷离子的掺杂浓度过大时，可能无法形成半球状多晶硅颗粒。因此，本实施例中所述的掺杂多晶硅层的作用在于控制形成的半球状多晶硅颗粒的尺寸大小，因为在随后的退火工艺中，掺杂多晶硅层中的磷离子会迁移进入非掺杂多晶硅层，达到控制形成的半球状多晶硅颗粒尺寸大小的目的。本实施例中，所述的掺杂多晶硅层中磷离子的掺杂浓度范围为1.0E19～5.0E21atoms/cm³，掺杂多晶硅层的厚度为50～250埃，非掺杂多晶硅的厚度为100～300埃。步骤S8：进行高温退火，所述的高温退火的温度范围为400～800摄氏度，退火时间范围为5分钟～2小时，优选的，退火温度为620摄氏度，退火时间为30min。

参考附图3F所示，经过所述的高温退火工艺，磷掺杂的中间绝缘层370中的高浓度磷离子发生迁移，进入第二绝缘层340和磷掺杂的中间绝缘层370界面处的掺杂多晶硅层200a和非掺杂多晶硅层200b，如图3F所示的区域200c，由于区域200c中掺杂有磷离子，在随后沉积半球状多晶硅颗粒的工艺中所述区域形成的半球状多晶硅颗粒的尺寸变小，这就增大了第二绝缘层和磷掺杂的中间绝缘层界面处相邻的半球状多晶硅颗粒之间的间距，使介电层可以完全覆盖所述的非掺杂多晶硅层以及半球状多晶硅颗粒，避免了形成电容器之后电容器之间短接。

步骤S9：在所述沟槽内壁沉积覆盖非掺杂多晶硅的半球状多晶硅颗粒200d；所述的掺杂多晶硅层200a，非掺杂多晶硅层200b以及半球状多晶硅颗粒200d共同形成电容器的下电极。参考附图3G所示，为沟槽内壁第一绝缘层，磷掺杂的中间绝缘层和第二绝缘层的界面处的放大图，从附图中可以看出，区域200c处的半球状多晶硅颗粒200d的尺寸明显小于其它区域，因此，区域200c处的半球状多晶硅颗粒200d之间的间距也明显大于其它区域半球状多晶硅颗粒之间的间距。

步骤S10：沉积覆盖所述非掺杂多晶硅层以及半球状多晶硅颗粒的介电层210；步骤S11：沉积覆盖所述介电层的上电极220。所述的介电层材料例如氧化铝，上电极材料例如氮化钛。

参考附图3H所示，为形成电容器之后沟槽内壁第一绝缘层，磷掺杂的中间绝缘层和第二绝缘层的界面处的放大图，从附图中可以看出，由于第一绝缘层，磷掺杂的中间绝缘层和第二绝缘层的界面处的半球状多晶硅颗粒的尺寸小，因此，介电层210能够完全填充多晶硅半球状颗粒之间的空隙，从而避免了形成电容器之后由于上电极和下电极220之间的短接造成的电容器击穿现象。参考附图4所示，为现有技术电容器制作方法形成的电容器TDDB(TimeDependent Dielectric Breakdown)性能测试曲线，其中，曲线的横坐标表示电容器击穿所需的时间，所述的击穿试验是在温度125摄氏度，电场强度6.7MV/cm的条件下进行的，如果在800秒时间内所有样品没有发生击穿现象，则说明进行测试的电容器性能满足要求，纵坐标表示电容器被击穿的可能性，是以概率来表示的，30％表示如果把100个完全一样的样品全部测试一遍，那么有30个样品在超过300秒后一定会发生击穿现象，但如果样品发生击穿的时间超过800秒，则无论多大的击穿概率都是可以被接受的。从图中可以看出，采用现有电容器制作方法形成的部分电容器(附图中圈出的部分)，在时间小于100秒的情况下，电容就有被击穿的可能性，这与要求的标准有很大的差距。

参考附图5所示，为采用本实施例电容器制作方法形成的电容器TDDB(Time Dependent Dielectric Breakdown)性能测试曲线，其中，横坐标和纵坐标表示的意义和附图4中表示的意义相同，从图中可以看出，所有电容器都是在超过1000秒的时间后才可能被击穿，这说明电容器的可靠性大大超过了被要求的标准。

虽然本发明已以较佳实施例披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。

Claims

1.一种电容器制作方法，包括：

提供层间介质层以及贯穿所述层间介质层的互连结构；

在磷掺杂的中间绝缘层上形成第二绝缘层；

去除所述刻蚀阻挡层；

在所述沟槽内壁依次沉积掺杂多晶硅层和非掺杂多晶硅层；

进行高温退火；

2.根据权利要求1所述的电容器制作方法，其特征在于，所述磷掺杂的中间绝缘层中磷离子的掺杂浓度大于3.0E20 atoms/cm³。

3.根据权利要求2所述的电容器制作方法，其特征在于，对所述的第一绝缘层表面进行磷离子注入，形成磷掺杂的中间绝缘层的工艺为离子束注入工艺或者等离子体处理注入工艺。

4.根据权利要求3所述的电容器制作方法，其特征在于，离子束注入工艺中，磷离子注入的能量范围为5～100KeV，离子注入的剂量范围为1.0E14～5.0E16atoms/cm²。

5.根据权利要求1所述的电容器制作方法，其特征在于，高温退火的温度范围为400～800摄氏度，退火时间范围为5分钟～2小时。

6.根据权利要求1所述的电容器制作方法，其特征在于，所述的磷掺杂的中间绝缘层的厚度范围为50埃～800埃。

7.根据权利要求1所述的电容器制作方法，其特征在于，所述第一绝缘层为掺磷氟硅玻璃，所述第二绝缘层为掺磷的TEOS。

8.根据权利要求1所述的电容器制作方法，其特征在于，所述沟槽的深宽比范围为10∶1～50∶1。

9.根据权利要求1所述的电容器制作方法，其特征在于，所述介电层为氧化铝。

10.根据权利要求1所述的电容器制作方法，其特征在于，所述上电极为氮化钛。