KR100818437B1 - 반도체 소자의 금속 배선간 층간 절연막 구조 및 그 제조방법 - Google Patents

반도체 소자의 금속 배선간 층간 절연막 구조 및 그 제조방법 Download PDF

Info

Publication number
KR100818437B1
KR100818437B1 KR1020060097769A KR20060097769A KR100818437B1 KR 100818437 B1 KR100818437 B1 KR 100818437B1 KR 1020060097769 A KR1020060097769 A KR 1020060097769A KR 20060097769 A KR20060097769 A KR 20060097769A KR 100818437 B1 KR100818437 B1 KR 100818437B1
Authority
KR
South Korea
Prior art keywords
interlayer insulating
insulating film
diffusion barrier
film
metal
Prior art date
Application number
KR1020060097769A
Other languages
English (en)
Inventor
황종택
Original Assignee
동부일렉트로닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 동부일렉트로닉스 주식회사 filed Critical 동부일렉트로닉스 주식회사
Priority to KR1020060097769A priority Critical patent/KR100818437B1/ko
Application granted granted Critical
Publication of KR100818437B1 publication Critical patent/KR100818437B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76822—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc.
    • H01L21/76825—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc. by exposing the layer to particle radiation, e.g. ion implantation, irradiation with UV light or electrons etc.
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

본 발명은 반도체 소자의 금속 배선간 층간 절연막 구조 및 그 제조 방법에 관한 것으로, 특히 본 발명의 제조 방법은, 반도체 소자를 갖는 반도체 기판 전면에 제 1층간 절연막을 형성하고, 제 1층간 절연막의 콘택홀에 콘택 전극 또는 제 1층간 절연막 표면에 금속 배선을 형성하고, 콘택 전극 또는 금속 배선을 갖는 제 1층간 절연막 구조물 전면에 B 이온이 도핑된 확산 방지막을 형성하고, 확산 방지막 상부 전면에 F 이온이 도핑된 제 2층간 절연막을 형성한다. 그러므로, 본 발명은 FSG 층간 절연막 하부에 B 이온이 도핑된 확산 방지막을 추가함으로써 층간 절연막의 F 이온이 확산 방지막의 B 이온과 결합하여 더 이상 하부 물질로 확산되지 않도록 한다.
층간 절연막, FSG, BSG, 확산 방지, HF

Description

반도체 소자의 금속 배선간 층간 절연막 구조 및 그 제조 방법{STRUCTURE AND METHOD FOR MANUFACTURING INTER-METAL DIELECTRIC LAYER BETWEEN METAL LINES OF SEMICONDUCTOR DEVICE}
도 1a 및 도 1b는 종래 기술에 의한 반도체 소자의 금속 배선간 층간 절연막 제조 방법을 설명하기 위한 공정 순서도,
도 2는 종래 기술에 의한 반도체 소자의 금속 배선간 층간 절연막 제조 방법의 문제점을 설명하기 위한 수직 단면도,
도 3은 본 발명에 따른 반도체 소자의 금속 배선간 층간 절연막 구조를 나타낸 수직 단면도,
도 4a 내지 도 4d는 본 발명의 일 실시예에 따른 반도체 소자의 금속 배선간 층간 절연막 제조 방법을 순차적으로 설명하기 위한 공정 순서도.
＜도면의 주요부분에 대한 부호의 설명＞
100 : 반도체 기판 102 : 소자 분리막
104 : 게이트 산화막 106 : 게이트 전극
108 : 스페이서 110 : 소오스/드레인 영역
112 : 제 1층간 절연막 114 : 콘택 전극
116a : 확산 방지막(BSG) 118 : 제 2층간 절연막(FSG)
본 발명은 반도체 소자의 제조 방법에 관한 것으로서, 특히 금속 배선 사이를 절연하는 절연 물질 중, F 이온이 도핑된 층간 절연막의 문제를 개선할 수 있는 반도체 소자의 금속 배선간 층간 절연막 구조 및 그 제조 방법에 관한 것이다.
반도체 소자의 제조 기술 발달에 따른 소자의 고집적화로 인해 회로상의 금속 배선이 점차 미세한 선폭으로 형성되고 있으며 그 배선 사이의 간격 또한 미세화되는 추세이다. 미세화된 반도체 소자의 크기를 줄이기 위해 다층 배선 구조를 채택하고 있는데, 다층 금속 배선 사이를 층간 절연시키기 위해서는 절연 특성이 좋은 층간 절연막을 반드시 필요로 한다.
금속 배선 사이를 전기적으로 분리하기 위한 층간 절연막으로는, USG(Undoped Silicate Glass), 플라즈마인핸스드 화학기상증착법(PE CVD : Plasma Enhanced Chemical Vapor Deposition)에 의한 TEOS 또는 실리콘질화막(SiH4)을 증착하거나, 고밀도 플라즈마 화학기상증착법(HDP CVD : High Density Plasma Chemical Vapor Deposition)으로 실리콘 산화막(SiO2) 등을 증착한 후에, 화학적기계적연마(CMP : Chemical Mechanical Polishing) 공정을 이용하여 평탄화시킨다. 이후 평탄화된 층간 절연막에 금속 배선 공정을 진행한다.
도 1a 및 도 1b는 종래 기술에 의한 반도체 소자의 금속 배선간 층간 절연막 제조 방법을 설명하기 위한 공정 순서도이다. 이들 도면을 참조하여 종래 기술에 의한 금속 배선간 층간 절연막의 제조 공정에 대해 설명한다.
우선, 도 1a에 도시된 바와 같이, 반도체 기판(10)으로서, 실리콘 기판에 STI(Shallow Trench Isolation) 형태의 소자 분리막(12)을 형성하고, 반도체 기판(10) 표면에 반도체 소자로서, 모스 트랜지스터를 제조한다. 예를 들어, 반도체 기판(10) 표면에 게이트 산화막(14) 및 게이트 전극(16)을 형성한 후에, 게이트 전극(16) 측벽에 절연성의 스페이서(18)를 형성한다. 게이트 전극(16) 및 스페이서(18)에 의해 드러난 기판내에 도펀트를 주입하여 소오스/드레인 영역(20)을 형성한다.
상기 모스 트랜지스터가 형성된 반도체 기판 전면에 제 1층간 절연막(PMD : Pre Metal Dielectric layer)(22)으로서, USG, BPSG, PSG 등을 증착하고 이를 화학적기계적연마(CMP) 공정으로 표면을 평탄화한다.
제 1층간 절연막(22)에 콘택홀 식각 공정으로 건식 식각하여 소오스/드레인 영역(20)이 오픈, 또는 게이트 전극(16) 표면이 오픈되는 콘택홀을 형성하고, 텅스텐(W) 등의 금속을 콘택에 물리적기상증착 공정(PVD : Physical Vapor Deposition)으로 갭필하고 이를 사진 및 건식 식각 공정으로 패터닝하여 콘택 전극(24)을 형성한다. 이때, 콘택 전극(24)을 형성하기 전에, 물리적기상증착 공정(PVD) 등으로 콘택홀에 티타늄(Ti)/티타늄 질화막(TiN) 등의 장벽 금속(barrier metal)을 추가 형성할 수 있다.
도 1b에 도시된 바와 같이, 콘택 전극(24)이 있는 결과물 전면에, 고밀도 플 라즈마 화학기상증착 공정(HDP CVD)으로 실리콘 산화막(SiO2) 등의 절연 물질을 증착하여 제 2층간 절연막(IMD : Inter-Metal Dielectric layer)(26)을 형성하고, 화학적기계적연마(CMP) 공정으로 제 2층간 절연막(26)을 일정 두께까지 연마하여 그 표면을 평탄화한다.
도면에 도시되지 않았지만, 평탄화된 제 2층간 절연막(26)에 알루미늄(Al) 등의 금속막을 증착하고, 이를 사진 및 건식 식각 공정으로 패터닝하여 콘택 전극과 연결되는 금속 배선을 형성한다.
그런데, 반도체 소자의 금속 배선간 층간 절연막 제조 방법에 있어서, 금속 배선 사이의 저항을 줄여 신호 전달을 빠르게 하기 위하여 층간 절연막을 저유전율 물질로 대체하고 있다. 이에 따라, 층간 절연물질로서 유전상수 4이상인 절연 물질(예컨대 BPSG, PSG, BSG 등) 보다는 유전상수가 3∼3.5인 F 이온을 함유한 산화막(FSG : Fluorine doped Silicate Glass)을 사용하고 있다.
하지만, FSG 층간 절연막은 F 이온이 확산성이 좋기 때문에 콘택 전극 또는 금속 배선의 캐핑층으로 사용되는 산화막(예를 들어, TEOS) 내부의 OH기와 반응하여 부식성이 강한 HF를 생성할 수 있다.
도 2는 종래 기술에 의한 반도체 소자의 금속 배선간 층간 절연막 제조 방법의 문제점을 설명하기 위한 수직 단면도이다.
도 2에 도시된 바와 같이, 종래 금속 배선간 층간 절연막 제조 공정시, FSG를 이용하여 층간 절연막을 제조할 경우 F 이온(30)이 콘택 전극 또는 금속 배선의 캐핑층으로 사용되는 산화막(예를 들어, TEOS) 내부의 OH기와 반응하여 부식성이 강한 HF를 생성한다. 이러한 HF는 기포를 발생하거나 금속을 부식시키기 때문에 반도체 소자의 수율을 저하시키는 원인으로 작용하게 된다.
본 발명의 목적은, 상기와 같은 종래 기술의 문제점을 해결하기 위한 것으로, FSG 층간 절연막 하부에 B 이온이 도핑된 절연 박막을 추가함으로써 층간 절연막의 F 이온이 하부 물질의 OH기와 반응하여 HF를 생성하는 것을 미연에 방지할 수 있는 반도체 소자의 금속 배선간 층간 절연막 구조를 제공하는데 있다.
본 발명의 다른 목적은, FSG 층간 절연막을 증착하기 전에, B 이온이 도핑된 절연 박막을 먼저 증착함으로써 층간 절연막의 F 이온이 확산되어 HF를 생성하는 것을 미연에 방지할 수 있는 반도체 소자의 금속 배선간 층간 절연막 제조 방법을 제공하는데 있다.
상기 목적을 달성하기 위하여 본 발명은, 반도체 소자의 금속 배선 사이를 층간 절연하는 층간 절연막에 있어서, 반도체 소자를 갖는 반도체 기판 전면에 형성된 제 1층간 절연막과, 제 1층간 절연막의 콘택홀에 형성된 콘택 전극과, 제 1층간 절연막에 형성된 금속 배선과, 콘택 전극 또는 금속 배선을 갖는 제 1층간 절연막 구조물 전면에 형성된 B 이온이 도핑된 확산 방지막과, 확산 방지막 상부 전면에 형성되며 F 이온이 도핑된 제 2층간 절연막을 포함한다.
상기 다른 목적을 달성하기 위하여 본 발명은, 반도체 소자의 금속 배선 사이를 층간 절연하는 층간 절연막의 제조 방법에 있어서, 반도체 소자를 갖는 반도 체 기판 전면에 제 1층간 절연막을 형성하는 단계와, 제 1층간 절연막의 콘택홀에 콘택 전극 또는 제 1층간 절연막 표면에 금속 배선을 형성하는 단계와, 콘택 전극 또는 금속 배선을 갖는 제 1층간 절연막 구조물 전면에 B 이온이 도핑된 확산 방지막을 형성하는 단계와, 확산 방지막 상부 전면에 F 이온이 도핑된 제 2층간 절연막을 형성하는 단계를 포함한다.
이하, 본 발명의 가장 바람직한 실시 예를 첨부한 도면을 참조하여 본 발명의 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 더욱 상세히 설명하기로 한다.
도 3은 본 발명에 따른 반도체 소자의 금속 배선간 층간 절연막 구조를 나타낸 수직 단면도이다.
도 3에 도시된 바와 같이, 본 발명에 따른 반도체 소자의 금속 배선간 층간 절연막은 다음과 같은 구조를 갖는다.
반도체 기판(100)으로서, 실리콘 기판에 STI 형태의 소자 분리막(102)이 형성되어 있으며 기판에 게이트 산화막(104), 게이트 전극(106), 스페이서(108) 및 소오스/드레인 영역(110)을 갖는 모스 트랜지스터 등의 반도체 소자가 형성되어 있다.
모스 트랜지스터가 있는 반도체 기판(100) 전면에 제 1층간 절연막(PMD)(112)이 형성되어 있으며 제 1층간 절연막(112)의 콘택홀을 통해 소오스/드레인 영역(110) 또는 게이트 전극(106)과 수직으로 연결되는 콘택 전극(114)이 형 성되어 있다.
그리고 콘택 전극(114)이 있는 결과물 전면에, B 이온이 도핑된 실리콘 산화막(SiO2), 예를 들어 BSG 등의 확산 방지막(116a)이 형성되어 있다. 이때, 확산 방지막(116a)의 두께는 F 이온의 확산을 방지하기 위한 최소 두께, 예를 들어 약 300Å 정도로 증착하는 것이 바람직하다.
확산 방지막(116a) 상부에 F 이온이 도핑된 실리콘 산화막(SiO2), 예를 들어 FSG 등의 제 2층간 절연막(IMD)(118)이 형성되어 있다.
그리고 도면에 도시되지 않았지만, 평탄화된 제 2층간 절연막(118)에 알루미늄(Al) 등의 금속막이 패터닝되어 콘택 전극과 연결되는 금속 배선이 형성되어 있다.
그러므로, 본 발명은 금속 배선 사이를 층간 절연하기 위해 유전 상수가 높은 FSG로 제 2 층간 절연막(118)을 증착할 경우 제 2 층간 절연막(118) 하부에 B 이온이 도핑된 절연 박막(BSG)인 확산 방지막(116a)을 추가함으로써 제 2 층간 절연막(118)의 F 이온이 확산 방지막(116)의 B 이온과 결합하여 더 이상 하부 물질로 확산되지 않는다.
도 4a 내지 도 4d는 본 발명의 일 실시예에 따른 반도체 소자의 금속 배선간 층간 절연막 제조 방법을 순차적으로 설명하기 위한 공정 순서도이다.
이들 도면을 참조하여 본 발명에 따른 금속 배선간 층간 절연막의 제조 방법에 대해 설명한다.
우선, 도 4a에 도시된 바와 같이, 반도체 기판(100)으로서, 실리콘 기판에 STI 형태의 소자 분리막(102)을 형성하고, 반도체 기판(100) 표면에 반도체 소자로서, 모스 트랜지스터를 제조한다. 예를 들어, 반도체 기판(100) 표면에 게이트 산화막(104) 및 게이트 전극(106)을 형성한 후에, 게이트 전극(106) 측벽에 절연성의 스페이서(108)를 형성한다. 게이트 전극(106) 및 스페이서(108)에 의해 드러난 기판내에 도펀트를 주입하여 소오스/드레인 영역(110)을 형성한다.
상기 모스 트랜지스터가 형성된 반도체 기판 전면에 제 1층간 절연막(PMD)(112)으로서, USG, BPSG, PSG 등을 증착하고 이를 화학적기계적연마(CMP) 공정으로 표면을 평탄화한다.
그리고 제 1층간 절연막(112)에 콘택홀 식각 공정으로 건식 식각하여 소오스/드레인 영역(110)이 오픈, 또는 게이트 전극(106) 표면이 오픈되는 콘택홀을 형성하고, 텅스텐(W) 등의 금속을 콘택에 물리적기상증착 공정(PVD)으로 갭필하고 이를 사진 및 건식 식각 공정으로 패터닝하여 콘택 전극(114)을 형성한다. 이때, 콘택 전극(114)을 형성하기 전에, 물리적기상증착 공정(PVD) 등으로 콘택홀에 티타늄(Ti)/티타늄 질화막(TiN) 등의 장벽 금속을 추가 형성할 수 있다.
계속해서 도 4b에 도시된 바와 같이, 콘택 전극(114)이 있는 결과물 전면에, 화학기상증착 공정(CVD) 등으로 실리콘 산화막(SiO2) 등의 절연 박막(116)을 예를 들어, 약 300Å 정도 증착한다. 이때, 절연 박막(116)의 두께는 F 이온의 확산을 방지하기 위한 최소 두께로 증착하는 것이 바람직하다.
이어서 도 4c에 도시된 바와 같이, 실리콘 산화막(SiO2) 등의 절연 박막(116)에 B 이온을 도핑하여 BSG 등으로 이루어진 확산 방지막(116a)을 형성한다.
예를 들어, B 이온 도핑 공정은, 50KeV∼150KeV의 이온 주입 세기와, 도우즈 량을 3E13atoms/㎠∼3E14atoms/㎠로 하여 진행한다.
그 다음, 도 4d에 도시된 바와 같이, 확산 방지막(116a) 상부에 고밀도 플라즈마(High Density Plasma) 증착법으로 F 이온이 도핑된 실리콘 산화막(SiO2) 등의 절연 물질을 증착하여 제 2층간 절연막(IMD)(118)을 형성하고, 화학적기계적연마(CMP) 공정으로 제 2층간 절연막(118)을 일정 두께까지 연마하여 그 표면을 평탄화한다.
도면에 도시되지 않았지만, 평탄화된 제 2층간 절연막(118)에 알루미늄(Al) 등의 금속막을 증착하고, 이를 사진 및 건식 식각 공정으로 패터닝하여 콘택 전극과 연결되는 금속 배선을 형성한다.
그러므로, 본 발명에 따른 반도체 소자의 금속 배선간 층간 절연막 제조 방법은, 금속 배선 사이를 층간 절연하기 위해 유전 상수가 높은 FSG로 층간 절연막(118)을 증착하기 전에, 실리콘 산화막(SiO2) 등의 절연 박막(116)을 증착하고 상기 절연 박막(116)에 B 이온을 도핑하여 BSG 등으로 이루어진 확산 방지막(116a)으로 형성한다. 이에 따라, B 이온이 도핑된 절연 박막(BSG)인 확산 방지막(116a)에 의해 제 2층간 절연막(118)의 F 이온이 B 이온과 결합하여 더 이상 하부 물질로 확산되지 않게 된다.
이상 설명한 바와 같이, 본 발명은 FSG 층간 절연막 하부에 B 이온이 도핑된 확산 방지막을 추가함으로써 층간 절연막의 F 이온이 확산 방지막의 B 이온과 결합하여 더 이상 하부 물질로 확산되지 않는다.
따라서, 본 발명은 종래 FSG의 층간 절연막의 F 이온이 확산되어 하부 물질의 OH기와 반응하여 HF를 생성하는 것을 방지할 수 있어 반도체 소자의 수율을 크게 향상시킬 수 있는 효과가 있다.
한편, 본 발명은 상술한 실시예에 국한되는 것이 아니라 후술되는 청구범위에 기재된 본 발명의 기술적 사상과 범주내에서 당업자에 의해 여러 가지 변형이 가능하다.

Claims (6)

  1. 반도체 소자의 금속 배선 사이를 층간 절연하는 층간 절연막에 있어서,
    반도체 소자를 갖는 반도체 기판 전면에 형성된 제 1층간 절연막과,
    상기 제 1층간 절연막의 콘택홀에 형성된 콘택 전극과,
    상기 제 1층간 절연막에 형성된 금속 배선과,
    상기 콘택 전극 또는 금속 배선을 갖는 제 1층간 절연막 구조물 전면에 형성된 B 이온이 도핑된 확산 방지막과,
    상기 확산 방지막 상부 전면에 형성되며 F 이온이 도핑된 제 2층간 절연막
    을 포함하는 반도체 소자의 금속 배선간 층간 절연막 구조.
  2. 제 1항에 있어서,
    상기 확산 방지막은, 200Å∼400Å 두께로 형성되는 것을 특징으로 하는 반도체 소자의 금속 배선간 층간 절연막 구조.
  3. 반도체 소자의 금속 배선 사이를 층간 절연하는 층간 절연막의 제조 방법에 있어서,
    반도체 소자를 갖는 반도체 기판 전면에 제 1층간 절연막을 형성하는 단계와,
    상기 제 1층간 절연막의 콘택홀에 콘택 전극 또는 상기 제 1층간 절연막 표 면에 금속 배선을 형성하는 단계와,
    상기 콘택 전극 또는 금속 배선을 갖는 제 1층간 절연막 구조물 전면에 B 이온이 도핑된 확산 방지막을 형성하는 단계와,
    상기 확산 방지막 상부 전면에 F 이온이 도핑된 제 2층간 절연막을 형성하는 단계
    를 포함하는 반도체 소자의 금속 배선간 층간 절연막 제조 방법.
  4. 제 3항에 있어서,
    상기 확산 방지막은, 200Å∼400Å 두께로 형성되는 것을 특징으로 하는 반도체 소자의 금속 배선간 층간 절연막 제조 방법.
  5. 제 3항에 있어서,
    상기 확산 방지막의 형성 공정은, 절연 박막을 증착하고 나서 B 이온을 도핑하여 형성하는 것을 특징으로 하는 반도체 소자의 금속 배선간 층간 절연막 제조 방법.
  6. 제 5항에 있어서,
    상기 B 이온 도핑은, 50KeV∼150KeV의 이온 주입 세기와, 도우즈 량을 3E13atoms/㎠∼3E14atoms/㎠의 조건으로 진행하는 것을 특징으로 하는 반도체 소자의 금속 배선간 층간 절연막 제조 방법.
KR1020060097769A 2006-10-09 2006-10-09 반도체 소자의 금속 배선간 층간 절연막 구조 및 그 제조방법 KR100818437B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020060097769A KR100818437B1 (ko) 2006-10-09 2006-10-09 반도체 소자의 금속 배선간 층간 절연막 구조 및 그 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060097769A KR100818437B1 (ko) 2006-10-09 2006-10-09 반도체 소자의 금속 배선간 층간 절연막 구조 및 그 제조방법

Publications (1)

Publication Number Publication Date
KR100818437B1 true KR100818437B1 (ko) 2008-04-01

Family

ID=39533445

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060097769A KR100818437B1 (ko) 2006-10-09 2006-10-09 반도체 소자의 금속 배선간 층간 절연막 구조 및 그 제조방법

Country Status (1)

Country Link
KR (1) KR100818437B1 (ko)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100539444B1 (ko) * 2003-07-11 2005-12-27 매그나칩 반도체 유한회사 반도체 소자의 금속배선 형성방법

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100539444B1 (ko) * 2003-07-11 2005-12-27 매그나칩 반도체 유한회사 반도체 소자의 금속배선 형성방법

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
한국등록특허번호 10-0539444

Similar Documents

Publication Publication Date Title
CN101271892B (zh) 半导体装置及其制造方法
US6835995B2 (en) Low dielectric constant material for integrated circuit fabrication
JP2004193563A (ja) Ｍｉｍキャパシタを有する半導体素子
CN100517640C (zh) 半导体器件的制造方法和半导体器件
USRE40507E1 (en) Method of forming pre-metal dielectric film on a semiconductor substrate including first layer of undoped oxide of high ozone:TEOS volume ratio and second layer of low ozone doped BPSG
US7981762B2 (en) Method of forming pre-metal dielectric layer of semiconductor device
CN100346465C (zh) 用于制造半导体器件的方法
KR100815952B1 (ko) 반도체 소자의 층간 절연막 형성 방법
KR100861837B1 (ko) 반도체 소자의 금속배선 형성방법
KR20070087856A (ko) 반도체 장치의 금속 배선 및 그 형성 방법
US20090140352A1 (en) Method of forming interlayer dielectric for semiconductor device
KR100818437B1 (ko) 반도체 소자의 금속 배선간 층간 절연막 구조 및 그 제조방법
EP1039524A2 (en) Silicon nitride composite HDP/CVD process
CN102931132A (zh) 互补金属氧化物半导体图像传感器的制造方法
KR100905828B1 (ko) 반도체 소자의 금속 배선 및 그 형성 방법
KR100596277B1 (ko) 반도체 소자 및 그의 절연막 형성 방법
KR100791707B1 (ko) 반도체 소자의 층간 절연막 평탄화 방법
US20220399202A1 (en) Semiconductor device and manufacturing method thereof
KR100855285B1 (ko) 반도체 소자의 제조방법
KR100459063B1 (ko) 반도체 소자의 금속 배선의 층간 절연막 제조 방법
KR100574560B1 (ko) 반도체 소자의 금속배선 형성 방법
US20070082504A1 (en) Pre-metal dielectric semiconductor structure and a method for depositing a pre-metal dielectric on a semiconductor structure
KR101012180B1 (ko) 반도체 소자의 층간 절연막 형성 방법
KR100744248B1 (ko) 반도체 소자의 제조 방법
KR20010057685A (ko) 반도체 소자의 금속전 절연막 형성 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120221

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee