DE102018215812A1 - Hochdichte Metall-Isolator-Metall-Kondensatoren - Google Patents

Hochdichte Metall-Isolator-Metall-Kondensatoren Download PDF

Info

Publication number
DE102018215812A1
DE102018215812A1 DE102018215812.6A DE102018215812A DE102018215812A1 DE 102018215812 A1 DE102018215812 A1 DE 102018215812A1 DE 102018215812 A DE102018215812 A DE 102018215812A DE 102018215812 A1 DE102018215812 A1 DE 102018215812A1
Authority
DE
Germany
Prior art keywords
electrode
opening
slot
main opening
main
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE102018215812.6A
Other languages
English (en)
Inventor
Robert J. Fox III
Lili Cheng
Roderick A. Augur
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
GlobalFoundries US Inc
Original Assignee
GlobalFoundries Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by GlobalFoundries Inc filed Critical GlobalFoundries Inc
Publication of DE102018215812A1 publication Critical patent/DE102018215812A1/de
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/30—Stacked capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/005—Electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/005—Electrodes
    • H01G4/012—Form of non-self-supporting electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/018—Dielectrics
    • H01G4/06—Solid dielectrics
    • H01G4/08—Inorganic dielectrics
    • H01G4/12—Ceramic dielectrics
    • H01G4/1209—Ceramic dielectrics characterised by the ceramic dielectric material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/228—Terminals
    • H01G4/232—Terminals electrically connecting two or more layers of a stacked or rolled capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/228—Terminals
    • H01G4/252—Terminals the terminals being coated on the capacitive element
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/33—Thin- or thick-film capacitors 
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
    • H01L28/86—Electrodes with an enlarged surface, e.g. formed by texturisation having horizontal extensions
    • H01L28/88—Electrodes with an enlarged surface, e.g. formed by texturisation having horizontal extensions made by patterning layers, e.g. by etching conductive layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
    • H01L28/90—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions
    • H01L28/92—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions made by patterning layers, e.g. by etching conductive layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

Verfahren zur Fertigung einer Struktur, die einen Metall-Isolator-Metall (MIM) -Kondensator umfasst, und Strukturen, die einen MIM-Kondensator umfassen. Der MIM-Kondensator umfasst einen Schichtstapel mit einer ersten Elektrode, einer zweiten Elektrode und einer dritten Elektrode. Der Schichtstapel umfasst eine Hauptöffnung, die sich wenigstens teilweise durch die erste Elektrode und/oder die zweite Elektrode und/oder die dritte Elektrode erstreckt. Eine dielektrische Schicht ist über dem Metall-Isolator-Metall-Kondensator angeordnet und umfasst eine Via-Öffnung, die sich vertikal zu der Hauptöffnung erstreckt. In der Via-Öffnung und der Hauptöffnung ist eine Via angeordnet. Die Hauptöffnung weist eine Querschnittsfläche auf, die kleiner ist als eine Querschnittsfläche der Via-Öffnung.

Description

  • HINTERGRUND
  • Die Erfindung betrifft im Allgemeinen integrierte Schaltungen und die Fertigung von Halbleitervorrichtungen und insbesondere Verfahren zur Fertigung einer Struktur, die einen Metall-Isolator-Metall (MIM) -Kondensator umfasst, und Strukturen, die einen MIM-Kondensator umfassen.
  • In vielen Arten von integrierten Schaltungen, z.B. integrierte Radiofrequenzschaltungen, werden passive On-Chip-Elemente, z.B. MIM-Kondensatoren, eingesetzt. Ein MIM-Kondensator kann in wenigstens eine der Metallisierungsebenen einer Back-End of Line (BEoL) - Zwischenverbindungsstruktur unter der Verwendung von Materialien integriert werden, die in BEoL-Kupfertechnologien gemeinhin verfügbar sind. Ein MIM-Kondensator mit zwei Elektroden umfasst eine obere Elektrode und eine untere Elektrode und ein Kondensatordielektrikum, das zwischen der oberen Elektrode und der unteren Elektrode als ein elektrischer Isolator angeordnet ist. Die Kapazität oder Ladungsmenge, die durch den MIM-Kondensator pro angelegter Einheitsspannung gespeichert werden kann, hängt u.a. von der Fläche der oberen Elektrode und der unteren Elektrode, dem Abstand dazwischen und der Dielektrizitätskonstante des Materials ab, das das Kondensatordielektrikum bildet.
  • Es sind verbesserte Verfahren zur Herstellung einer Struktur mit einem MIM-Kondensator und Strukturen mit einem MIM-Kondensator erforderlich.
  • ZUSAMMENFASSUNG
  • In einer Ausführungsform der Erfindung umfasst eine Struktur einen Metall-Isolator-Metall-Kondensator der einen mehrlagigen Stapel mit einer ersten Elektrode, einer zweiten Elektrode und einer dritten Elektrode aufweist. Der mehrlagige Stapel umfasst eine Hauptöffnung, die sich wenigstens teilweise durch die erste Elektrode und/oder die zweite Elektrode und/oder die dritte Elektrode erstreckt. Eine dielektrische Schicht, die über dem Metall-Isolator-Metall-Kondensator angeordnet ist, umfasst eine Via-Öffnung, die sich vertikal zu der Hauptöffnung erstreckt. In der Via-Öffnung und der Hauptöffnung ist eine Via angeordnet. Die Hauptöffnung weist eine Querschnittsfläche auf, die kleiner ist als eine Querschnittsfläche der Via-Öffnung.
  • In einer Ausführungsform der Erfindung umfasst ein Verfahren ein Bilden einer ersten Elektrode und einer zweiten Elektrode eines Metall-Isolator-Metall-Kondensators, ein Abscheiden einer Leiterschicht über der ersten Elektrode und der zweiten Elektrode und ein Strukturieren der Leiterschicht, um eine Hauptöffnung zu bilden, die sich durch die Leiterschicht zu der ersten Elektrode oder der zweiten Elektrode erstreckt. Das Verfahren umfasst ferner ein Bilden einer dielektrischen Schicht über der Leiterschicht, nachdem die Leiterschicht strukturiert wurde, und ein Bilden einer Via-Öffnung, die sich vertikal durch die dielektrische Schicht zu der Hauptöffnung erstreckt. In der Via-Öffnung und der Hauptöffnung wird eine Via gebildet. Die Hauptöffnung weist eine Querschnittsfläche auf, die kleiner ist als eine Querschnittsfläche der Via-Öffnung.
  • Figurenliste
  • Die beiliegenden Figuren, die dieser Beschreibung beigefügt sind und einen Teil dieser Beschreibung darstellen, stellen verschiedene Ausführungsformen der Erfindung dar und dienen zusammen mit einer allgemeinen Beschreibung der Erfindung oben und der detaillierten Beschreibung der Ausführungsformen unten zur Erläuterung der Ausführungsformen der Erfindung.
    • 1-8 zeigen Querschnittansichten einer Vorrichtungsstruktur an sukzessiven Fertigungsphasen eines Bearbeitungsverfahrens zum Herstellen eines MIM-Kondensators gemäß Ausführungsformen der Erfindung.
    • 2A zeigt eine ebene Ansicht der Bodenplatte des MIM-Kondensators.
    • 4A zeigt eine ebene Ansicht der Mittelplatte des MIM-Kondensators.
    • 6A zeigt eine ebene Ansicht der oberseitigen Platte des MIM-Kondensators.
    • 7A zeigt eine ebene Ansicht eines Abschnitts von 7, die den Kragen, seine Hauptöffnung und einen Vorsprung der Via-Öffnung für einen Größenvergleich mit der Hauptöffnung darstellt.
  • DETAILLIERTE BESCHREIBUNG
  • Mit Bezug auf 1 und gemäß Ausführungsformen der Erfindung umfasst eine Back-End of Line (BEoL) -Zwischenverbindungsstruktur eine dielektrische Zwischenschicht 12 einer Routing- oder Metallisierungsschicht 10, ein Verdrahtungsmerkmal 14, das in die dielektrische Zwischenschicht 12 eingebettet ist, und eine Deckschicht 18 auf der dielektrischen Zwischenschicht 12 und dem Verdrahtungsmerkmal 14. Es können zusätzliche Metallisierungsebenen (nicht dargestellt) unterhalb der Metallisierungsebene 10 vorhanden sein, so dass die Metallisierungsebene 10 eine der oberen Metallisierungsebenen in der BEoL-Zwischenverbindungsstruktur darstellt. Die dielektrische Zwischenschicht 12 kann aus einem elektrischen Isolator gebildet sein, z.B. Siliziumdioxid (SiO2) oder einem dielektrischen Material mit niedriger Dielektrizitätskonstante. Die Deckschicht 18 kann aus einem dielektrischen Material gebildet sein, das auf einem Nitrid basiert, z.B. Siliziumnitrid (Si3N4), oder einem dielektrischen Material mit niedriger Dielektrizitätskonstante. Das Verdrahtungsmerkmal 14 der Metallisierungsebene 10, welches eine oberseitige Oberfläche aufweisen kann, die koplanar zu der oberseitigen Oberfläche der dielektrischen Zwischenschicht 12 angeordnet ist, kann aus einem Metall gebildet sein, z.B. Kupfer (Cu) oder Kobalt (Co), wobei auch zusätzliche Liner- und Barrierenschichten (z.B. Tantaliumnitrid (TaN) oder Titannitrid (TiN)) vorhanden sein können. Die BEoL-Zwischenverbindungsstruktur ist auf einem Die oder Chip (nicht dargestellt) ausgeführt, der einen Abschnitt eines Wafers darstellt, der durch Front-End of Line (FEoL) -Prozesse bearbeitet wurde, z.B. ein complementary metal-oxide-semiconductor (CMOS) Prozess, um wenigstens eine integrierte Schaltung herzustellen, die Vorrichtungsstrukturen enthält. Leitfähige Merkmale in unterschiedlichen Metallisierungsebenen der BEoL-Zwischenverbindungsstruktur fungieren zur Verbindung von Vorrichtungen der integrierten Schaltung und können Verbindungen einer Schaltung mit einer anderen Schaltung bereitstellen oder können Kontakte zu Eingangs- und Ausgangsanschlüssen bilden.
  • Es wird eine dielektrische Schicht 20 mit einer gegebenen Dicke auf der Metallisierungsebene 10 und der Deckschicht 18 abgeschieden, die die Metallisierungsebene 10 bedeckt. In einer Ausführungsform kann die dielektrische Schicht 20 aus einem elektrischen Isolator gebildet sein, z.B. Siliziumdioxid (SiO2) oder einem dielektrischen Material mit niedriger Dielektrizitätskonstante, der mittels chemischer Gasphasenabscheidung (CVD) abgeschieden wird.
  • Auf einer oberseitigen Oberfläche der dielektrischen Schicht 20 wird eine Leiterschicht 22 abgeschieden. Die Leiterschicht 22 kann aus wenigstens einem leitfähigen Material (insbesondere Leiter) gebildet sein, z.B. Titannitrid (TiN), Tantalnitrid (TaN), Tantal (Ta), Titan (Ti), Wolfram (W), Wolframnitrid (WN), einem mehrlagigen Stapel dieser leitfähigen Materialien (z.B. eine zweilagige Schicht aus Ti und TiN) oder einer Kombination dieser leitfähigen Materialien. Das leitfähige Material der Leiterschicht 22 kann z.B. durch eine physikalische Glasphasenabscheidung (PVD) oder eine chemische Gasphasenabscheidung (CVD) abgeschieden werden.
  • Auf der oberseitigen Oberfläche der Leiterschicht 22 wird eine Ätzmaske 24 gebildet. Die Ätzmaske 24, die auf der Leiterschicht 22 gebildet wird, kann z.B. eine untere Antireflexbeschichtungs (BARC) -Schicht, eine aufgeschleuderte Hartmaske und eine Lackschicht umfassen, die aus einem Fotolackmaterial gebildet ist, welches durch Schleuderbeschichtung, Vorbacken, Belichten durch eine Maske, Ausbacken nach der Belichtung und Entwickeln mit einem chemischen Entwickler aufgebracht wird, um eine Öffnung an einer beabsichtigten Stelle für einen Slot zu bilden, der anschließend in der Leiterschicht 22 gebildet wird.
  • Mit Bezug auf die 2, 2A, in denen ähnliche Bezugszeichen ähnliche Merkmale in 1 bezeichnen und in der nachfolgenden Fertigungsphase wird die Leiterschicht 22 (1) strukturiert, um eine Bodenplatte oder Elektrode 26 eines Metall-Isolator-Metall (MIM) -Kondensators zu bilden. Zum Bilden der Bodenelektrode 26 aus der Leiterschicht 22 wird die Leiterschicht 22 unter Verwendung eines Ätzprozesses strukturiert, z.B. durch ein reaktives Ionenätzen (RIE), welches das Material der Leiterschicht 22 von Bereichen entfernt, die nicht durch die Ätzmaske 24 maskiert werden (1). Der Ätzprozess kann auf dem Material der dielektrischen Schicht 20 stoppen. Die Ätzmaske 24 kann nach dem Ätzprozess entfernt werden. Die Bodenelektrode 26 umfasst eine Außenkante 27, die ihre Umgrenzung festlegt, und einen Slot 28 an der Stelle der Öffnung der Ätzmaske 24 mit einer Innenkante 29. Der Slot 28 tritt vollständig durch die gesamte Dicke der Elektrode 26 zu der oberseitigen Oberfläche der dielektrischen Schicht 20 hindurch.
  • Mit Bezug auf 3, in der ähnliche Bezugszeichen ähnliche Merkmale in 2 bezeichnen, wird in einer nachfolgenden Fertigungsphase eine Isolatorschicht 30 auf der Elektrode 26 und der dielektrischen Schicht 20 abgeschieden. Die Isolatorschicht 30 kann aus wenigstens einem dielektrischen Material gebildet sein, z.B. einem dielektrischen Material mit großer Dielektrizitätskonstante, welches eine Dielektrizitätskonstante (insbesondere Permittivität) aufweist, die größer ist als die Dielektrizitätskonstante von SiO2. Geeignete dielektrische Materialien mit hoher Dielektrizitätskonstante für die Isolatorschicht 30 umfassen, jedoch ohne Beschränkung, ein dielektrisches Material auf der Basis von Hafnium, z.B. Hafniumoxid (HfO2) oder dotiertes Hafniumoxid, Zirkoniumoxid (ZrO2) oder dotiertes Zirkoniumoxid, oder einen mehrlagigen Stapel aus Hafniumoxid oder Zirkoniumoxid und einem anderen dielektrischen Material (z.B. Aluminiumoxid (Al2O3)).
  • Auf der oberseitigen Oberfläche der Isolatorschicht 30 wird eine Leiterschicht 32 abgeschieden. Die Leiterschicht 32 kann aus wenigstens einem leitfähigen Material (insbesondere Leiter) gebildet sein, z.B. Titannitrid (TiN), Tantalnitrid (TaN), Tantal (Ta),Titan (Ti), Wolfram (W), Wolframnitrid (WN), einem mehrlagigen Stapel dieser leitfähigen Materialien (z.B. ein zweilagiger Stapel aus Ti und TiN) oder eine Kombination dieser leitfähigen Materialien. Das leitfähige Material der Leiterschicht 22 kann z.B. durch eine physikalische Gasphasenabscheidung (PVD) oder chemische Gasphasenabscheidung (CVD) abgeschieden werden. In einer Ausführungsform kann die Leiterschicht 32 aus dem gleichen Leiter gebildet werden, wie die Leiterschicht 22.
  • Auf der oberseitigen Oberfläche der Leiterschicht 32 wird eine Ätzmaske 34 gebildet. Die Ätzmaske 34, die auf der Leiterschicht 32 gebildet wird, kann z.B. eine untere Antireflexbeschichtungs (BARC) -Schicht, eine aufgeschleuderte Hartmaske und eine Lackschicht, die aus einem Fotolackmaterial gebildet ist, das durch Schleuderbeschichtung, Vorbacken, Belichten mit einer Strahlung, die durch eine Maske projiziert wird, die nach der Belichtung ausgebacken wird, und einem Entwickeln mit einem chemischen Entwickler gebildet wird, um eine Öffnung an einer beabsichtigten Stelle für einen Slot zu bilden, der nachfolgend in der Leiterschicht 32 zu bilden ist.
  • Mit Bezug auf die 4, 4A, in der ähnliche Bezugszeichen ähnliche Merkmale in 3 bezeichnen, und in einer nachfolgenden Fertigungsphase wird die Leiterschicht 22 ( 3) strukturiert, um eine Mittelplatte oder Elektrode 36 des Metall-Isolator-Metall (MIM) -Kondensators zu bilden. Um die Mittelelektrode 36 aus der Leiterschicht 32 zu bilden, wird die Leiterschicht 32 unter Verwendung eines Ätzprozesses strukturiert, z.B. eines reaktiven Ionenätzens (RIE), welches das Material oder die Leiterschicht 32 von Bereichen entfernt, die nicht durch die Ätzmaske 24 (Flg. 1) maskiert werden. Der Ätzprozess kann auf dem Material der Isolatorschicht 30 stoppen. Die Ätzmaske 34 kann nach dem Ätzprozess entfernt werden.
  • Die Mittelelektrode 36 umfasst eine Außenkante 37, die ihre Grenze und einen Slot 38 an der Stelle der Öffnung in der Ätzmaske 34 festlegt, die eine Innenkante 39 aufweist. Der Slot 38 tritt komplett durch die gesamte Dicke der Mittelelektrode 36 zu der oberseitigen Oberfläche der Isolatorschicht 30 hindurch. Der Slot 38 ist von dem Slot 28 in der Elektrode 26 versetzt, so dass die Slots 28, 38 nicht überlappen. Ein Abschnitt der Mittelelektrode 36 ist auf der Isolatorschicht 30 innerhalb des Slots 28 in der Elektrode 26 angeordnet.
  • Mit Bezug auf 5, in der ähnliche Bezugszeichen ähnliche Merkmale in 4 bezeichnen und in einer nachfolgenden Fertigungsphase wird eine Isolatorschicht 40 auf der Mittelelektrode 36 und der Isolatorschicht 30 abgeschieden. Die Isolatorschicht 40 kann aus High-k-Materialien wenigstens einem dielektrischen Material gebildet sein, z.B. einem dielektrischen High-k-Material mit einer Dielektrizitätskonstante (d.h. Permittivität) größer als die Dielektrizitätskonstante von SiO2. Geeignete dielektrische High-k-Materialien für die Isolatorschicht 40 umfassen ohne Beschränkung dielektrische Materialien auf der Basis von Hafnium, z.B. Hafniumoxid (HfO2) oder dotiertes Hafniumoxid, Zirkoniumoxid (ZrO2) oder dotiertes Zirkoniumoxid oder einen mehrlagigen Stapel aus Hafniumoxid oder Zirkoniumoxid und einem anderen dielektrischen Material (z.B. Aluminiumoxid (Al2O3)). In einer Ausführungsform können die Isolatorschichten 30, 40 aus dem wenigstens einem gleichen dielektrischen Material gebildet sein.
  • Auf der oberseitigen Oberfläche der Isolatorschicht 40 wird eine Leiterschicht 42 abgeschieden. Die Leiterschicht 42 kann aus wenigstens einem leitfähigen Material (insbesondere einem Leiter), wie z.B. Titannitrid (TiN), Tantalnitrid (TaN), Tantal (Ta), Titan (Ti), Wolfram (W), Wolframnitrid (WN), einem mehrlagigen Stapel dieser leitfähigen Materialien (z.B. eine zweilagige Schicht aus Ti und TiN oder einer Kombination dieser leitfähigen Materialien gebildet werden. Das leitfähige Material der Leiterschicht 42 kann z.B. durch eine physikalische Gasphasenabscheidung (PVD) oder eine chemische Gasphasenabscheidung (CVD) abgeschieden werden. In einer Ausführungsform kann die Leiterschicht 42 aus dem gleichen Leiter gebildet sein, wie die Leiterschichten 22 und 32.
  • Auf der oberseitigen Oberfläche der Leiterschicht 42 wird eine Ätzmaske 44 gebildet. Die Ätzmaske 44, die auf der Leiterschicht 42 gebildet wird, kann z.B. eine untere Antireflexbeschichtungs (BARC) -Schicht, eine aufgeschleuderte Hartmaske und eine Lackschicht umfassen, die aus einem Fotolackmaterial gebildet ist, das durch Schleuderbeschichtung aufgebracht, vorgebacken, mit einer Strahlung belichtet wird, die durch eine Maske projiziert wird, nach der Belichtung ausgebacken und mit einem chemischen Entwickler entwickelt wird, um Öffnungen an für einen Slot beabsichtigten Stellen und Hauptöffnungen zu bilden, die nachfolgend in der Leiterschicht 42 gebildet werden.
  • Mit Bezug auf die 6, 6A, in denen ähnliche Bezugszeichen ähnliche Merkmale in 5 bezeichnen, und in einer nachfolgenden Fertigungsphase wird die Leiterschicht 42 ( 3) strukturiert, um eine obere Platte oder Elektrode 46 des Metall-Isolator-Metall (MIM) -Kondensators und einen Kragen 54 zu bilden. Zur Bildung der oberen Elektrode 46 und des Kragens 54 aus der Leiterschicht 42 wird die Leiterschicht 42 unter Verwendung eines Ätzprozesses strukturiert, z.B. ein reaktives lonenätzen (RIE), welches das Material der Leiterschicht 42 von Bereichen entfemt, die durch die Ätzmaske 44 nicht maskiert werden (5). Der Ätzprozess kann auf dem Material der Isolatorschicht 40 stoppen. Die Ätzmaske 44 kann nach dem Ätzprozess entfernt werden.
  • Die obere Elektrode 46 umfasst eine Außenkante 47, die ihre Außengrenze festlegt, die am Außenumfang gebildet ist, sowie Hauptöffnungen 48, 50 und einen Slot 52. Der Kragen 54 ist als ein Abschnitt des Leiters der Leiterschicht 42 festgelegt, die innerhalb des Slots 52 und auf der Isolatorschicht 40 über einem Abschnitt der Mittelelektrode 36 in Ausrichtung zu dem Slot 52 und dem Slot 28 in der Bodenelektrode 26 angeordnet ist. Der Kragen 54 ist von der oberen Elektrode 46 elektrisch und physikalisch getrennt und stellt eine Dummygestalt dar, die mit dem MIM-Kondensator einhergeht. Die Isolatorschichten 30, 40 stellen dielektrische Kondensatorschichten bereit, die zwischen den Elektroden 26, 36, 46 angeordnet sind.
  • Die Hauptöffnung 48 tritt vollständig durch die gesamte Dicke der oberen Elektrode 46 zu der Isolatorschicht 40 auf der unteren Elektrode 26 hin durch. Die Hauptöffnung 50 tritt vollständig durch die gesamte Dicke des Kragens 54 zu der Isolatorschicht 40 auf der Mittelelektrode 36 hin durch. Die Hauptöffnung 48 weist eine Innenkante 49 auf, die durch Ihre Außengrenze festgelegt wird, und die Hauptöffnung 50 weist eine Innenkante 51 auf, die ihre Außengrenze festlegt. Der Slot 52 tritt auch vollständig durch die gesamte Dicke der oberen Elektrode 46 zu der Isolatorschicht 40 auf der Mittelelektrode 36 hin durch.
  • Der Kragen 54 weist eine Außenkante 53 auf, die von einer Innenkante 55 des Slots 52 nach innen beabstandet ist. Der Slot 52 kann mit dem Slot 28 in der Elektrode 26 ausgerichtet sein, so dass der Slot 28 und der Slot 52 einander überlappen. In einer Ausführungsform kann sich der Slot 28, 52 im Mittelpunkt befinden und der Slot 52 in der oberen Elektrode 46 kann eine Größe aufweisen, so dass er etwas größer ist als der Slot 28 in der Bodenelektrode 26. Ein Abschnitt der oberen Elektrode 46 ist auf der Isolatorschicht 40 innerhalb des Slots 38 angeordnet, der sich durch die Mittelektrode 36 erstreckt, was zulässt, dass die Bodenelektrode 26 und die obere Elektrode 46 von oben kontaktiert werden und durch die Via miteinander gekoppelt sind.
  • Mit Bezug auf die 7, 7A, in denen ähnliche Bezugszeichen ähnliche Merkmale in den 6 6A bezeichnen, und in einer nachfolgenden Fertigungsphase wird eine dielektrische Schicht 60 abgeschieden und unter Verwendung eines chemisch-mechanischem Polierens (CMP) planarisiert. In einer Ausführungsform kann die dielektrische Schicht 60 aus einem elektrischen Isolator gebildet sein, z.B. Siliziumdioxid (SiO2). Eine strukturierte Lackschicht (nicht dargestellt) kann auf die dielektrische Schicht 60 angewendet werden und zum Strukturieren der Via-Öffnungen 62, 64, 66 mit wenigstens einem Ätzprozess verwendet werden, z.B. einem reaktiven Ionenätz (RIE) -Prozess.
  • Die Via-Öffnung 62 erstreckt sich von einer Oberfläche 61 der dielektrischen Schicht 60 durch die dielektrischen Schichten 20, 60 und die Isolatorschichten 30, 40 auf die dielektrische Schicht 20 zu der Deckschicht 18 auf der dielektrischen Zwischenschicht 12 über einen Bereich üb er dem Verdrahtungsmerkmal 14. Die Via-Öffnung 64 erstreckt sich von der oberen Oberfläche 61 der dielektrischen Schicht 60 durch die dielektrische Schicht 60 und die Isolatorschichten 30, 40, die innerhalb der Hauptöffnung 48 freiliegen und in die obere Elektrode 46. Die Via-Öffnung 64 kann sich teilweise durch die obere Elektrode 46 erstrecken und der Ätzprozess, der die Via-Öffnung 64 bildet, kann die Bodenelektrode 26 durch die Hauptöffnung 48 in einer selbstausgerichteten Weise ätzen, so dass sich die Hauptöffnung 48 in die Bodenelektrode 26 erstreckt und teilweise dadurch erstreckt. Die Via-Öffnung 66 erstreckt sich von der oberen Oberfläche 61 der dielektrischen Schicht 60 durch die dielektrische Schicht 60 und die Isolatorschicht 40, die innerhalb der Hauptöffnung 48 freiliegt, und in die Mittelelektrode 36. Die Via-Öffnung 66 kann sich teilweise durch den Kragen 54 erstrecken. Der Ätzprozess, der die Via-Öffnung 66 bildet, kann die Mittelelektrode 36 durch die Hauptöffnung 48 in einer selbstausgerichteten Weise ätzen, so dass die Hauptöffnung 48 sich In die Mittelelektrode 36 erstreckt und teilweise dadurch erstreckt.
  • Wie am besten in 7A dargestellt ist, sind die kritische Dimension (z.B. Durchmesser d1) und Querschnittsfläche der Hauptöffnung 50 kleiner als die kritische Dimension (z.B. Durchmesser d2) und Querschnittsfläche der Via-Öffnung 66, die sich vertikal von oben zu der Hauptöffnung 50 erstreckt. In ähnlicher Weise sind die kritische Dimension (z.B. Durchmesser d1) und Querschnittsfläche der Hauptöffnung 48 kleiner als die kritische Dimension (z.B. Durchmesser d2) und Querschnittsfläche der Via-Öffnung 64, die sich vertikal von oben zu der Hauptöffnung 48 erstreckt. Der kleinere Durchmesser der Hauptöffnungen 48, 50 im Vergleich zu dem Durchmesser der Via-Öffnungen 64, 66 verlangsamt die lokale Ätzrate des Via-Ätzprozesses in den Elektroden 26, 36, 46 während des Überätzens, so dass sich die Via-Öffnung 62 komplett durch die dielektrische Schicht 20 zu der Deckschicht 18 über das Verdrahtungsmerkmal 14 erstreckt.
  • Der Slot 38 in der Mittelelektrode 36 ist so dimensioniert, dass er im Querschnitt größer ist als die Querschnittsfläche der Via-Öffnung 66. Der Slot 28 in der Bodenelektrode 26 und der Slot 52 in der oberen Elektrode 46 sind jeweils dimensioniert, so dass sie in der Querschnittsfläche größer sind als die Querschnittsfläche der Via-Öffnung 64.
  • Mit Bezug auf 8, in der ähnliche Bezugszeichen ähnliche Merkmale in 7 bezeichnen, und in einer nachfolgenden Fertigungsphase wird die dielektrische Schicht 60 strukturiert, so dass sie Gräben 68 bildet, die über den Via-Öffnungen 62, 64, 66 als Teil eines Dual-Damascene-Prozesses gebildet werden. Eine strukturierte Lackschicht (nicht dargestellt) kann auf die dielektrische Schicht 60 aufgebracht und zum Strukturieren der Gräben 68 mit wenigstens einem Ätzprozess verwendet werden, z.B. einem reaktiven Ionenätz (RIE) -Prozess.
  • Der wenigstens eine Ätzprozess kann auch verwendet werden, um die Via-Öffnung 62 durch die Deckschicht 18 zu dem Verdrahtungsmerkmal 14 zu verlängern. Der wenigstens eine Ätzprozess kann auch die Via-Öffnung 64 ferner in die obere Elektrode 46 verlängern. In der anschaulichen Ausführungsform kann sich die Via-Öffnung 64 durch die obere Elektrode 46 zu der Isolatorschicht 40 erstrecken. Der wenigstens eine Ätzprozess kann auch die Via-Öffnung 66 ferner in den Graben 54 verlängern. In der anschaulichen Ausführungsform kann die Via-Öffnung 66 durch den Kragen 54 zu der Isolatorschicht 40 verlängert werden. Der wenigstens eine Ätzprozess kann auch die Hauptöffnung 48 ferner in die Bodenelektrode 26 verlängern, jedoch nicht dadurch (Insbesondere lediglich teilweise dadurch). Er kann auch die Hauptöffnung 50 ferner in die Mittelelektrode 30 verlängern, jedoch nicht dadurch (insbesondere lediglich teilweise dadurch). Sogar wenn das Überätzen die Hauptöffnung 48 komplett durch die Bodenelektrode 26 verlängern soll und/oder die Hauptöffnung 50 komplett durch die Mittelelektrode 36 verlängern soll, würden sich die Hauptöffnungen 48, 50 lediglich in jedem Fall zu einer flachen Tiefe in die dielektrische Schicht 20 unter dem MIM-Kondensator erstrecken und nicht die darunterliegende Metallisierungsschicht 10 erreichen.
  • Die Verdrahtungsmerkmale 70 werden innerhalb der Gräben 68 gebildet und die Vias 72, 74, 76 werden entsprechend innerhalb Via-Öffnungen 62, 64, 66 und der Hauptöffnungen 48, 50 gebildet, um eine Routingebene oder Metallisierungsebene über der Metallisierungsebene 10 zu bilden. Die Verdrahtungsmerkmale 70 und die Vias 72, 74, 76 können aus einem Leiter gebildet werden, z.B. Kupfer (Cu), Kobalt (Co) und einem anderen ähnlichen Metall mit zusätzlichen Liner- und Barrierenschichten (z.B. Tantalnitrid (TaN) oder Titannitrid (TiN)), die auch vorhanden sind. Der Leiter kann durch einen elektrochemischen Abscheidungsprozess gebildet werden, z.B. ein Elektroplattieren oder ein stromloses Plattieren.
  • Es kann ein chemisch-mechanischer Polier (CMP) -Prozess verwendet werden, um ein übermäßiges Barrieren/Liner-Material und einen Leiter von der oberen Oberfläche 61 der dielektrischen Schicht 60 zu entfernen und die Verdrahtungsmerkmale 70 zu planarisieren, so dass sie bezüglich der oberen Oberfläche 61 der dielektrischen Schicht 60 eben sind. Die Via 72 verbindet eines der Verdrahtungsmerkmale 70 elektrisch und physikalisch mit dem Verdrahtungsmerkmal 14. Die Via 74 verbindet die Bodenelektrode 26 und die obere Elektrode 46 des MIM-Kondensators elektrisch und physikalisch miteinander und mit einem der Verdrahtungsmerkmale 70. Die Via 76 verbindet die Mittelelektrode 36 des MIM-Kondensators mit einem anderen der Verdrahtungsmerkmale 70 elektrisch und physikalisch.
  • Die Elektroden 26, 36,46 des MIM-Kondensators werden Innerhalb einer Via mit vertikalem Raum gebildet, der zwischen der Metallisierungsebene 10 und den Gräben 68 der Metallisierungsebene über der Metallisierungsebene 10 vertikal angeordnet ist. Die Elektroden 26, 36, 46 des MIM-Kondensators werden von der Oberseite her durch die Via 74, 76 kontaktiert und in die Via mit vertikalem Raum zwischen dem Paar von oberen Metallisierungsebenen der BEoL-Zwischenverbindungsstruktur eingesetzt. Zusätzlich können die Elektroden 26, 36, 46 des MIM-Kondensators höher in dem Via mit vertikalem Raum angeordnet und ferner von der unteren Metallisierungsebene 10, die eine kapazitive Kopplung im Vergleich zu bekannten MIM-Kondensatoren mit drei Elektroden aufgrund des vergrößerten Abstands und der dickeren dielektrischen Schicht 20 verringert werden.
  • Die obere Elektrode 46 und die Bodenelektrode 26 sind miteinander durch die Via 74 zur Bildung eines Pols des MIM-Kondensators verbunden und die Mittelelektrode 36 bildet den anderen Pol des MIM-Kondensators. Die unterschiedlichen Pole des MIM-Kondensators werden durch die Vias 74, 76 kontaktiert, die auf den Elektroden 26, 36, 46 von oben landen (d.h. „von oben kontaktiert“), was einen geringen Kontaktwiderstand bereitstellen kann. Der geringere Durchmesser der Hauptöffnung 48 reduziert die Rate des Via-Ätzens, welches die Via-Öffnung 64 bildet, so dass das Via-Ätzen innerhalb der Bodenelektrode 26 ohne vollständiges Eindringen stoppt oder alternativ nahe an der Unterseite der Bodenelektrode 26 stoppt. In dieser Weise stoppt das Via-Ätzen, ohne dass es sich der Metallisierungsebene 10 unter den Elektroden 26, 36, 46 des MIM-Kondensators nähert, was den Bedarf an einer beliebigen Art von darunterliegenden Via-Landepads unterhalb des MIM-Kondensators und der dielektrischen Schicht 20 eliminiert. Zur Erhöhung des Bearbeitungsrahmens wird der Kragen 54, der von der Leiterschicht 42 strukturiert wird, die verwendet wird, um die obere Elektrode 46 zu bilden, und die eine andere Hauptöffnung 50 mit reduziertem Durchmesser umfasst, über der Mittelelektrode 36 über der Stelle angeordnet, an der der Via-Kontakt zu der Mittelelektrode 36 durch die Via 76 gemacht wird. Ähnlich zu der Hauptöffnung 48 stellt die Hauptöffnung 50 eine Reduktion in der Rate in dem Via-Ätzen der Via-Öffnung 66 bereit.
  • Die obere Elektrode 46 und die Bodenelektrode 26 sind miteinander durch die Via 74 gekoppelt und die Mittelelektrode 36 ist mit einer anderen Via 76 verbunden. Die Elektroden 26, 36, 46 sind derart angeordnet, so dass sie ein Paar von MIM-Kondensatoren mit zwei Elektroden bilden, die parallel verbunden sind, so dass die effektive Kapazität gleich der Summe der einzelnen Kapazitäten ist, was die verfügbare Kapazität und Kapazitätsdichte im Vergleich zu einem Zwei-Elektroden-MIM-Kondensator ohne Änderung des Footprints der passiven Vorrichtung verdoppelt. In einer Ausführungsform können zusätzliche Schichten, die Elektrodenpaare bereitstellen, zu dem Aufbau des MIM-Kondensators hinzugefügt werden, um die verfügbare Kapazität und Kapazitätsdichte zu erhöhen.
  • Die oben beschriebenen Verfahren werden in der Herstellung von Integrierten Schaltungschips verwendet. Die sich ergebenden integrierten Schaltungschips können durch den Hersteller in der Form von rohen Wafern (z.B. ein einzelner Wafer mit mehreren nicht-gehausten Chips), als ein reines Die oder in gehauster Form vertrieben werden. In letzterem Fall ist der Chip in einem Einzelchipgehäuse (z.B. ein Plastikträger mit Leitungen, die an einem Motherboard oder einem anderen Träger höherer Ordnung befestigt sind) oder in einem Mehrchipgehäuse (z.B. ein Keramikträger mit Oberflächenzwischenverbindungen und/oder vergrabenen Zwischenverbindungen) montiert. In jedem Fall kann der Chip mit anderen Chips, diskreten Schaltungselementen und/oder anderen signalbearbeitenden Vorrichtungen als Teil von einem Zwischenprodukt oder einem Endprodukt integriert werden.
  • Bezugnahmen hierin auf Ausdrücke wie z.B. „vertikal“, „horizontal“, „lateral“ usw. erfolgen beispielhaft und ohne Beschränkung, um einen Bezugsrahmen auszubilden. Ausdrücke wie z.B. „horizontal“ und „lateral“ beziehen sich auf eine Richtung einer Ebene parallel zu einer oberseitigen Oberfläche eines Halbleitersubstrats, unabhängig von dessen tatsächlicher dreidimensionaler räumlicher Orientierung. Begriffe wie z.B. „vertikal“ und „normal“ beziehen sich auf eine Richtung senkrecht zu der „horizontalen“ und „lateralen“ Richtung. Begriffe wie z.B. „über“ und „unter“ zeigen eine Positionierung von Elementen oder Strukturen relativ zueinander und/oder zu der oberseitigen Oberfläche des Halbleitersubstrats gegenüber relativen Erhebungen an.
  • Ein mit einem anderen Element „verbundenes“ oder „gekoppeltes“ Merkmal kann mit dem anderen Element direkt verbunden oder gekoppelt sein, oder es kann stattdessen wenigstens ein dazwischenliegendes Element vorhanden sein. Ein Merkmal kann mit einem anderen Element „direkt verbunden“ oder „direkt gekoppelt“ sein, wenn keine dazwischenliegenden Elemente vorhanden sind. Ein Merkmal kann mit einem anderen Element „indirekt verbunden“ oder „indirekt gekoppelt“ sein, wenn wenigstens ein dazwischenliegendes Element vorhanden ist.
  • Die Beschreibung der verschiedenen Ausführungsformen der vorliegenden Erfindung erfolgte zu Veranschaulichungszwecken und soll nicht vollständig oder auf die offenbarten Ausführungsformen beschränkend sein. Es sind dem Fachmann viele Modifizierungen und Variationen ersichtlich, ohne vom Wesen und Rahmen der beschriebenen Ausführungsformen abzuweichen. Die hierin verwendete Terminologie wurde ausgewählt, um die Prinzipien der Ausführungsformen, die praktische Anwendung oder technische Verbesserung gegenüber Technologien am besten zu erläutern, die auf dem Markt angefunden werden, oder um dem Laien ein Verständnis der hierin offenbarten Ausführungsformen zu ermöglichen.

Claims (20)

  1. Struktur, umfassend: einen Metall-Isolator-Metall-Kondensator mit einem mehrlagigen Stapel mit einer ersten Elektrode, einer zweiten Elektrode und einer dritten Elektrode, wobei der mehrlagige Stapel eine erste Hauptöffnung umfasst, die sich wenigstens teilweise durch die erste Elektrode und/oder die zweite Elektrode und/oder die dritte Elektrode erstreckt; eine erste dielektrische Schicht über dem Metall-Isolator-Metall-Kondensator, wobei die erste dielektrische Schicht eine erste Via-Öffnung umfasst, die sich vertikal zu der ersten Hauptöffnung erstreckt; und eine erste Via in der ersten Via-Öffnung und der ersten Hauptöffnung, wobei die erste Via-Öffnung eine Querschnittsfläche aufweist und die erste Hauptöffnung eine Querschnittsfläche aufweist, die kleiner ist als die Querschnittsfläche der ersten Via-Öffnung.
  2. Struktur nach Anspruch 1, wobei die zweite Elektrode einen ersten Abschnitt und einen zweiten Abschnitt umfasst, der vertikal zwischen der ersten Elektrode und der dritten Elektrode angeordnet ist, und die erste Hauptöffnung sich wenigstens teilweise durch den ersten Abschnitt der zweiten Elektrode erstreckt.
  3. Struktur nach Anspruch 2, ferner umfassend: einen Kragen, der auf dem ersten Abschnitt der zweiten Elektrode angeordnet ist, wobei die erste Via-Öffnung sich wenigstens teilweise durch den Kragen erstreckt.
  4. Struktur nach Anspruch 3, wobei die erste Elektrode einen ersten Slot umfasst, die dritte Elektrode einen zweiten Slot umfasst, der den ersten Slot überlagert, und der Kragen, der die erste Hauptöffnung und die erste Via-Öffnung Innerhalb einer Grenze des ersten Slots und einer Grenze des zweiten Slots angeordnet sind.
  5. Struktur nach Anspruch 2, wobei der mehrlagige Stapel eine zweite Hauptöffnung umfasst, die sich wenigstens teilweise durch die erste Elektrode erstreckt, die erste dielektrische Schicht eine zweite Via-Öffnung umfasst, die sich vertikal zu der zweiten Hauptöffnung erstreckt, die zweite Via-Öffnung eine Querschnittsfläche umfasst und die zweite Hauptöffnung eine Querschnittsfläche umfasst, die kleiner ist als die Querschnittsfläche der zweiten Via-Öffnung.
  6. Struktur nach Anspruch 5, ferner umfassend: eine zweite Via In der zweiten Via-Öffnung und der zweiten Hauptöffnung.
  7. Struktur nach Anspruch 6, wobei die zweite Hauptöffnung sich vollständig durch die dritte Elektrode erstreckt und die dritte Elektrode und die erste Elektrode durch die zweite Via verbunden sind.
  8. Struktur nach Anspruch 1, ferner umfassend: eine Routingebene; und eine zweite dielektrische Schicht auf der Routingebene, wobei der Metall-Isolator-Metall-Kondensator vertikal zwischen der ersten dielektrischen Schicht und der zweiten dielektrischen Schicht angeordnet ist und die erste Via-Öffnung in dem Schichtstapel und auf einer oberseitigen Oberfläche der zweiten dielektrischen Schicht endet.
  9. Struktur nach Anspruch 1, wobei die erste Hauptöffnung sich vollständig durch die dritte Elektrode und wenigstens teilweise durch die erste Elektrode erstreckt und die dritte Elektrode und die erste Elektrode durch die erste Via verbunden sind.
  10. Struktur nach Anspruch 9, wobei die zweite Elektrode einen Slot umfasst und der Slot eine Umgrenzung aufweist, die die erste Hauptöffnung und die erste Via-Öffnung umgibt.
  11. Struktur nach Anspruch 1, wobei der Schichtstapel ferner ein erstes Kondensatordielektrikum und ein zweites Kondensatordielektrikum umfasst, das erste Kondensatordielektrikum zwischen der ersten Elektrode und der zweiten Elektrode angeordnet ist, das zweite Kondensatordielektrikum zwischen der zweiten Elektrode und der dritten Elektrode angeordnet ist und das erste Kondensatordielektrikum an das zweite Kondensatordielektrikum aus einem dielektrischen High-k-Material gebildet sind.
  12. Verfahren, umfassend: ein Bilden einer ersten Elektrode und einer zweiten Elektrode eines Metall-Isolator-Metall-Kondensators; ein Abscheiden einer Leiterschicht über der ersten Elektrode und der zweiten Elektrode; ein Strukturieren der Leiterschicht, um eine erste Hauptöffnung zu bilden, die sich durch die Leiterschicht zu der ersten Elektrode oder der zweiten Elektrode erstreckt; ein Bilden einer dielektrischen Schicht über der Leiterschicht, nachdem die Leiterschicht strukturiert wird; ein Bilden einer ersten Via-Öffnung, die sich vertikal durch die dielektrische Schicht zu der ersten Hauptöffnung erstreckt; und ein Bilden einer ersten Via in der ersten Via-Öffnung und der ersten Hauptöffnung, wobei die erste Via-Öffnung eine Querschnittsfläche aufweist und die erste Hauptöffnung eine Querschnittsfläche aufweist, die kleiner ist als die Querschnittsfläche der ersten Via-Öffnung.
  13. Verfahren nach Anspruch 12, wobei das Strukturieren der Leiterschicht umfasst: ein Bilden einer dritten Elektrode, die an der zweiten Elektrode angeordnet ist, wobei die erste Hauptöffnung sich durch die dritte Elektrode erstreckt.
  14. Verfahren nach Anspruch 13, wobei die erste Hauptöffnung sich zu und wenigstens teilweise durch die erste Elektrode erstreckt, wenn die erste Via-Öffnung gebildet wird, und die erste Via die dritte Elektrode mit der ersten Elektrode verbindet.
  15. Verfahren nach Anspruch 13, wobei die zweite Elektrode einen Slot umfasst und der Slot eine Umgrenzung aufweist, die die erste Hauptöffnung und die erste Via-Öffnung umgibt.
  16. Verfahren nach Anspruch 12, wobei das Strukturieren der Leiterschicht umfasst: ein Bilden eines Kragens, der auf einem Abschnitt der zweiten Elektrode angeordnet ist, wobei die erste Hauptöffnung sich durch den Kragen zu der zweiten Elektrode erstreckt.
  17. Verfahren nach Anspruch 16, wobei das Strukturieren der Leiterschicht ferner umfasst: ein Bilden einer dritten Elektrode, die auf der zweiten Elektrode angeordnet ist.
  18. Verfahren nach Anspruch 17, wobei die erste Elektrode einen ersten Slot umfasst, die dritte Elektrode einen zweiten Slot umfasst, der den ersten Slot überlappt und der Kragen und die erste Hauptöffnung innerhalb einer Umgrenzung des ersten Slots und einer Umgrenzung des zweiten Slots angeordnet sind.
  19. Verfahren nach Anspruch 17, wobei das Strukturieren der Leiterschicht umfasst: ein Bilden einer zweiten Hauptöffnung, die sich durch die dritte Elektrode erstreckt.
  20. Verfahren nach Anspruch 19, ferner umfassend: ein Bilden einer zweiten Via-Öffnung, die sich vertikal durch die dielektrische Schicht zu der zweiten Hauptöffnung erstreckt; und ein Bilden einer zweiten Via in der zweiten Via-Öffnung und der zweiten Hauptöffnung, wobei die zweite Via-Öffnung eine Querschnittsfläche aufweist und die zweite Hauptöffnung eine Querschnittsfläche aufweist, die kleiner ist als die Querschnittsfläche der zweiten Via-Öffnung, die zweite Elektrode einen Slot umfasst, der die zweite Hauptöffnung umgibt, die zweite Hauptöffnung sich zu und teilweise durch die erste Elektrode erstreckt, wenn die zweite Via-Öffnung gebildet wird, und die zweite Via die dritte Elektrode mit der ersten Elektrode verbindet.
DE102018215812.6A 2017-11-16 2018-09-18 Hochdichte Metall-Isolator-Metall-Kondensatoren Pending DE102018215812A1 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US15/815,308 2017-11-16
US15/815,308 US10580581B2 (en) 2017-11-16 2017-11-16 High-density metal-insulator-metal capacitors

Publications (1)

Publication Number Publication Date
DE102018215812A1 true DE102018215812A1 (de) 2019-05-16

Family

ID=66335905

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102018215812.6A Pending DE102018215812A1 (de) 2017-11-16 2018-09-18 Hochdichte Metall-Isolator-Metall-Kondensatoren

Country Status (4)

Country Link
US (1) US10580581B2 (de)
CN (1) CN109801896B (de)
DE (1) DE102018215812A1 (de)
TW (1) TWI708323B (de)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10468478B2 (en) * 2017-10-26 2019-11-05 Taiwan Semiconductor Manufacturing Co., Ltd. Metal-insulator-metal (MIM) capacitor structure and method for forming the same
US10804411B2 (en) * 2017-11-29 2020-10-13 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor device and method of forming the same
KR102477608B1 (ko) * 2017-12-12 2022-12-14 삼성디스플레이 주식회사 표시 기판, 표시 기판의 제조 방법 및 표시 기판을 포함하는 표시 장치
US10446483B2 (en) * 2018-01-16 2019-10-15 Globalfoundries Inc. Metal-insulator-metal capacitors with enlarged contact areas
JP7063019B2 (ja) * 2018-03-09 2022-05-09 Tdk株式会社 薄膜コンデンサの製造方法及び薄膜コンデンサ
KR102624153B1 (ko) 2018-06-29 2024-01-12 삼성디스플레이 주식회사 표시 패널 및 이를 포함하는 표시 장치
KR20200128315A (ko) * 2019-05-03 2020-11-12 삼성전자주식회사 반도체 소자
US11038011B2 (en) 2019-10-29 2021-06-15 Globalfoundries U.S. Inc. Metal-insulator-metal capacitors including nanofibers
US11424319B2 (en) * 2020-05-29 2022-08-23 Taiwan Semiconductor Manufacturing Co., Ltd. Multilayer capacitor electrode
US11908888B2 (en) * 2021-09-23 2024-02-20 International Business Machines Corporation Metal-insulator-metal capacitor structure supporting different voltage applications

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6271084B1 (en) * 2001-01-16 2001-08-07 Taiwan Semiconductor Manufacturing Company Method of fabricating a metal-insulator-metal (MIM), capacitor structure using a damascene process
US6730573B1 (en) * 2002-11-01 2004-05-04 Chartered Semiconductor Manufacturing Ltd. MIM and metal resistor formation at CU beol using only one extra mask
TWI222709B (en) * 2003-08-06 2004-10-21 Taiwan Semiconductor Mfg IC capacitor structure and the fabrication method thereof
US7160772B2 (en) 2005-02-23 2007-01-09 International Business Machines Corporation Structure and method for integrating MIM capacitor in BEOL wiring levels
WO2008010028A1 (en) 2006-06-15 2008-01-24 Freescale Semiconductor, Inc. Mim capacitor integration
JP2012164714A (ja) * 2011-02-03 2012-08-30 Rohm Co Ltd 半導体装置の製造方法および半導体装置
US9391016B2 (en) * 2014-04-10 2016-07-12 Taiwan Semiconductor Manufacturing Co., Ltd. MIM capacitor structure
US9583557B2 (en) 2014-08-26 2017-02-28 GlobalFoundries, Inc. Integrated circuits including a MIMCAP device and methods of forming the same for long and controllable reliability lifetime
US9461106B1 (en) 2015-03-16 2016-10-04 Taiwan Semiconductor Manufacturing Company, Ltd. MIM capacitor and method forming the same

Also Published As

Publication number Publication date
TW201923972A (zh) 2019-06-16
US10580581B2 (en) 2020-03-03
US20190148072A1 (en) 2019-05-16
TWI708323B (zh) 2020-10-21
CN109801896A (zh) 2019-05-24
CN109801896B (zh) 2023-03-31

Similar Documents

Publication Publication Date Title
DE102018215812A1 (de) Hochdichte Metall-Isolator-Metall-Kondensatoren
DE112011102446B4 (de) 3D-Durchkontaktierungskondensator mit einer potentialfreien leitfähigen Platte für eine verbesserte Zuverlässigkeit
DE10256346B4 (de) Halbleiterbauelement mit MIM-Kondensator und Zwischenverbindung und Herstellungsverfahren dafür
DE60222122T2 (de) Herstellungsverfahren eines metall-isolator-metall-kondensators mittels eines masken-kontaktierungsverfahrens
DE102020111391A1 (de) Rückseitenkondensatortechniken
DE10351875B4 (de) Integriertes Schaltkreisbauelement mit MIM-Kondensator
DE112010000142B4 (de) Kostenoptimiertes Verfahren zum Bilden von hoch dichten passiven Kondensatoren zum Ersetzen diskreter Kondensatoren unter Verwendung eines kostenoptimierten modularen 3D-Wafer-Wafer-Integrationsschemas
DE102005027234B4 (de) Verfahren zum Bilden einer Verbindungsstruktur für eine Halbleitervorrichtung
DE102008059871A1 (de) Feuchtigkeitsbarrierenkondensatoren in Halbleiterkomponenten
DE102019200054B4 (de) Verfahren zum Strukturieren von Metallisierungsleitungen mit variabler Breite
DE60132152T2 (de) Herstellungsverfahren von einem randlosen Kontakt auf Bitleitungskontaktstutzen mit einer Ätzstopschicht
DE112019003120B4 (de) Dünnfilmwiderstand in einer integrierten schaltung und herstellungsverfahren dafür
DE10247454A1 (de) Verfahren zur Herstellung von vertikalen/horizontalen MIMCaps
DE102014100564A1 (de) Halbleitervorrichtungen und Verfahren zu ihrer Herstellung
DE102012201586B4 (de) Verfahren zur Herstellung von integrierten Schaltungen mit platzsparenden Kondensatoren
DE102015119536A1 (de) Kondensatoren mit dielektrischen Barriereschichten und Verfahren zu deren Ausbildung
DE112019002455T5 (de) Dünnfilmwiderstand in einer integrierten schaltung und herstellungsverfahren
DE102010063780A1 (de) Halbleiterbauelement mit einer Kontaktstruktur mit geringerer parasitärer Kapazität
DE112020006801B4 (de) Metall-isolator-metall (mim) kondensator
DE102015107693A1 (de) Halbleiterbauelement und Verfahren
DE102011002769A1 (de) Hybridkontaktstruktur mit Kontakten mit kleinem Aspektverhältnis in einem Halbleiterbauelement
DE112018003821B4 (de) Systeme und verfahren zum ausbilden eines in einer integrierten schaltungsanordnung integrierten dünnfilmwiderstandes
DE10302377B4 (de) Verfahren zur Herstellung einer Halbleitervorrichtung mit Metall-Isolator-Metall-Kondensatoren
DE102018122563B4 (de) Halbleitervorrichtung mit einem integrierten kondensator und verfahren zum herstellen von dieser
DE102018211683B4 (de) Verfahren zur herstellung von metallisierungsebenen

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R081 Change of applicant/patentee

Owner name: GLOBALFOUNDRIES U.S. INC., SANTA CLARA, US

Free format text: FORMER OWNER: GLOBALFOUNDRIES INC., GRAND CAYMAN, KY

R082 Change of representative

Representative=s name: GRUENECKER PATENT- UND RECHTSANWAELTE PARTG MB, DE

R016 Response to examination communication