DE10247454A1 - Verfahren zur Herstellung von vertikalen/horizontalen MIMCaps - Google Patents

Verfahren zur Herstellung von vertikalen/horizontalen MIMCaps

Info

Publication number
DE10247454A1
DE10247454A1 DE10247454A DE10247454A DE10247454A1 DE 10247454 A1 DE10247454 A1 DE 10247454A1 DE 10247454 A DE10247454 A DE 10247454A DE 10247454 A DE10247454 A DE 10247454A DE 10247454 A1 DE10247454 A1 DE 10247454A1
Authority
DE
Germany
Prior art keywords
insulating layer
layer
electrical lines
depositing
electrical
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE10247454A
Other languages
English (en)
Inventor
Xian J Ning
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Qimonda AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Publication of DE10247454A1 publication Critical patent/DE10247454A1/de
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
    • H01L28/90—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5222—Capacitive arrangements or effects of, or between wiring layers
    • H01L23/5223—Capacitor integral with wiring layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/0805—Capacitors only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

Ein Verfahren für die Herstellung eines Metall-Isolator-Metall-Kondensators (MIMCap) (36) umfasst die Herstellung von ersten elektrischen Leitungen (15), einem Kondensatordielektrikum (26) und zweiten elektrischen Leitungen (28). Der MIMCap (36) enthält horizontale kapazitive Abschnitte (32) und vertikale kapazitive Abschnitte (34). Das Verfahren umfasst die folgenden Schritte: Bilden erster elektrischer Leitungen (15) in einer ersten Isolierschicht (14) eines Wafers (10), Abscheiden einer zweiten Isolierschicht (22), Abscheiden eines Resists, Entfernen von Abschnitten des Resists, Entfernen von freigelegten Abschnitten der zweiten Isolierschicht (22) und von Abschnitten der ersten Isolierschicht (14), Entfernen des verbleibenden Resists und dann Abscheiden eines Kondensatordielektrikums (26) und zweiter elektrischer Leitungen (28).

Description

    QUERVERWEIS AUF VERWANDTE ANMELDUNGEN
  • Ausführungsformen der vorliegenden Erfindung sind mit der anmeldereigenen US-Patentanmeldung mit der Anmeldenr. 09/742,918, eingereicht am 21. Dezember 2000 von Ning, mit dem Titel "Self-Aligned Double-sided Vertical MIMCap" [Selbstjustierter doppelseitiger vertikaler MIMCap] verwandt, die hiermit durch Bezugnahme aufgenommen wird.
    • TECHNISCHES GEBIET
  • Ausführungsformen der vorliegenden Erfindung betreffen allgemein das Gebiet der Herstellung von Halbleiterbauelementen und insbesondere Metall-Isolator-Metall-Kondensatoren (MIM- Cap = metal-insulator-metal capacitor).
  • STAND DER TECHNIK
  • Halbleiterbauelemente werden in großem Umfang für integrierte Schaltungen für elektronische Anwendungen einschließlich Radiogeräte, Fernsehgeräte, Personalcomputer und dergleichen verwendet. Solche integrierten Schaltungen enthalten typischerweise viele Transistoren, die in einem einkristallinen Silizium hergestellt sind. Üblicherweise sind auf einem einzigen Halbleiterprodukt Millionen von Halbleiterbauelementen vorhanden. Viele integrierte Schaltungen enthalten inzwischen mehrere Metallisierungsebenen für die Zwischenverbindungen.
  • Der Ablauf des Halbleiterherstellungsprozesses wird allgemein in zwei Zeitabschnitte unterteilt: vorderes Ende der Fertigungslinie (FEOL = front-end-of-line) und hinteres Ende der Fertigungslinie (BEOL = backend-of-line). Am FEOL werden Prozesse mit höherer Temperatur ausgeführt, in denen die Störstellenimplantation, die Diffusion und die Bildung aktiver Komponenten wie etwa Transistoren auf einem Halbleitersubstrat eines Wafers erfolgen. Prozesse mit geringerer Temperatur werden am BEOL ausgeführt, welches, wovon man allgemein ausgeht, mit der Bildung der ersten Metallisierungsschicht auf dem Wafer beginnt.
  • Kondensatoren sind Elemente, die in Halbleiterbauelementen in großem Umfang verwendet werden, um elektrische Ladung zu speichern. Kondensatoren enthalten im Wesentlichen zwei elektrisch leitende Platten, die durch einen Isolator getrennt sind. Die Kapazität oder die von dem Kondensator für die jeweils angelegte Spannung gehaltene Ladungsmenge wird in Farad gemessen und hängt beispielsweise von der Fläche der Platten, dem Abstand zwischen ihnen und dem dielektrischen Wert des Isolators ab. Kondensatoren werden in Filtern, Analog/Digital-Umsetzern, Speicherbauelementen, Steueranwendungen und vielen anderen Typen von Halbleiterbauelementen verwendet.
  • Ein Typ von Kondensator ist der MIMCap, der häufig beispielsweise in Mischsignalbauelementen und Logikbauelementen zum Einsatz kommt. MIMCaps werden dafür verwendet, eine Ladung in unterschiedlichen Halbleiterbauelementen wie etwa in Produkten mit Mischsignal- und Analogverarbeitung zu speichern. MIMCaps erfordern typischerweise eine viel geringere Kapazität als z. B. Speicherkondensatoren mit tiefem Graben, die in dynamischen Direktzugriffsspeicherbauelementen (DRAM) verwendet werden. Ein MIMCap kann beispielsweise eine Kapazitätsanforderung von 1 fF/µm2 haben.
  • In letzter Zeit ist die Nachfrage nach MIMCaps, die in integrierte BEOL-Schaltungen eingebettet sind, gestiegen. MIM- Caps sind typischerweise horizontale MIMCaps, die zwei Metallplatten enthalten, zwischen die ein Dielektrikum parallel zum Wafer geschichtet ist. Horizontale MIMCaps des Standes der Technik werden am BEOL gefertigt, indem die untere kapazitive Platte in der ersten oder nachfolgenden horizontalen Metallisierungsschicht eines Halbleiterwafers gebildet wird. Ein Kondensatordielektrikum wird auf der unteren kapazitiven Platte abgeschieden, wobei eine zweite Maske, eine Struktur und ein Ätzschritt erforderlich sind, um die obere kapazitive Platte zu bilden. Alternativ werden MIMCaps zwischen horizontalen Metallisierungsschichten am BEOL in zusätzlichen horizontalen Schichten gebildet, wobei jede Platte eine getrennte Struktur- und Ätzebene erfordert.
  • Ein horizontaler MIMCap benötigt auf einem Halbleiterwafer eine große Oberfläche. Ein horizontaler MIMCap ist ein großer flacher Kondensator, der parallel zu der Waferoberfläche angeordnet ist und eine große Chipfläche bedeckt; ferner bietet er keine hohe Flächenausnutzung. Da die Nachfrage nach Kapazität zunimmt, ist es wünschenswert, MIMCaps zu entwickeln, die die Chipfläche so effektiv wie möglich nutzen.
  • Ein vertikaler MIMCap, der in der Patentanmeldung mit der Anmeldenr. 09/742,918 für "Self-Aligned Double-Sided Vertical MIMPCap" [Selbstjustierter doppelseitiger vertikaler MIMCap] beschrieben ist, wird hier durch Bezugnahme aufgenommen und offenbart eine vertikale MIMCap-Struktur sowie ein Verfahren, durch das die Chipfläche effektiver genutzt wird.
  • In der Technik wird ein Verfahren für die Herstellung eines MIMCaps benötigt, das im Vergleich zu MIMCap- Herstellungsprozessen des Standes der Technik die Waferfläche effektiver nutzt und die Prozesskomplexität minimiert.
  • KURZE DARSTELLUNG DER ERFINDUNG
  • Ausführungsformen der Erfindung umfassen Verfahren für die Herstellung von MIMCaps mit hoher Flächenausnutzung, die in Damascene-BEOL-Prozesse eingebettet sind, wobei diese Verfahren zu den üblicherweise verwendeten BEOL-Prozessen nur eine minimale Prozesskomplexität hinzufügen. Das erfindungsgemäße Verfahren umfasst die Herstellung eines MIMCap, der Platten sowohl mit vertikalen als auch mit horizontalen kapazitiven Bereichen aufweist, wobei der Herstellungsprozess nur einen Masken- und Lithographieschritt erfordert.
  • Es wird ein Verfahren für die Herstellung eines MIMCaps offenbart, das die folgenden Schritte umfasst: Bereitstellen eines Wafers, der ein zu bearbeitendes Stück aufweist, Abscheiden einer ersten Isolierschicht auf dem zu bearbeitenden Stück des Wafers und Bilden mehrerer erster elektrischer Leitungen in der ersten Isolierschicht, wobei die ersten elektrischen Leitungen ein erstes leitendes Material enthalten. Das Verfahren umfasst ferner das Abscheiden einer zweiten Isolierschicht, das Abscheiden eines Resists auf der zweiten Isolierschicht, das Strukturieren des Resists mit einer vorgegebenen Struktur und das Entfernen von Abschnitten des Resists, um Abschnitte der zweiten Isolierschicht freizulegen. Wenigstens die freigelegte zweite Isolierschicht und Abschnitte der ersten Isolierschicht werden entfernt, so dass Abschnitte der ersten elektrischen Leitungen freigelegt werden. Der verbleibende Resist wird entfernt, und auf den ersten elektrischen Leitungen wird ein Kondensatordielektrikum abgeschieden. Auf dem Kondensatordielektrikum wird ein zweites leitendes Material abgeschieden, um zweite elektrische Leitungen zu bilden.
  • Außerdem wird ein Verfahren für die Herstellung eines vertikalen/horizontalen MIMCaps offenbart, das die folgenden Schritte umfasst: Bereitstellen eines Wafers, der ein zu bearbeitendes Stück aufweist, Abscheiden einer ersten Isolierschicht auf dem zu bearbeitenden Stück des Wafers, Bilden mehrerer Gräben in der ersten Isolierschicht und Füllen der Gräben mit einem ersten leitenden Material, um erste elektrische Leitungen in der ersten Isolierschicht zu bilden. Dann wird eine Deckschicht auf den ersten elektrischen Leitungen und der ersten Isolierschicht abgeschieden, woraufhin eine zweite Isolierschicht auf der Deckschicht abgeschieden wird und auf der zweiten Isolierschicht ein Resist abgeschieden wird. Das Verfahren umfasst das Strukturieren des Resists mit einer vorgegebenen Struktur, das einen MIM- Cap definiert, das Entfernen von Abschnitten des Resists, um Abschnitte der zweiten Isolierschicht freizulegen, das Entfernen der freigelegten zweiten Isolierschicht, der Deckschicht und von Abschnitten der ersten Isolierschicht, so dass Abschnitte der ersten elektrischen Leitungen freigelegt werden, und das Entfernen des verbleibenden Resists. Auf den ersten elektrischen Leitungen wird ein Kondensatordielektrikum abgeschieden, auf dem Kondensatordielektrikum wird ein zweites leitendes Material abgeschieden, um zweite elektrische Leitungen zu bilden. Abschnitte der ersten elektrischen Leitungen werden miteinander gekoppelt, ebenso werden Abschnitte der zweiten elektrischen Leitungen miteinander gekoppelt, wobei die ersten bzw. zweiten elektrischen Leitungsabschnitte die Platten eines MIMCap umfassen, wobei die MIMCap-Platten horizontale und vertikale Abschnitte besitzen.
  • Zu den Vorteilen der Erfindung gehört die Bereitstellung eines Herstellungsverfahrens für einen vertikalen/horizontalen MIMCap, der die Waferfläche effektiver als herkömmliche horizontale MIMCaps nutzt. Der hier beschriebene vertikale/horizontale MIMCap kann beispielsweise fünfmal kleiner sein als horizontale MIMCaps mit der gleichen Kapazität. Es ist nur eine zusätzliche Maskenebene erforderlich, um Ausführungsformen des Verfahrens zu implementieren. Die Bildung der ersten elektrischen Leitungen in der ersten Isolierschicht unter Verwendung eines Damascene-Prozesses hat eine genauere Übertragung der Struktur für die elektrischen Leitungen zur Folge. Die Bildung der zweiten elektrischen Leitungen erfolgt selbstjustierend, da sie zwischen den ersten elektrischen Leitungen ausgebildet werden, weshalb sie keinen getrennten Ätzprozessschritt erfordern.
    • KURZE BESCHREIBUNG DER ZEICHNUNGEN
  • Die oben genannten Merkmale der vorliegenden Erfindung werden durch Betrachtung der folgenden Beschreibungsinhalte in Verbindung mit den beiliegenden Zeichnungen besser verständlich; es zeigen
  • Fig. 1 bis 4 Querschnittsansichten einer Ausführungsform der vorliegenden Erfindung in verschiedenen Herstellungsstufen;
  • Fig. 5 eine Draufsicht auf erste elektrische Leitungen gemäß einer Ausführungsform der Erfindung; und
  • Fig. 6 eine Querschnittsansicht einer Ausführungsform der vorliegenden Erfindung.
  • In den verschiedenen Figuren bezeichnen entsprechende Bezugszeichen und Symbole entsprechende Teile, soweit nichts anderes angegeben ist. Die Figuren dienen der eindeutigen Erläuterung relevanter Aspekte der bevorzugten Ausführungsformen und sind nicht unbedingt maßstabsgerecht gezeichnet.
    • AUSFÜHRLICHE BESCHREIBUNG DER BEVORZUGTEN AUSFÜHRUNGSFORMEN
  • Zunächst werden bevorzugte Ausführungsformen der vorliegenden Erfindung beschrieben, woraufhin eine Erläuterung einiger Vorteile der Herstellung eines vertikalen/horizontalen MIMCaps gemäß Ausführungsformen der Erfindung folgt.
  • Die Fig. 1 bis 4 zeigen Querschnittsansichten einer Ausführungsform der vorliegenden Erfindung in verschiedenen Herstellungsstufen. Ein Halbleiterwafer 10 weist ein zu bearbeitendes Stück 12 auf, das in Fig. 1 gezeigt ist und ein Halbleitersubstrat beispielsweise aus Silizium oder aus anderen Halbleitermaterialien, das beispielsweise von einer Isolierschicht bedeckt ist, enthält. Das zu bearbeitende Stück 12 kann außerdem weitere aktive Komponenten oder Schaltungen, die am FEOL ausgebildet werden und nicht gezeigt sind, enthalten. Das zu bearbeitende Stück 12 kann beispielsweise Siliziumoxid auf einem einkristallinen Silizium umfassen. Das zu bearbeitende Stück 12 kann ferner andere leitende Schichten oder andere Halbleiterelemente, z. B. Transistoren, Dioden usw., enthalten. Statt Silizium können beispielsweise Verbund-Halbleiter wie etwa GaAs, InP, Si/Ge, SiC verwendet werden.
  • Auf dem zu bearbeitenden Stück 12 wird eine erste Isolierschicht 14 abgeschieden. Die Isolierschicht 14 umfasst vorzugsweise eine Zwischenebenendielektrikumsschicht (ILD = interlevel dielectric layer), z. B. das zweite Zwischenebenendielektrikum des Wafers, innerhalb dessen an anderer Stelle auf dem Wafer 10 auch elektrisch leitende Bahnen in einer Metallisierungsschicht ausgebildet sein können (nicht gezeigt). Die erste Isolierschicht 14 umfasst vorzugsweise Siliziumdioxid (SiO2) und kann alternativ andere dielektrische Materialien wie etwa Materialien mit niedriger Dielektrizitätskonstante oder Materialien mit hoher Dielektrizitätskonstante umfassen.
  • Die erste Isolierschicht 14 wird strukturiert, geätzt und mit einem elektrisch leitenden Material gefüllt, um erste elektrische Leitungen 15 vorzugsweise in einem Damascene- Prozess auszubilden. Der Struckturierungs- und Füllprozess kann beispielsweise einen Einzel- oder Doppeldamascene- Prozess umfassen. Die erste Isolierschicht 14 kann lithographisch strukturiert und dort, wo erste elektrische Leitungen 15 gebildet werden sollen, mittels reaktivem Ionenätzen (RIE = reactive ion etching) geätzt werden, um Gräben zu bilden. Die Gräben können beispielsweise eine Breite von 0,2 µm und eine Tiefe im Bereich von 0,4 bis 0,6 µm besitzen.
  • Abhängig von dem verwendeten leitenden Material können die elektrischen Leitungen 15 eine Linerschicht 16 aufweisen. Falls beispielsweise die ersten elektrischen Leitungen 15 Kupfer umfassen, umfasst die Linerschicht 16 vorzugsweise einen Kupferliner, der auf der Waferoberfläche in den Gräben einschließlich entlang den Gräbenseitenwänden abgeschieden wird, wobei der Liner 16 außerdem vorzugsweise eine auf der Kupferlinerschicht gebildete Keimschicht enthält, die dafür ausgelegt ist, die Abscheidung des ersten leitenden Materials 18 zu verbessern. Das erste leitende Material 18, das bei dieser Ausführungsform Kupfer umfasst, wird dann auf dem Wafer 10 und in den Gräben abgeschieden. Erste elektrische Leitungen 15 können Leitungen mit minimaler Rasterung (z. B. mit der kleinsten Strukturmerkmalsgröße) oder mit größerer Rasterung umfassen. Der Wafer 10 wird chemisch-mechanisch poliert (CMP = chemical-mechanical polishing), um das überschüssige Material 16/18 oberhalb der oberen Oberfläche der ersten Isolierschicht 14 zu entfernen.
  • Die ersten elektrischen Leitungen 15 umfassen ein erstes leitendes Material 18, das vorzugsweise ein Metall wie etwa Kupfer und alternativ andere leitende Materialien wie etwa A1, TiN, Ti, W und Kombinationen hiervon oder andere leitende Materialien umfasst, die z. B. durch physikalische Abscheidung aus der Gasphase (PVD = physical vapour deposition) oder durch chemische Abscheidung aus der Gasphase (CVD = chemical vapour deposition) abgeschieden werden. Die ersten elektrischen Leitungen 15 können beispielsweise ein Teil einer M1- oder M2-Metallisierungsschicht sein.
  • Die Tiefe der ersten elektrischen Leitungen 15 kann die gleiche wie jene anderer Metallisierungsleitungen des Wafers 10 sein; alternativ kann die Tiefe der ersten elektrischen Leitungen 15 die Gesamtdicke eines Durchgangslochs und einer Verdrahtungsleitung, beispielsweise die Gesamtdicke der ersten Isolierschicht 14, sein. Die ersten elektrischen Leitungen 15 sind vorzugsweise um eine ausreichende Entfernung voneinander beabstandet, um die Bildung zweiter elektrischer Leitungen 28 (in Fig. 4), die in nachfolgenden Schritten gebildet werden und im Folgenden beschrieben werden, zu ermöglichen.
  • Auf der Isolierschicht 14 und den ersten elektrischen Leitungen 15 kann optional eine dünne dielektrische Deckschicht 20 abgeschieden werden. Die Deckschicht 20 umfasst vorzugsweise eine dünne Schicht aus Schutzmaterial, das eine Diffusion des für die ersten elektrischen Leitungen 15 verwendeten Metalls in die nachfolgend abgeschiedenen Isolierschichten, wie etwa die zweite Isolierschicht 22, verhindert. Falls beispielsweise für die ersten elektrischen Leitungen 15 als leitendes Material Kupfer verwendet wird, ist das Kupfer bestrebt, in darunter und darüber liegende Dielektrika zu diffundieren, sofern keine Deckschicht 20 verwendet wird. Da Kupfer leicht oxidiert, umfasst die Deckschicht 20 in dem Fall, in dem die ersten elektrischen Leitungen 15 Kupfer umfassen, vorzugsweise ein Material, das kein Oxid ist, um eine Oxidation der ersten elektrischen Leitungen 15 zu verhindern. Die Deckschicht 20 kann ein Nitrid wie etwa SiXNy enthalten, wobei x und y ganze Zahlen größer oder gleich 1 sind. Außerdem können die elektrischen Metallleitungen in einer Metallisierungsschicht des Halbleiterwafers gleichzeitig mit der Bildung nicht gezeigter erster elektrischer Leitungen 15 ausgebildet werden.
  • Dann wird eine zweite Isolierschicht 22 auf der Deckschicht 20 oder, falls eine solche Deckschicht 20 nicht verwendet wird, auf den elektrischen Leitungen 15 und der ersten Isolierschicht 14 abgeschieden, wie in Fig. 2 gezeigt ist. Vorzugsweise umfasst die zweite Isolierschicht 22 eine dünne Schicht aus einem Zwischenebenendielektrikum, z. B. einen Teil eines dritten Zwischenebenendielektrikums. Die zweite Isolierschicht 22 kann eine Dicke besitzen, die beispielsweise im Bereich von etwa 15 nm bis 200 nm liegt. Die zweite Isolierschicht 22 umfasst vorzugsweise SiO2 und alternativ andere dielektrische Materialien wie etwa Materialien mit niedriger Dielektrizitätskonstante oder mit hoher Dielektrizitätskonstante. Die zweite Isolierschicht 22 kann das z. B. gleiche Material oder ein anderes Material als die erste Isolierschicht 14 enthalten.
  • Auf den Wafer 10 wird ein Resist 24 aufgebracht, um die zweite Isolierschicht 20 abzudecken. Der Resist 24 umfasst typischerweise beispielsweise einen organischen Polymer. Eine lithographische Struktur wird in der Weise ausgebildet, dass die MIMCap-Bereiche freiliegen und andere Bereiche durch den Resist 24 blockiert sind. Für die Strukturierung des Resists 24 mit einer vorgegebenen Struktur, das die Form, die Größe und die Position für einen vertikalen/horizontalen MIMCap definiert, kann eine (nicht gezeigte) lithographische Maske verwendet werden. Der Wafer 10 wird beispielsweise mit UV-Licht belichtet und entwickelt, um unerwünschte Abschnitte des Resists 24 zu entfernen, indem entweder ein Prozess mit positiver Belichtung oder ein Prozess mit negativer Belichtung verwendet wird, wobei die in Fig. 2 gezeigte Struktur verbleibt, die Resistabschnitte 24 besitzt, die über Abschnitten der zweiten Isolierschicht 22 liegen, so dass Abschnitte der zweiten Isolierschicht freiliegen.
  • Der Wafer 10 wird geätzt, um wenigstens die freiliegenden Abschnitte der zweiten Isolierschicht 22, die Deckschicht 20 und Abschnitte der ersten Isolierschicht 14 zu entfernen, wodurch Abschnitte der ersten elektrischen Leitungen 15 freigelegt werden. Der Ätzprozess für die Bildung von Gräben 130 kann beispielsweise einen Prozess des reaktiven Ionenätzens (RIE = reactive ion etching) umfassen. Vorzugsweise werden in der ersten Isolierschicht 14 Gräben erzeugt, deren Tiefe in etwa der Höhe der ersten elektrischen Leitungen 15 entspricht. Vorzugsweise wird ein RIE-Ätzprozess verwendet, der für das für die ersten elektrischen Leitungen 15 verwendete Material selektiv ist, so dass die ersten elektrischen Leitungen 15 während des Ätzprozesses im Wesentlichen nicht beeinflusst werden. Eine RIE-Chemie, die vorzugsweise Cl2, BCl3, N2, Ar oder Kombinationen hiervon umfasst, kann beispielsweise verwendet werden, wenn Aluminium oder TiN als leitende Materialien für die ersten elektrischen Leitungen 15 verwendet werden. Alternativ kann ein RIE-Gas 22 wie etwa SF6 verwendet werden, wenn W für das leitende Material der ersten elektrischen Leitungen 15 verwendet wird. Alternativ können andere RIE-Gase für die einzige RIE-Ätzung der vorliegenden Erfindung verwendet werden, wie beispielsweise HF oder ein anderes geeignetes Gas.
  • Der verbliebene Resist 24 wird, wie in Fig. 3 gezeigt ist, entfernt, um den restlichen Resist 24 (siehe Fig. 2) auf der Oberfläche des Wafers 10 zu entfernen. Die ersten elektrischen Leitungen 15 bleiben zusammen mit den Gräben in der ersten Isolierschicht 14 beiderseits der elektrischen Leitungen 15 stehen, nachdem die Prozedur der Ablösens und Entfernens des Resists abgeschlossen ist.
  • Auf den ersten elektrischen Leitungen 15 wird ein Kondensatordielektrikum 26 abgeschieden, wie in Fig. 4 gezeigt ist. Das Kondensatordielektrikum 26 umfasst vorzugsweise ein Dielektrikum wie etwa einen Film, der SixNy oder Ta2O5 enthält, das z. B. durch plasmaverstärkte chemische Abscheidung aus der Gasphase (PECVD = plasma-enhanced chemical vapor deposition) abgeschieden wird. Alternativ kann ein Kondensatordielektrikum 26 andere dielektrische Materialien wie beispielsweise SiC, Silanoxid, Tetraethoxysilan (TEOS), Siliziumdioxid, Siliziumnitrid, Siliziumoxynitrid, Barium- Strontium-Titanat (BST) oder andere Isolatoren umfassen.
  • Vorzugsweise ist das Kondensatordielektrikum 26 verhältnismäßig dünn, beispielsweise 10 nm bis 200 nm dick, und konform. Das Kondensatordielektrikum 26 umfasst das Kondensatordielektrikum zwischen den Platten des vertikalen/horizontalen MIMCaps, die aus den ersten und zweiten elektrischen Leitungen 15 bzw. 28 bestehen.
  • Auf dem Kondensatordielektrikum 26 wird ein zweites leitendes Material abgeschieden, um, wie in Fig. 4 gezeigt ist, die zweiten elektrischen Leitungen 28 zu bilden. Das zweite leitende Material kann irgendein leitendes Material wie etwa ein Metall umfassen und umfasst vorzugsweise CVD-W oder CVD- Al). Alternativ kann das leitende Material TiN, Ti, Ta, TaN, TiW, Cu, Si oder verschiedene Kombinationen hiervon enthalten, die z. B. durch PVD (physikalische Gasphasenabscheidung), CVD oder Plattierung abgelagert werden. Der Wafer 10 wird einem CMP-Prozess unterworfen, um überschüssiges zweites leitendes Material über der oberen Oberfläche der zweiten Isolierschicht 22 zu entfernen, wobei der CMP-Prozess vorzugsweise an der Oberfläche der zweiten Isolierschicht 22 anhält.
  • Vorzugsweise bleibt überschüssiges leitendes Material 29 auf den zweiten elektrischen Leitungen 28 zurück, so dass die zweiten elektrischen Leitungen 28 miteinander gekoppelt werden und eine obere kapazitive Platte der MIMCap-Anordnung 26 bilden. Alternativ kann überschüssiges leitendes Material 29 von der Oberfläche des Wafers 10 beispielsweise durch chemisch-mechanisches Polieren (CMP) oder einen anderen Ätzprozess entfernt werden, so dass die zweiten elektrischen Leitungen 28 in den Gräben 130 übrig bleiben. Die Deckschicht 126 kann als Ätz- oder CMP-Stoppschicht bei der Entfernung der zweiten leitenden Schicht 136 dienen. Die zweiten elektrischen Leitungen 28 werden dann in nachfolgenden Schichten miteinander gekoppelt, beispielsweise durch einen Ätzschritt und/oder durch Durchgangslöcher in oberen Metallisierungsschichten. Alternativ können die zweiten elektrischen Leitungen 28 an den Enden der Leitungen 28 in derselben Schicht wie die zweiten elektrischen Leitungen 28 miteinander gekoppelt werden.
  • In ähnlicher Weise sind die ersten elektrischen Leitungen 15 miteinander gekoppelt, um die andere Platte, z. B. die untere kapazitive Platte des vertikalen/horizontalen MIMCap 36, zu bilden. Bei einer Ausführungsform sind die ersten elektrischen Leitungen 15 an den Enden der Leitungen 15 innerhalb derselben Metallisierungsschicht wie die zweiten elektrischen Leitungen 15 miteinander gekoppelt, wie in Fig. 5 in der Draufsicht eines Wafers 10 gezeigt ist. Bei einer alternativen Ausführungsform sind die ersten elektrischen Leitungen 15 durch einen Abschnitt 30 einer Metallisierungsschicht in der Nähe der elektrischen Leitungen 15, z. B. die Metallisierungsschicht 1 (M1), miteinander gekoppelt, wie in Fig. 6 gezeigt ist. Bei diesem alternativen Lösungsansatz ist eine Metallplatte 30 oder Ätzleitung unter dem Bereich des MIMCap 36 angeordnet, wodurch die Kondensatorfläche und somit die Kapazität des MIMCap 36 erhöht werden. Vorteilhaft hat dies eine hohe Packungsdichte des vertikalen/horizontalen MIMCaps zur Folge, der in die gleiche Ebene wie eine BEOL-Verdrahtungsebene eingebaut und eingebettet ist.
  • Die Platten oder Ätzleitungen 29 und 30 können z. B. mit Anschlusspads auf einer äußeren Oberfläche des Wafers 10 (nicht gezeigt) oder mit anderen Ätzleitungen (ebenfalls nicht gezeigt) gekoppelt sein. Solche Anschlusspads können an anschließend oder im Voraus abgelagerte Metallisierungsschichten z. B. über Durchgangslöcher oberhalb oder unterhalb der Anschlusspads elektrisch gekoppelt werden.
  • Auf der zweiten Isolierschicht 22 kann eine dritte Isolierschicht 30 abgeschieden werden, wie in Fig. 6 gezeigt ist. Bei einer Ausführungsform kann die Gesamtdicke der zweiten und der dritten Isolierschicht 22 bzw. 30 gleich der gewünschten Dicke einer einzigen Schicht eines Zwischenebenendielektrikums sein.
  • Die Vielzahl der ersten und zweiten elektrischen Leitungen 15 bzw. 28 bilden miteinander gekoppelt einen vertikalen/horizontalen MIMCap 36 mit einer Kamm-Kamm-Struktur, wobei die ersten elektrischen Leitungen 15 und die zweiten elektrischen Leitungen 28 jeweils wie ein Kamm geformt sind und die beiden Kammflächen ineinandergreifen. Die ersten elektrischen Leitungen 15, die miteinander gekoppelt sind, dienen als eine untere kapazitive Platte, während die zweiten elektrischen Leitungen 28, die miteinander gekoppelt sind, als eine obere kapazitive Platte dienen. Zwischen den beiden Platten ist entlang den gesamten oberen, unteren und seitlichen Oberflächen der elektrischen Leitungen 15/28 ein Kondensatordielektrikum 20 angeordnet. Der MIMCap 36 enthält horizontale kapazitive Bereiche 32 und vertikale kapazitive Bereiche 34, wie in Fig. 6 gezeigt ist. Da längs der kapazitiven Platten auf Grund der Kamm-Kamm-Anordnung des vertikalen/horizontalen MIMCaps 36 eine größere Oberfläche erzielt wird, wird gemäß Ausführungsformen der Erfindung eine höhere Kapazität für einen MIMCap 36 erzielt. Beispielsweise kann gemäß Ausführungsformen der Erfindung ein MIMCap mit einer Kapazität von etwa 0,2 bis 0,5 fF/cm2 erzielt werden.
  • Die oben beschriebenen Ausführungsformen der Erfindung enthalten einen Resist 24, der einen positiven Resist umfasst. Alternativ kann der Resist 24 einen negativen Resist 24 umfassen. Obwohl in den Fig. 1 bis 4 und 6 nur ein vertikaler/horizontaler MIMCap 36 gezeigt ist, können außerdem in einer einzigen Isolierschicht 122 mehrere weitere MIMCaps 36 ausgebildet werden.
  • Obwohl in den Fig. 1 bis 4 und 6 Querschnitte des vertikalen MIMCaps der Erfindung gezeigt sind, sind die elektrischen Leitungen 15 bzw. 28 des MIMCaps vorzugsweise quadratisch oder rechteckig und können beispielsweise in Längsrichtung des Halbleiterwafers 10 über eine Längsausdehnung (nicht gezeigt) verlaufen, die der gewünschten Kapazität entspricht. Alternativ können die ersten und zweiten elektrischen Leitungen 15 bzw. 28, anstatt parallel zu verlaufen, andere Formen wie etwa eine U-Form, Kreisform oder Zickzackform besitzen.
  • Ausführungsformen der vorliegenden Erfindung bieten mehrere Vorteile gegenüber Prozessen des Standes der Technik für die Herstellung von MIMCaps. Es wird ein Verfahren für die Herstellung von MIMCaps mit hoher Flächenausnutzung, das in Damascene-BEOL-Prozesse eingebettet ist und gegenüber üblichen BEOL-Prozessen nur eine geringfügige Erhöhung der Prozesskomplexität zur Folge hat, offenbart. Es wird eine Leitungsanordnung mit minimaler Rasterung verwendet, um MIMCaps sowohl mit vertikalen als auch mit horizontalen kapazitiven Bereichen 34 bzw. 36 herzustellen, was zu einem MIMCap 36 mit hoher Packungsdichte führt. Die hier beschriebenen Ausführungsformen umfassen vereinfachte Prozesse, die nur eine Photomaskenebene mit geringeren Anforderungen an Auflösung und Überlagerungsgenauigkeit erfordern. In Ausführungsformen der Erfindung werden parallele, flache Plattenkondensatoren 32 mit einer Anordnung aus vertikalen Kondensatoren 34 verbunden, ohne dass die Chipfläche erhöht wird. Für die Implementierung von Ausführungsformen des Verfahrens ist nur eine zusätzliche Maskenebene erforderlich. Die Bildung der ersten elektrischen Leitungen 15 in der ersten Isolierschicht 14 unter Verwendung eines Damascene-Prozesses hat eine genauere Übertragung der Struktur für die ersten elektrischen Leitungen 15 zur Folge. Die Bildung der zweiten elektrischen Leitungen 28 erfolgt selbstjustierend, wobei die zweiten elektrischen Leitungen 28 zwischen den ersten elektrischen Leitungen 15 gebildet werden und somit kein separater Ätzprozessschritt für die zweiten elektrischen Leitungen 28erforderlich ist.
  • Obwohl die Erfindung mit Bezug auf veranschaulichende Ausführungsformen beschrieben worden ist, soll diese Beschreibung die Erfindung in keiner Weise beschränken. Für den Fachmann werden viele verschiedene Abwandlungen hinsichtlich der Kombinationen der veranschaulichenden Ausführungsformen ebenso wie andere Ausführungsformen der Erfindung erkennbar, wenn er die Beschreibung liest. Weiterhin kann die Reihenfolge der Prozessschritte vom Durchschnittsfachmann umgeordnet werden, ohne den Schutzumfang der Erfindung zu verlassen. Es ist daher beabsichtigt, dass die beigefügten Ansprüche alle derartigen Abwandlungen oder Ausführungsformen umfassen. Darüber hinaus soll der Schutzumfang der Erfindung nicht auf besondere Ausführungsformen des Prozesses, der Maschinen, der Herstellung, der Materialzusammensetzung, der Mittel, der Verfahren und der Schritte, die in der obigen Beschreibung erläutert worden sind, eingeschränkt sein. Daher sollen die beigefügten Ansprüche in ihrem Schutzumfang solche Prozesse, Maschinen, Herstellungsarten, Materialzusammensetzungen, Mittel, Verfahren oder Schritte mit einschließen.

Claims (22)

1. Verfahren zur Herstellung eines Metall-Isolator-Metall- Kondensators (MIMCap), das umfasst:
Bereitstellen eines Wafers, der ein zu bearbeitendes Stück aufweist;
Abscheiden einer ersten Isolierschicht auf dem zu bearbeitenden Stück;
Bilden einer Vielzahl von ersten elektrischen Leitungen in der ersten Isolierschicht, wobei die ersten elektrischen Leitungen ein erstes leitendes Material enthalten;
Abscheiden einer zweiten Isolierschicht;
Abscheiden eines Resists auf der zweiten Isolierschicht;
Strukturieren des Resists mit einer vorgegebenen Struktur;
Entfernen von Abschnitten des Resists, um Abschnitte der zweiten Isolierschicht freizulegen;
Entfernen wenigstens der freigelegten zweiten Isolierschicht und von Abschnitten der ersten Isolierschicht, so dass Abschnitte der ersten elektrischen Leitungen freigelegt werden;
Entfernen des verbleibenden Resists;
Abscheiden eines Kondensatordielektrikums auf den ersten elektrischen Leitungen; und
Abscheiden eines zweiten leitenden Materials auf dem Kondensatordielektrikum, um zweite elektrische Leitungen zu bilden.
2. Verfahren nach Anspruch 1, bei dem Abschnitte der ersten elektrischen Leitungen, des Kondensatordielektrikums und der zweiten elektrischen Leitungen einen MIMCap bilden und bei dem Abschnitte der ersten und zweiten elektrischen Leitungen Platten des MIMCap umfassen, wobei die MIMCap- Platten horizontale und vertikale Abschnitte aufweisen.
3. Verfahren nach Anspruch 1 oder 2, weiterhin umfassend:
Koppeln von Abschnitten der ersten elektrischen Leitungen miteinander; und
Koppeln von Abschnitten der zweiten elektrischen Leitungen miteinander.
4. Verfahren nach einem der Ansprüche 1 bis 3, weiterhin umfassend:
Bilden von Verbindungsleitungen in einer Metallisierungsschicht, wenn die ersten elektrischen Leitungen des MIMCap gebildet werden.
5. Verfahren nach einem der Ansprüche 1 bis 4, weiterhin umfassend:
Abscheiden einer Deckschicht auf der ersten Isolierschicht und den ersten elektrischen Leitungen; und
Entfernen von Abschnitten der Deckschicht, wenn die freigelegte zweite und erste Isolierschicht entfernt werden.
6. Verfahren nach Anspruch 5, bei dem die Abscheidung einer Deckschicht das Abscheiden von Siliziumnitrid umfasst.
7. Verfahren nach einem der Ansprüche 1 bis 6, bei dem das Entfernen der freigelegten ersten und zweiten Isolierschicht einen Prozess des reaktiven Ionenätzens (RIE-Prozess) umfasst.
8. Verfahren nach Anspruch 7, bei dem das RIE einen Ätzprozess umfasst, der für das Material der ersten elektrischen Leitungen selektiv ist.
9. Verfahren nach einem der Ansprüche 1 bis 8, bei dem die Bildung mehrerer erster elektrischer Leitungen in der ersten Isolierschicht einen Doppel- oder Einfach-Damascene-Prozess umfasst.
10. Verfahren nach Anspruch 9, bei dem das erste leitende Material Kupfer umfasst.
11. Verfahren nach Anspruch 10, bei dem die Bildung der ersten elektrischen Leitungen umfasst:
Bilden mehrerer Gräben in der ersten Isolierschicht, wobei die erste Isolierschicht eine obere Oberfläche besitzt;
Abscheiden einer Kupferlinerschicht auf der ersten Isolierschicht und in den Gräben;
Bilden einer Kupfer-Keimschicht auf der Kupferlinerschicht;
Füllen der Gräben mit dem ersten leitenden Material; und
chemisch-mechanisches Polieren des Wafers, um die Kupferlinerschicht, die Kupferkeimschicht und das leitende Material von der oberen Oberfläche der ersten Isolierschicht zu entfernen.
12. Verfahren nach einem der Ansprüche 1 bis 11, bei dem die Bildung der zweiten elektrischen Leitungen die Bildung von Wolframleitungen umfasst.
13. Verfahren nach einem der Ansprüche 1 bis 12, bei dem die Bildung der ersten und der zweiten Isolierschicht die Bildung von Schichten mit einem Zwischenebenendielektrikum umfasst.
14. Verfahren nach einem der Ansprüche 1 bis 13, weiterhin umfassend ein Abscheiden einer dritten Isolierschicht auf der zweiten Isolierschicht und auf den zweiten elektrischen Leitungen.
15. Verfahren nach einem der Ansprüche 1 bis 14, bei dem das Abscheiden des Kondensatordielektrikums das Abscheiden von Siliziumnitrid umfasst.
16. Verfahren zur Herstellung eines vertikalen/ horizontalen Metall-Isolator-Metall-Kondensators (MIMCap), das umfasst:
Bereitstellen eines Wafers, der ein zu bearbeitendes Stück aufweist;
Abscheiden einer ersten Isolierschicht auf dem zu bearbeitenden Stück;
Bilden einer Vielzahl von Gräben in der ersten Isolierschicht;
Füllen der Gräben mit einem ersten leitenden Material, um erste elektrische Leitungen in der ersten Isolierschicht zu bilden;
Abscheiden einer Deckschicht auf den ersten elektrischen Leitungen und der ersten Isolierschicht;
Abscheiden einer zweiten Isolierschicht auf der Deckschicht;
Abscheiden eines Resists auf der zweiten Isolierschicht;
Strukturieren des Resists mit einer vorgegebenen Struktur, die einen MIMCap definiert;
Entfernen von Abschnitten des Resists, um Abschnitte der zweiten Isolierschicht freizulegen;
Entfernen der freigelegten zweiten Isolierschicht, der Deckschicht und Abschnitten der ersten Isolierschicht, so dass Abschnitte der ersten elektrischen Leitungen freigelegt werden;
Entfernen des verbleibenden Resists;
Abscheiden eines Kondensatordielektrikums auf den ersten elektrischen Leitungen;
Abscheiden eines zweiten leitenden Materials auf dem Kondensatordielektrikum, um zweite elektrische Leitungen zu bilden;
Koppeln von Abschnitten der ersten elektrischen Leitungen miteinander; und
Koppeln von Abschnitten der zweiten elektrischen Leitungen miteinander, wobei Abschnitte der ersten und zweiten elektrischen Leitungen die Platten eines MIMCap umfassen und die MIMCap-Platten horizontale und vertikale Abschnitte aufweisen.
17. Verfahren nach Anspruch 16, weiterhin nach dem Bilden der Gräben in der ersten Isolierschicht umfassend:
Abscheiden einer Metalllinerschicht auf der ersten Isolierschicht und in den Gräben; und
Bilden einer Keimschicht auf der Metalllinerschicht.
18. Verfahren nach Anspruch 17, weiterhin nach dem Füllen der Gräben mit einem ersten leitenden Material umfassend:
chemisch-mechanisches Polieren des Wafers, um die Metalllinerschicht, die Keimschicht und das erste leitende Material von der oberen Oberfläche der ersten Isolierschicht zu entfernen.
19. Verfahren nach Anspruch 17 oder 18, bei dem das Abscheiden einer Metalllinerschicht das Abscheiden einer Kupferlinerschicht umfasst; die Bildung einer Keimschicht die Bildung einer Kupferkeimschicht umfasst; das Füllen der Gräben in dem ersten Isoliermaterial das Füllen der Gräben mit einem kupferhaltigen Material umfasst; und die Bildung der zweiten elektrischen Leitungen die Bildung von Wolframleitungen umfasst.
20. Verfahren nach einem der Ansprüche 16 bis 19, bei dem das Entfernen der freigelegten ersten und zweiten Isolierschicht und der Deckschicht einen Prozess des reaktiven Ionenätzung (RIE-Prozess) umfasst.
21. Verfahren nach einem der Ansprüche 16 bis 20, bei dem die Bildung der ersten und zweiten Isolierschicht die Bildung von Schichten aus einem Zwischenebenendielektrikum umfasst.
22. Verfahren nach Anspruch 21, weiterhin umfassend eine Abscheidung einer dritten Isolierschicht auf der zweiten Isolierschicht und auf den zweiten elektrischen Leitungen.
DE10247454A 2001-10-12 2002-10-11 Verfahren zur Herstellung von vertikalen/horizontalen MIMCaps Withdrawn DE10247454A1 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US09/977,004 US6620701B2 (en) 2001-10-12 2001-10-12 Method of fabricating a metal-insulator-metal (MIM) capacitor

Publications (1)

Publication Number Publication Date
DE10247454A1 true DE10247454A1 (de) 2003-05-28

Family

ID=25524717

Family Applications (1)

Application Number Title Priority Date Filing Date
DE10247454A Withdrawn DE10247454A1 (de) 2001-10-12 2002-10-11 Verfahren zur Herstellung von vertikalen/horizontalen MIMCaps

Country Status (2)

Country Link
US (1) US6620701B2 (de)
DE (1) DE10247454A1 (de)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2006005670A1 (de) * 2004-07-13 2006-01-19 Infineon Technologies Ag Verfahren zur herstellung einer kondensatoranordnung sowie zugehörige kondensatoranordnung
US7015110B2 (en) * 2003-12-30 2006-03-21 Semiconductor Manufacturing International (Shanghai) Corporation Method and structure of manufacturing high capacitance metal on insulator capacitors in copper
DE102005038219A1 (de) * 2005-08-12 2007-02-22 Infineon Technologies Ag Integrierte Schaltungsanordnung mit Kondensator in einer Leitbahnlage und Verfahren

Families Citing this family (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6960365B2 (en) * 2002-01-25 2005-11-01 Infineon Technologies Ag Vertical MIMCap manufacturing method
US6953724B2 (en) * 2003-09-25 2005-10-11 International Business Machines Corporation Self-limited metal recess for deep trench metal fill
JP2005129649A (ja) 2003-10-22 2005-05-19 Shinko Electric Ind Co Ltd キャパシタ及びその製造方法
US20050221574A1 (en) * 2004-03-31 2005-10-06 Hynix Semiconductor, Inc. Method for fabricating semiconductor device
US7851302B2 (en) 2005-02-04 2010-12-14 Infineon Technologies Ag Capacitors and methods of manufacture thereof
US7471500B1 (en) 2005-06-23 2008-12-30 Altera Corporation Multi-segment parallel wire capacitor
US7678659B2 (en) * 2005-09-26 2010-03-16 Mediatek Inc. Method of reducing current leakage in a metal insulator metal semiconductor capacitor and semiconductor capacitor thereof
US20070080426A1 (en) * 2005-10-11 2007-04-12 Texas Instruments Incorporated Single lithography-step planar metal-insulator-metal capacitor and resistor
US7561407B1 (en) 2005-11-28 2009-07-14 Altera Corporation Multi-segment capacitor
US7633112B2 (en) * 2006-08-24 2009-12-15 Samsung Electronics Co., Ltd. Metal-insulator-metal capacitor and method of manufacturing the same
US20080173981A1 (en) * 2007-01-19 2008-07-24 Chinthakindi Anil K Integrated circuit (ic) chip with one or more vertical plate capacitors and method of making the capacitors
US7741188B2 (en) * 2008-03-24 2010-06-22 International Business Machines Corporation Deep trench (DT) metal-insulator-metal (MIM) capacitor
US8680650B2 (en) * 2009-02-03 2014-03-25 Micron Technology, Inc. Capacitor structures having improved area efficiency
US20150262902A1 (en) 2014-03-12 2015-09-17 Invensas Corporation Integrated circuits protected by substrates with cavities, and methods of manufacture
US9355997B2 (en) 2014-03-12 2016-05-31 Invensas Corporation Integrated circuit assemblies with reinforcement frames, and methods of manufacture
US9165793B1 (en) 2014-05-02 2015-10-20 Invensas Corporation Making electrical components in handle wafers of integrated circuit packages
US9741649B2 (en) 2014-06-04 2017-08-22 Invensas Corporation Integrated interposer solutions for 2D and 3D IC packaging
US9412806B2 (en) 2014-06-13 2016-08-09 Invensas Corporation Making multilayer 3D capacitors using arrays of upstanding rods or ridges
US9252127B1 (en) 2014-07-10 2016-02-02 Invensas Corporation Microelectronic assemblies with integrated circuits and interposers with cavities, and methods of manufacture
US9559158B2 (en) * 2015-01-12 2017-01-31 The Hong Kong University Of Science And Technology Method and apparatus for an integrated capacitor
US9607943B2 (en) 2015-06-11 2017-03-28 International Business Machines Corporation Capacitors
US9478504B1 (en) 2015-06-19 2016-10-25 Invensas Corporation Microelectronic assemblies with cavities, and methods of fabrication
US9536939B1 (en) * 2015-10-28 2017-01-03 International Business Machines Corporation High density vertically integrated FEOL MIM capacitor
US9837485B2 (en) * 2016-04-05 2017-12-05 International Business Machines Corporation High-density MIM capacitors
US10090378B1 (en) 2017-03-17 2018-10-02 International Business Machines Corporation Efficient metal-insulator-metal capacitor
US10446325B2 (en) 2017-09-29 2019-10-15 Advanced Semiconductor Engineering, Inc. Capacitor structures
US10644099B1 (en) 2018-10-24 2020-05-05 Globalfoundries Inc. Three-dimensional (3D) metal-insulator-metal capacitor (MIMCAP) and method
US10847602B2 (en) 2019-01-03 2020-11-24 Advanced Semiconductor Engineering, Inc. Vertical capacitor structure having capacitor in cavity and method for manufacturing the same
JP7179634B2 (ja) * 2019-02-07 2022-11-29 株式会社東芝 コンデンサ及びコンデンサモジュール
US11164938B2 (en) * 2019-03-26 2021-11-02 Micromaterials Llc DRAM capacitor module
US20220068796A1 (en) * 2020-08-31 2022-03-03 Xiaojiang Guo Capacitor in a three-dimensional memory structure

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60152058A (ja) * 1984-01-20 1985-08-10 Toshiba Corp 半導体記憶装置
US5292679A (en) * 1992-04-23 1994-03-08 Nippon Steel Corporation Process for producing a semiconductor memory device having memory cells including transistors and capacitors
US5576240A (en) 1994-12-09 1996-11-19 Lucent Technologies Inc. Method for making a metal to metal capacitor
US6251740B1 (en) * 1998-12-23 2001-06-26 Lsi Logic Corporation Method of forming and electrically connecting a vertical interdigitated metal-insulator-metal capacitor extending between interconnect layers in an integrated circuit
US6475855B1 (en) * 2000-03-01 2002-11-05 Micron Technology, Inc. Method of forming integrated circuitry, method of forming a capacitor and method of forming DRAM integrated circuitry
US6451667B1 (en) * 2000-12-21 2002-09-17 Infineon Technologies Ag Self-aligned double-sided vertical MIMcap
US6362012B1 (en) * 2001-03-05 2002-03-26 Taiwan Semiconductor Manufacturing Company Structure of merged vertical capacitor inside spiral conductor for RF and mixed-signal applications
US6410955B1 (en) * 2001-04-19 2002-06-25 Micron Technology, Inc. Comb-shaped capacitor for use in integrated circuits

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7015110B2 (en) * 2003-12-30 2006-03-21 Semiconductor Manufacturing International (Shanghai) Corporation Method and structure of manufacturing high capacitance metal on insulator capacitors in copper
WO2006005670A1 (de) * 2004-07-13 2006-01-19 Infineon Technologies Ag Verfahren zur herstellung einer kondensatoranordnung sowie zugehörige kondensatoranordnung
DE102004033825A1 (de) * 2004-07-13 2006-02-09 Infineon Technologies Ag Verfahren zur Herstellung einer Kondensatoranordnung sowie zugehörige Kondensatoranordnung
DE102004033825B4 (de) * 2004-07-13 2009-05-14 Infineon Technologies Ag Verfahren zur Herstellung einer Kondensatoranordnung sowie zugehörige Kondensatoranordnung
US7635908B2 (en) 2004-07-13 2009-12-22 Infineon Technologies Ag Corresponding capacitor arrangement and method for making the same
DE102005038219A1 (de) * 2005-08-12 2007-02-22 Infineon Technologies Ag Integrierte Schaltungsanordnung mit Kondensator in einer Leitbahnlage und Verfahren
DE102005038219B4 (de) * 2005-08-12 2008-11-13 Infineon Technologies Ag Integrierte Schaltungsanordnung mit Kondensator in einer Leitbahnlage und Verfahren zum Herstellen derselben
US7635887B2 (en) 2005-08-12 2009-12-22 Infineon Technologies Ag Integrated circuit arrangement with capacitor in an interconnect layer and method
US8546233B2 (en) 2005-08-12 2013-10-01 Infineon Technologies Ag Method for producing an integrated circuit arrangement with capacitor in an interconnect layer

Also Published As

Publication number Publication date
US6620701B2 (en) 2003-09-16
US20030073282A1 (en) 2003-04-17

Similar Documents

Publication Publication Date Title
DE10247454A1 (de) Verfahren zur Herstellung von vertikalen/horizontalen MIMCaps
DE19521489B4 (de) Kondensatorplatte und Kondensator, je in einer Halbleitervorrichtung gebildet, die Verwendung eines solchen Kondensators als Speicherkondensator einer Halbleitervorrichtung, Verfahren zur Herstellung eines Kondensators und Verwendung eines solchen Verfahrens zur Herstellung von DRAM-Vorrichtungen
DE102008054320B4 (de) Verfahren zum Herstellen eines Kondensators
DE102008059871B4 (de) Feuchtigkeitsbarrierenkondensatoren in Halbleiterkomponenten
DE19933480B4 (de) Verfahren zur Herstellung eines zylindrischen Kondensators
DE112011102446B4 (de) 3D-Durchkontaktierungskondensator mit einer potentialfreien leitfähigen Platte für eine verbesserte Zuverlässigkeit
DE602004003476T2 (de) Kondensator, halbleiterbauelement mit einem kondensator und verfahren zur herstellung derselben
DE60222122T2 (de) Herstellungsverfahren eines metall-isolator-metall-kondensators mittels eines masken-kontaktierungsverfahrens
DE19930295C2 (de) Säulenförmiger Speicherknoten eines Kondensators und Verfahren zur Herstellung desselben
DE4221511C2 (de) Verfahren zum Bilden von Bitstellenleitungen auf einem Halbleiterwafer
DE10021385B4 (de) Verfahren zur Herstellung eines Kondensators mit Erzeugung einer unteren Kondensatorelektrode unter Verwendung einer CMP-Stoppschicht
DE4430771C2 (de) Verfahren zur Herstellung eines Kondensators für einen dynamischen Direktzugriffspeicher
DE102020110366A1 (de) Vertikale Speichervorrichtungen
DE69733055T2 (de) Herstellungsverfahren für DRAM-Stapelkondensator
DE102019113416A1 (de) Durchkontaktierungs-Aufsetzverbesserung für Speicherbauelement
DE10302377B4 (de) Verfahren zur Herstellung einer Halbleitervorrichtung mit Metall-Isolator-Metall-Kondensatoren
DE102018107387B4 (de) Metall-isolator-metall-kondensatorstruktur mit hoher kapazität und verfahren zu deren herstellung
DE102007000677A1 (de) Halbleiteranordnungen und Verfahren zur Herstellung derselben
DE102015119536A1 (de) Kondensatoren mit dielektrischen Barriereschichten und Verfahren zu deren Ausbildung
EP0987753A2 (de) Gestapelter DRAM-Flossenkondensator und Verfahren zur Herstellung desselben
DE4328510A1 (de) Verfahren zur Herstellung eines Halbleiterspeicherbauelementes mit einem Kondensator und damit herstellbares Halbleiterspeicherbauelement
DE10012198B4 (de) Zylindrisches Kondensatorbauelement mit innenseitigem HSG-Silicium und Verfahren zu seiner Herstellung
DE19633689B4 (de) Verfahren zum Herstellen von Kondensatoren für Halbleitervorrichtungen
DE10065350B4 (de) Verfahren zur Herstellung eines Halbleiterbauelements mit Kondensator unter Verwendung eines Elektroplattierungsverfahrens
DE4102184C2 (de) Verfahren zum Herstellen einer DRAM-Zelle

Legal Events

Date Code Title Description
8127 New person/name/address of the applicant

Owner name: QIMONDA AG, 81739 MUENCHEN, DE

8141 Disposal/no request for examination