DE69733055T2

DE69733055T2 - Herstellungsverfahren für DRAM-Stapelkondensator

Info

Publication number: DE69733055T2
Application number: DE69733055T
Authority: DE
Inventors: Robert Yung-Hsi Plano Tsu; Jing Shu (nmi), Plano, Texas; Isamu Asano (nmi), Shimofujisawa; Jeffrey Alan Grapevine McKee
Original assignee: Texas Instruments Inc
Current assignee: Texas Instruments Inc
Priority date: 1996-12-20
Filing date: 1997-12-22
Publication date: 2006-03-09
Anticipated expiration: 2017-12-23
Also published as: EP0849741B1; KR100517577B1; KR19980064364A; JPH10294438A; US5972769A; EP0849741A2; TW391064B; JP4282101B2; EP0849741A3; DE69733055D1

Description

TECHNISCHES GEBIET DER ERFINDUNG
Die vorliegende Erfindung betrifft allgemein Halbleitervorrichtungen und insbesondere ein Verfahren zum Bilden einer selbstpositionierenden Mehrfachkronen-Speicherzelle.
HINTERGRUND DER ERFINDUNG
Es ist ein allgemein wünschenswertes Ziel bei der Halbleiterherstellung, die Größe von Halbleitervorrichtungen zu verringern. Dies gilt für Halbleiter-Speichervorrichtungen, wie dynamische Direktzugriffsspeichervorrichtungen (DRAM-Vorrichtungen). Während die Abmessungen von Halbleiter-Speichervorrichtungen weiterhin abnehmen und die entsprechende Dichte weiter nach einer 4X-Regel zunimmt, wird die Speicherzelle zunehmend kleiner, während die erforderliche Speicherladung in etwa gleich bleibt. Herkömmliche Oxynitriddielektrika (N/O- oder O/N/O-Dielektrika) haben eine verhältnismäßig geringe Kapazität je Flächeneinheit (~7,7 fF/μm² für eine effektive Oxiddicke von 4,5 nm), wodurch die Speicherkapazität wegen des möglicherweise hohen Tunnelverlusts begrenzt wird. Um diesem Problem entgegenzutreten, wurden verschiedene Flächenverbesserungstechniken, einschließlich mit halbkugelförmigen Körnern (HSG) unempfindlich gemachten Polysiliciums, Scheiben, Rippen und geriefelter zylindrischer Zellen (CCC), vorgeschlagen. Diese Flächenverbesserungstechniken weisen jedoch natürliche Beschränkungen auf.
Die HSG-Technik erfordert komplizierte Abscheidungsprozesse innerhalb eines schmalen Temperaturfensters. Speicherzellen, die Rippen, Scheiben und CCC-Formationen aufweisen, bestehen in erster Linie aus mehreren horizontalen Rippen. Mit weiterer Verringerung der Größe der Speicherzelle vergrößern die Rippen die Oberfläche weniger als vertikale Seitenwände. Weiterhin ist die typische Rippenstrukturherstellung kein robuster Herstellungsprozess und führt zu einer Speicherzelle, die mechanisch weniger stabil ist, insbesondere während einer Oxidentfernung zwischen horizontalen Rippen und einer Teilchenentfernung.
Bei einem anderen Versuch zum Überwinden der Beschränkungen herkömmlicher Oxynitriddielektrika wurden Materialien mit einer hohen Dielektrizitätskonstanten, einschließlich Ta₂O₅, Ba_1-xSr_xTiO₃ (BST), SrTiO₃ und Pb_1-xZr_xTiO₃ (PZT), infolge ihrer hohen Kapazität je Flächeneinheit als Speicherdielektrika vorgeschlagen. Die hohe Kapazität je Flächeneinheit könnte theoretisch die Verwendung einer einfachen Stapelzellen-Speicherzellenstruktur ermöglichen. Materialien mit einer hohen Dielektrizitätskonstanten sind jedoch in der Halbleiterherstellung neu, und es gibt mehrere Hindernisse für ihre Implementation bei der Halbleiterherstellung, einschließlich einer Kontamination von Transistoren, einer Prozessentwicklung mit einer robusten Abscheidung, des Ätzens der neuen Materialien, der Integrationserfahrung und der Zuverlässigkeit.
In der US-A-5 389 568 ist eine dynamische Direktzugriffs-Speichervorrichtung offenbart, wobei die Speicherelektrode des Kondensators durch eine in einer isolierenden Schicht gebildete Öffnung mit einem Halbleitersubstrat verbunden ist und eine Struktur mit einem äußeren Umfangswandabschnitt mit einem lateral verlaufenden Boden auf der isolierenden Schicht und einem inneren zentralen Säulenabschnitt mit einem Loch mit einer bestimmten Tiefe innerhalb der Öffnung in der Mitte des äußeren Umfangswandabschnitts aufweist.
In der US-A-5 364 809 ist ein Verfahren zum Herstellen eines Mehrkammer-DRAM-Zellenkondensators offenbart, wobei eine erste konkave Fläche der Speicherelektrode durch einen Oxidfilm als eine Opferschicht gebildet wird. Ein isolierendes Abstandselement wird in der ersten konkaven Fläche gebildet. Anschließend werden eine erste und eine zweite leitende Schicht auf dem Substrat gebildet, und die oberen Abschnitte der leitenden Schichten werden nacheinander entfernt, um einen Kondensator mit mehreren konkaven Flächen zu bilden.
Die vorliegende Erfindung sieht ein Verfahren zum Bilden einer selbstpositionierenden Mehrfachkronen-Speicherzellenstruktur zur Verwendung in einer Halbleiter-Speichervorrichtung nach Anspruch 1 vor.
ZUSAMMENFASSUNG DER ERFINDUNG
Die vorliegende Erfindung sieht ein Herstellungsverfahren vor, das die Nachteile und Probleme, die mit herkömmlichen Speicherzellensystemen und ihren Herstellungsverfahren verbunden sind, im Wesentlichen beseitigt oder reduziert.
Insbesondere sieht die vorliegende Erfindung ein Verfahren zum Bilden der selbstpositionierenden Mehrfachkronen-Speicherzelle vor, bei dem ein Speicherkondensator mit einer erhöhten Kapazität bereitgestellt wird. Eine Ausführungsform der Speicherzellenstruktur kann durch Strukturieren eines Kontaktlochs in einer planarisierten Stapelanordnung aus einer isolierenden Schicht, einer Ätzstoppschicht und einer Hartmaskenschicht und Aufbringen einer ersten leitenden Schicht gebildet werden. Die erste leitende Schicht und die Hartmaskenschicht werden geätzt, um die erste Krone und die zugeordnete erste Kronenbasis zu bilden. Eine zweite leitende Schicht wird auf das mit einem leitenden Material beschichtete strukturierte Kontaktloch und die Ätzstoppschicht aufgebracht, und eine Oxidschicht wird auf die zweite leitende Schicht aufgebracht. Die Oxidschicht wird geätzt, und es wird eine dritte leitende Schicht aufgebracht. Das leitende Material kann geätzt werden, um die Ätzstoppschicht freizulegen, und die restliche Oxidschicht wird geätzt, um die zweite Krone in einer Doppelkronenausführungsform der Speicherzellenstruktur zu bilden.
Durch Wiederholen der vorstehend erwähnten Schritte des Aufbringens einer zweiten leitenden Schicht auf das mit einem leitenden Material beschichtete strukturierte Kontaktloch und die Ätzstoppschicht, des Aufbringens einer Oxidschicht auf die zweite leitende Schicht, des Ätzens der Oxidschicht, des Aufbringens einer dritten leitenden Schicht, des Ätzens der leitenden Schicht, um die Ätzstoppschicht freizulegen, und des Ätzens der restlichen Oxidschicht können zusätzliche Kronen gebildet werden, um eine Speicherzellenstruktur mit drei oder mehr Kronen bereitzustellen.
Eine durch die vorliegende Erfindung hergestellte selbstpositionierende Halbleiter-Speicherzelle bietet den technischen Vorteil einer vergrößerten Oberfläche durch die Bildung von Mehrfachkronen während des Herstellungsprozesses. Die vergrößerte Oberfläche ermöglicht eine verglichen mit herkömmlichen Speicherzellen vergleichbarer Größe erhöhte Speicherkapazität.
Die vorliegende Erfindung bietet mehrere Vorteile bei der Herstellung. Durch die Verwendung einer Kontaktlochformation ist die Mehrfachkronenformation der Speicherzelle wirklich selbstpositionierend, wodurch ein Photomaskenschritt bei der Bildung der Speicherzelle überflüssig gemacht wird. Der vereinfachte Prozessablauf zur Bildung der Kronen von einem anfänglichen Kontaktloch spart auch an der Polysilicium-Kontaktlochbildung. Der Herstellungsprozess gemäß der vorliegenden Erfindung ist auch mit einfachen Kronenprozessen und groben Polysilicium-Herstellungsprozessen kompatibel. Diese Vorteile bei der Herstellung verringern die Komplexität und die Kosten bei der Herstellung der Speicherzelle.
Die gemäß den Lehren der vorliegenden Erfindung gebildete Mehrfachkronen-Speicherzelle weist eine Struktur auf, bei der die Basis jeder Krone innerhalb eines Kontaktlochs enthalten ist. Diese Struktur bietet eine verbesserte mechanische Stabilität sowohl während der Herstellung als auch bei der endgültigen Ausbildung. Die Struktur ist auch leicht erweiterbar, um steigende Anzahlen von Kronen innerhalb einer verhältnismäßig kleinen Zellenstruktur zu ermöglichen.
KURZBESCHREIBUNG DER ZEICHNUNG
Für ein vollständigeres Verständnis der vorliegenden Erfindung und ihrer Vorteile wird nun auf die folgende Beschreibung in Zusammenhang mit der anliegenden Zeichnung Bezug genommen, worin gleiche Bezugszahlen gleiche Merkmale angeben und wobei:
1 ein planares Aufbringen einer Stapelanordnung aus einer Ätzstoppschicht und einer Hartmaskenschicht auf eine isolierende Schicht zeigt,
2 eine Bildung einer Kontaktlochfläche innerhalb der Stapelanordnung aus einer isolierenden Schicht, einer Ätzstoppschicht und einer Hartmaskenschicht aus 1 zeigt,
3 das Aufbringen einer leitenden Schicht zum Strukturieren eines Speicherknoten-Kontaktlochs in der Struktur aus 2 zeigt,
4 die Struktur aus 3 nach einem Ätzen des leitenden Materials zeigt,
5 die Struktur aus 4 nach einem Ätzen der Hartmaske zur Bildung einer ersten Krone einer gemäß der vorliegenden Erfindung hergestellten Mehrfachkronen-Speicherzelle zeigt,
6 das Wachstum einer zweiten leitenden Schicht über der Struktur aus 5 zeigt,
7 das Aufbringen einer Oxidschicht auf die Struktur aus 6 zeigt,
8 die Struktur aus 7 nach einem Oxidätzen zeigt,
9 das Aufbringen einer leitenden Schicht auf die Struktur aus 8 zeigt,
10 die Struktur aus 9 nach dem Ätzen des leitenden Materials zeigt,
11 ein selektives Ätzen eines Oxids zeigt, das zu einer Ausführungsform einer gemäß der vorliegenden Erfindung hergestellten Mehrfachkronen-Speicherzelle führt, und
12 eine DRAM-Zelle mit zwei gemäß den Lehren der vorliegenden Erfindung hergestellten Doppelkronen-Speicherkondensatoren zeigt.
DETAILLIERTE BESCHREIBUNG DER ERFINDUNG
Die gemäß der vorliegenden Erfindung hergestellte selbstpositionierende Mehrfachkronen-Speicherzelle wird unter Verwendung eines Dielektrikums zur Verwendung in Halbleitervorrichtungen, einschließlich 256 Mb- und 1 Gb-DRAMs, gebildet. Die Mehrfachkronen-Speicherzelle kann unter Verwendung von Materialien mit einer Dielektrizitätskonstanten, wie N/O, O/N/O, Ta₂O₅, BST und PZT, sowie anderen Materialien mit einer verhältnismäßig hohen Dielektrizitätskonstanten gebildet werden. Die Methodik zur Bildung der Mehrfachkronen-Speicherzellenstruktur gemäß der vorliegenden Erfindung ermöglicht die Bildung einer selbstpositionierenden Speicherzelle mit einer definierten Größe, während ein Photostrukturierungsschritt (SN-Strukturierung) fortgelassen wird. Die vorliegende Erfindung stellt einen robusteren Prozess zur Herstellung von Speicherzellen und eine Speicherzellenstruktur mit einer überlegenen mechanischen Stabilität bereit.
Die 1–11 zeigen den Prozessablauf zur Herstellung der selbstpositionierenden Mehrfachkronen-Speicherzelle für eine Doppelkronen-Speicherzellenstruktur. Es ist jedoch zu verstehen, dass das Herstellungsverfahren gemäß der vorliegenden Erfindung eine Speicherzelle mit drei oder mehr Kronen bereitstellen kann. Durch Verkleinern des Kontaktlochs, der Polysiliciumdicke und des Kronenabstands ist es möglich, eine Mehrfachkronen-Speicherzelle mit drei oder mehr Kronenanordnungen in etwa innerhalb der gleichen Fläche des Speicherarrays aufzubauen. Es sei weiter bemerkt, dass der selbstpositionierende Speicherzellen-Herstellungsprozess gemäß der vorliegenden Erfindung verwendet werden kann, um eine Einzelkronenzelle zu bilden, indem der Prozessablauf so geändert wird, dass der Speicherknoten-(SN)-Strukturierungsschritt fortgelassen wird.
1 zeigt eine Speicherzellen-Planarisierungsschicht 12, die ein isolierendes Material in der Art eines durch Zerlegung von Tetraethyloxylanz (TEOS-Oxid) gebildeten Oxids oder Borphosphatsilikatglas (BPSG) aufweisen kann, das eine verhältnismäßig dünne Ätzstoppschicht 14, die auf die Planarisierungsschicht 12 aufgebracht ist, und eine verhältnismäßig dicke Hartmaskenschicht 16, die auf die Ätzstoppschicht 14 aufgebracht ist, aufweist. Die Hartmaskenschicht 16 ist eine erste Opferschicht. Die Ätzstoppschicht 14 und die Hartmaskenschicht 16 können unter Verwendung eines Sputterprozesses oder eines chemischen Dampfabscheidungsprozesses (CVD-Prozesses) aufgebracht werden. Die Ätzstoppschicht 14 wird als ein Ätzstopp verwendet, wenn die Hartmaskenschicht 16 geätzt wird. Die Ätzstoppschicht 14 kann verschiedene isolierende Materialien, einschließlich Si₃N₄, aufweisen, während die Hartmaskenschicht 16 verschiedene Maskenmaterialien, einschließlich Oxiden (beispielsweise dotiertes oder undotiertes SiO₂), TiN und Spin-on-Glas (SOG), aufweisen kann. Für den als Beispiel dienenden Mehrfachkronen-Speicherkondensator und das Herstellungsverfahren, die in den 1–6 dargestellt sind, weist die Ätzstoppschicht 14 Si₃N₄ und die Hartmaskenschicht 16 ein TEOS-Oxid auf.
Wie in 2 dargestellt ist, wird ein Speicherknoten-Kontaktloch 18 strukturiert, um einen Kontakt innerhalb der Halbleiterschicht freizulegen. Das Kontaktloch 18 mit einem in etwa zylindrischen Querschnitt hat, entsprechend den verschiedenen Höhen der Planarisierungs-, Ätzstopp- und Hartmaskenschichten, eine veränderliche Höhe, um eine Übereinstimmung mit der Speicherknotenform (SN-Form) nach der selbstpositionierenden Zellenherstellung zu erreichen. Die kombinierte Dicke der Hartmaskenschicht 16 und der Ätzstoppschicht 14 wird entsprechend der gewünschten Speicherzellen-Kronenhöhe bestimmt. Ein als Beispiel dienender Satz der Mehrfachkronen-Speicherzellen-Herstellungsparameter ist in Tabelle 1 aufgelistet. Tabelle 1. Berechnung der Kapazität der selbstpositionierenden Mehrfachkronenzelle

wobei die Oberfläche = π(pw + 2cs + 2t)(pw/4 + cs/2 + t/2 + h) + π(pw – 2t)(h + pd – t) + 2π(h – 2t)(pw + cs) + (pl – pw)(pw + 2cs + 8h + 2pd – 8t) ist.
Infolge der, verglichen mit einem gewöhnlichen runden Kontaktloch, geringen Kontaktlochbreite gemäß der vorliegenden Erfindung sollte vorzugsweise ein selbstpositionierender Kontaktloch-Ätzschritt verwendet werden. Für dieses selbstpositionierende SN-Ätzen sind keine zusätzlichen Photostrukturierungsschritte erforderlich, weil durch das Ätzen der leitenden Schicht der Speicherknoten definiert und isoliert wird.
Nachdem das Kontaktloch 18 strukturiert und anisotrop geätzt wurde, wird ein leitendes Material, wie ein in-situ p-dotiertes (ISD) Polysilicium, entlang der Innenfläche des Kontaktlochs 18 und auch auf die Oberfläche der Hartmaskenschicht 16 aufgebracht, um eine erste leitende Schicht 20 zu bilden, wie in 3 dargestellt ist. Die erste leitende Schicht 20 bedeckt die Seitenwände des Kontaktlochs 18, so dass sie sich bis hinab in das Kontaktloch 18 erstreckt, wie in 3 dargestellt ist. Jede folgende leitende Schicht, welche durch den Prozess der vorliegenden Erfindung zur Bildung einer Mehrfachkronen-Speicherzellenstruktur beschrieben wird, kann ein ISD-Polysilicium aufweisen, das entweder unter Verwendung eines CVD- oder eines Plasma-CVD-Abscheidungsprozesses aufgebracht wird.
Die erste leitende Schicht 20 wird unter Verwendung eines geeigneten Ätzens zurückgeätzt, wie in 4 dargestellt ist, was dazu führt, dass die leitende Schicht 20 auf den vertikalen Seitenwänden des Kontaktlochs 18 bleibt. Es folgt ein Ätzen zum Entfernen der Hartmaskenschicht 16, wie in 5 angegeben ist. Die in den 3, 4 und 5 dargestellten Prozessschritte führen zur Bildung der ersten Krone 22 und der ersten Kronenbasis 23 der Speicherzelle. Wie in 5 dargestellt ist, wird die erste Kronenbasis 23 innerhalb des Bereichs des Kontaktlochs 18 gebildet, während sich die erste Krone 22 über dem Kontaktloch 18 erstreckt. Die erste Krone 22 bildet einen in etwa zylindrischen Vorsprung von der ersten Kronenbasis 23 über dem Kontaktloch 18. Durch die Bildung der ersten Kronenbasis 23 innerhalb des Kontaktlochs 18 wird der ersten Krone 22 eine zusätzliche mechanische Stabilität gegeben.
Wie in 6 dargestellt ist, wird eine zweite leitende Schicht 24 entlang der freigelegten Ätzstoppschicht 14, dem Kontaktloch 18, den Wandflächen der ersten Krone 22 sowie der ersten Kronenbasis 23 aufgebracht, um zwischen dem Boden des Kontaktlochs 18, der ersten Krone 22 und der zweiten Krone 30 einen Kontakt bereitzustellen. Eine zweite Opferschicht 26 oder Abstandsschicht 26 wird dann auf der zweiten leitenden Schicht 24 aufwachsen gelassen, um das Kontaktloch 18 zu füllen und als ein Abstandselement zwischen aufeinander folgenden Kronen zu wirken. Die Abstandsschicht 26 kann dotiertes oder undotiertes SiO₂ aufweisen, das unter Verwendung eines CVD- oder Plasma-CVD-Abscheidungsprozesses aufgebracht wird. Die Abstandsschicht 26 wird dann zurückgeätzt, um die zweite leitende Schicht 24 und die Abstandsschicht 26 in bestimmten Bereichen freizulegen, wie in 8 dargestellt ist.
Eine dritte leitende Schicht 28 wird dann entlang den freigelegten Abschnitten der Abstandsschicht 26 und der zweiten leitenden Schicht 24 aufgebracht, um die zweite Krone 30 zu bilden, wie in 9 dargestellt ist. Es wird dann ein Rückätzprozess auf die Struktur aus 9 angewendet, um die Verbindung der dritten leitenden Schicht 28 auf den Speicherzellen und die Verbindung der unteren leitenden Schicht (Polysilicium) zwischen den Speicherzellen wegzuätzen, um die zweite Krone 30 und die Mehrfachkronen-Speicherzelle 10 zu definieren, wie in 10 dargestellt ist. Die restliche Oxidabstandsschicht 26 wird dann zurückgeätzt, um eine selbstpositionierende Doppelkronen-Speicherzellenstruktur 10 gemäß den Lehren der vorliegenden Erfindung bereitzustellen, wie in 11 dargestellt ist. Gemäß einer alternativen Ausführungsform kann ein Rückätzprozess für leitende Schichten an der dritten leitenden Schicht 28 ausgeführt werden, bis die Abstandsschicht 26 und die zweite leitende Schicht 24 freigelegt sind. Die Oxidabstandsschicht 26 kann dann zurückgeätzt werden, woraufhin die zweite leitende Schicht 24 zurückgeätzt wird und die verbleibende Ätzstoppschicht 14 entfernt wird, um eine Doppelkronen-Speicherzellenstruktur 10 bereitzustellen. Der in den 6 bis 11 beschriebene Prozess kann mehrere Male wiederholt werden, um zusätzliche Kronen aufwachsen zu lassen.
Ähnlich der ersten Krone 22 bildet die dritte leitende Schicht 28 eine zweite Krone 30 über dem Kontaktloch 18 und der zweiten Kronenbasis 33 innerhalb des Kontaktlochs 18. Die zweite Krone 30 wird peripher um die erste Krone 22 herum gebildet und ist von der ersten Krone 22 durch den durch das Abstandselement 26 definierten Abstand getrennt. Die zweite Kronenbasis 33 ist innerhalb des Kontaktlochs 18 ausgebildet, um eine Struktur bereitzustellen, die der zweiten Krone 30 sowohl während als auch nach der Herstellung eine erhöhte mechanische Stabilität gibt.
Die hergestellte Doppelkronen-Speicherzellenstruktur 10 aus der Ausführungsform aus 11 hat eine höhere Zellengröße als zuvor entwickelte 256M-Speicherzellen, weil die selbstpositionierende Doppelkronen-Speicherzelle 10 einen kleineren Zellenabstand haben kann als die früher vorgeschlagenen Speicherzellen mit einem Kontaktloch und einem SN-Muster. Beispielsweise kann die Gesamtoberfläche der Doppelkronen-Speicherzelle 10 aus 11 in etwa 3,2 Mal so groß sein wie diejenige einer einfachen gestapelten Zelle (STC) in einer SN-Höhe von 0,5 μm.
Gemäß einer Ausführungsform kann bei dem zum Ätzen jeder leitenden Schicht verwendeten Rückätzprozess für leitende Schichten ein AMAT P-5000-Ätzgerät verwendet werden, um die Oberfläche der Polysiliciumschichten aufzurauen und weiter die Oberfläche der Doppelkronen-Speicherzelle 10, im Vergleich mit glatten Doppelkronenzellen, zu vergrößern. Weiterhin ist es möglich, die Verwendung dieser selbstpositionierenden Mehrfachkronen-Speicherzelle 10 auf 1-Gb-DRAMs auszudehnen, falls die Gesamtoberfläche der Mehrfachkronen-Speicherzelle 10 durch die Verwendung eines kleineren Kontaktlochs und schmalerer Abstandselemente vergrößert wird, um eine Dreifachkronenzelle zu bilden, oder falls der Ätzprozess der leitenden Schicht (beispielsweise Polysilicium) in Zusammenhang mit einer Doppelkronenzelle zu einer aufgerauten Polysiliciumoberfläche führt. Die Speicherzellenstruktur gemäß der vorliegenden Erfindung bildet nach dem Aufgingen eines geeigneten Dielektrikums und nach der Bildung einer oberen Platte einen Mehrfachkronenkondensator.
12 zeigt eine DRAM-Zelle mit zwei Doppelkronen-Speicherzellenstrukturen, die gemäß der vorliegenden Erfindung hergestellt sind. In 12 wurde die Speicherzellen-Planarisierungsschicht 12 auf einem Halbleitersubstrat 100 gebildet, auf dem ein Paar von Transistoren T1 und T2 gebildet worden ist. Jeder Transistor hat eine Source-Zone 140 und eine Gate-Elektrode 180, während sie sich eine Drain-Zone 160 und die angeschlossene Bitleitung 200 teilen. Die Bitleitung 200 und die Drain-Zone 160 sind auf einer aktiven Zone des Halbleitersubstrats 100 gebildet, das durch das Feldoxid 120 in aktive Zonen und in isolierte Zonen unterteilt ist. Eine isolierende Schicht 190 kann über der gesamten Oberfläche der sich ergebenden Struktur gebildet werden, um die Transistoren zu isolieren. Die Planarisierungsschicht 12 kann die Funktion einer isolierenden Schicht 190 erfüllen. Die Mehrfachkronen-Speicherzellenstruktur 10 wird dann durch den in den 1–11 und dem zugeordneten Text beschriebenen Prozess auf der sich ergebenden Struktur gebildet. Die Transistoren koppeln den Speicherknotenkontakt mit der Bitleitung 200. Ein dielektrisches Material 210 in der Art von O/N/O wird dann auf die gesamte Oberfläche der Mehrfachkronen-Speicherzellenstruktur 10 aufgebracht. Ein Material der oberen Platte in der Art eines störstellendotierten Polysiliciums wird auf das dielektrische Material 210 aufgebracht, um eine obere Platte 220 zu bilden. Die sich ergebende DRAM-Zellenstruktur weist zwei Doppelkronen-Speicherkondensatoren C1 und C2 auf.
Zusammenfassend sei bemerkt, dass die vorliegende Erfindung ein Herstellungsverfahren zur Verwendung bei einer Halbleiter-Speichervorrichtung vorsieht, um einen Speicherkondensator mit einer erhöhten Kapazität bereitzustellen. Gemäß einer Ausführungsform kann eine Doppelkronen-Speicherzellenstruktur durch Strukturieren eines Kontaktlochs in einem Stapel aus einer planarisierten isolierenden Schicht, einer Ätzstoppschicht und einer Hartmaskenschicht, Aufbringen einer ersten leitenden Schicht, Ätzen der ersten leitenden Schicht, Ätzen der Hartmaskenschicht, Aufbringen einer zweiten leitenden Schicht auf das strukturierte Kontaktloch in der leitenden Schicht und die Ätzstoppschicht, Aufbringen einer Oxidschicht auf die zweite leitende Schicht, Ätzen der Oxidschicht, Aufbringen einer dritten leitenden Schicht, Ätzen des Materials der leitenden Schicht (in der Art von Polysilicium), um die Ätzstoppschicht freizulegen, und Ätzen der restlichen Oxidschicht gebildet werden. Die mehreren letzten Schritte können zur Bildung einer Speicherzellenstruktur mit drei oder mehr Kronen wiederholt werden. Die durch die vorliegende Erfindung hergestellte selbstpositionierende Mehrfachkronen- Speicherzelle bietet eine vergrößerte Oberfläche der Speicherzelle und demgemäß eine erhöhte Ladungsspeicherkapazität innerhalb einer gegebenen Oberfläche eines Speicherarrays. Das Herstellungsverfahren gemäß der vorliegenden Erfindung macht ein Photostrukturierungsniveau überflüssig und stellt einen robusteren Herstellungsprozess und eine Speicherzelle, die eine erhöhte mechanische Stabilität aufweist, bereit.
Wenngleich die vorliegende Erfindung detailliert beschrieben wurde, ist zu verstehen, dass daran verschiedene Änderungen, Ersetzungen und Modifikationen vorgenommen werden können, ohne vom durch die anliegenden Ansprüche definierten Schutzumfang der Erfindung abzuweichen.

Claims

Verfahren zum Bilden einer selbstpositionierenden Mehrfachkronen-Speicherzellenstruktur zur Verwendung in einer Halbleiter-Speichervorrichtung mit den folgenden Schritten: Bereitstellen einer planarisierten Basisschicht (12), Bilden einer ersten Opferschicht (16) auf der Basisschicht, Strukturieren eines Kontaktlochs (18) in der ersten Opferschicht und der Basisschicht, Aufbringen einer ersten leitenden Schicht (20) auf das strukturierte Kontaktloch und die erste Opferschicht, Ätzen der ersten leitenden Schicht zum Freilegen der ersten Opferschicht, Entfernen der ersten Opferschicht, Aufbringen einer zweiten leitenden Schicht (24) auf das mit leitendem Material beschichtete strukturierte Kontaktloch und auch auf die Basisschicht, Aufbringen einer zweiten Opferschicht (26) auf die zweite leitende Schicht, um das Kontaktloch zu füllen, Ätzen der zweiten Opferschicht, um Abschnitte der zweiten leitenden Schicht freizulegen, Aufbringen einer dritten leitenden Schicht (28) auf die freigelegten Abschnitte der zweiten leitenden Schicht und die restliche zweite Opferschicht, Ausführen eines Ätzens der leitenden Schicht zum Freilegen von Abschnitten der Basisschicht und Entfernen der restlichen Abschnitte der zweiten Opferschicht zur Bildung einer Doppelkronen-Speicherzellenstruktur.
Verfahren nach Anspruch 1, wobei die Schritte des Bildens der ersten und der zweiten Opferschicht das Bilden einer ein Oxid aufweisenden Schicht einschließen.
Verfahren nach Anspruch 1 oder 2, wobei der Schritt des Bildens der Basisschicht weiter das Bilden einer Ätzstoppschicht einschließt.
Verfahren nach einem der Ansprüche 1 bis 3 mit den folgenden weiteren Schritten: Aufbringen einer vierten leitenden Schicht auf das mit leitendem Material beschichtete strukturierte Kontaktloch und die Basisschicht, Aufbringen einer dritten Opferschicht auf die vierte leitende Schicht, Ätzen der dritten Opferschicht zum Freilegen von Abschnitten der vierten leitenden Schicht, Aufbringen einer fünften leitenden Schicht auf die freigelegten Abschnitte der vierten leitenden Schicht und die restliche dritte Opferschicht, Ausführen eines Ätzens zum Freilegen der Basisschicht und Ätzen der restlichen dritten Opferschicht, um dadurch eine Dreifachkronen-Speicherzellenstruktur zu bilden.
Verfahren nach einem der Ansprüche 1 bis 4, mit den folgenden weiteren Schritten: Aufbringen einer vierten leitenden Schicht auf das mit leitendem Material beschichtete strukturierte Kontaktloch und auf die Basisschicht, Aufbringen einer vierten Opferschicht auf die vierte leitende Schicht, Ätzen der vierten Opferschicht zum Freilegen von Abschnitten der vierten leitenden Schicht, Aufbringen einer fünften leitenden Schicht auf die freigelegten Abschnitte der vierten leitenden Schicht und die restliche vierte Opferschicht, Ätzen des leitenden Materials zum Freilegen der Basisschicht und Ätzen der restlichen vierten Opferschicht, Aufbringen einer sechsten leitenden Schicht auf das mit leitendem Material beschichtete strukturierte Kontaktloch und die Ätzstoppschicht, Aufbringen einer fünften Opferschicht auf die sechste leitende Schicht, Ätzen der fünften Opferschicht zum Freilegen von Abschnitten der sechsten leitenden Schicht, Aufbringen einer siebten leitenden Schicht auf die freigelegten Abschnitte der sechsten leitenden Schicht und die restliche fünfte Opferschicht, Ätzen des leitenden Materials zum Freilegen der Basisschicht und Ätzen der restlichen fünften Opferschicht, um dadurch eine Vierfachkronen-Speicherzellenstruktur zu bilden.
Verfahren nach einem der Ansprüche 1 bis 5, wobei der Schritt des Ätzens des leitenden Materials zum Freilegen der Basisschicht die folgenden weiteren Schritte aufweist: Ätzen der dritten leitenden Schicht zum Freilegen der restlichen zweiten Opferschicht und eines Abschnitts der zweiten leitenden Schicht und Ätzen des freigelegten Abschnitts der zweiten leitenden Schicht zum Freilegen der Basisschicht.
Verfahren nach einem der Ansprüche 1 bis 5, wobei der Schritt des Bildens der Basisschicht weiter das Bilden einer isolierenden Schicht aus einem Oxid und einer auf die isolierende Schicht aufgebrachten, Si₃N₄ aufweisenden Ätzstoppschicht aufweist.
Verfahren nach einem der Ansprüche 1 bis 7, bei dem weiter unter Verwendung einer chemischen Dampfabscheidung eine Polysilicium enthaltende Schicht aufgebracht wird, um jede leitende Schicht zu bilden.
Verfahren nach einem der Ansprüche 1 bis 8, bei dem weiter unter Verwendung einer chemischen Dampfabscheidung SiO₂ aufgebracht wird, um die zweite Opferschicht zu bilden.
Verfahren nach einem der Ansprüche 1 bis 9, bei dem weiter ein Dielektrikum auf die Speicherzellenstruktur aufgebracht wird und eine obere Platte auf das Dielektrikum aufgebracht wird, um einen Mehrfachkronen-Speicherkondensator zu bilden.