DE3842474A1 - Stapelkondensator-dram und verfahren zur herstellung derselben - Google Patents

Stapelkondensator-dram und verfahren zur herstellung derselben

Info

Publication number
DE3842474A1
DE3842474A1 DE3842474A DE3842474A DE3842474A1 DE 3842474 A1 DE3842474 A1 DE 3842474A1 DE 3842474 A DE3842474 A DE 3842474A DE 3842474 A DE3842474 A DE 3842474A DE 3842474 A1 DE3842474 A1 DE 3842474A1
Authority
DE
Germany
Prior art keywords
layer
polysilicon layer
polysilicon
memory
oxide
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE3842474A
Other languages
English (en)
Other versions
DE3842474C2 (de
Inventor
Dae-Je Chin
Tae-Young Chung
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of DE3842474A1 publication Critical patent/DE3842474A1/de
Application granted granted Critical
Publication of DE3842474C2 publication Critical patent/DE3842474C2/de
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03—Making the capacitor or connections thereto
    • H10B12/033—Making the capacitor or connections thereto the capacitor extending over the transistor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/31—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B99/00—Subject matter not provided for in other groups of this subclass

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Memories (AREA)
  • Semiconductor Integrated Circuits (AREA)

Description

Die Erfindung betrifft DRAM (dynamischer Speicher mit wahlfreiem Zugriff)-Zellen und ein Verfahren zur Herstellung derselben, und insbesondere eine Stapelkondensator-DRAM-Zelle, die eine hohe Kapazität ohne Erhöhung der Kondensatorfläche in einer Halbleiteranordnung erzielen kann. In jüngster Zeit fand auf dem Gebiet der DRAM-Technologie im Bemühen der Verringerung der Chipgröße auf ein Mindestmaß ein Wettbewerb statt, während der für jede Zelle erforderliche Kapazitätswert beibehalten worden ist. Entsprechend diesem Trend kamen die Grabenkondensator-DRAM-Zelle und die Stapelkondensator-DRAM-Zelle auf. Diese Techniken trugen im hohem Maße zur hochdichten DRAM-Technologie bei.
Zur Erläuterung des Verfahrens zur Herstellung einer Stapelkondensator-DRAM-Zelle wird auf Fig. 1 Bezug genommen, die eine vertikale Querschnittsansicht einer Stapelkondensator-DRAM-Zelle darstellt, wobei die Herstellungsverfahren der Stapelkondensator-DRAM-Zelle nachfolgend aufgeführt werden.
Zunächst wird eine p-Welle (32) auf einem p-dotierten Substrat (31) gebildet. Ein Feldoxid (34) breitet sich auf einem aktiven Bereich über der p-Wanne aus, und eine p⁺-Schicht wird durch Injizieren von Fremdatomen hergestellt. Nach den vorausgehend aufgeführten Verfahrensstufen werden eine Gate-Polysiliziumschicht (35) und ein Source/Drain-Bereich für Transistoren gebildet, und ein Kontakt wird zur Bildung einer Speicher- Polysiliziumschicht (storage poly) (41) hergestellt, und diese Speicher-Polysiliziumschicht wird selektiv geätzt.
Anschließend wird eine Isolierschicht (46) für einen Kondensator durch Oxidieren der Speicher- Polysiliziumschicht gebildet, und es wird eine Platte- Polysiliziumschicht (48) aufgebracht. Anschließend werden aufeinanderfolgend Schichten eines Oxids (49), eines Polyoxids (50), von B-PSG (51) und eines Metalls (52) gebildet, womit die Reihe der Vorgänge zur Herstellung einer DRAM-Zelle beendet ist.
Der effektive Bereich eines Kondensators (41) einer DRAM-Zelle, die auf die vorausgehend beschriebene Weise hergestellt wurde, wird durch den Oberseiten- und Seitenflächenbereich der Speicher-Polysiliziumschicht bestimmt. Zur Erhöhung des effektiven Bereichs des Stapelkondensators wird die Dicke der Speicher- Polysiliziumschicht (41) so weit wie bisher erhöht.
Doch ist die Größe der Kapazität, die durch Erhöhung des Seitenflächenbereichs erreicht wird, für hochdichte Speicher nicht ausreichend, da der Zellenbereich eines 4M DRAMS gleich 10 µm2 ist, sich jener eines 16M DRAMS aber auf 5 µm2 verringert. Der Anstieg der Dicke der Speicher-Polysiliziumschicht im Gesamtbereich der Zelle verursacht eine Verschlechterung der Zellengestaltung, so daß die Musterbildung der Speicher-Polysiliziumschicht und der Bitleitung und des Metalls schwierig ist. Die Herstellung hochdichter DRAMS über ein 4M DRAM hinaus ist mittels der üblichen Technologie schwierig. Der Grund hierfür liegt darin, daß die Kapazität je Einheitszelle sich erheblich verringert, wenn ein 16M DRAM mittels bekannter Technologie hergestellt wird.
Der Erfindung liegt die Aufgabe zugrunde, eine Stapelkondensator-DRAM-Zelle und ein Herstellungsverfahren für dieselbe zu schaffen, das die Herstellung einer 16M DRAM-Zelle möglich macht, indem der effektive Bereich des Stapelkondensators in einem beschränkten Gebiet maximiert wird.
Gemäß einem ersten Aspekt ist die Erfindung ein Stapelkondensator-DRAM, bei dem der effektive Bereich des Kondensators mit einer Speicher-Polysiliziumschicht für den Kondensator maximiert ist. Erfindungsgemäß sind drei Faktoren gegeben, um den effektiven Bereich zu erhöhen.
Ein Faktor liegt darin, daß die Speicher- Polysiliziumschicht dick in einem Bereich über der Feldoxidschicht gebildet wird. Das heißt, der Bereich in der Speicher-Polysiliziumschicht über der Feldoxidschicht wird zweifach durch das Polysilizium beschichtet, so daß die Kapazität sich um diesen Betrag erhöht.
Wird eine erste Polysiliziumschicht entfernt mit Ausnahme des Teils über der Feldoxidschicht, so wird vorzugsweise eine Sattelmaske verwendet. Der Grund dafür liegt darin, daß die geätzte Oberfläche über der Polysiliziumschicht sehr rauh ist, und diese Bedingungen führen dazu, daß sich der effektive Bereich für den Kondensator in hohem Maße erhöht.
Die Bildung der Speicher-Polysiliziumschicht mittels zwei Stufen führt zu einer Verbesserung der Gestaltung, da die Dicke im Bereich eines Bitleitungskontakts gering ist.
Zweitens steuert ein Distanzstück die Größe der Kapazität. Während das Ätzverfahren der Speicher-Polysiliziumschicht die Oxidschicht auf der Speicher-Polysiliziumschicht als Ätzmaske verwendet, ist das Ätzmuster der Oxidschicht durch das Auflösungsvermögen eines Fotoresists beschränkt. Da somit die Größe des Ätzmusters durch das Auflösungsvermögen bestimmt wird, wird die Menge der zu entfernenden Speicher-Polysiliziumschicht ebenfalls durch das Auflösungsvermögen beeinflußt. Jedoch bewirken die Distanzstücke (spacers), daß die verbleibende Speicher- Polysiliziumschicht groß ist, da deren zu entfernender Abschnitt klein ist.
Eine Unterätzung ist in einem von drei Faktoren enthalten. Die Unterätzung wird in dem Bereich gerade unterhalb des Grenzbereichs der Speicher-Polysiliziumschicht durchgeführt. Entsprechend wird der effektive Bereich einmal mehr vergrößert.
Wie in Fig. 4 dargestellt ist, wird der erfindungsgemäße Stapelkondensator in einer gekrümmten Fläche mit der Sattelmaske vergrößert, und die Oxidschicht unter der Speicher-Polysiliziumschicht wird von einer dielektrischen Kondensatorschicht umhüllt. Diese Anordnung wird von uns als gesattelter und umhüllter Stapelkondensator bezeichnet.
Die eingangs genannte Aufgabenstellung wird durch ein Stapelkondensator-DRAM gelöst, das gekennzeichnet ist durch eine Speicher-Polysiliziumschicht für einen Kondensator, die in einem Abschnitt zwischen einer Polysilizium-Zwischenisolierschicht und einer Kondensatordielektriumschicht dick ausgebildet ist.
Gemäß einem weiteren Aspekt besteht die Erfindung aus einem Verfahren zur Herstellung des gesattelten und umhüllten Stapelkondensator-DRAMS.
In den Zeichnungen zeigt
Fig. 1 eine vertikale Querschnittsansicht einer bekannten DRAM-Zelle;
Fig. 2 einen Grundriß einer erfindungsgemäßen Stapelkondensator-DRAM-Zelle;
Fig. 3 eine vertikale Querschnittsansicht der Fig. 2 längs der Linie A-A′;
Fig. 4 eine vertikale Querschnittsansicht der Fig. 2 längs der Linie B-B′; und
Fig. 5a bis 5l vertikale Querschnittsdarstellungen eines jeden Verfahrens, die aufeinanderfolgend die Her­ stellungsstufen für eine Ausführungsform der erfindungsgemäßen DRAM-Zelle angeben.
Es wird auf die bevorzugte Ausführungsform Bezug genommen. Die Erfindung wird im einzelnen unter Bezugnahme auf die anliegenden Zeichnungen beschrieben.
In Fig. 2 bezeichnet das Bezugszeichen (60) eine Gate- Polysiliziumschicht (gate poly), und das Bezugszeichen (62) bezeichnet eine Sattelmaske. Die Bezugszeichen (64, 66) sind jeweils ein vergrabener Kontakt und eine Speicher-Polysiliziumschicht. Das Bezugszeichen (68) bezeichnet eine Platte-Polysiliziumschicht, und ein Bitleitungskontakt wird durch das Bezugszeichen (70) angegeben. Die Bezeichnungen ML und BL geben jeweils eine Metalleitung und eine Bitleitung an.
Fig. 5 ist eine vertikale Querschnittsansicht, die aufeinanderfolgend die Herstellungsstufen einer Ausführungsform eines Stapelkondensator-DRAMS angeben. Unter Bezugnahme auf Fig. 5a werden eine p-dotierte Wanne (2) und eine n-dotierte Wanne (3) auf einem p-dotierten Substrat (1) gebildet.
Anschließend wird die bevorzugte Ausführungsform der Erfindung beschrieben, indem die p-Wanne als Grundlage der Beschreibung der Ausführungsform verwendet wird. Für die n-Wanne ändert sich nur der Typ der Fremdatome.
Fremdatome des p-Typs werden in einem Bereich der p-dotierten Wanne (2) injiziert, der einen Feldbereich in der Wanne (2) bilden wird, und anschließend wird eine Feldoxidschicht (4) gezogen. Hiervon ausgehend wird ein Kanalstoppbereich mit p⁺-Dotierung gebildet (Fig. 5b).
Gemäß Fig. 5c wird eine Gateoxidschicht (4′) in üblicher Weise an Bereichen gezogen, die aktive Bereiche sein sollen, und es werden Fremdatome injiziert, um eine Schwellwertspannung eines Transistors zu steuern. Eine Polysiliziumschicht (poly layer) (5) wird anschließend auf dem Substrat aufgebracht, und eine Gate-Polyoxidschicht (6) wird auf der Polysiliziumschicht gezogen. Die Schichten (4′, 5 und 6) werden unter Verwendung üblicher photolithographischer Verfahren selektiv geätzt, und die Polysiliziumschicht (5) ergibt eine Gate- Polysiliziumschicht.
Fig. 5d zeigt ein Oxid-Distanzstück (7) das in den Seitenwänden der Polysiliziumschicht (5) gebildet wird. Fremdionen des n-Typs werden anschließend in die p-Wanne injiziert, um die Bereiche zu formen, die Source S und Drain D eines Transistors ergeben sollen.
Anschließend wird aufeinanderfolgend gemäß Fig. 5e eine Oxidschicht (8) (die untere Oxidschicht) gebildet. Die Schichten (8, 9, 10) werden durch chemisches Aufdampfen gebildet und die Dicke jeder Schicht beträgt etwa 1000 Å. Eine erste Polysiliziumschicht (11) wird anschließend in einer Dicke von etwa 3000 Å aufgebracht.
Die Schichten (8, 9 und 10) spielen die Rolle einer Zwischen-Polysiliziumisolierschicht zwischen der Gate- Polysiliziumschicht (5) und der ersten Polysiliziumschicht (11). Die erste Polysiliziumschicht kann mit der Polysiliziumschicht gebildet werden, die einleitend mit Fremdatomen des n⁺-Typs dotiert wurden, oder die Fremdatome des n⁺-Typs können nach Aufbringen des nicht­ dotierten Polysiliziums dotiert werden.
Es wird nunmehr auf Fig. 5f Bezug genommen; die erste Polysiliziumschicht (11) wird selektiv unter Verwendung einer Sattelmaske herausgeätzt, mit Ausnahme des Polysiliziums, das über der Oberseite der Feldoxidschicht (4) abgeschieden ist. Während dieses Vorgangs bewirkt die Sattelmaske, daß die geätzte Oberfläche der Speicher-Polysiliziumschicht sehr rauh ist, so daß diese Bedingungen den effektiven Bereich des Kondensators in einem großen Ausmaß vergrößern. Das heißt, Anstieg des Oberflächenbereichs mit gekrümmten Oberflächen erhöht die Menge der Speicher- Polysiliziumschicht gegenüber dem übrigen Aufbringen einer Polysiliziumschicht.
Anschließend werden vergrabene Kontakte (12) gebildet, und der vergrabene Kontakt veranlaßt, daß die Source mit einer zweiten Polysiliziumschicht verbunden wird die eine Elektrode eines Kondensators sein wird. Die Reihenfolge der Bildung der ersten Polysiliziumschicht und des Kontakts kann umgekehrt erfolgen.
Anschließend wird gemäß Fig. 5g die zweite Polysiliziumschicht (11′) mit einer Dicke von etwa 2500 Å über die Gesamtfläche der p-Wanne abgeschieden, und eine Oxidschicht (14) in einer Stärke von etwa 1500 bis 3000 Å mittels eines chemischen Aufdampfens auf der zweiten Polysiliziumschicht aufgebracht.
Fig. 5h zeigt die nächste Stufe. Das Bezugszeichen (13) bezeichnet eine Polysilizium-Speicherschicht, die aus der ersten und zweiten Polysiliziumschicht (11 und 11′) besteht, und anschließend werden die erste und zweite Polysiliziumschicht (11, 11′) als Polysilizium- Speicherschicht und mit einer einzigen Schraffierung dargestellt.
Unter Verwendung einer Photoresistmaske wird die Oxidschicht (14) selektiv je Zelleneinheit ausgeätzt. Bei diesem Ätzvorgang wird das Ätzmuster der Oxidschicht (14) durch das Auflösungsvermögen des Photoresists beschränkt. Entsprechend muß die Größe des Ätzmusters mindestens gleich groß wie oder größer als das Auflösungsvermögen sein. Erfindungsgemäß wird ein Oxiddistanzstück verwendet, um die Kapazität zu maximieren. Nach Bildung des Ätzmusters der Speicher-Polysiliziumschicht wird eine Oxidschicht auf die Oxidschicht (14) aufgebracht. Das Oxiddistanzstück (15) wird dann mittels des Rückätzverfahrens gebildet. Die Größe des Distanzstücks wird durch die Größe der zu verbleibenden Speicherschicht bestimmt, d. h. durch die Kapazität eines Kondensator im Einklang mit einem geforderten Nennwert.
In Fig. 5i wird die freiliegende Speicher- Polysiliziumschicht (13) entfernt, indem die verbleibende Oxidschicht (14) und das Oxiddistanzstück (15) als Maske verwendet werden. Dieser Ätzvorgang legt die Abschnitte der Oxidschicht (10) unter der weggenommenen Speicherschicht frei. Anschließend werden unter Verwendung der Isotropentechnik die Oxidschichten (10, 14) entfernt. Das isotrope Ätzen verleiht der Oxidschicht (10) unterätzte Flächen, da die Grenzabschnitte der Oxidschicht (10) infolge der isotropen Eigenschaften in Öffnungen ausgeätzt werden. Daher werden die freiliegenden Abschnitte der Speicher-Polysiliziumschicht erhöht, und das Speichervermögen für Ladungen wird ebenfalls erhöht.
Das Ausmaß des Unterätzens hängt von der Größe der zu erzielenden Kapazität ab und wird durch den Dickenunterschied zwischen der Oxidschicht (10 und 14) gesteuert. Ist die Oxidschicht (14) dicker als die Oxidschicht (10), so kann das Ausmaß des Ätzens in der Oxidschicht (10) größer sein. Die Entfernung der Schichten (10, 14) kann getrennt durchgeführt werden.
Der Schutz der Oxidschicht (8) mittels der Nitridschicht (9) verhindert einen Kurzschluß zwischen der Gate- Polysiliziumschicht (5) und einer in Fig. 5j dargestellten Platte-Polysiliziumschicht (17).
Es wird nunmehr auf Fig. 5j Bezug genommen; eine dielektrische Schicht (16) für den Kondensator wird längs der gesamten freiliegenden Fläche der Speicher- Polysiliziumschicht (13) gebildet. Die Platte- Polysiliziumschicht (17) wird anschließend über der p-Wanne in einer Stärke von etwa 1500 Å aufgebracht, und anschließend wird die Platte-Polysiliziumschicht (17) gemäß Fig. 5j selektiv entfernt.
Anschließend wird eine Platte-Polysiliziumschicht (18) durch Oxidieren der Platte-Polysiliziumschicht (17) gebildet bis sie eine Dicke von 1000 Å erreicht.
Gemäß Fig. 5k wird BPSG (Borphosphorsilikatglas) (19) auf der Platte-Polysiliziumschicht (18) mittels eines Niedertemperaturoxidationsverfahrens aufgebracht. Eine BPSG-Strömung wird dann für das Ebenmachen der Oberfläche durchgeführt. Unter Verwendung einer Maske wird ein Bitleitungskontakt hergestellt, und eine Polyoxidschicht (20) darin eingefüllt.
Nach den vorausgehend aufgeführten Verfahren gemäß Fig. 5l wird das BPSG (21) aufgebracht und das Glas (21) wird fließen gelassen. Anschließend wird ein Kontakt für eine Metalleitung unter Verwendung einer Maske gebildet, und es wird eine Metallschicht aufgebracht. Die aufgebrachte Metallschicht wird unter Verwendung einer Maske selektiv entfernt.
Die mittels der vorausgehend aufgeführten Verfahren hergestellte DRAM-Zelle hat gemäß den Fig. 2 und 3 einen großen effektiven Bereich für den Kondensator da das Speicher-Polysilizium für den Kondensator mit genügender Dicke über der Feldoxidschicht (4) gebildet wird, und ferner der freiliegende Bereich der Speicher- Polysiliziumschicht (13) erhöht wird, indem die Unterätzung gerade unterhalb des Grenzbereichs der Speicherschicht durchgeführt wird, so daß die effektive Fläche des Kondensators einen weiten Bereich ergibt. Ferner wird durch die Verwendung des Oxiddistanzstücks die Größe der Kapazität erhöht und durch die Abmessungen des Oxiddistanzstücks gesteuert.
Die Wirkungen der erfindungsgemäß hergestellten DRAM-Zelle sind nachfolgend aufgeführt.
Da die Speicher-Polysiliziumschicht, die die Kondensatorelektrode werden soll, nicht nur im Bereich über der Feldoxidschicht dick ausgeführt ist, sondern ferner dünn im Kontaktbereich der Bitleitung, erhöht sich der effektive Bereich des Kondensators und die Gestaltung des Zeilenkontaktbereichs wird verbessert.
Wird die Speicher-Polysiliziumschicht entfernt, so wird der Spalt zwischen der verbleibenden Speicher- Polysiliziumschicht so eng wie möglich, indem das Oxiddistanzstück verwendet wird, so daß der verbleibende Bereich der Speicher-Polysiliziumschicht groß ist und der effektive Bereich des Kondensators weiterhin erhöht wird.
Der dritte Faktor, der den Kondensatorbereich erhöht, ist das Auftreten des Unterätzens (undercut) das im Bereich gerade unterhalb des Grenzbereichs der Speicher- Polysiliziumschicht abbricht.
Da der effektive Bereich für den Kondensator mittels der vorausgehend aufgeführten drei erfindungsgemäßen Faktoren erheblich erhöht wird, verringert sich entsprechend die Fläche des DRAMS, und dieses Ergebnis macht die Herstellung einer Größtintegration möglich.
Die Erfindung ist keineswegs auf das vorausgehend beschriebene Beispiel beschränkt. Verschiedene Abänderungen der beschriebenen Ausführungsform sowie andere Ausführungen der Erfindung ergeben sich für den Fachmann durch Bezugnahme auf die Beschreibung der Erfindung und werden im Rahmen der anliegenden Ansprüche von der Erfindung mitumfaßt.

Claims (15)

1. Stapelkondensator-DRAM, gekennzeichnet durch eine Speicher-Polysiliziumschicht (13) für einen Kondensator, die in einem Abschnitt zwischen einer Polysilizium- Zwischenisolierschicht (8, 9, 10) und einer Kondensatordielektrikumschicht (16) dick ausgebildet ist.
2. Stapelkondensator-DRAM nach Anspruch 1, dadurch gekennzeichnet, daß der dicke Abschnitt der Speicher- Polysiliziumschicht (13) in einem Bereich über einer Feldoxidschicht (4) ausgebildet ist.
3. Stapelkondensator-DRAM nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß der dicke Abschnitt der Speicherpolyschicht (13) als Stapelanordnung ausgebildet ist, die eine erste und zweite Polysiliziumschicht (11, 11′) umfaßt.
4. Stapelkondensator-DRAM nach Anspruch 2, dadurch gekennzeichnet, daß die Speicher-Polysiliziumschicht (13) eine rauhe Oberfläche im dicken Abschnitt aufweist, daß die Dicke der Speicher-Polysiliziumschicht in einem Bereich eines Bitleitungskontakts gering ist, wodurch ein effektiver Bereich des Kondensators vergrößert werden und die Gestaltung verbessert werden kann.
5. Stapelkondensator-DRAM, gekennzeichnet durch eine Speicher-Polysiliziumschicht (13) für einen Kondensator, der einen dicken Abschnitt in einem Bereich über einer Feldoxidschicht (4) aufweist, und einen dünnen Abschnitt in einem Bereich eines Bitleitungskontakts; und durch eine Unterätzung (bei 10), die in einem Grenzbereich zwischen der Speicher-Polysiliziumschicht und einer unter der Speicher-Polysiliziumschicht liegenden Schicht (10) gebildet wird.
6. Stapelkondensator-DRAM nach Anspruch 5, dadurch gekennzeichnet, daß eine Anordnung zwischen einer Gate-Polysiliziumschicht (5) und der Speicher- Polysiliziumschicht (13) eine untere Oxidschicht (10), eine Nitridschicht (9), und eine obere Oxidschicht (14) umfaßt, wodurch es der oberen Oxidschicht ermöglicht wird, die Unterätzung aufzuweisen.
7. Verfahren zur Herstellung eines Stapelkondensator-DRAMS, gekennzeichnet durch folgende Schritte:
  • a) Bildung einer Polysilizium-Zwischenisolierschicht über einer Wanne (2), die mit einer Art Fremdatome in einem Halbleitersubstrat dotiert ist, und eine Gate-Polysiliziumschicht (5), eine Feldoxidschicht (4) und einen Kanalstoppbereich mit einer Art Fremdatome umfaßt;
  • b) Aufbringen einer ersten Polysiliziumschicht (11);
  • c) selektive Entfernung der ersten Polysiliziumschicht (11);
  • d) Ausbildung eines vergrabenen Kontakts (12);
  • e) Aufbringen einer zweiten Polysiliziumschicht (11′), wobei die verbleibenden Abschnitte der ersten Polysiliziumschicht (11) und der zweiten Polysiliziumschicht (11′) eine Speicher- Polysiliziumschicht (13) bilden;
  • f) Bildung einer Oxidschicht (14) über der gesamten Oberfläche der Wanne (2);
  • g) selektive Entfernung der Oxidschicht (14) je Zelleneinheit;
  • h) selektives Ätzen der Speicher-Polysiliziumschicht (13) unter Verwendung der Oxidschicht (14) als Maske;
  • i) Ätzen der Oxidschicht (14);
  • j) Bilden einer Kondensatordielektrikumschicht (16) auf der Speicher-Polysiliziumschicht (13);
  • k) Aufbringen einer Platte-Polysiliziumschicht (17);
  • l) selektives Ätzen der Platte-Polysiliziumschicht (17) ;
  • m) Bilden einer Platte-Polysiliziumschicht (18) durch Oxidieren der Oberfläche der Platte- Polysiliziumschicht (17); und
  • n) Bilden einer Bitleitung und einer Wortleitung.
8. Verfahren zur Herstellung eines Stapelkondensator-DRAMS nach Anspruch 7, dadurch gekennzeichnet, daß die Speicher-Polysiliziumschicht (13) in einem Bereich über der Feldoxidschicht (4) dick ausgebildet wird.
9. Verfahren zur Herstellung eines Stapelkondensator-DRAMS nach Anspruch 7, dadurch gekennzeichnet, daß die selektive Entfernung der ersten Polysiliziumschicht (11) unter Verwendung einer Sattelmaske durchgeführt wird, wodurch eine Oberflächenbeschaffenheit der Speicher-Polysiliziumschicht (13) im dicken Abschnitt rauh ist, und die Dicke der Speicher-Polysiliziumschicht in einem Bereich eines Bitleitungskontakts gering ist.
10. Verfahren zur Herstellung eines Stapelkondensator-DRAMS nach Anspruch 7, dadurch gekennzeichnet, daß die erste Polysiliziumschicht (11) mittels eines Polysiliziummaterials aufgebracht wird das mit einer Art Fremdatome vordotiert ist, oder daß eine Art Fremdatome dotiert wird, nachdem das Polysiliziummaterial aufgebracht wurde.
11. Verfahren zur Herstellung eines Stapelkondenstar-DRAMS, gekennzeichnet durch folgende Schritte:
  • a) Bilden einer Polysilizium-Zwischenisolierschicht über einer Wanne (2), die mit einer Art Fremdatome in einem Halbleitersubstrat dotiert ist und die eine Gate-Polysiliziumschicht (5), eine Feldoxidschicht (4) und einen Kanalstoppbereich mit einer Art Fremdatome umfaßt;
  • b) Aufbringen einer ersten Polysilizium-Schicht (11);
  • c) selektive Entfernung der ersten Polysilizium-Schicht (11);
  • d) Ausbildung eines vergrabenen Kontakts (12);
  • e) Aufbringen einer zweiten Polysiliziumschicht (11′), wobei die verbleibenden Abschnitte der ersten Polysiliziumschicht (11) und der zweiten Polysiliziumschicht (11′) eine Speicher- Polysiliziumschicht (13) bilden;
  • f) Bildung einer Oxidschicht (14) über der gesamten Oberfläche der Wanne (2);
  • g) selektive Entfernung der Oxidschicht (14) je Welleneinheit;
  • h) Bilden eines Oxiddistanzstücks (15) durch Rückätzen nach Ausbildung einer Oxidschicht auf der Speicher- Polysiliziumschicht (13);
  • i) selektives Ätzen der Speicher-Polysiliziumschicht (13) unter Verwendung der Oxidschicht (14) und des Oxiddistanzstücks (15) als Maske;
  • j) Ätzen der Oxidschicht (14) und des Oxiddistanzstücks (15);
  • k) Ausbildung einer Kondensatordielektrikumschicht (16) auf der Speicher-Polysiliziumschicht (13);
  • l) Aufbringen einer Platte-Polysiliziumschicht (17);
  • m) selektives Ätzen der Platte-Polysiliziumschicht (17);
  • n) Ausbilden einer Platte-Polysiliziumschicht (18) durch Oxidieren der Oberfläche der Platte- Polysiliziumschicht; und
  • o) Ausbildung einer Bitleitung und einer Wortleitung.
12. Verfahren zur Herstellung eines Stapelkondensator-DRAMS nach Anspruch 11, dadurch gekennzeichnet daß die Abmessungen des Oxiddistanzstücks (15) durch Kapazitäten in einer Art von DRAM-Anordnungen gesteuert werden, wodurch ein effektiver Bereich eines Kondensators gesteuert wird.
13. Verfahren zur Herstellung eines Stapelkondensator-DRAMS, gekennzeichnet durch folgende Schritte:
  • a) Ausbildung einer Polysilizium-Zwischenisolierschicht einschließlich einer unteren Oxidschicht (10) und einer Nitridschicht (9) sowie einer oberen Oxidschicht (14) über einer Wanne (2), die mit einer Art Fremdatome in einem Halbleitersubstrat dotiert ist und eine Gate-Polysiliziumschicht (5), eine Feldoxidschicht (4) und einen Kanalstoppbereich mit einer Art Fremdatome umfaßt;
  • b) Aufbringen einer ersten Polysiliziumschicht (11);
  • c) selektives Entfernen der ersten Polysiliziumschicht (11);
  • d) Bildung eines vergrabenen Kontakts (12);
  • e) Aufbringen einer zweiten Polysiliziumschicht (11′), so daß die verbleibenden Abschnitte der ersten Polysiliziumschicht (11) und der zweiten Polysiliziumschicht (11′) eine Speicher- Polysiliziumschicht (13) werden;
  • f) Ausbildung einer Oxidschicht (14) über der gesamten Oberfläche der Wanne (2);
  • g) selektives Entfernen der Oxidschicht (14) je Zelleneinheit;
  • h) Bildung eines Oxiddistanzstücks (15) durch Rückätzen nach Ausbildung einer Oxidschicht auf der Speicher- Polysiliziumschicht (13);
  • i) selektives Ätzen der Speicher-Polysiliziumschicht (13) unter Verwendung der Oxidschicht (14) und des Oxiddistanzstücks (15) als Maske;
  • j) Ätzen der Oxidschicht (14) des Oxiddistanzstücks (15) und der freiliegenden Abschnitte der oberen Oxidschicht (14) durch isotropes Ätzen;
  • k) Ausbildung einer Kondensatordielektrikumschicht (16) auf der Speicher-Polysiliziumschicht (13);
  • l) Aufbringen einer Platte-Polysiliziumschicht (17);
  • m) selektives Ätzen der Platte-Polysiliziumschicht (17);
  • n) Ausbildung einer Platte-Polysiliziumoxid (18) durch Oxidieren der Oberfläche der Platte- Polysiliziumschicht; und
  • o) Ausbildung einer Bitleitung und einer Wortleitung.
14. Verfahren zur Herstellung eines Stapelkondensator-DRAMS nach Anspruch 13, dadurch gekennzeichnet, daß das Ausmaß des Unterätzens für die obere Oxidschicht (14) durch die Dicke der Oxidschicht auf der Speicher- Polysiliziumschicht (13) gesteuert wird, so daß die Dicke der Oxidschicht dicker als jene der oberen Oxidschicht (14) ist und das Ausmaß der Unterätzung groß ist.
15. Verfahren zur Herstellung eines Stapelkondensator-DRAMS, gekennzeichnet durch folgende Schritte:
  • a) Ausbildung einer Polysilizium-Zwischenisolierschicht einschließlich einer unteren Oxidschicht (10) und einer Nitridschicht (9) sowie einer oberen Oxidschicht (14) über eine Wanne (2) die mit einer Art Fremdatome in einem Halbleitersubstrat dotiert ist und eine Gate-Polysiliziumschicht (5), eine Feldoxidschicht (4) und einen Kanalstoppbereich mit einer Art Fremdatome umfaßt;
  • b) Aufbringen einer ersten Polysiliziumschicht (11);
  • c) Entfernen der ersten Polysiliziumschicht (11) mit Ausnahme eines Abschnitts in einem Bereich über der Feldoxidschicht (4);
  • d) Ausbilden eines vergrabenen Kontakts (12);
  • e) Aufbringen einer zweiten Polysiliziumschicht (11′), wodurch die verbleibenden Abschnitte der ersten Polysiliziumschicht (11) und der zweiten Polysiliziumschicht (11′) eine Speicher- Polysiliziumschicht (13) werden;
  • f) Ausbildung einer Oxidschicht (14) über der gesamten Oberfläche der Wanne (2);
  • g) selektives Entfernen der Oxidschicht (14) je Zelleneinheit;
  • h) Bildung eines Oxiddistanzstücks (15) durch Rückätzen nach Ausbildung einer Oxidschicht (14) auf der Speicher-Polysiliziumschicht (13);
  • i) selektives Ätzen der Speicher-Polysiliziumschicht (13) unter Verwendung der Oxidschicht (14) und des Oxiddistanzstücks (15) als Maske;
  • j) Ätzen der Oxidschicht (14), des Oxiddistanzstücks (15) und der freiliegenden Abschnitte der oberen Oxidschicht (14) durch isotropes Ätzen;
  • k) Ausbildung einer Kondensatordielektrikumschicht (16) auf der Speicher-Polysiliziumschicht (13);
  • l) Aufbringen einer Platte-Polysiliziumschicht (17);
  • m) selektives Ätzen der Platte-Polysiliziumschicht (17);
  • n) Ausbilden einer Platte-Polysiliziumschicht (18) durch Oxidieren der Oberfläche der Platte- Polysiliziumschicht (17); und
  • o) Ausbildung einer Bitleitung und einer Wortleitung.
DE3842474A 1988-06-07 1988-12-16 Verfahren zur Herstellung eines Stapelkondensator-DRAM Expired - Lifetime DE3842474C2 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019880006796A KR910010167B1 (ko) 1988-06-07 1988-06-07 스택 캐패시터 dram셀 및 그의 제조방법

Publications (2)

Publication Number Publication Date
DE3842474A1 true DE3842474A1 (de) 1989-12-14
DE3842474C2 DE3842474C2 (de) 1996-12-19

Family

ID=19275004

Family Applications (1)

Application Number Title Priority Date Filing Date
DE3842474A Expired - Lifetime DE3842474C2 (de) 1988-06-07 1988-12-16 Verfahren zur Herstellung eines Stapelkondensator-DRAM

Country Status (7)

Country Link
US (3) US5378908A (de)
JP (1) JP2825245B2 (de)
KR (1) KR910010167B1 (de)
DE (1) DE3842474C2 (de)
FR (1) FR2632453B1 (de)
GB (1) GB2219690B (de)
NL (1) NL193882C (de)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3918924A1 (de) * 1988-06-10 1989-12-14 Mitsubishi Electric Corp Halbleiterspeichereinrichtung vom gestapelten kondensatortyp und herstellungsverfahren dafuer
US5047817A (en) * 1988-06-10 1991-09-10 Mitsubishi Denki Kabushiki Kasiha Stacked capacitor for semiconductor memory device
DE4024195A1 (de) * 1990-06-21 1992-01-30 Samsung Electronics Co Ltd Verfahren zur herstellung von kondensatoren in einer dram-zelle
US5180683A (en) * 1988-06-10 1993-01-19 Mitsubishi Denki Kabushiki Kaisha Method of manufacturing stacked capacitor type semiconductor memory device
DE4238827A1 (de) * 1991-11-19 1993-05-27 Micron Technology Inc

Families Citing this family (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0666437B2 (ja) * 1987-11-17 1994-08-24 富士通株式会社 半導体記憶装置及びその製造方法
US20010008288A1 (en) * 1988-01-08 2001-07-19 Hitachi, Ltd. Semiconductor integrated circuit device having memory cells
US5248628A (en) * 1989-09-08 1993-09-28 Kabushiki Kaisha Toshiba Method of fabricating a semiconductor memory device
EP0449000B1 (de) 1990-03-08 2004-08-18 Fujitsu Limited Schichtstruktur mit Kontaktierungsöffnung für flossenförmige Kondensatoren in DRAMS und Methode zur Herstellung desselben
KR930000581B1 (ko) * 1990-04-04 1993-01-25 금성일렉트론 주식회사 자기 정렬된 캐패시터 콘택을 갖는 셀 제조방법 및 구조
KR930000718B1 (ko) * 1990-05-21 1993-01-30 삼성전자 주식회사 반도체장치의 제조방법
KR930007192B1 (ko) * 1990-06-29 1993-07-31 삼성전자 주식회사 디램셀의 적층형캐패시터 및 제조방법
US5219778A (en) * 1990-10-16 1993-06-15 Micron Technology, Inc. Stacked V-cell capacitor
KR100249268B1 (ko) * 1990-11-30 2000-03-15 가나이 쓰도무 반도체 기억회로장치와 그 제조방법
JPH04242938A (ja) * 1991-01-08 1992-08-31 Mitsubishi Electric Corp 半導体装置およびその製造方法
JPH04342164A (ja) * 1991-05-20 1992-11-27 Hitachi Ltd 半導体集積回路装置の形成方法
US5269895A (en) * 1991-05-21 1993-12-14 North American Philips Corporation Method of making composite structure with single domain magnetic element
JPH05218349A (ja) * 1992-02-04 1993-08-27 Sony Corp 半導体記憶装置
US5244826A (en) * 1992-04-16 1993-09-14 Micron Technology, Inc. Method of forming an array of finned memory cell capacitors on a semiconductor substrate
US5326714A (en) * 1993-07-22 1994-07-05 Taiwan Semiconductor Manufacturing Company Method of making a fully used tub DRAM cell
JP3474332B2 (ja) * 1994-10-11 2003-12-08 台灣茂▲夕▼電子股▲分▼有限公司 Ｄｒａｍ用の自己調整されたキャパシタ底部プレート・ローカル相互接続方法
US7705383B2 (en) * 1995-09-20 2010-04-27 Micron Technology, Inc. Integrated circuitry for semiconductor memory
JP3941133B2 (ja) * 1996-07-18 2007-07-04 富士通株式会社 半導体装置およびその製造方法
US5970340A (en) * 1997-06-24 1999-10-19 Micron Technology, Inc. Method for making semiconductor device incorporating an electrical contact to an internal conductive layer
KR100486197B1 (ko) * 1997-06-30 2006-04-21 삼성전자주식회사 하프톤 마스크를 사용한 커패시터 하부전극 형성방법
US6369432B1 (en) 1998-02-23 2002-04-09 Micron Technology, Inc. Enhanced capacitor shape
TW396545B (en) 1998-12-21 2000-07-01 Vanguard Int Semiconduct Corp DRAM using oxide plug in bitline contacts during fabrication and its methods
US6441483B1 (en) * 2001-03-30 2002-08-27 Micron Technology, Inc. Die stacking scheme
US8169014B2 (en) * 2006-01-09 2012-05-01 Taiwan Semiconductor Manufacturing Co., Ltd. Interdigitated capacitive structure for an integrated circuit
US7842579B2 (en) * 2007-01-22 2010-11-30 Infineon Technologies Ag Method for manufacturing a semiconductor device having doped and undoped polysilicon layers

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0191612A2 (de) * 1985-02-09 1986-08-20 Fujitsu Limited Halbleiterspeicheranordnung mit Speicherzellen mit gestapelten Kapazitäten und Verfahren zu ihrer Herstellung
EP0223618A2 (de) * 1985-07-18 1987-05-27 New York Medical College Automatisierbares Verfahren zur Sequenzierung von Nukleotiden
EP0258657A1 (de) * 1986-08-22 1988-03-09 Siemens Aktiengesellschaft Transistorvaraktoranordnung für dynamische Halbleiterspeicher
US4742018A (en) * 1985-11-29 1988-05-03 Hitachi, Ltd. Process for producing memory cell having stacked capacitor
DE3910033A1 (de) * 1988-03-25 1989-10-05 Toshiba Kawasaki Kk Halbleiterspeicher und verfahren zu dessen herstellung
DE3916228A1 (de) * 1988-05-18 1989-11-30 Toshiba Kawasaki Kk Halbleiterspeichervorrichtung mit stapelkondensatorzellenstruktur und verfahren zu ihrer herstellung

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3936331A (en) * 1974-04-01 1976-02-03 Fairchild Camera And Instrument Corporation Process for forming sloped topography contact areas between polycrystalline silicon and single-crystal silicon
US4251571A (en) * 1978-05-02 1981-02-17 International Business Machines Corporation Method for forming semiconductor structure with improved isolation between two layers of polycrystalline silicon
US4214946A (en) * 1979-02-21 1980-07-29 International Business Machines Corporation Selective reactive ion etching of polysilicon against SiO2 utilizing SF6 -Cl2 -inert gas etchant
JPS5649553A (en) * 1979-09-28 1981-05-06 Hitachi Ltd Manufacture of semiconductor memory
JPS5824022B2 (ja) * 1979-10-17 1983-05-18 沖電気工業株式会社 Ｍｏｓ型半導体記憶装置の製造方法
DE3174468D1 (en) * 1980-09-17 1986-05-28 Hitachi Ltd Semiconductor device and method of manufacturing the same
JPS58134458A (ja) * 1982-02-04 1983-08-10 Toshiba Corp 半導体装置におけるキヤパシタの製造方法
JPS58213461A (ja) * 1982-06-07 1983-12-12 Nec Corp 半導体装置
JPS602784B2 (ja) * 1982-12-20 1985-01-23 富士通株式会社 半導体記憶装置
JPH0618257B2 (ja) * 1984-04-28 1994-03-09 富士通株式会社 半導体記憶装置の製造方法
JPS62124766A (ja) * 1985-11-25 1987-06-06 Toshiba Corp 半導体装置及びその製造方法
JPH0734451B2 (ja) * 1986-09-03 1995-04-12 日本電気株式会社 半導体装置の製造方法
JP2627515B2 (ja) * 1987-12-10 1997-07-09 富士通株式会社 半導体記憶装置及びその製造方法
EP0750347B1 (de) * 1987-06-17 2002-05-08 Fujitsu Limited Dynamisches Speicherbauteil mit wahlfreiem Zugriff und Verfahren zu seiner Herstellung
JPH0666437B2 (ja) * 1987-11-17 1994-08-24 富士通株式会社 半導体記憶装置及びその製造方法
US4871688A (en) * 1988-05-02 1989-10-03 Micron Technology, Inc. Sequence of etching polysilicon in semiconductor memory devices
JP2838412B2 (ja) * 1988-06-10 1998-12-16 三菱電機株式会社 半導体記憶装置のキャパシタおよびその製造方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0191612A2 (de) * 1985-02-09 1986-08-20 Fujitsu Limited Halbleiterspeicheranordnung mit Speicherzellen mit gestapelten Kapazitäten und Verfahren zu ihrer Herstellung
EP0223618A2 (de) * 1985-07-18 1987-05-27 New York Medical College Automatisierbares Verfahren zur Sequenzierung von Nukleotiden
US4742018A (en) * 1985-11-29 1988-05-03 Hitachi, Ltd. Process for producing memory cell having stacked capacitor
EP0258657A1 (de) * 1986-08-22 1988-03-09 Siemens Aktiengesellschaft Transistorvaraktoranordnung für dynamische Halbleiterspeicher
DE3910033A1 (de) * 1988-03-25 1989-10-05 Toshiba Kawasaki Kk Halbleiterspeicher und verfahren zu dessen herstellung
DE3916228A1 (de) * 1988-05-18 1989-11-30 Toshiba Kawasaki Kk Halbleiterspeichervorrichtung mit stapelkondensatorzellenstruktur und verfahren zu ihrer herstellung

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
der Elektroniker, 10/85, Anzeigeseite 006 *

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3918924A1 (de) * 1988-06-10 1989-12-14 Mitsubishi Electric Corp Halbleiterspeichereinrichtung vom gestapelten kondensatortyp und herstellungsverfahren dafuer
US5047817A (en) * 1988-06-10 1991-09-10 Mitsubishi Denki Kabushiki Kasiha Stacked capacitor for semiconductor memory device
US5180683A (en) * 1988-06-10 1993-01-19 Mitsubishi Denki Kabushiki Kaisha Method of manufacturing stacked capacitor type semiconductor memory device
US5278437A (en) * 1988-06-10 1994-01-11 Mitsubishi Denki Kabushiki Kaisha Stacked capacitor type semiconductor memory device and manufacturing method thereof
US5459344A (en) * 1988-06-10 1995-10-17 Mitsubishi Denki Kabushiki Kaisha Stacked capacitor type semiconductor memory device and manufacturing method thereof
DE4024195A1 (de) * 1990-06-21 1992-01-30 Samsung Electronics Co Ltd Verfahren zur herstellung von kondensatoren in einer dram-zelle
DE4238827A1 (de) * 1991-11-19 1993-05-27 Micron Technology Inc

Also Published As

Publication number Publication date
GB8829637D0 (en) 1989-02-15
US5378908A (en) 1995-01-03
US5120674A (en) 1992-06-09
NL193882C (nl) 2001-01-03
FR2632453A1 (fr) 1989-12-08
GB2219690A (en) 1989-12-13
KR910010167B1 (ko) 1991-12-17
USRE36261E (en) 1999-08-03
NL193882B (nl) 2000-09-01
KR900001045A (ko) 1990-01-31
FR2632453B1 (fr) 1992-07-03
JP2825245B2 (ja) 1998-11-18
GB2219690B (en) 1992-10-07
DE3842474C2 (de) 1996-12-19
NL8803117A (nl) 1990-01-02
JPH0226065A (ja) 1990-01-29

Similar Documents

Publication Publication Date Title
DE3842474A1 (de) Stapelkondensator-dram und verfahren zur herstellung derselben
DE4220497B4 (de) Halbleiterspeicherbauelement und Verfahren zu dessen Herstellung
DE4016686C2 (de) Verfahren zum Herstellen eines Halbleiterspeichers
DE19512431C2 (de) Halbleiterspeicherzelle mit wahlfreiem Zugriff auf Silicium-auf-Isolator mit doppelten Steuergates und deren Herstellungsverfahren
DE19610907B4 (de) Ferroelektrisches Halbleiterspeicherbauelement und Verfahren zu seiner Herstellung
DE4114344C2 (de) Herstellungsverfahren und Aufbau einer nicht-flüchtigen Halbleiterspeichereinrichtung mit einer Speicherzellenanordnung und einem peripheren Schaltkreis
DE4028488C2 (de) Verfahren zur Herstellung einer Halbleiterspeichervorrichtung
DE4127967C2 (de) MOS-Transistor mit Gate-Drain-Elektrodenüberlapp und Verfahren zu seiner Herstellung
EP1179849A2 (de) Speicherzelle und Herstellungsverfahren
DE4208537C2 (de) MOS-FET-Struktur und Verfahren zu deren Herstellung
DE102004009597A1 (de) Verfahren zur Herstellung einer Halbleiterbaugruppe
DE4140681A1 (de) Masken-nur-lesespeicher (masken-rom) und verfahren zu dessen herstellung
DE2933849A1 (de) Verfahren zur herstellung von halbleiteranordnungen
DE4007582C2 (de) Verfahren zum Herstellen von mindestens zwei Kontakten in einem Halbleiterbauelement
EP0875937A2 (de) DRAM-Zellenanordnung und Verfahren zu deren Herstellung
EP1125328B1 (de) Verfahren zur herstellung einer dram-zellenanordnung
DE3543937C2 (de)
DE4407532C2 (de) DRAM-Speicherzelle und Verfahren zur Herstellung derselben
DE4303059A1 (de)
DE4229837C2 (de) Verfahren zur Herstellung eines Speicherkondensators für eine Halbleiter-Speicherzelle
DE4441153C2 (de) Verfahren zur Herstellung eines Kondensators einer Halbleiterspeichervorrichtung
DE3927176C2 (de)
DE10158706B4 (de) Halbleitervorrichtung und Verfahren zu deren Herstellung
DE102005001904A1 (de) Halbleiterspeicher, Halbleiterbauteil und Verfahren zu deren Herstellung
DE4411851C2 (de) Halbleitervorrichtungen mit Grabenisolierstruktur, die einen Kanal-dotierten Bereich aufweist, und Herstellungsverfahren dafür

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
D2 Grant after examination
8364 No opposition during term of opposition