KR910010167B1 - 스택 캐패시터 dram셀 및 그의 제조방법 - Google Patents

스택 캐패시터 dram셀 및 그의 제조방법 Download PDF

Info

Publication number
KR910010167B1
KR910010167B1 KR1019880006796A KR880006796A KR910010167B1 KR 910010167 B1 KR910010167 B1 KR 910010167B1 KR 1019880006796 A KR1019880006796 A KR 1019880006796A KR 880006796 A KR880006796 A KR 880006796A KR 910010167 B1 KR910010167 B1 KR 910010167B1
Authority
KR
South Korea
Prior art keywords
poly
oxide
dram cell
storage
insulating layer
Prior art date
Application number
KR1019880006796A
Other languages
English (en)
Other versions
KR900001045A (ko
Inventor
진대제
정태영
Original Assignee
삼성전자 주식회사
강진구
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자 주식회사, 강진구 filed Critical 삼성전자 주식회사
Priority to KR1019880006796A priority Critical patent/KR910010167B1/ko
Priority to US07/283,968 priority patent/US5378908A/en
Priority to DE3842474A priority patent/DE3842474C2/de
Priority to NL8803117A priority patent/NL193882C/nl
Priority to JP63319667A priority patent/JP2825245B2/ja
Priority to FR888816828A priority patent/FR2632453B1/fr
Priority to GB8829637A priority patent/GB2219690B/en
Priority to US07/431,790 priority patent/US5120674A/en
Publication of KR900001045A publication Critical patent/KR900001045A/ko
Application granted granted Critical
Publication of KR910010167B1 publication Critical patent/KR910010167B1/ko
Priority to US08/761,082 priority patent/USRE36261E/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/31—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03—Making the capacitor or connections thereto
    • H10B12/033—Making the capacitor or connections thereto the capacitor extending over the transistor

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Memories (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

내용 없음.

Description

스택 캐패시터 DRAM셀 및 그의 제조방법
제1도는 종래의 DRAM셀의 수직단면도.
제2도는 이 발명의 DRAM셀의 평면레이아우트.
제3도는 제2도의 A-A′선 수직단면도.
제4도는 제2도의 B-B′선 수직단면도.
제5a-l도는 이 발명의 DRAM셀의 제조방법을 설명하기 위한 각 공정별 수직 단면도이다.
* 도면의 주요부분에 대한 부호의 설명
1 : P형기판 2 : P형 웰(Well)
4 : 필드 옥사이드(Field Oxide) 5 : 게이트 폴리
6 : 게이트 폴리 옥사이드
7,15 : 옥사이드 스페이서(Oxide Spacer)
8,10,14 : CVD옥사이드(Chemical Vapor Deposition Oxide)
9 : 나이트라이드(Nitride) 11,11′ : 1차 폴리
11″ : 2차 폴리 12 : 베리드 콘택(Buried Contact)
13,13′ : 스토리지 폴리(Strage Poly) 16 : 캐패시터 유전층
17 : 플레이트 폴리(Plate Poly) 18 : 플레이트 폴리 옥사이드
19,21 : B PSG(Boron PSG) 19,21 : B PSG(Boron PSG)
20 : 폴리사이드(Polycide) 22 : 메탈
23 : 새들마스크
이 발명은 DRAM셀과 그의 제조방법에 관한 것으로, 특히 같은 면적에서 고용량의 커패시터를 얻을 수 있는 스택 캐패시터(Stack Capacitor)DRAM셀 및 그의 제조방법에 관한 것이다.
최근, 고집적화 추세에 있는 DRAM기술분야에서는, 각 셀에서 필요한 커패시터의 용량을 그대로 유지하면서 그 커패시터가 차지하는 칩상의 면적을 최소화하기 위한 노력이 경주되어 왔다.
이에 따라, 한정된 부분에서 커패시터의 단면적을 극대화시킬 수 있는 트렌치커패시터형 DRAM셀과 스택 커패시터형 DRAM셀이 등장하게 되었으며, 이는 반도체 장치 특히, DRAM의 고집적화에 커다란 기여를 하게 되었다. 이러한 기존의 DRAM셀중 이 발명의 분야인 스택 커패시터형 DRAM셀의 제조방법을 그의 수직단면도를 도시하고 있는 제1도를 참고로 하여 설명하면 다음과 같다.
P형 기판(31)상에 P형 웰(32)을 형성하고 여기에 액티브 영역을 한정하여 필드 옥사이드(34)를 기른 후, 불순물을 주입하여 P+층을 형성하는 공정과, 이후 게이트 폴리(35)와 소오스 및 드레인영역을 형성하여 트랜지스터를 형성한 다음, 트랜지스터의 소오스 영역에 콘택을 내고 스토리지 폴리(41)를 침적한 후 상기 스토리지 폴리(41)를 한정 식각하는 공정과, 상기 스토리지 폴리(41)를 산화시켜 커패시터 유전층(46)을 형성한 다음 플레이트 폴리(48)를 침적하고, 이어서 옥사이드(49), 폴리사이드(50), BPSG(51) 및 메탈(52)을 차례로 형성하는 공정을 통하여 스택 커패시터형 DRAM셀을 제조하게 된다.
대략 이와 같은 방법으로 제조되는 DRAM셀의 커패시터 유효면적은 스토리지 폴리(41)의 윗부분과 측면면적으로 되는데, 지금까지는 스택 커패시터의 유효면적을 증가시키기 위해서 셀 전면에 침적되는 상기 스토리지 폴리(41)의 두께를 증가시켜 오고 있었다. 그러나 상기한 바와 같이 스토리지 폴리의 측면 면적을 증가시켜주는 것만으로 충분한 커패시터의 용량을 확보하는데는 적어도 고집적 메모리에서는 곤란하게 된다.
왜냐하면 4M DRAM셀의 면적은 10㎛2정도이지만 16M DRAM셀로 갈 경우 그의 면적은 5㎛2정도로 줄어들기 때문이다. 또한, 셀 전면에는 스토리지 폴리의 두께를 증가시키는 것은 셀의 토폴로지(topology)의 악화를 초래하여, 스토리지 폴리의 패터닝 뿐만 아니라 비트라인 및 메탈 패턴형성에도 어려움을 주기 때문에, 현재의 단층의 옥사이드 또는 다층의 옥사이드-나이트라이드-옥사이드를 유전물층으로 할때, 상기한 종래의 방법으로 4M DRAM이상의 고집적 DRAM셀을 제조하기가 곤란하게 된다. 그 이유는, 종래의 기술로써 16M DRAM을 제작할 경우 셀당 커패시터의 전하 축적용량이 현저하게 줄어들게 되기 때문이다.
이 발명은 이와 같은 문제점을 해결하기 위해 안출한 것으로, 한정된 커패시터 면적에서 스택커패시터의 유효면적을 최대화시켜 줌으로써 16M DRAM의 제작이 가능하게 되는 스택 커패시터 DRAM셀과 그의 제조방법을 제공하는 것을 목적으로 한 것이다.
이 발명의 특징은, 커패시터용 스토리지 폴리가 필드 옥사이드 상부에서만 두껍게 형성되고, 상기 스토리지 폴리의 경계부분 아래에서는 언더컷이 형성되는 것으로 캐패시터의 유효면적이 최대화로 되는 스택 커패시터 DRAM셀의 구조에 있으며, 또한 상기 DRAM셀을 제조하는 방법으로서, P형 기판상의 트랜지스터와 인터폴리 절연층을 형성한 후 여기에 1차 폴리를 침적하는 제1공정과, 새들 마스크를 이용하여 스토리지 폴리를 필드옥사이드 상부에는 두껍게 형성하고 그 이외의 부분(비트라인 콘택부분등)에는 얇게 형성하는 제2공정과, 전면에 CVD옥사이드를 형성한 후 셀단위별로 한정 식각하고 식각된 상기 CVD옥사이드의 경계부분에 에치백을 통한 옥사이드 스페이서를 형성하는 제3공정과, 상기 CVD옥사이드 패턴을 마스크로 하여 스토리지 폴리를 식각하고 이어서 아이소트로픽(isotropic)식각법으로 CVD옥사이드를 식각하여 스토리지 폴리에 언더컷이 형성되도록 하는 제4공정과, 전면에 커패시터 유전층을 형성하고 플레이트 폴리를 침적한 다음 플레이트 폴리의 표면을 산화시켜 폴리 옥사이드를 형성하는 제5공정과, 통상의 비트라인 형성공정 등을 통하여 고집적 DRAM셀의 제조가 가능하게 되는 셀 제조방법에 있는 것이다.
이하, 첨부도면에 따라 이 발명 DRAM셀의 제조방법을 설명한다.
제5도에서, a) P형 기판(1)상에 P형 웰(2)과 N형 웰(3)을 형성한다. b) 상기 P형 웰(2)상에서 필드영역으로 될 부분에 P형 불순물을 주입하고 필드옥사이드(4)를 기른다. 이에 따라 P+층 채널스톱영역이 형성된다. c) 상기 액티브영역에 게이트 산화막을 기른 후 트랜지스터의 드레쉬 호울드 전압 조절을 위한 이온을 주입하고, 폴리를 침적시킨 후 게이트 폴리옥사이드(6)를 기른 다음 이를 한정 식각하여 게이트 폴리(5)를 형성한다. b) 상기 게이트 폴리(5) 측면에 옥사이드 스페이서(7)를 형성한 다음 이온을 주입하여 트랜지스터의 소오스와 드레인 영역을 형성한다. e) 상기 공정후, 각각 1000Å정도로 CVD 옥사이드(8), 나이트라이드(9), CVD옥사이드(10)를 차례로 형성한 다음 1차 폴리(11)를 3000Å정도로 침적한다.
여기에서, CVD옥사이드(8), 나이트라이드(9), CVD옥사이드(10)는 1차 폴리(11)와 게이트폴리(5)의 인터폴리 절연층으로 되며, 이때 상기 1차 폴리(11)는 본래 n+로 도우핑된 폴리를 침적하거나 또는 통상의 폴리를 침적한 후 이온주입을 통하여 n+도우핑시켜 줄 수도 있다. f) 제2도에 도시한 바와 같이 액티브 영역의 패턴과 도일하나 패턴극성이 반대되는 새들 마스크(Saddle mask)(23)를 이용하여 통상의 사진식각 공정을 실시함으로써 셀과 셀을 분리하는 필드 옥사이드(4)영역 이외의 액티브 영역 상부의 1차 폴리를 식각하여 필드옥사이드(4) 상부에만 1차 폴리(11′)를 형성한 후, 이후의 통상적인 사진식각 공정에서 CVD옥사이드(10), 나이트라이드(9), CVD옥사이드(8)의 소정영역을 순차적으로 제거하여 커패시터의 일전극으로 될 2차 폴리(11″)의 트랜지스터의 소오스를 연결시켜주기 위한 베리드콘택(12)을 상기 소오스 영역의 소정영역에 한정하여 형성한다. 이때 1차 폴리(11)를 침적하기 전에 베리드콘택(12)을 먼저 형성할 수도 있다.
g) 상기 공정후, 전면에 2차 폴리(11″)를 1500-2500Å의 두께로 침적시킨다. 2차 폴리(11″)는 본래 n+로 도우핑된 폴리를 사용하거나 폴리를 침적한 후 이온주입을 통하여 n+도우핑시킬 수 있다. 2차 폴리(11″)위에 CVD옥사이드(14)를 1500-3000Å의 두께로 형성한다.
h) 상기 공정후, 통상의 사진식각 공정을 이용하여 상기 1,2차 폴리의 적층구조로 된 스토리지 폴리(13) 위의 CVD옥사이드(14)를 셀 단위로 한정식각한다. 식각된 CVD옥사이드(14) 측면에 옥사이드 스페이서(15)를 형성한다. 상기 옥사이드 스페이서(15)는 상기 CVD옥사이드 위에 다시 CVD옥사이드를 기른 후 에치백을 통하여 형성한다. 이때, 상기 옥사이드 스페이서(15)의 크기는 2차 폴리(11″)의 식각 최소선폭에 따라 결정된다.
i) 상기 스토리지 폴리(13)위에 형성된 CVD옥사이드(14)와 옥사이드 스페이서(15)에 의한 패턴을 식각 마스크로 하여 노출된 부분의 스토리지 폴리(13)를 옥사이드(10)가 노출될때까지 식각하여 스토리지폴리(13′)를 형성한다.
상기 CVD옥사이드 패턴을 식각한다. 노출되는 CVD옥사이드(10)를 등방성(아이소트로픽)식각법을 통하여 제거함에 따라 CVD옥사이드(10)의 상하에 형성된 스토리지 폴리(13′)와 나이트라이드(9)는 식각되지 않으므로 스토리지 폴리(13′)와 나이트라이드(9)는 식각되지 않으므로 스토리지 폴리(13′)바로 아래영역의 CVD옥사이드(10)가 그 내측으로 더 식각됨에 따라서 상기 스토리지 폴리(13′)의 경계부분, 즉 게이트 폴리(5)의 상부 일측과 필드 옥사이드(4)의 상부 일측등에서는 언더컷이 생기게 되므로 스토리지 폴리(13′)의 노출부위가 증가하게 된다.
또한 필드 옥사이드(4) 상부 일측에 위치되는 스토리지 폴리(13′)는 1차 폴리(11′)와 2차 폴리(11″)의 적층구조로 형성되기 때문에 그의 단면적이 넓게 형성되게 된다.
이때, 노출된 부분의 나이트라이드(9)는 CVD옥사이드(10)식각시 게이트 폴리(5)위의 CVD옥사이드(8)를 보호하여, 이후의 공정에서 침적될 플레이트 폴리(17)와 게이트 폴리(5)의 단락현상을 방지하게 된다.
j) 상기 공정후, 커패시터 유전층(16)을 형성하고 플레이트 폴리(17)를 1500Å정도로 침적시킨 후 이를 한정 식각한 다음, 상기 플레이트 폴리(17)를 산화시켜 1000Å정도의 플레이트 폴리 옥사이드(18)를 형성한다.
k) 상기 플레이트 폴리 옥사이드(18)위에 저온 산화법을 통하여 표면 평탄화를 위한 B PSG(19)를 도포하고, 마스크를 이용하여 비트라인 콘택을 낸후 폴리사이드(20)를 침적시킨다.
l) 상기 공정후, B PSC(21)를 도포하고 메탈라인용 콘택을 낸 다음 메탈을 침적시켜 상기 메탈(22)을 패턴닝한다.
이와 같은 공정을 통하여 제조되는 DRAM셀은, 제2도 및 제3도에서 도시하고 있는 바와 같이, 커패시터용 스토리지 폴리가 필드옥사이드(4)의 상부에서 두껍게 형성됨에 따라 커패시터의 곡면(유효면적)이 크게 형성되고, 또한 스토리지 폴리(13′)의 경계 부분 아래에서 언더컷이 발생됨에 따라, 스토리지 폴리(13′)의 노출부위가 증가되어 커패시터의 유효면적이 넓게 형성되는 구조를 가지게 된다.
이와 같은 구조의 커패시터를 가지는 DRAM셀을 일명 S W(Saddled and Wrapped)스택 커패시터셀이라고 하는데, 이는 커패시터의 유효면적을 증가시키기 위한 적층구조의 스토리지 폴리가 새들마스크에 의해 형성되고, 또한 상기 스토리지 폴리의 경계면에 형성되는 언더컷 부분이 커패시터 유전체층으로 둘러 쌓여지기 때문이다.
이상에서 설명한 바와 같은 스택 커패시터 DRAM 셀 또는 상기한 공정에 따라 제조되는 DRAM셀에서 나타나게 되는 특유의 효과를 설명하면 다음과 같다.
셀의 커패시터 전극으로 되는 스토리지 폴리가 필드 옥사이드 상부에서는 두껍게 형성되고 비트라인 콘택부위에서는 얇게 형성되기 때문에, 커패시터의 유효면적이 증가되면서 셀의 토폴로지가 개선되는 효과를 동시에 달성할 수가 있게 된다.
또한, 옥사이드 스페이서를 이용하여 스토리지 폴리 사이의 간격을 줄게 가져올 수 있기 때문에 스토리지 폴리의 면적을 크게 해줄 수가 있어, 여기에서도 커패시터의 유효면적을 증가시켜 줄 수가 있게 된다. 또한, 스토리지 폴리의 경계면 바로 아래의 CVD옥사이드가 자체의 내측으로 더 식각되어 언더컷이 존재하게 됨에 따라, 여기에서도 커패시터의 유효면적을 크게 증가시켜 줄 수가 있게 된다.
따라서 이 발명은 한정된 면적에서 커패시터의 유효면적을 크게 증가시켜 줄 수가 있기 때문에 DRAM셀의 면적 축소가 가능하게 되어, 16M DRAM급의 고집적 메모리의 제작이 가능하게 되는 것이다.

Claims (11)

  1. 전하 축적용 스토리 폴리의 유효면적을 증가시키기 위한 DRAM셀에 있어서, 반도체기판(1)의 액티브영역을 분리하는 필드옥사이드(4)와, 옥사이드(4)의 하부에 고농도의 불순물로 이온주입된 채널스토퍼영영과, 옥사이드(4)의 상부에 스페이서를 갖는 다수개의 폴리영역과, 분리된 액티브 영역에 스페이서를 갖는 폴리게이트, 소오스 및 드레인 영역을 갖는 트랜지스터와, 상기 트랜지스터의 소오스 및 드레인영역을 갖는 트랜지스터와, 상기 트랜지스터의 소오스의 소정영역과 콘택하고 절연층(8), (9), (10)상에 형성되는 다수개의 언더컷된 스토리지 폴리(13′)와, 상기 스토리지 폴리(13′)의 노출된 표면을 둘러싸는 절연층(16)과, 상기 절연층(16)을 둘러싸는 플레이트 폴리(17)와, 상기 폴리(17)를 둘러싸는 절연층(18)과, 표면을 평탕화하는 절연층(19)의 상부에 형성되며 드레인 영역의 소정영역과 콘택하는 도전층(20)과 상기 도전층(20)의 상부에 형성되어 도전층(22)의 콘택을 용이하게 표면을 평탄화하는 절연층(21)을 포함하여 절연층(8), (9), (10)과 절연층(16)사이에 형성되는 스토리지 폴리(13′)가 부분적으로 두껍게 형성되어짐을 특징으로 하는 스택 커패시터 DRAM 셀.
  2. 제1항에 있어서, 상기 스토리지 폴리(13′)의 두꺼운 부분이 필드 옥사이드(4)상부에 형성된 것을 특징으로 하는 스택 커패시터 DRAM 셀.
  3. 제1항 또는 제2항에 있어서, 상기 스토리지 폴리(13′)의 두꺼운 부분이 1,2차 폴리(11′, 11″)의 적층구조로 형성된 것을 특징으로 하는 스택 커패시터 DRAM셀.
  4. 제3항에 있어서, 상기 스토리지 폴리(13′)의 경계부분에 언더컷이 형성된 것을 특징으로 하는 스택 커패시터 DRAM셀.
  5. 제1항에 있어서, 스토리지 폴리(13′)의 경계부분에 언더컷을 형성시켜 주기 위해 상기 스토리지 폴리(13′)의 바로 아래층에 미리 CVD옥사이드(10)가 형성되는 것을 특징으로 하는 스택 커패시터 DRAM셀.
  6. DRAM 셀의 제조방법에 있어서, P형 기판(1)상에 게이트 폴리(5)와 소오스 및 드레인을 형성하는 통상의 공정이후, 인터폴리 절연층을 형성하고 1차 폴리(11)를 침적하는 제1공정과, 1차 폴리(11)를 부분적으로 한정식각하여 1차 폴리(11′)를 형성하고 베리드 콘택(12)을 형성한 후 2차 폴리(11″)를 침적하는 제2공정과, 전면 CVD 옥사이드(14)를 형성한 후 셀 단위로 한정 식각하고 식각된 상기 CVD옥사이드(14)의 경계부분 측면에 옥사이드 스페이서(15)를 형성하는 제3공정과, 상기 CVD옥사이드 패턴을 마스크로 스토리지 폴리(13)를 식각하고 이어서 노출된 CVD옥사이드(14,15,10)를 식각하는 제4공정과, 전면에 커패시터 유전층(16)을 형성하고 플레이트 폴리(17)를 형성한 후 한정 식각한 다음, 상기 플레이트 폴리(17) 표면을 산화하여 플레이트 폴리 옥사이드(18)를 형성하는 제5공정과, 통상의 비트라인을 형성하는 제6공정을 통하여 스택 커패시터 DRAM셀을 제조하는 방법.
  7. 제6항에 있어서, 인터폴리 절연층이 CVD옥사이드(8), 나이트라이드(9), CVD옥사이드(10)의 적층구조로 형성되는 것을 특징으로 하는 스택 커패시터 DRAM셀의 제조방법.
  8. 제6항에 있어서, 1차 폴리(11)가 본래 n+로 도우핑된 폴리로 직접 침적되거나 통상의 폴리를 침적하고 이온을 주입하여 n+도우핑시켜주는 방법중 어느 한 방법이 사용되는 것을 특징으로 하는 스택 커패시터 DRAM셀의 제조방법.
  9. 제6항에 있어서, 1차 폴리(11′)가 필드 옥사이드(4)의 상부에만 남도록 새들마스크가 이용되는 것을 특징으로 하는 스택 커패시터 DRAM셀의 제조방법.
  10. 제6항에 있어서, 옥사이드 스페이서(15)의 크기를 에치백으로 조절하는 것으로 필드 옥사이드(4)상부의 스토리지 폴리의 식각 최소선폭이 결정되는 것을 특징으로 하는 스택 커패시터 DRAM셀의 제조방법.
  11. 제6항에 있어서, 스토리지 폴리(13′)의 경계부분에서 언더컷이 발생하도록 CVD옥사이드(14,15,10) 식각시 등방성(아이소트로픽)식각법이 이용되는 것을 특징으로 하는 스택커패시터 DRAM셀의 제조방법.
KR1019880006796A 1988-06-07 1988-06-07 스택 캐패시터 dram셀 및 그의 제조방법 KR910010167B1 (ko)

Priority Applications (9)

Application Number Priority Date Filing Date Title
KR1019880006796A KR910010167B1 (ko) 1988-06-07 1988-06-07 스택 캐패시터 dram셀 및 그의 제조방법
US07/283,968 US5378908A (en) 1988-06-07 1988-12-13 Stack capacitor DRAM cell having increased capacitor area
DE3842474A DE3842474C2 (de) 1988-06-07 1988-12-16 Verfahren zur Herstellung eines Stapelkondensator-DRAM
JP63319667A JP2825245B2 (ja) 1988-06-07 1988-12-20 スタックトキャパシタｄｒａｍセル及びその製造方法
NL8803117A NL193882C (nl) 1988-06-07 1988-12-20 Gestapelde condensator-DRAM-cel.
FR888816828A FR2632453B1 (fr) 1988-06-07 1988-12-20 Cellule de memoire dram a condensateur a empilage et procede pour fabriquer une telle cellule
GB8829637A GB2219690B (en) 1988-06-07 1988-12-20 Stack capacitor dram cell and a manufacturing method thereof
US07/431,790 US5120674A (en) 1988-06-07 1989-11-06 Method of making stacked capacitor dram cell
US08/761,082 USRE36261E (en) 1988-06-07 1996-12-04 Stack capacitor DRAM cell having increased capacitor area

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019880006796A KR910010167B1 (ko) 1988-06-07 1988-06-07 스택 캐패시터 dram셀 및 그의 제조방법

Publications (2)

Publication Number Publication Date
KR900001045A KR900001045A (ko) 1990-01-31
KR910010167B1 true KR910010167B1 (ko) 1991-12-17

Family

ID=19275004

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019880006796A KR910010167B1 (ko) 1988-06-07 1988-06-07 스택 캐패시터 dram셀 및 그의 제조방법

Country Status (7)

Country Link
US (3) US5378908A (ko)
JP (1) JP2825245B2 (ko)
KR (1) KR910010167B1 (ko)
DE (1) DE3842474C2 (ko)
FR (1) FR2632453B1 (ko)
GB (1) GB2219690B (ko)
NL (1) NL193882C (ko)

Families Citing this family (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0666437B2 (ja) * 1987-11-17 1994-08-24 富士通株式会社 半導体記憶装置及びその製造方法
US20010008288A1 (en) * 1988-01-08 2001-07-19 Hitachi, Ltd. Semiconductor integrated circuit device having memory cells
JP2838412B2 (ja) * 1988-06-10 1998-12-16 三菱電機株式会社 半導体記憶装置のキャパシタおよびその製造方法
DE3918924C2 (de) * 1988-06-10 1996-03-21 Mitsubishi Electric Corp Herstellungsverfahren für eine Halbleiterspeichereinrichtung
US5180683A (en) * 1988-06-10 1993-01-19 Mitsubishi Denki Kabushiki Kaisha Method of manufacturing stacked capacitor type semiconductor memory device
US5248628A (en) * 1989-09-08 1993-09-28 Kabushiki Kaisha Toshiba Method of fabricating a semiconductor memory device
EP1465248A1 (en) * 1990-03-08 2004-10-06 Fujitsu Limited Layer structure having contact hole and method of producing the same
KR930000581B1 (ko) * 1990-04-04 1993-01-25 금성일렉트론 주식회사 자기 정렬된 캐패시터 콘택을 갖는 셀 제조방법 및 구조
KR930000718B1 (ko) * 1990-05-21 1993-01-30 삼성전자 주식회사 반도체장치의 제조방법
FR2663786A1 (fr) * 1990-06-21 1991-12-27 Samsung Electronics Co Ltd Procede de fabrication de condensateurs dans une cellule dram.
KR930007192B1 (ko) * 1990-06-29 1993-07-31 삼성전자 주식회사 디램셀의 적층형캐패시터 및 제조방법
US5219778A (en) * 1990-10-16 1993-06-15 Micron Technology, Inc. Stacked V-cell capacitor
US5237187A (en) * 1990-11-30 1993-08-17 Hitachi, Ltd. Semiconductor memory circuit device and method for fabricating same
JPH04242938A (ja) * 1991-01-08 1992-08-31 Mitsubishi Electric Corp 半導体装置およびその製造方法
JPH04342164A (ja) * 1991-05-20 1992-11-27 Hitachi Ltd 半導体集積回路装置の形成方法
US5269895A (en) * 1991-05-21 1993-12-14 North American Philips Corporation Method of making composite structure with single domain magnetic element
US5149668A (en) * 1991-11-19 1992-09-22 Micron Technology, Inc. Method of preventing storage node to storage node shorts in fabrication of memory integrated circuitry having stacked capacitors and stacked capacitor memory integrated circuits
JPH05218349A (ja) * 1992-02-04 1993-08-27 Sony Corp 半導体記憶装置
US5244826A (en) * 1992-04-16 1993-09-14 Micron Technology, Inc. Method of forming an array of finned memory cell capacitors on a semiconductor substrate
US5326714A (en) * 1993-07-22 1994-07-05 Taiwan Semiconductor Manufacturing Company Method of making a fully used tub DRAM cell
JP3474332B2 (ja) * 1994-10-11 2003-12-08 台灣茂▲夕▼電子股▲分▼有限公司 Ｄｒａｍ用の自己調整されたキャパシタ底部プレート・ローカル相互接続方法
US7705383B2 (en) * 1995-09-20 2010-04-27 Micron Technology, Inc. Integrated circuitry for semiconductor memory
JP3941133B2 (ja) * 1996-07-18 2007-07-04 富士通株式会社 半導体装置およびその製造方法
US5970340A (en) * 1997-06-24 1999-10-19 Micron Technology, Inc. Method for making semiconductor device incorporating an electrical contact to an internal conductive layer
KR100486197B1 (ko) * 1997-06-30 2006-04-21 삼성전자주식회사 하프톤 마스크를 사용한 커패시터 하부전극 형성방법
US6369432B1 (en) 1998-02-23 2002-04-09 Micron Technology, Inc. Enhanced capacitor shape
TW396545B (en) 1998-12-21 2000-07-01 Vanguard Int Semiconduct Corp DRAM using oxide plug in bitline contacts during fabrication and its methods
US6441483B1 (en) * 2001-03-30 2002-08-27 Micron Technology, Inc. Die stacking scheme
US8169014B2 (en) * 2006-01-09 2012-05-01 Taiwan Semiconductor Manufacturing Co., Ltd. Interdigitated capacitive structure for an integrated circuit
US7842579B2 (en) * 2007-01-22 2010-11-30 Infineon Technologies Ag Method for manufacturing a semiconductor device having doped and undoped polysilicon layers

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3936331A (en) * 1974-04-01 1976-02-03 Fairchild Camera And Instrument Corporation Process for forming sloped topography contact areas between polycrystalline silicon and single-crystal silicon
US4251571A (en) * 1978-05-02 1981-02-17 International Business Machines Corporation Method for forming semiconductor structure with improved isolation between two layers of polycrystalline silicon
US4214946A (en) * 1979-02-21 1980-07-29 International Business Machines Corporation Selective reactive ion etching of polysilicon against SiO2 utilizing SF6 -Cl2 -inert gas etchant
JPS5649553A (en) * 1979-09-28 1981-05-06 Hitachi Ltd Manufacture of semiconductor memory
JPS5824022B2 (ja) * 1979-10-17 1983-05-18 沖電気工業株式会社 Ｍｏｓ型半導体記憶装置の製造方法
EP0048175B1 (en) * 1980-09-17 1986-04-23 Hitachi, Ltd. Semiconductor device and method of manufacturing the same
JPS58134458A (ja) * 1982-02-04 1983-08-10 Toshiba Corp 半導体装置におけるキヤパシタの製造方法
JPS58213461A (ja) * 1982-06-07 1983-12-12 Nec Corp 半導体装置
JPS602784B2 (ja) * 1982-12-20 1985-01-23 富士通株式会社 半導体記憶装置
JPH0618257B2 (ja) * 1984-04-28 1994-03-09 富士通株式会社 半導体記憶装置の製造方法
JPS61183952A (ja) * 1985-02-09 1986-08-16 Fujitsu Ltd 半導体記憶装置及びその製造方法
US4863849A (en) * 1985-07-18 1989-09-05 New York Medical College Automatable process for sequencing nucleotide
JPS62124766A (ja) * 1985-11-25 1987-06-06 Toshiba Corp 半導体装置及びその製造方法
JPH0736437B2 (ja) * 1985-11-29 1995-04-19 株式会社日立製作所 半導体メモリの製造方法
US4855801A (en) * 1986-08-22 1989-08-08 Siemens Aktiengesellschaft Transistor varactor for dynamics semiconductor storage means
JPH0734451B2 (ja) * 1986-09-03 1995-04-12 日本電気株式会社 半導体装置の製造方法
JP2627515B2 (ja) * 1987-12-10 1997-07-09 富士通株式会社 半導体記憶装置及びその製造方法
DE3856143T2 (de) * 1987-06-17 1998-10-29 Fujitsu Ltd Verfahren zum Herstellen einer dynamischen Speicherzelle mit wahlfreiem Zugriff
JPH0666437B2 (ja) * 1987-11-17 1994-08-24 富士通株式会社 半導体記憶装置及びその製造方法
JP2755591B2 (ja) * 1988-03-25 1998-05-20 株式会社東芝 半導体記憶装置
US4871688A (en) * 1988-05-02 1989-10-03 Micron Technology, Inc. Sequence of etching polysilicon in semiconductor memory devices
US4951175A (en) * 1988-05-18 1990-08-21 Kabushiki Kaisha Toshiba Semiconductor memory device with stacked capacitor structure and the manufacturing method thereof
JP2838412B2 (ja) * 1988-06-10 1998-12-16 三菱電機株式会社 半導体記憶装置のキャパシタおよびその製造方法

Also Published As

Publication number Publication date
DE3842474A1 (de) 1989-12-14
GB2219690A (en) 1989-12-13
US5120674A (en) 1992-06-09
JP2825245B2 (ja) 1998-11-18
FR2632453A1 (fr) 1989-12-08
JPH0226065A (ja) 1990-01-29
USRE36261E (en) 1999-08-03
NL193882B (nl) 2000-09-01
FR2632453B1 (fr) 1992-07-03
KR900001045A (ko) 1990-01-31
GB2219690B (en) 1992-10-07
NL193882C (nl) 2001-01-03
GB8829637D0 (en) 1989-02-15
NL8803117A (nl) 1990-01-02
DE3842474C2 (de) 1996-12-19
US5378908A (en) 1995-01-03

Similar Documents

Publication Publication Date Title
KR910010167B1 (ko) 스택 캐패시터 dram셀 및 그의 제조방법
KR900000207B1 (ko) 반도체 기억장치와 그 제조방법
US7122438B2 (en) Semiconductor memory and method of manufacturing the same
JPH0586072B2 (ko)
JPH05218334A (ja) タングステンコンタクトコア・スタックキャパシタおよびその成形方法
JPH05152537A (ja) セルフアラインコンタクト領域の製造方法およびその方法を用いるスタツクトキヤパシタ
JPS61179568A (ja) 半導体記憶装置の製造方法
US6872629B2 (en) Method of forming a memory cell with a single sided buried strap
JPH10144886A (ja) 半導体装置及びその製造方法
KR100425399B1 (ko) 커패시터를갖는반도체장치의제조방법
JPS60152056A (ja) 半導体記憶装置
KR960006718B1 (ko) 반도체 기억장치의 커패시터 및 그 제조방법
GB2087647A (en) Semiconductor memory manufacture
WO1981002493A1 (en) Self-aligned buried contact and method of making
KR100242470B1 (ko) 반도체 메모리장치 제조방법
JPH10321822A (ja) 半導体素子の構造並びに製造方法
JPH0336309B2 (ko)
KR20110001585A (ko) 반도체 소자의 게이트 패턴 및 그 형성방법
KR930000718B1 (ko) 반도체장치의 제조방법
KR930010677B1 (ko) 수직 트랜지스터를 갖는 스택-트렌치 구조의 d램셀과 그 제조방법
KR100269275B1 (ko) 반도체장치및그의제조방법
KR0156107B1 (ko) 메모리 셀 커패시터 제조방법
KR960006716B1 (ko) 반도체 집적회로 제조 방법
US6204528B1 (en) Dynamic random access memory structure
KR960001038B1 (ko) 워드라인 매립형 디램 셀의 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20071203

Year of fee payment: 17

EXPY Expiration of term