DE3918924C2 - Herstellungsverfahren für eine Halbleiterspeichereinrichtung - Google Patents

Description

Die Erfindung betrifft ein Verfahren zur Herstellung einer Halbleiterspeichereinrichtung mit einer Speicherzelle, die einen Zugriffstransistor und einen Kondensator aufweist.

Mit der ernormen Verbreitung von informationsverarbeitenden Systemen, wie z. B. Computern, ergibt sich eine große Nachfrage nach Halbleiterspeichereinrichtungen. Dabei werden insbesondere Halbleiterspeichereinrichtungen mit großen Speicherkapazitäten und hohen Betriebsgeschwindigkeiten benötigt. Dementsprechend wurde die Technologie im Hinblick auf Packungsdichte, hohe Zu­ griffsgeschwindigkeit und hohe Zuverlässigkeit der Halbleiter­ speichereinrichtungen entwickelt.

Ein DRAM (Dynamic Random Access Memory) stellt eine Halbleiter­ speichereinrichtung dar, bei der die Eingabe und die Ausgabe von Speicherdaten wahlweise erfolgen kann. Im allgemeinen weist ein DRAM ein Speicherzellenfeld auf, welches ein Speichergebiet zum Speichern einer großen Anzahl von Daten darstellt, sowie periphere Schaltungen, die zur externen Eingabe/Ausgabe benötigt werden.

Wie zu Beginn dargestellt, wird der Aufbau einer Speicherzelle des DRAM für eine hohe Integrationsdichte verkleinert. Dement­ sprechend wird die von dem Kondensator besetzte Fläche ebenso verringert. Die Kapazität des Kondensators muß jedoch über einer vorgeschriebenen Kapazität gehalten werden. Die Kapazität des Kondensators ist proportional zu der Fläche, bei der sich sein dielektrischer Film, seine untere Elektrode und seine obere Elektrode gegenüber liegen.

Aus IEEE Transactions on Electron Devices, Bd. ED-32, Nr. 2, 1985, Seiten 290 bis 295 ist eine Halbleiterspeichereinrichtung mit einem Kondensator und einem Zugriffstransistor bekannt, wie sie in Fig. 2E gezeigt ist. Der Zugriffstransistor weist einen ersten und einen zweiten dotierten Bereich in der Hauptoberflä­ che eines Halbleitersubstrates und eine Gateelektrode auf. Der Kondensator weist eine erste Elektrodenschicht, die mit dem zweiten dotierten Bereich verbunden ist und sich auf der Gate­ elektrode erstreckt, wobei zwischen der Gateelektrode und der ersten Elektrode eine Isolierschicht vorgesehen ist, auf. Die Isolierschicht weist eine Stufe über der Gateelektrode auf. Die erste Elektrodenschicht erstreckt sich auf dem Stufenabschnitt zum Bilden einer Stufe.

Unter Bezugnahme auf die Fig. 2A bis 2E wird ein Herstel­ lungsverfahren für die bekannte Halbleiterspeichereinrichtung beschrieben. Wie in Fig. 2A gezeigt ist, wird ein Oberflächenbereich 2, der zur Elementetrennung durch einen Isolierfilm 3, der z. B. aus einem Oxidfilm hergestellt ist, umgeben ist, auf einem Halbleitersubstrat 1 gebildet.

Wie in Fig. 2B gezeigt ist, werden Gateelektroden 4a, 4b auf einem Gateisolierfilm 5a, der auf der Oberfläche eines Halblei­ tersubstrates 1 gebildet ist, gebildet, und dessen obere Seitenabschnitte werden mit einem Isolierfilm 5b überzogen. Weiterhin wird ein Paar von dotierten Bereichen 6 in dem Oberflächenbereich 2, der die Gateelektrode 4a umgibt, gebildet.

Wie in Fig. 2C gezeigt ist, wird die obere Oberfläche des Iso­ lierfilmes 5b zur Bildung einer Stufe 13 geätzt, wobei ein Photolack (nicht gezeigt) oder dergleichen als Maske verwendet wird.

Wie in Fig. 2D gezeigt ist, wird ein leitfähiger Film 7 so aus­ gebildet, daß er sich auf der Stufe 13 erstreckt und mit einem dotierten Bereich 6 in Verbindung steht.

Wie in Fig. 2E gezeigt ist, werden eine dielektrische Schicht 8 und ein leitfähiger Film 9 nacheinander auf dem leitfähigen Film 7 angebracht, so daß ein gestapelter Kondensator erhalten wird.

Aufgabe der Erfindung ist es, ein Herstellungsverfahren für eine Halbleiterspeichereinrichtung mit einer Speicherzelle, die einen Zugriffstransistor und einen Kondensator aufweist, vorzusehen, bei dem das Ätzen des auf der Gateelektrode abgeschiedenen Isolierfilmes vermieden werden kann.

Diese Aufgabe wird gelöst durch ein Verfahren zur Herstellung einer Halbleiterspeichereinrichtung mit den Merkmalen des Patentanspruches.

Es folgt die Beschreibung eines Ausführungsbeispieles anhand der Figuren. Von den Figuren zeigen:

Fig. 1 eine Schnittansicht einer Halbleiterspeicherein­ richtung, die nach einem Verfahren zur Herstel­ lung einer Halbleiterspeichereinrichtung nach einer Ausführungsform der Erfindung hergestellt ist; und

Fig. 2A-2E Schnittansichten von Herstellungsschritten einer Halbleiterspeichereinrichtung, wie sie im Stand der Technik vorhanden ist.

Das Herstellungsverfahren für eine Halbleiterspeichereinrich­ tung, wie sie in Fig. 1 gezeigt ist, unterscheidet sich von dem herkömmlichen Herstellungsverfahren, wie es in Fig. 2A bis 2E gezeigt ist, in folgendem.

Die Halbleiterspeichereinrichtung wird so gebildet, daß ein Isolierfilm 17 weiterhin auf dem Isolierfilm 5b gebildet wird und somit eine Stufe auf der oberen Oberfläche des Isolierfilmes 5b vorgesehen wird. Dadurch wird eine Stufe auf dem leitfähigen Film 7 vorgesehen, die die Oberfläche der Kondensatorplatten vergrößert.

Claims (1)

1. Verfahren zur Herstellung einer Halbleiterspeichereinrich­ tung mit einer Speicherzelle, die einen Zugriffstransistor (21) und einen Kondensator aufweist (22), mit dem Ablauf der Schritte:

   • a) Bilden eines Gateisolierfilmes (5a) auf einer Hauptober­ fläche eines Halbleitersubstrates (1), das einen Elemente­ trennbereich (3) aufweist,
   • b) Bilden einer Gateelektrode (4a) und einer Verbindungs­ schicht (4b) durch Bilden und Strukturieren einer leitfähigen Schicht auf dem Gateisolierfilm (5a) und dem Elementetrennbereich (3),
   • c) Bilden eines Paares von dotierten Bereichen (6, 6) durch Ionenimplantation von Fremdatomen in das Halbleitersub­ strat (1), wobei die Gateelektrode (4a) als Maske verwen­ det wird,
   • d) Bedecken der Oberfläche und der Seitenoberflächen der Gateelektrode (4a) und der Verbindungsschicht (4b) mit einer Isolierschicht (5b),
   • e) Bilden eines weiteren Isolierfilmes (17) auf dem Abschnitt der oberen Oberfläche der Isolierschicht (5b) zum Bilden einer Stufe (13),
   • f) Bilden einer ersten Elektrodenschicht (7) so auf der Ober­ fläche der Isolierschicht (5b), daß sie sich auf der Stufe (13) erstreckt,
   • g) Bilden einer dielektrischen Schicht (8) auf der Oberfläche der ersten Elektrodenschicht und
   • h) Bilden einer zweiten Elektrodenschicht (9) auf der Ober­ fläche der dielektrischen Schicht (8).