FR2663786A1 - Procede de fabrication de condensateurs dans une cellule dram. - Google Patents

Procede de fabrication de condensateurs dans une cellule dram. Download PDF

Info

Publication number
FR2663786A1
FR2663786A1 FR9009153A FR9009153A FR2663786A1 FR 2663786 A1 FR2663786 A1 FR 2663786A1 FR 9009153 A FR9009153 A FR 9009153A FR 9009153 A FR9009153 A FR 9009153A FR 2663786 A1 FR2663786 A1 FR 2663786A1
Authority
FR
France
Prior art keywords
layer
conductive layer
polycrystalline silicon
conductive
oxidized
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
FR9009153A
Other languages
English (en)
Inventor
Choi Jin-Suk
Son Kyoung-Ha
Ahn Yong-Chul
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of FR2663786A1 publication Critical patent/FR2663786A1/fr
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
    • H01L28/86—Electrodes with an enlarged surface, e.g. formed by texturisation having horizontal extensions
    • H01L28/87—Electrodes with an enlarged surface, e.g. formed by texturisation having horizontal extensions made by depositing layers, e.g. by depositing alternating conductive and insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
    • H01L28/90—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions
    • H01L28/91—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions made by depositing layers, e.g. by depositing alternating conductive and insulating layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03—Making the capacitor or connections thereto
    • H10B12/033—Making the capacitor or connections thereto the capacitor extending over the transistor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/31—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/911—Differential oxidation and etching

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Memories (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

Ce procédé comprend les opérations de: graver un premier masque formé sur une partie d'une première couche conductrice en contact avec la région de source; former une première couche d'isolation (90) et une seconde couche conductrice sur une surface de la première couche conductrice; former sur la seconde couche conductrice un second masque; graver anisotropiquement la première couche d'isolation (90) en utilisant la seconde couche conductrice oxydée comme masque; former une impression d'électrode sous-jacente (84b) en gravant anisotropiquement la première couche conductrice jusqu'à une épaisseur prédéterminée; éliminer la seconde couche conductrice oxydée et la première couche d'isolation et former une seconde couche d'isolation sur la surface de l'électrode sous-jacente et appliquer une troisième couche conductrice sur le substrat (70) de façon à former une électrode de surface (92).

Description

PROCEDE DE FABRICATION DE CONDENSATEURS
DANS UNE CELLULE DRAM
La présente invention se rapporte généralement à la fabrication de condensateurs dans une cellule DRAM et, plus particulièrement, un procédé de fabrication de condensateurs empilés ayant une grande capacité, ainsi qu'un processus opératoire correspondant.
Une cellule DRAM est en général constituée d'un dispositif mémoire à semiconducteur comportant un transistor et un condensateur, dans lequel une donnée de 1 bit peut être stockée dans le condensateur par la charge qui est stockée.
Une tendance vers des densités toujours plus grande du dispositif à semiconducteur intégré amène la densités des cellules DRAM à s'accroître, la zone occupée par une cellule mémoire diminuant progressivement. Par suite, on consacre désormais beaucoup d'efforts à fabriquer un condensateur ayant une capacité maximale dans une surface limitée.
Les fig. 1A à 1C représentent des processus de fabrication connus d'un condensateur empilé en conformité avec le procédé classique. A la fig. 1A, une couche d'oxyde de champ 12 pour la séparation des cellules respectives est formée dans une partie d'un substrat 10 d'une première conductivité. Ensuite, afin de préparer une région de source 18, une couche d'une seconde conductivité est formée par une injection d'ions près de la couche d'oxyde de champ 12. Une région de drain 20 située à distance et séparée de la couche d'oxyde de champ 12 est formée. Une première couche d'oxyde 22 recouvre la surface entière du substrat 10 excepté quelques parties de la région de source 18.Entre les régions de source et de drain 18, 20, une électrode de grille 16 est formée sur ces dernières, tandis qu'une couche d'oxyde de grille 14 est disposée comme une couche intermédiaire.
Ensuite, une région de contact de source 23 est formée en gravant la première couche d'oxyde 22 sur la région de source 18, à la manière d'un procédé de gravure classique.
A la fig. 1B, après formation d'une première couche de silicium polycristallin sur la région de source 18, une électrode de stockage 24 est formée en gravant la région prédéterminée de la première couche polycristalline.
A la fig. 1C, le condensateur empilé ayant une structure empilée caractéristique est entièrement fabriqué en formant une électrode de plaque 28 sur la surface supérieure d'une couche diélectrique 26 en gravant une région prédéterminée après dépôt de la couche diélectrique 26 sur la surface de l'électrode de stockage 24 et en formant la seconde couche de silicium polycristallin sur la surface entière du substrat 10. Dans un condensateur empilé classique tel que représenté à la fig. 1C, lorsque la zone occupée par une cellule est réduite, les zones occupées par l'électrode de stockage 24 et l'électrode de plaque 28 sont également réduites. Par suite, il existe un problème en ce que la capacité suffisante requise dans un dispositif mémoire à semiconducteur de haute densité dépassant 64 Méga-bits ne peut pas être assurée.Le condensateur empilé de structure cylindrique a été proposé comme moyen d'augmenter la capacité des condensateurs.
Les fig. 2A à 2F représentent le procédé de fabrication du condensateur empilé de structure cylindrique en utilisant un autre procédé.
Sur les dessins, afin de séparer les cellules, la couche d'oxyde de champ 42 est formée sur une extrémité du substrat 40 d'une première conductivité. Une injection d'ions d'une seconde conductivité est constituée de façon à préparer une région de source 48 en contact avec la couche d'oxyde saturée 42. Une région de drain 50 est formée à distance et séparée de la région de source 48. Sur la surface entière du substrat 40 sur lequel une électrode de grille 46 est formée en prenant une couche d'oxyde de grille 44 comme couche intermédiaire, la couche d'oxyde de grille 44 étant placée sur et entre les régions de source et de drain 48, 50, une première couche d'oxyde 52 est formée puis une région de contact de source 53 est formée en gravant la première couche d'oxyde sur la surface supérieure de la région de source 48.Dans ce cas, la première couche d'isolation 52 est la couche HTO (oxyde à haute température) d'une épaisseur de plus de 900 nm.
La couche de nitrure 54 d'une épaisseur de 150 nm est ensuite déposée en utilisant la technique LPCVD (dépôt chimique en phase vapeur à basse pression) classique sur la surface de la première couche d'isolation 52, comme représenté à la fig. 2B. Ensuite, les parois latérales 54a de la couche dé nitrure sont formées sur les deux côtés de la première couche d'isolation 52 en utilisant une gravure sèche, comme représenté à la fig. 2C. A la fig. 2D, on obtient par une gravure en retrait, par la technique soit de la gravure sèche soit de la gravure humide, que la première couche d'isolation 52a attaquée suivant le procédé ci-dessus est déposée en une épaisseur d'approximativement 300 nm.
Ensuite, le condensateur de structure cylindrique est entièrement réalisé en formant séquentiellement la première couche de silicium polycristallin 56 en contact avec la région de source 18, la couche diélectrique composite 58 constituée à la fois de la couche d'oxyde et de la couche de nitrure et la seconde couche de silicium polycristallin 60.
Les première et seconde couches de silicium polycristallin 58, 60 sont déposées en utilisant la technique
LPCVD classique et 1'épaisseur de la couche diélectrique 58 est de 5 à 6 nm. Le condensateur de structure cylindrique décrit précédemment présente le problème que le procédé de fabrication peut être difficile, bien que la capacité du condensateur soit davantage accrue que le condensateur empilé classique.
De plus, la différence entre les parois latérales cylindriques 54a de la couche de nitrure est si grande que le procédé ultérieur peut être gênant en raison de la mauvaise couverture étagée.
Par ailleurs, dans le condensateur empilé classique, l'épaisseur de l'électrode de stockage est limitée à une certaine épaisseur en raison des limites de la technique photographique. C'est-à-dire qu'il existe un problème en ce que le condensateur en baignoire nécessite une impression (ou motif) plus fine que celle du silicium polycristallin de la partie inférieure du fait que la technique photographique limitée est appliquée pendant la formation de la couche de silicium polycristallin sous-jacente dans le cas de la fabrication d'un DRAM de 64
Méga-bits.
C'est par suite un but de la présente invention de créer un procédé de fabrication d'un condensateur ayant une grande capacité.
C'est un autre but de la présente invention de créer un procédé de fabrication de condensateur rendant facile la fabrication de ce dernier avec une couverture étagée de haute qualité.
C'est encore un autre but de la présente invention de créer un procédé de fabrication de condensateur qui peut surmonter les limites de la technique photographique.
Conformément à l'aspect de la présente invention, un procédé de fabrication d'un condensateur dans un substrat sur lequel sont préparées une couche d'oxyde de champ, une électrode de grille, une région de source, une région de drain et une couche d'isolation, comprend les opérations séquentielles consistant à
graver une première impression de masque formée sur une partie d'une première couche conductrice en contact avec la région de source
former séquentiellement une première couche d'isolation et une seconde couche conductrice sur une surface de la première couche conductrice
former sur la seconde couche conductrice une seconde impression de masque ayant une phase inverse de la première impression de masque
graver la seconde couche conductrice disposée sur une partie de la première couche conductrice
graver par oxydation la seconde couche conductrice disposée sur une partie de la première couche d'isolation dans un four à diffusion sous haute pression
graver anisotropiquement la première couche d'isolation en utilisant la seconde couche conductrice oxydée comme masque
former une impression d'électrode sous-jacente en gravant anisotropiquement la première couche conductrice jusqu a une épaisseur prédéterminée
éliminer séquentiellement la seconde couche conductrice oxydée et la première couche d'isolation, et
former une seconde couche d'isolation sur la surface de l'électrode sous-jacente et déposer une troisième couche conductrice sur le substrat de façon à former une électrode de surface.
Pour une meilleure compréhension de l'invention et pour montrer comment celle-ci peut être mise en oeuvre, référence sera maintenant faite, à titre d'exemple, aux dessins schématiques annexés, sur lesquels
Les fig. 1A à 1C illustrent un processus de fabrication d'une cellule DRAM en conformité avec le procédé classique.
Les fig. 2A à 2E illustrent un autre processus de fabrication d'une cellule DRAM en conformité avec le procédé classique.
La fig. 3A est une vue en coupe d'une cellule
DRAM en conformité avec la présente invention, et
Les fig. 4A à 4F illustrent un processus de fabrication d'une cellule DRAM en conformité avec la présente invention
En se référant à la fig. 3, il est montré une vue en coupe d'une cellule DRAM ayant un condensateur en forme de baignoire, dans laquelle la cellule DRAM comprend une couche d'oxyde de champ 72, une région de source 78, une région de drain 80, une couche d'oxyde de grille 74, une électrode de grille 76, une électrode sous-jacente 84b, une première couche d'isolation 90 et une électrode de surface 92. L'électrode sous-jacente 84b possède une structure en forme de baignoire ayant des bords s'étendant vers le haut.
Les fig. 4A à 4F représentent des processus de fabrication en conformité avec la présente invention. En se référant à la fig. 4A, une première couche de polysilicium est imprimée pour former une sous-électrode du condensateur.
Une couche d'oxyde de champ 72 est formée sur une partie du substrat 70 afin de séparer les cellules respectives, tandis que la couche d'oxyde de grille 74 est formée sur le côté avant du substrat 70. Une électrode de grille 76 est formée sur la couche d'oxyde de grille 74. Après que les régions de source et de drain 78, 80 sont formées en dopant des impuretés dans la zone conductrice du substrat 70, la couche d'isolation 82 est mise à croître sur la surface entière du substrat 70.
La région de contact de source est ensuite formée en attaquant la couche d'isolation 82 placée sur la région de source 78. En appliquant la technique LPCVD connue, une première couche polycristalline, d'une épaisseur d'approximativement 400 nm, est déposée sur la surface de la couche d'isolation 82 et de la région de contact de source.
Une impression de la couche de silicium polycristallin 84a est ensuite formée en utilisant une technique photographique connue.
La fig. 4B illustre un processus de formation d'une couche de nitrure et d'une seconde couche de silicium polycristallin. La couche de nitrure est mise à croître sur la surface de la première couche de silicium polycristallin 84a d'une épaisseur de 50 nm à une température de 8000 C avec des gaz de SiH2C12 et NH3 à la manière de la technique
LPCVD. Sur la surface entière du substrat 70, la seconde couche de silicium polycristallin 88a, d'une épaisseur d'approximativement 100 nm est déposée à une température de 6260 C en appliquant la technique LPCVD connue.
La fig. 4C représente un processus de gravure de la seconde couche de silicium polycristallin 88a. Le processus comprend la formation-d'une seconde impression de masque dont la phase est inverse de la phase de la première impression de masque utilisée dans l'impression de la première couche de silicium polycristallin 84a et ainsi la formation de la seconde couche polycristalline 88b par gravure anisotrope par la partie médiane de la première couche polycristalline autre que ces bords.
En se référant à la fig. 4D, un processus d'oxydation thermique de la couche de silicium polycristallin gravée 88b est représenté. Dans un four à diffusion pour oxydation à haute pression, la couche de silicium polycristallin 88b est oxydée pendant 30 minutes à 8500C à une pression de 2,5 MPa. La couche de nitrure 86 protège la première couche de silicium polycristallin 84a de 1 'oxydation.
Comme un effet du processus d'oxydation la seconde couche de silicium polycristallin 88b est changée en couche d'oxyde de silicium ce qui entraîne l'expansion de son volume. Le taux d'expansion de volume est environ 120 % de l'épaisseur de la seconde couche de silicium polycristallin 88b. C'est-à-dire que l'épaisseur de la seconde couche de silicium polycristallin 88b est de 100 nm avant oxydation et de 200 nm après celle-ci. La ligne de la première couche de silicium polycristallin 84a imprimée par la meilleure technique photographique est de 350 nm d'épaisseur. Tandis que la ligne de la seconde couche de silicium polycristallin 88c réalisée après oxydation est d'une épaisseur de 150 nm.
Toutefois, la largeur de ligne 96 de la seconde couche de silicium polycristallin oxydée 88c varie en fonction de l'épaisseur de la seconde couche de silicium polycristallin 88a.
La fig. 4E représente un processus de gravure de la première couche de silicium polycristallin 84a pour former une couche de silicium à structure du type baignoire.
La première couche de silicium polycristallin 84a et la couche de nitrure sont gravées séquentiellement en un mode d'auto-alignement en utilisant la seconde couche de silicium polycristallin oxydée comme masque sans masque spécial. La première couche de silicium polycristallin obtenue par gravure est d'une épaisseur d'approximativement 100 nm.
En se référant à la fig. 4F, il est représenté une électrode sous-jacente. La première couche de silicium polycristallin 84b est formée en éliminant séquentiellement la seconde couche de silicium polycristallin oxydée 88c et la couche de nitrure 88, la couche de silicium polycristallin oxydée 88c étant utilisée comme masque. L'électrode sous-jacente 88b est ensuite formée en étant dopée avec des impuretés de façon que la première couche de silicium polycristallin 84b puisse être conductrice et est revêtue de la première couche d'isolation 80. Le condensateur en forme de baignoire est réalisé en formant l'électrode sous-jacente 82 qui est formée en appliquant à la seconde couche de silicium polycristallin 92 la première couche d'isolation 90 et en étant dopé avec des impuretés de sorte que l'électrode sous-jacente 92 peut être conductrice.
Dans la description du mode de réalisation de la présente invention, comme représenté à la fig. 4F, la première opération du procédé consiste à graver la première couche de silicium polycristallin 84b, la seconde opération consistant à faire un dopage avec des impuretés afin de former l'électrode sous-jacente 84b. Toutefois, dans un autre mode de réalisation, l'opération de dopage avec des impuretés peut être effectuée immédiatement après l'opération de dépit de la première couche de silicium polycristallin et non pendant l'opération de gravure.
De plus, dans le mode de réalisation de la présente invention, comme représenté à la fig. 4D, bien qu'une opération d'oxydation thermique soit effectuée dans un four à diffusion sous haute pression, ceci est également effectué dans le four à diffusion commun dans un autre mode de réalisation de la présente invention. L'opération d'oxydation est effectuée pendant 10 heures à 950-1 0000C sous pression atmosphérique dans le four à diffusion commun.
Dans le mode de réalisation de la présente invention, l'opération consistant à déposer la couche de nitrure 86 et la seconde couche de silicium polycristallin 88a sur chaque c8té de la première couche de silicium polycristallin 84a est suivie par le processus de la fig. 4C.
Toutefois, dans un autre mode de réalisation de la présente invention, après dép8t de la couche de nitrure 86 et de la seconde couche de silicium polycristallin 88a, la première couche de nitrure peut être déposée sur la seconde couche de silicium polycristallin 88a. Le processus tel que représenté à la fig. 4C est mis en oeuvre, en même temps que la gravure de la première couche de nitrure. Dans l'opération d'oxydation, du fait que la seconde couche de silicium polycristallin recouverte par la première couche de nitrure n'est pas dilatée vers le haut mais est dilatée latéralement, la taille requise de l'impression en forme de baignoire est obtenue.
Conformément à encore un autre mode de réalisation de la présente invention, la couche de nitrure 86 est substituée à une couche d'oxyde de champ.
Comme décrit précédemment, dans la méthode de fabrication d'un condensateur dans une cellule DRAM présenté ici, un condensateur empilé en forme de baignoire est obtenu ayant une capacité qui est encore accrue par rapport à la capacité classique. De plus, la présente invention a pour avantages que le condensateur est fabriqué facilement et que la couverture étagée est excellente.
De plus, la présente invention peut surmonter les limites de la technique photographique conventionnelle en utilisant les caractéristiques d'expansion de volume dues à l'oxydation de la couche de silicium polycristallin.
Bien que les constructions et processus spécifiques de l'invention ont été illustrés et décrits ici, ce n'est pas l'intention que l'invention soit limitée aux éléments et constructions décrits. Un spécialiste de la technique reconnaîtra aisément que les éléments ou sous-éléments particuliers peuvent être utilisés sans sortir du cadre ni de l'esprit de l'invention.

Claims (20)

REVENDICATIONS
1. Procédé de fabrication d'un condensateur dans un substrat (70) ayant une couche d'oxyde de champ (72), une électrode de grille (76), une région de source (78), une région de drain (80) et une couche d'isolation (82), caractérisé en ce qu'il comprend les opérations séquentielles consistant à
graver une première impression de masque formée sur une partie d'une première couche conductrice en contact avec ladite région de source (78)
former séquentiellement une première couche d'isolation (90) et une seconde couche conductrice sur une surface de ladite première couche conductrice
former sur ladite seconde couche conductrice une seconde impression de masque ayant une phase inverse de ladite première impression de masque
graver ladite seconde couche conductrice disposée sur une partie de ladite première couche conductrice
graver par oxydation ladite seconde couche conductrice disposée sur une surface supérieure de ladite première couche d'isolation (90) dans un four à diffusion à haute pression
graver anisotropiquement ladite première couche d'isolation (90) en utilisant ladite seconde couche conductrice oxydée comme masque
former une impression d'électrode sous-jacente (84b) en gravant anisotropiquement ladite première couche conductrice jusqu'à une épaisseur prédéterminée
éliminer séquentiellement ladite seconde couche conductrice oxydée et ladite première couche d'isolation (90), et
former une seconde couche d'isolation sur la surface de ladite électrode sous-jacente (84b) et appliquer une troisième couche conductrice sur ledit substrat (70) de façon à former une électrode de surface (92).
2. Procédé selon la revendication 1, caractérisé en ce que lesdites première, seconde et troisième couches conductrices sont des couches de silicium polycristallin (88a, 88b, 88c), lesdites couches étant dopées avec des impuretés conductrices.
3. Procédé selon la revendication 1, caractérisé en ce que lesdites première et seconde couches d'isolation sont des couches de nitrure (86).
4. Procédé selon la revendication 1, caractérisé en ce que ladite seconde couche conductrice gravée est oxydée dans un four à diffusion à haute pression pendant 30 minutes à une température de 8500C sous une pression de 2,5 MPa.
5. Procédé selon la revendication 1, caractérisé en ce que ladite seconde couche conductrice gravée est oxydée dans un four à diffusion commun.
6. Procédé selon la revendication 5, caractérisé en ce que ladite seconde couche attaquée est oxydée pendant environ 10 heures de 9500C à 1 0000C sous pression atmosphérique dans le cas où l'opération d'oxydation est effectuée dans le four à diffusion commun.
7. Procédé selon la revendication 1, caractérisé en ce que l'épaisseur de ladite première couche conductrice est d'environ 400 nm.
8. Procédé selon la revendication 1 ou 7, caractérisé en ce que l'épaisseur de ladite électrode sous-jacente (84b) est d'environ 100 nm.
9. Procédé selon la revendication 1, caractérisé en ce que ladite première opération comprend en outre une opération de formation d'une couche d'oxyde de champ (72).
10. Procédé selon la revendication 9, caractérisé en ce que ladite couche d'oxyde de champ est une couche d'oxyde thermique.
11. Procédé de fabrication d'un condensateur dans un substrat (70) ayant une couche d'oxyde de champ (72), une électrode de grille (76), une région de source (78), une région de drain (80) et une couche d'isolation (82), caractérisé en ce qu'il comprend les opérations séquentielles consistant à
former une première impression de masque sur une première couche conductrice en contact avec ladite région de source (78) et à réaliser l'opération de gravure;
déposer séquentiellement une couche d'oxyde de champ (72), une couche de silicium polycristallin et une couche de nitrure (86) sur une surface de ladite première couche conductrice ;;
former une seconde impression de masque sur lesdites couches de silicium polycristallin et de nitrure, la phase de ladite seconde impression de masque étant inverse de la phase de ladite première impression de masque
graver les deux dites couche de silicium polycristallin et couche de nitrure sur une surface de ladite première couche conductrice
oxyder la seconde couche conductrice gravée dans un four à diffusion à haute pression
graver anisotropiquement la première couche d'isolation (90) en utilisant la seconde couche conductrice oxydée comme masque pour former une impression d'une électrode sous-jacente (84b)
éliminer ladite seconde couche conductrice oxydée et ladite couche d'isolation de champ, et
déposer une première couche d'isolation (90) sur une surface de ladite électrode sous-jacente (84b) et former une#électrode de surface (92) par application sur une surface entière du substrat (70).
12. Procédé selon la revendication 11, caractérisé en ce que lesdites première, seconde et troisième couches conductrices sont des couches de silicium polycristallin (84a, 88a, 88b, 88c), lesdites couches étant dopées avec des impuretés conductrices.
13. Procédé selon la revendication 11, caractérisé en ce que ladite première couche d'isolation (90) est une couche de nitrure (86 > .
14. Procédé selon la revendication 11, caractérisé en ce que la couche de silicium polycristallin est oxydée dans un four à diffusion à haute pression pendant environ 30 minutes à une température de 8500C sous une pression de 2,5 MPa.
15. Procédé selon la revendication 11, caractérisé en ce que ladite couche de silicium polycristallin est oxydée dans un four à diffusion commun.
16. Procédé selon la revendication 15, caractérisé en ce que ladite couche de silicium polycristallin est oxydée pendant environ 10 heures de 950OC à 1 0000C sous une pression atmosphérique dans le cas où cette opération d'oxydation est effectuée dans le four à diffusion commun.
17. Procédé selon la revendication 11, caractérisé en ce que l'épaisseur de ladite première couche conductrice formée au cours de la première opération est d'environ 400 nm.
18. Procédé selon la revendication 11 ou 17, caractérisé en ce que l'épaisseur de ladite électrode sous-jacente (84b) est d'environ 100 nm.
19. Procédé selon la revendication 11, caractérisé en ce que ladite couche d'oxyde de champ (72) est une couche d'oxyde thermique.
20. Procédé selon la revendication 11, caractérisé en ce que ladite couche d'oxyde de champ (72) peut être remplacée par une couche de nitrure (86).
FR9009153A 1990-06-21 1990-07-18 Procede de fabrication de condensateurs dans une cellule dram. Withdrawn FR2663786A1 (fr)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR900009188 1990-06-21

Publications (1)

Publication Number Publication Date
FR2663786A1 true FR2663786A1 (fr) 1991-12-27

Family

ID=19300367

Family Applications (1)

Application Number Title Priority Date Filing Date
FR9009153A Withdrawn FR2663786A1 (fr) 1990-06-21 1990-07-18 Procede de fabrication de condensateurs dans une cellule dram.

Country Status (6)

Country Link
US (1) US5104821A (fr)
JP (1) JPH0453160A (fr)
DE (1) DE4024195A1 (fr)
FR (1) FR2663786A1 (fr)
GB (1) GB2245422A (fr)
IT (1) IT1241526B (fr)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5223448A (en) * 1991-07-18 1993-06-29 Industrial Technology Research Institute Method for producing a layered capacitor structure for a dynamic random access memory device
DE19536465A1 (de) * 1995-09-29 1997-04-03 Siemens Ag Integrierbarer Kondensator und Verfahren zu seiner Herstellung
DE19536528A1 (de) * 1995-09-29 1997-04-03 Siemens Ag Integrierbarer Kondensator und Verfahren zu seiner Herstellung
US5563088A (en) * 1996-02-02 1996-10-08 Vanguard International Semiconductor Corporation Method for fabricating a stacked capacitor in a DRAM cell
US5770510A (en) * 1996-12-09 1998-06-23 Vanguard International Semiconductor Corporation Method for manufacturing a capacitor using non-conformal dielectric
TW463289B (en) * 1997-06-27 2001-11-11 Taiwan Semiconductor Mfg Method for forming annular capacitor of memory
TW331029B (en) * 1997-07-28 1998-05-01 Ti Acer Co Ltd The crown shape stack capacitor and its producing method
US6011286A (en) * 1997-10-31 2000-01-04 Texas Instruments Double stair-like capacitor structure for a DRAM cell
US5807777A (en) * 1997-11-03 1998-09-15 Texas Instruments - Acer Incorporated Method of making a double stair-like capacitor for a high density DRAM cell
US6281542B1 (en) 1998-04-14 2001-08-28 Tsmc-Acer Semiconductor Manufacturing Corp. Flower-like capacitor structure for a memory cell
TW415084B (en) * 1999-03-05 2000-12-11 Nanya Technology Corp Fabrication method of crown-shaped capacitor structure
TW413932B (en) 1999-03-05 2000-12-01 Nanya Plastics Corp Manufacturing method of crown-type capacitor structure

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0821682B2 (ja) * 1987-04-24 1996-03-04 株式会社日立製作所 半導体装置の製造方法
JPH0666437B2 (ja) * 1987-11-17 1994-08-24 富士通株式会社 半導体記憶装置及びその製造方法
JP2723530B2 (ja) * 1988-04-13 1998-03-09 日本電気株式会社 ダイナミック型ランダムアクセスメモリ装置の製造方法
KR910010167B1 (ko) * 1988-06-07 1991-12-17 삼성전자 주식회사 스택 캐패시터 dram셀 및 그의 제조방법
DE3918924C2 (de) * 1988-06-10 1996-03-21 Mitsubishi Electric Corp Herstellungsverfahren für eine Halbleiterspeichereinrichtung

Also Published As

Publication number Publication date
JPH0453160A (ja) 1992-02-20
IT9048192A1 (it) 1992-01-31
US5104821A (en) 1992-04-14
GB2245422A (en) 1992-01-02
GB9016764D0 (en) 1990-09-12
IT1241526B (it) 1994-01-17
DE4024195A1 (de) 1992-01-30
IT9048192A0 (it) 1990-07-31

Similar Documents

Publication Publication Date Title
EP0005721B1 (fr) Procédé de fabrication d'un transistor bipolaire comportant un contact de base en silicium polycristallin et un contact d'émetteur en silicium polycristallin ou en métal
FR2662851A1 (fr) Procede de fabrication d'un condensateur du type a empilage pour dispositif de memoire.
EP0005720A1 (fr) Procédé de fabrication de transistors à effet de champ et à porte isolée à canal efficace très court
FR2663786A1 (fr) Procede de fabrication de condensateurs dans une cellule dram.
FR2662850A1 (fr) Condensateur empile pour cellule dram et procede pour sa fabrication.
EP0258141A1 (fr) Circuit intégré MIS tel qu'une cellule de mémoire EPROM et son procédé de fabrication
FR2823010A1 (fr) Procede de fabrication d'un transistor vertical a grille isolee a quadruple canal de conduction, et circuit integre comportant un tel transistor
EP0285206A1 (fr) Procédé de réalisation d'un dispositif semiconducteur du type transistor à effet de champ
FR2664098A1 (fr) Condensateur empile d'une cellule dram et son procede de fabrication.
FR2776833A1 (fr) Condensateur ferroelectrique et procede de fabrication d'un dispositif semi-conducteur le comprenant
EP0013342A1 (fr) Procédé de fabrication de transistors à effet de champ auto-alignés du type métal-semi-conducteur
JPH0563154A (ja) ピン構造の積層型コンデンサを有するｄｒａｍセルの製造方法
FR2685818A1 (fr) Transistor a couches minces pour un dispositif formant memoire a semiconducteur et procede de fabrication de celui-ci.
FR2776835A1 (fr) Procede de fabrication d'un condensateur de cellule de memoire vive dynamique
FR2704689A1 (fr) Procédé de formation de motif fin dans un dispositif à semi-conducteur.
EP0322960A1 (fr) Procédé de réalisation d'un dispositif semi-conducteur incluant au moins un transistor bipolaire à hétérojonction
US6218234B1 (en) Dual gate and double poly capacitor analog process integration
FR2681178A1 (fr) Dispositif de memoire a semi-conducteur muni d'une electrode de stockage comportant des micro-saignees multiples et/ou des micro-cylindres multiples.
US20020022318A1 (en) Method for forming capacitor of semiconductor device
JPH06326292A (ja) 固体撮像装置の製造方法
JP2728391B2 (ja) キャパシタの製造方法
KR100253270B1 (ko) 반도체소자의 자기정합 스택캐패시터 형성방법
EP0522938A1 (fr) Procédé de fabrication d'un transistor à effet de champ vertical, et transistor obtenu par ce procédé
WO2001035448A2 (fr) Procede de fabrication d'un condensateur empile pour dram
EP1037265B1 (fr) Condensateur DRAM en forme de cuvette et son procédé de manufacture

Legal Events

Date Code Title Description
ST Notification of lapse