WO2001035448A2 - Procede de fabrication d'un condensateur empile pour dram - Google Patents
Procede de fabrication d'un condensateur empile pour dram Download PDFInfo
- Publication number
- WO2001035448A2 WO2001035448A2 PCT/FR2000/003153 FR0003153W WO0135448A2 WO 2001035448 A2 WO2001035448 A2 WO 2001035448A2 FR 0003153 W FR0003153 W FR 0003153W WO 0135448 A2 WO0135448 A2 WO 0135448A2
- Authority
- WO
- WIPO (PCT)
- Prior art keywords
- layer
- dielectric material
- layers
- substrate
- germanium
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/60—Electrodes
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/01—Manufacture or treatment
- H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
- H10B12/03—Making the capacitor or connections thereto
- H10B12/033—Making the capacitor or connections thereto the capacitor extending over the transistor
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
- H10B12/31—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor
- H10B12/318—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor the storage electrode having multiple segments
Definitions
- the present invention relates generally to a method for manufacturing a stack of capacities, in particular for producing dynamic direct access memories (DRAM).
- DRAM dynamic direct access memories
- the conventional methods of manufacturing capacity stacking consist of forming on a silicon substrate 1 comprising a heavily doped region 2 adjacent to a main surface of the substrate, then on the main surface of the substrate, a stack of alternating layers of dielectric material 4, 6, 8, for example of Si0 2 , and layers of polycrystalline silicon (poly Si) 5, 7 sandwiched between the layers of dielectric material 4, 6, 8 ( Figure la).
- a hole 9 is then etched through the stack of alternating layers of dielectric material 4, 6, 8 and of poly Si 5, 7 in order to expose the surface of the heavily doped region 2 of the silicon substrate.
- the voids of the tree structure are then filled and covered with polycrystalline silicon as shown in Figure le.
- the contacts are then formed on the coating of polycrystalline silicon.
- the method requires additional masking steps to etch a hole through the stack, so that the conductive layers can be shunted with a deposit of polycrystalline silicon. inside the holes.
- the present invention therefore relates to a method of manufacturing a stack of capacities, in particular for producing dynamic direct access memories, which overcomes the drawbacks of the method of the prior art and in particular which is simple, allows the depositing the different layers of the capacity stack in a single chamber and which does not require any particular step to make contact between the different layers of polycrystalline silicon.
- the method of manufacturing a stack of capacitors on a main surface of a semiconductor substrate comprises: a) the formation in the semiconductor substrate of a heavily doped region adjacent to said main surface; b) forming a layer of dielectric material on the main surface of the substrate; c) forming in the dielectric material layer a window to uncover an area of the surface of the substrate above the heavily doped region; d) the formation on the layer of dielectric material and the open area of the main surface of the substrate of a stack of alternating layers of germanium or of SiGe alloy and of polycrystalline silicon, the first layer of the stack in contact with the layer of dielectric material and the exposed area being a layer of germanium or of SiGe alloy and the last layer of the stack being a layer of polycrystalline silicon; e) masking and etching the stack to produce a stack of desired size and geometry; f) elimination by selective lateral etching of the germanium or SiGe alloy layers, with the exception of the parts of these layers surmounting the open area of the
- the layers of the stack of the method of the invention can be deposited by means of a single chamber.
- the high selectivity of etching of germanium or SiGe alloys in particular alloys having a sufficiently high germanium molar fraction
- silicon and Si0 allows elimination of germanium or of SiGe alloy without damaging the polycrystalline silicon or Si0 2 .
- no special step is necessary to ensure contact between the polysilicon layers.
- Deposits of polycrystalline silicon, germanium or SiGe alloy can be done by any conventional process such as epitaxy and chemical vapor deposition.
- SiGe alloys are well known and mention may be made of alloys
- SiGe having a relatively high germanium content preferably alloys for which x is greater than or equal to 0.1.
- the SiGe alloy preferably comprises from 25% to 55% germanium for good selectivity and reasonably simple manufacture.
- the selective etching of germanium and SiGe alloys is also well known.
- an attack using oxidative chemistry such as a 40 ml solution HN0 3 70% + 20 ml H 2 0 2 + 5 ml HF 0.5% or an isotropic plasma attack.
- any suitable dielectric material such as for example Ta ⁇ Ti0 2 , Si 3 N 4 or Si0 2 .
- the preferred dielectric material is Si0 2 .
- the dielectric material deposits can be produced by any conventional process such as chemical vapor deposition, plasma deposition, oven oxidation, etc.
- the dielectric material is Si0 2 , it can be formed by thermal oxidation layers of silicon or SiGe alloy.
- the present invention also relates to a semiconductor device comprising on a heavily doped region adjacent to a main surface of a silicon substrate a central trunk formed by a stack of polycrystalline silicon layers separated by parts germanium or SiGe alloy power stations.
- the present invention also relates to a semiconductor device comprising a silicon substrate in which is formed a highly doped region adjacent to a main surface of the substrate, a layer of dielectric material on the main surface provided with a window revealing an area of the main surface above the heavily doped region and on the layer of dielectric material a stack of capacitors consisting of first and second interdigitated polycrystalline silicon structures electrically isolated from one another by a layer d 'a dielectric material, characterized in that the first interdigitated structure comprises polycrystalline silicon layers electrically joined together and in the heavily doped region of the substrate by germanium or SiGe alloy parts.
- FIGS. 2a to 2e the main steps in carrying out the method according to the invention.
- the method of the invention begins in a conventional manner by the formation in a silicon substrate 1 of a heavily doped region 2, for example N + .
- This heavily doped region 2 can be produced for example by conventional masking and ion implantation.
- the SiGe alloy can include minority species such as C.
- the next step consists in producing on the external surface of the tree structure, a thin layer of dielectric material 10.
- This layer of dielectric material can be an oxide layer, for example obtained by oxidation thermal of the structure or a deposited layer of a dielectric material.
- the formation of the dielectric layer 10 is such that the recesses separating the layers of polycrystalline silicon are kept from one another as well as from the substrate 1.
- the tree structure coated with the layer of dielectric material 10 is then coated with polycrystalline silicon 11, so as also to fill the recesses.
Abstract
Le procédé comprend la formation sur un substrat (1) revêtu d'une couche de matériau diélectrique (3) pourvue d'une fenêtre (3a), d'un empilement de couches successives alternativement en germanium ou alliage SiGe (4, 6, 8) et silicium polycristallin (5, 7, 9), l'élimination sélective partielle des couches de germanium ou alliage SiGe, pour former une structure arborescente, la formation d'une mince couche de matériau diélectrique (10) sur la structure arborescente, et l'enrobage de la structure arborescente avec du silicium polycristallin (11). Application à la fabrication de mémoires dynamiques à accès direct.
Description
Procédé de fabrication d'un empilement de capacités, en particulier pour mémoires dynamiques à accès direct.
La présente invention concerne d'une manière générale un procédé de fabrication d'un empilement de capacités, en particulier pour la réalisation de mémoires dynamiques à accès direct (DRAM).
Comme le montrent les figures la à le, les procédés de fabrication conventionnels d'empilement de capacités, en particulier pour la réalisation de mémoires dynamiques à accès direct, consistent à former sur un substrat de silicium 1 comportant une région fortement dopée 2 adjacente à une surface principale du substrat, puis sur la surface principale du substrat, un empilement de couches alternées de matériau diélectrique 4, 6, 8, par exemple de Si02, et de couches de silicium poly cristallin (poly Si) 5, 7 prises en sandwich entre les couches de matériau diélectrique 4, 6, 8 (figure la). On grave alors un trou 9 à travers l'empilement de couches alternées de matériau diélectrique 4, 6, 8 et de poly Si 5, 7 pour mettre à nu la surface de la région fortement dopée 2 du substrat de silicium.
Comme le montre la figure lb, on dépose ensuite sur la surface de la couche externe 8 de Si02 de l'empilement, ainsi que sur les parois du trou 9, une couche de silicium polycristallin pour réaliser le shuntage des couches de silicium polycristallin 5 et 7 en sandwich entre les couches 4, 6 et 8 de Si02.
On élimine ensuite, comme le montre la figure le, les couches 4, 6 et 8 de Si02, pour former une structure arborescente dont le tronc est constitué par la partie de la couche de poly Si 10 tapissant les parois du trou 9 et les branches sont constituées par les couches de silicium
polycristallin 5 à 7 de l'empilement et la partie de la couche de silicium polycristallin 10 recouvrant initialement la couche externe 8 de Si02-
On forme, comme le montre la figure ld, sur cette structure arborescente de silicium polycristallin, une mince couche de matériau diélectrique, par exemple de Si02, soit par dépôt, soit par oxydation thermique du silicium polycristallin, de manière toutefois à laisser un vide dans le trou central 9 et des espaces entre les branches en silicium polycristallin 5, 6 et 10 et avec le substrat 1.
On comble alors les vides de la structure arborescente et on la recouvre avec du silicium polycristallin comme représenté à la figure le.
Les contacts sont alors formés sur l'enrobage de silicium polycristallin.
Ce procédé présente plusieurs inconvénients.
Tout d'abord, le dépôt du matériau diélectrique et du silicium polycristallin nécessite l'utilisation de deux chambres distinctes.
D'autre part, le manque de sélectivité entre les couches de Si02 prises en sandwich entre les couches de silicium polycristallin et toutes les autres couches environnantes en Si02, telles que des couches de passivation, le matériau de remplissage isolant, etc., nuit au procédé et exige l'utilisation de couches barrières.
Enfin, comme les couches de polysilicium conductrices sont prises en sandwich entre des couches diélectriques, le procédé nécessite des étapes supplémentaires de masquage pour graver un trou à travers l'empilement, de manière à pouvoir shunter les couches conductrices avec un dépôt de silicium polycristallin à l'intérieur des trous.
La présente invention a donc pour objet un procédé de fabrication d'un empilement de capacités, en particulier pour la réalisation de mémoires dynamiques à accès direct, qui remédie aux inconvénients du procédé de l'art antérieur et en particulier qui soit simple, permette le dépôt des différentes couches de l'empilement de capacités dans une seule chambre et qui ne nécessite pas d'étape particulière pour réaliser le contact entre les différentes couches de silicium polycristallin.
Selon l'invention, le procédé de fabrication d'un empilement de capacités sur une surface principale d'un substrat semi-conducteur
comprend : a) la formation dans le substrat semi-conducteur d'une région fortement dopée adjacente à ladite surface principale; b) la formation sur la surface principale du substrat d'une couche d'un matériau diélectrique; c) la formation dans la couche de matériau diélectrique d'une fenêtre pour découvrir une zone de la surface du substrat au-dessus de la région fortement dopée; d) la formation sur la couche de matériau diélectrique et la zone découverte de la surface principale du substrat d'un empilement de couches alternées de germanium ou d'alliage SiGe et de silicium polycristallin, la première couche de l'empilement en contact avec la couche de matériau diélectrique et la zone découverte étant une couche de germanium ou d'alliage SiGe et la dernière couche de l'empilement étant une couche de silicium polycristallin; e) le masquage et la gravure de l'empilement pour réaliser un empilement de dimension et géométrie voulues; f) l'élimination par gravure latérale sélective des couches de germanium ou d'alliage SiGe, à l'exception des parties de ces couches surmontant la zone découverte de la surface principale du substrat, pour ainsi former une structure arborescente comprenant un tronc central constitué alternativement de germanium ou alliage SiGe et de silicium polycristallin et des branches en silicium polycristallin s'étendant depuis le tronc et séparées entre elles du substrat par des évidements, ladite structure arborescente ayant une surface externe; g) la formation sur la surface externe de la structure arborescente d'une mince couche d'un matériau diélectrique, de manière à conserver les évidements; et h) l'enrobage de la structure arborescente revêtue de la mince couche de matériau diélectrique et le comblement des évidements avec du silicium polycristallin.
Contrairement au procédé de l'art antérieur, les couches de l'empilement du procédé de l'invention peuvent être déposées au moyen d'une seule chambre. D'autre part, la sélectivité élevée de gravure du germanium ou
des alliages SiGe (en particulier les alliages ayant une fraction molaire en germanium suffisamment élevée) par rapport au silicium et au Si0 , permet une élimination du germanium ou de l'alliage SiGe sans endommagement du silicium polycristallin ou du Si02. Enfin, du fait de la bonne conductivité du germanium ou de l'alliage SiGe polycristallin, aucune étape spéciale n'est nécessaire pour assurer le contact entre les couches de polysilicium.
Les dépôts de silicium polycristallin, de germanium ou d'alliage SiGe, peuvent se faire par tous procédés classiques tels que par épitaxie et dépôt chimique en phase vapeur.
Les alliages SiGe sont bien connus et on peut citer les alliages
Sij^Gej. où 0 < x < 1 et des alliages Sij. GeχC^ où 0 < x < 0,95 et 0 < y <
0,05. On pourra choisir pour des raisons de gravure sélective des alliages
SiGe ayant un taux relativement élevé en germanium, de préférence des alliages pour lesquels x est supérieur ou égal à 0,1.
L'alliage SiGe comprend préférablement de 25% à 55% de germanium pour une bonne sélectivité et une fabrication raisonnablement simple.
La gravure sélective du germanium et des alliages SiGe est également bien connue. Par exemple, on peut utiliser une attaque au moyen d'une chimie oxydante, telle qu'une solution 40 ml HN0370% + 20 ml H202 + 5 ml HF 0,5% ou une attaque plasma isotrope.
On peut utiliser pour former les couches de matériau diélectrique dans le procédé de l'invention, tout matériau diélectrique approprié tel que par exemple Ta^^ Ti02, Si3N4 ou Si02. Le matériau diélectrique préféré est Si02.
Les dépôts de matériau diélectrique peuvent être réalisés par tout procédé classique tel que dépôt chimique en phase vapeur, dépôt plasma, oxydation au four, etc.. En particulier, lorsque le matériau diélectrique est Si02, celui-ci peut être formé par oxydation thermique des couches de silicium ou alliage SiGe.
La présente invention concerne également un dispositif semiconducteur comprenant sur une région fortement dopée adjacente à une surface principale d'un substrat de silicium un tronc central formé d'un empilement de couches en silicium polycristallin séparées par des parties
centrales en germanium ou alliage SiGe.
La présente invention concerne encore un dispositif semiconducteur comprenant un substrat de silicium dans lequel est formé une région fortement dopée adjacente à une surface principale du substrat, une couche d'un matériau diélectrique sur la surface principale pourvue d'une fenêtre découvrant une zone de la surface principale au-dessus de la région fortement dopée et sur la couche de matériau diélectrique un empilement de capacités constitué d'une première et d'une seconde structures en silicium polycristallin interdigitées et électriquement isolées l'une de l'autre par une couche d'un matériau diélectrique, caractérisé en ce que la première structure interdigitée comprend des couches de silicium polycristallin électriquement réunies entre elles et à la région fortement dopée du substrat par des parties en germanium ou en alliage SiGe. La suite de la description se réfère aux figures annexées, qui représentent respectivement :
Figures la à le - les étapes principales d'un procédé de fabrication d'un empilement de capacités de l'art antérieur; et
Figures 2a à 2e - les étapes principales d'une réalisation du procédé selon l'invention.
Comme le montre la figure 2a, le procédé de l'invention débute de manière classique par la formation dans un substrat de silicium 1 d'une région fortement dopée 2, par exemple N+. Cette région fortement dopée 2 peut être réalisée par exemple par masquage et implantation ionique classiques.
On forme alors sur la surface du substrat une mince couche de matériau diélectrique 3, par exemple de Si0 , puis par masquage et gravure classiques, on forme dans cette couche de diélectrique 3 une fenêtre 3a au-dessus de la région fortement dopée 2 du substrat pour assurer un contact futur entre la région fortement dopée 2 et la première couche de germanium ou d'alliage SiGe polycristallin. L'alliage SiGe peut comprendre des espèces minoritaires telles que C.
Comme le montre la figure 2b, on procède alors de manière classique en une seule étape et au moyen d'une seule chambre, au dépôt alterné des couches 4, 6, 8 de germanium ou d'alliage SiGe et des couches
5, 7, 9 de silicium polycristallin, pour former un empilement dont la première couche en contact avec le substrat est la couche de germanium ou d'alliage SiGe 4 et la dernière couche est la couche de silicium polycristallin 9. Bien qu'on ait représenté un empilement de six couches, c'est-à- dire trois couches de germanium ou alliage SiGe et trois couches de silicium polycristallin, l'empilement peut comporter un plus grand nombre de couches ou simplement deux couches de germanium ou alliage de germanium et trois couches de silicium polycristallin. Toutefois, la première couche en contact avec le substrat doit être une couche de germanium ou d'alliage SiGe et la dernière couche de l'empilement une couche de silicium polycristallin.
On procède alors, comme le montre la figure 2c, à la gravure latérale sélective des couches de germanium ou d'alliage SiGe, par exemple au moyen de la chimie oxydante décrite ci-dessus. Cette gravure est réalisée de telle façon que les couches 4, 6, 8 de germanium ou d'alliage SiGe sont en partie éliminées, mais que des parties centrales 4a, 6a, 8a de ces couches surmontant la fenêtre 3a sont conservées. On forme ainsi une structure arborescente comprenant un tronc central formé par ces parties restantes 4a, 6a, 8a des couches de SiGe et des parties correspondantes des couches 5, 7, 9 de silicium polycristallin. Les parties des couches de silicium polycristallin 5, 7, 9 s'étendant au-delà du tronc, forment des branches séparées entre elles par des évidements. De même, la partie de la première couche de polysilicium 5 s'étendant au-delà du tronc est séparée de la couche de diélectrique 3 par un évidement .
L'étape suivante, comme le représente la figure 2d, consiste à réaliser sur la surface externe de la structure arborescente, une mince couche de matériau diélectrique 10. Cette couche de matériau diélectrique peut être une couche d'oxyde, par exemple obtenue par oxydation thermique de la structure ou bien une couche déposée d'un matériau diélectrique.
Comme on le voit sur la figure 2d, la formation de la couche diélectrique 10 est telle que l'on conserve les évidements séparant les couches de silicium polycristallin les unes des autres ainsi que du substrat 1.
On procède alors à l'enrobage de la structure arborescente revêtue de la couche de matériau diélectrique 10 avec du silicium polycristallin 11, de manière également à combler les évidements.
Enfin, on achève la structure en formant les contacts nécessaires sur l'enrobage de silicium polycristallin 1 1.
Claims
1. Procédé de fabrication d'un empilement de capacités sur une surface principale d'un substrat semi-conducteur (1), caractérisé en ce qu'il comprend : a) la formation dans le substrat (1) d'une région fortement dopée (2) adjacente à ladite surface principale; b) la formation sur la surface principale du substrat (1) d'une couche d'un matériau diélectrique (3); c) la formation dans la couche de matériau diélectrique (3) d'une fenêtre (3a) pour découvrir une zone de la surface principale du substrat au-dessus de la région fortement dopée (2); d) la formation sur la couche de matériau diélectrique (3) et la zone découverte de la surface principale du substrat (1) d'un empilement de couches alternées de germanium ou d'alliage SiGe (3, 5, 7) et de silicium polycristallin (4, 6, 8), la première couche de l'empilement en contact avec la couche de matériau diélectrique (3) et la zone découverte étant une couche de germanium ou d'alliage SiGe (4) et la dernière couche de l'empilement une couche de silicium polycristallin (9); e) le masquage et la gravure de l'empilement pour réaliser un empilement de dimension et géométrie voulues; f) l'élimination par gravure latérale sélective des couches de germanium ou d'alliage SiGe (4, 6, 8), à l'exception de parties centrales (4a, 6a, 8a) de ces couches de germanium ou d'alliage SiGe surmontant la zone découverte de la surface principale du substrat (1), pour ainsi former une structure arborescente ayant un tronc formé par les parties centrales restantes (4a, 6a, 8a) des couches de germanium ou alliage SiGe et des parties correspondantes des couches de silicium polycristallin (5, 7, 9) et des branches formées par des parties des couches de silicium polycristallin (5, 7, 9) s'étendant à partir du tronc, les branches étant séparées les unes des autres et du substrat par des évidements et ayant une surface externe; g) la formation sur la surface externe de la structure arborescente d'une mince couche (10) d'un matériau diélectrique, de manière à conserver la présence des évidements; et h) l'enrobage de la structure arborescente revêtue de la mince couche de matériau diélectrique avec du silicium polycristallin (1 1), de manière à combler les évidements.
2. Procédé selon la revendication 1 , caractérisé en ce que l'alliage SiGe est choisi parmi les alliages Si^Ge,. , 0 < x < 1 et
Six GexC , 0 < x ≤ 0,95, 0 < y ≤ 0,05.
3. Procédé selon la revendication 2, caractérisé en ce que x est supérieur à 0,1, de préférence 0,25 < x ≤ 0,55.
4. Procédé selon l'une quelconque des revendications précédentes, caractérisé en ce que la gravure sélective des couches de germanium ou d'alliage SiGe s'effectue par attaque chimique au moyen d'une solution oxydante ou par gravure plasma isotrope.
5. Procédé selon l'une quelconque des revendications précédentes, caractérisé en ce que la mince couche de matériau diélectrique de l'étape (g) est formée par oxydation de la surface externe de la structure arborescente.
6. Procédé selon l'une quelconque des revendications 1 à 4, caractérisé en ce que la mince couche de matériau diélectrique de l'étape (g) est formée par dépôt de Ta205, Ti02 ou Si3N4.
7. Procédé selon l'une quelconque des revendications précédentes, caractérisé en ce que les couches de l'empilement sont dopées au cours de leur formation.
8. Procédé selon l'une quelconque des revendications précédentes, caractérisé en ce que la couche d'enrobage en silicium polycristallin est dopée au cours de sa formation.
9. Procédé selon l'une quelconque des revendications 1 à 7, caractérisé en ce que le substrat est du silicium.
10. Dispositif semi-conducteur comprenant un substrat de silicium (1) dans lequel est formé une région fortement dopée (2) adjacente à une surface principale du substrat, une couche d'un matériau diélectrique (3) sur la surface principale pourvue d'une fenêtre (3a) découvrant une zone de la surface principale au-dessus de la région fortement dopée et sur la couche de matériau diélectrique un empilement de capacités constitué d'une première et d'une seconde structures en silicium polycristallin interdigitées et électriquement isolées l'une de l'autre par une couche d'un matériau diélectrique (10), caractérisé en ce que la première structure interdigitée comprend des couches de silicium polycristallin (5, 7, 9) électriquement réunies entre elles et à la région fortement dopée du substrat par des parties en germanium ou en alliage SiGe, et en ce qu'il comprend, sur une région fortement dopée (2) adjacente à une surface principale d'un substrat de silicium (1), un tronc central formé d'un empilement de couches en silicium polycristallin (5, 7,
9) séparées par des parties centrales en germanium ou alliage SiGe.
1 1. Dispositif selon la revendication 10, caractérisé en ce que l'alliage SiGe comprend de 10% à 100% de germanium, préférablement de 25% à
55%.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US10/129,881 US7224015B1 (en) | 1999-11-10 | 2000-11-10 | Method for making a stack of capacitors, in particular for dynamic random access memory [DRAM] |
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| FR9914105A FR2800913B1 (fr) | 1999-11-10 | 1999-11-10 | Procede de fabrication d'un empilement de capacites, en particulier pour memoires dynamiques a acces direct |
| FR99/14105 | 1999-11-10 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| WO2001035448A2 true WO2001035448A2 (fr) | 2001-05-17 |
| WO2001035448A3 WO2001035448A3 (fr) | 2001-10-11 |
Family
ID=9551943
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| PCT/FR2000/003153 WO2001035448A2 (fr) | 1999-11-10 | 2000-11-10 | Procede de fabrication d'un condensateur empile pour dram |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US7224015B1 (fr) |
| FR (1) | FR2800913B1 (fr) |
| WO (1) | WO2001035448A2 (fr) |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2879820B1 (fr) * | 2004-12-16 | 2009-01-16 | Commissariat Energie Atomique | Modulateur a jonction capacitive, jonction capacitive et son procede de realisation |
| KR101934426B1 (ko) * | 2012-11-26 | 2019-01-03 | 삼성전자 주식회사 | 반도체 장치 및 그 제조 방법 |
| US9349880B2 (en) * | 2014-06-17 | 2016-05-24 | Globalfoundries Inc. | Semiconductor devices with semiconductor bodies having interleaved horizontal portions and method of forming the devices |
| US9391176B2 (en) * | 2014-10-23 | 2016-07-12 | Globalfoundries Inc. | Multi-gate FETs having corrugated semiconductor stacks and method of forming the same |
| US10424585B2 (en) | 2016-01-21 | 2019-09-24 | International Business Machines Corporation | Decoupling capacitor on strain relaxation buffer layer |
| US10833146B2 (en) * | 2019-03-29 | 2020-11-10 | International Business Machines Corporation | Horizontal-trench capacitor |
| US20220181160A1 (en) * | 2020-12-09 | 2022-06-09 | Applied Materials, Inc. | Methods and apparatus for in-situ protection of etched surfaces |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0539685A1 (fr) * | 1991-10-31 | 1993-05-05 | International Business Machines Corporation | Fabrication d'un condensateur à grande surface utilisant une attaque chimique dépendante du matériau |
| US5679598A (en) * | 1994-12-30 | 1997-10-21 | Lsi Logic Corporation | Method of making a CMOS dynamic random-access memory (DRAM) |
| DE19707977C1 (de) * | 1997-02-27 | 1998-06-10 | Siemens Ag | Verfahren zur Herstellung eines Kondensators für eine Halbleiteranordnung |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5622882A (en) * | 1994-12-30 | 1997-04-22 | Lsi Logic Corporation | Method of making a CMOS dynamic random-access memory (DRAM) |
| DE19821776C1 (de) * | 1998-05-14 | 1999-09-30 | Siemens Ag | Herstellverfahren für einen Kondensator in einer integrierten Halbleiterschaltung |
-
1999
- 1999-11-10 FR FR9914105A patent/FR2800913B1/fr not_active Expired - Fee Related
-
2000
- 2000-11-10 US US10/129,881 patent/US7224015B1/en not_active Expired - Lifetime
- 2000-11-10 WO PCT/FR2000/003153 patent/WO2001035448A2/fr active Application Filing
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0539685A1 (fr) * | 1991-10-31 | 1993-05-05 | International Business Machines Corporation | Fabrication d'un condensateur à grande surface utilisant une attaque chimique dépendante du matériau |
| US5679598A (en) * | 1994-12-30 | 1997-10-21 | Lsi Logic Corporation | Method of making a CMOS dynamic random-access memory (DRAM) |
| DE19707977C1 (de) * | 1997-02-27 | 1998-06-10 | Siemens Ag | Verfahren zur Herstellung eines Kondensators für eine Halbleiteranordnung |
Also Published As
| Publication number | Publication date |
|---|---|
| FR2800913A1 (fr) | 2001-05-11 |
| US7224015B1 (en) | 2007-05-29 |
| WO2001035448A3 (fr) | 2001-10-11 |
| FR2800913B1 (fr) | 2004-09-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0258141B1 (fr) | Circuit intégré MIS tel qu'une cellule de mémoire EPROM et son procédé de fabrication | |
| EP0851465A1 (fr) | Procédé de séparation d'au moins deux éléments d'une structure en contact entre eux par implantation ionique | |
| FR2563048A1 (fr) | Procede de realisation de contacts d'aluminium a travers une couche isolante epaisse dans un circuit integre | |
| FR2952472A1 (fr) | Procede de realisation de transistors a effet de champs avec une contre-electrode et dispositif semi-conducteur | |
| EP1589572B1 (fr) | Procédé de fabrication d'un circuit intégré comprenant l'élaboration de tranchées d'isolation creuses | |
| FR3046290B1 (fr) | Methode de realisation d'espaceurs a faible permittivite | |
| EP1480266A2 (fr) | Procédé de réalisation d'un circuit électronique intégré comprenant des composants superposés et circuit électronique intégré ainsi obtenu | |
| EP1192653A1 (fr) | Procede de gravure laterale par trous pour fabriquer des dispositifs semi-conducteurs | |
| WO1999022212A1 (fr) | Structure munie de contacts electriques formes a travers le substrat de cette structure et procede d'obtention d'une telle structure | |
| FR2664098A1 (fr) | Condensateur empile d'une cellule dram et son procede de fabrication. | |
| EP1406307A1 (fr) | Circuit intégré à couche enterrée fortement conductrice | |
| EP2878002B1 (fr) | Procédé pour la réalisation d'une capacité | |
| EP0825641B1 (fr) | Procédé de réalistation d'un transistor à contacts auto-alignés | |
| FR2813993A1 (fr) | Dispositif de semi-conducteur | |
| WO2002050886A1 (fr) | Procede de fabrication d'un ilot de matiere confine entre des electrodes, et applications aux transistors | |
| EP1292991B1 (fr) | Procédé de fabrication d'un transistor MOS vertical à grille enterrée | |
| WO2001035448A2 (fr) | Procede de fabrication d'un condensateur empile pour dram | |
| EP0414618B1 (fr) | Transistor MOS en couche mince avec la zone de canal reliée à la source et son procédé de fabrication | |
| EP1507286A2 (fr) | Procédé de formation sous une couche mince d'un premier matériau de portions d'un autre matériau et/ou de zones de vide | |
| EP0209425B1 (fr) | Procédé de réalisation d'un dispositif semiconducteur à plusieurs niveaux de grilles | |
| EP0949667A1 (fr) | Cellule mémoire électriquement programmable | |
| FR2885733A1 (fr) | Structure de transistor a trois grilles | |
| WO2004057658A2 (fr) | Transistor mis a grille auto-alignee et son procede de fabrication | |
| EP3038149A1 (fr) | Procede de realisation d'un circuit integre en trois dimensions | |
| WO2007017613A1 (fr) | Procede de fabrication d'un transistor a nanodoigts semiconducteurs paralleles |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| AK | Designated states |
Kind code of ref document: A2 Designated state(s): JP US |
|
| AL | Designated countries for regional patents |
Kind code of ref document: A2 Designated state(s): AT BE CH CY DE DK ES FI FR GB GR IE IT LU MC NL PT SE TR |
|
| 121 | Ep: the epo has been informed by wipo that ep was designated in this application | ||
| AK | Designated states |
Kind code of ref document: A3 Designated state(s): JP US |
|
| AL | Designated countries for regional patents |
Kind code of ref document: A3 Designated state(s): AT BE CH CY DE DK ES FI FR GB GR IE IT LU MC NL PT SE TR |
|
| DFPE | Request for preliminary examination filed prior to expiration of 19th month from priority date (pct application filed before 20040101) | ||
| 122 | Ep: pct application non-entry in european phase |