DE19821776C1 - Herstellverfahren für einen Kondensator in einer integrierten Halbleiterschaltung - Google Patents

Herstellverfahren für einen Kondensator in einer integrierten Halbleiterschaltung

Info

Publication number
DE19821776C1
DE19821776C1 DE19821776A DE19821776A DE19821776C1 DE 19821776 C1 DE19821776 C1 DE 19821776C1 DE 19821776 A DE19821776 A DE 19821776A DE 19821776 A DE19821776 A DE 19821776A DE 19821776 C1 DE19821776 C1 DE 19821776C1
Authority
DE
Germany
Prior art keywords
layer
layers
capacitor
support structure
opening
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE19821776A
Other languages
English (en)
Inventor
Gerrit Lange
Martin Franosch
Volker Lehmann
Hans Reisinger
Herbert Schaefer
Reinhard Stengl
Hermann Wendt
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Polaris Innovations Ltd
Original Assignee
Siemens AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siemens AG filed Critical Siemens AG
Priority to DE19821776A priority Critical patent/DE19821776C1/de
Priority to US09/312,571 priority patent/US6127220A/en
Application granted granted Critical
Publication of DE19821776C1 publication Critical patent/DE19821776C1/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10BELECTRONIC MEMORY DEVICES
    • H10B12/00Dynamic random access memory [DRAM] devices
    • H10B12/30DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/31DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor
    • H10B12/318DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor the storage electrode having multiple segments
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10BELECTRONIC MEMORY DEVICES
    • H10B12/00Dynamic random access memory [DRAM] devices
    • H10B12/01Manufacture or treatment
    • H10B12/02Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03Making the capacitor or connections thereto
    • H10B12/033Making the capacitor or connections thereto the capacitor extending over the transistor

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Memories (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

Auf einem Träger (2) wird eine Schichtfolge (6) erzeugt, die alternierend Schichten aus einem leitenden ersten Material und einem zweiten Material enthält, wobei beide Materialien vom Trägermaterial verschieden sind. In der Schichtenfolge wird eine Öffnung gebildet, die mit einem leitenden Material (7) aufgefüllt wird, so daß eine zentrale Stützstruktur erzeugt wird. Dann wird die Schichtenfolge entsprechend den Ausmaßen des Kondensators strukturiert und die Schichten (6¶2¶) aus dem zweiten Material werden selektiv entfernt, so daß eine erste Kondensatorelektrode gebildet wird. Die Schichtenfolge kann insbesondere p+-/p-Siliziumschichten oder Silizium-/Germaniumschichten aufweisen. Als unterste oder zweitunterste Schicht kann auch eine Ätzstopschicht (5) eingebaut werden.

Description

In einer Vielzahl von integrierten Halbleiterschaltungen wer­ den Kondensatoren benötigt, beispielsweise in DRAM-Schaltun­ gen oder A/D-Wandlern. Dabei stellt sich in vielen Fällen das Problem, eine möglichst hohe oder für die Anforderungen aus­ reichende Kapazität mit minimalem Platzbedarf zu realisieren. Dieses Problem ist besonders gravierend bei DRAM-Schaltungen, bei denen jede Speicherzelle einen Speicherkondensator und einen Auswahltransistor aufweist, wobei die für eine Spei­ cherzelle zur Verfügung stehende Fläche fortlaufend reduziert wird. Gleichzeitig muß zur sicheren Speicherung der Ladung und Unterscheidbarkeit der auszulesenden Information eine ge­ wisse Mindestkapazität des Speicherkondensators erhalten bleiben. Diese Mindestkapazität wird derzeit bei 25 fF gese­ hen.
Zur Realisierung maximaler Kapazität des Speicherkondensators bei vorgegebenem Platzbedarf sind unter anderem Grabenkonden­ satoren bekannt, bei denen die Kondensatorelektroden entlang den Seitenwänden eines im Substrat befindlichen Grabens ange­ ordnet sind.
Ein anderes Zellkonzept ist die sogenannte stacked-capacitor- Zelle, bei der der Kondensator als Stapelkondensator oberhalb des zugehörigen Auswahltransistors und meist auch oberhalb der Bitleitung angeordnet ist. Dadurch kann die gesamte Grundfläche der Zelle für den Kondensator genutzt werden, es ist lediglich eine ausreichende Isolation zum benachbarten Speicherkondensator sicherzustellen. Dieses Konzept hat den Vorteil, daß es weitgehend mit einem Logikprozeß kompatibel ist.
Aus EP 415 530 B1 ist eine Speicherzellenanordnung mit einem Stapelkondensator bekannt. Der Stapelkondensator umfaßt eine Polysiliziumstruktur mit mehreren, im wesentlichen parallel übereinander angeordneten Polysiliziumschichten, die über eine seitliche Stütze miteinander verbunden sind. Diese kühl­ rippenartig angeordneten Schichten führen zu einer deutlichen Vergrößerung der Oberfläche der Polysiliziumstruktur gegen­ über der Projektion der Polysiliziumstruktur auf die Sub­ stratoberfläche; ein derartiger Kondensator wird meist als "fin-stacked-Kondensator" bezeichnet. Die Polysiliziumstruk­ tur wird durch alternierende Abscheidung von Polysilizium­ schichten und selektiv dazu ätzbaren Siliziumoxid- bzw. Koh­ lenstoffschichten auf der Oberfläche des Substrats, Struktu­ rierung dieser Schichten, Erzeugung von Flankenbedeckungen (Laser aus Polysilizium) an mindestens einer Flanke der Schichtstruktur und selektives Herausätzen der Siliziumoxid- bzw. Kohlenstoffschichten gebildet. Die Polysiliziumstruktu­ ren sind dabei arsendotiert. Anschließend wird durch thermi­ sche Oxidation Siliziumoxid als Kondensatordielektrikum ge­ bildet, auf dem eine Zellplatte aus dotiertem Polysilizium abgeschieden wird.
In EP 415 530 B1 und in dem Artikel von Ema et al. in Inter­ national Electron Devices Meeting, Dec. 1988, S. 592-595 ist eine Speicherzellenanordnung mit einem mehrschichtigen Sta­ pelkondenstor (sog. fin-stacked-Kondensator) bekannt, der eine zentrale Stützstruktur mit die Stützstruktur umgebenden, horizontalen Lamellen als Speicherelektrode aufweist. Das Herstellverfahren sieht vor, über dem Auswahltransistor zu­ nächst eine aus Siliziumoxid bestehende Isolationsschicht und eine Ätzstopschicht aufzubringen und dann eine Schichtenfolge mit alternierenden Siliziumoxidschichten und n-dotierten Po­ lisiliziumschichten abzuscheiden. Dann wird eine Öffnung durch die Schichtenfolge, die Ätzstopschicht und die Siliziu­ moxidschicht bis zum S/D-Gebiet des Transistors geätzt und mit Polysilizium aufgefüllt, so daß gleichzeitig der Transi­ storanschluß und eine Stützstruktur für die Polysilizium­ schichten gebildet werden. Die Schichtenfolge wird entspre­ chend den Ausmaßen des Kondensators strukturiert, dann werden die SiO2-Schichten naß entfernt, wobei die Ätzstopschicht zum Schutz der unterliegenden SiO2-Schicht notwendig ist. Die Herstellung des Kontaktloches ist schwierig, da durch eine Vielzahl von Schichten eine genaue Justierung auf das S/D-Ge­ biet notwendig ist (und nacheinander drei verschiedene Ätzschritte durchgeführt werden). Die Ätzstopschicht ist zwingend erforderlich, so daß sich der Prozeßaufwand erhöht.
In EP 779 656 A2 ist ein weiteres Herstellverfahren für einen fin-stacked-Kondensator mit außenliegender Stützstruktur be­ schrieben. Dabei wird eine Schichtstruktur aus alternierenden p+/p- -dotierten Siliziumschichten erzeugt. Durch Ätzen einer Öffnung bis auf das unterliegende Substrat wird jede Schichtstruktur einschließlich der sie umgebenden Stützstruk­ tur in zwei getrennte Teilbereiche geteilt, aus jedem Teil­ bereich wird ein Kondensator gebildet, der dann an jeweils drei Flanken eine Stützstruktur besitzt.
Aus US 5 155 657 ist eine Kondensatorelektrode bekannt, die aus Silizium- und Nicht-Silizium-Abschnitten zusammengesetzt ist. Als Nicht-Silizium-Material wird insbesondere Polygerma­ nium oder eine Si/Ge-Mischung vorgeschlagen, wobei die selek­ tive Ätzbarkeit zum Silizium wesentlich ist.
In GB 22 85 338 A wird zur Bildung eines Stapelkondensators eine Schichtenfolge aus alternierenden undotierten und do­ tierten Polysiliziumschichten abgeschieden. In der Schichten­ folge wird eine Öffnung gebildet, dann wird ganzflächig eine undotierte Polysiliziumschicht zur Bildung einer Stützstruk­ tur abgeschieden, die die Öffnung nicht auffüllt. Die Anord­ nung wird entsprechend den lateralen Ausmaßen des Kondensa­ tors strukturiert, so daß die Stützstruktur im Innern des Kondensators liegt, und mithilfe eines selektiven Ätzprozes­ ses werden die leitenden Poysiliziumschichten entfernt. Um eine funktionsfäfige Elektrode zu erhalten, müssen die ver­ bleibenden undotierten Polysiliziumschichten einschließlich der Stützstruktur noch dotiert werden. Dies erhöht en Prozeß­ aufwand stark und begrenzt die Integrationsdichte, da die Stützstruktur nur dann zuverlässig dotiert werden kann, wenn sie auch innerhalb der Öffnung eine freiliegende Oberfläche aufweist, wodurch die Öffnung mit einen relativ großen Durch­ messer hergestellt muß.
Aufgabe der vorliegenden Erfindung ist es, ein Herstellver­ fahren für einen Kondensator mit zentraler Stützstruktur ins­ besondere in einer DRAM-Schaltung anzugeben, das einfach durchführbar ist, eine hohe Integrationsdichte erlaubt und sich durch eine große Prozeßsicherheit auszeichnet.
Diese Aufgabe wird durch ein Verfahren mit den Merkmalen des Patentanspruchs 1 gelöst.
Bei der Erfindung wird zunächst auf einem Träger, dessen Oberfläche im wesentlichen aus einem isolierenden Trägermate­ rial besteht, der eine Isolationsschicht mit einem darin ein­ gebetteten Anschluß enthalten kann, eine Schichtenfolge auf­ gebracht, die jeweils alternierend eine Schicht aus einem leitenden ersten Material und eine Schicht aus einem zweiten Material aufweist, wobei das erste und das zweite Material vom Trägermaterial verschieden sind und das zweite Material selektiv ätzbar zum ersten Material ist. In der Schichten­ folge (6) wird eine Öffnung (8) gebildet, die sich durch die gesamte Schichtenfolge (61, 62) erstreckt, und die Öffnung wird mit einem leitenden Material aufgefüllt. Anschließend wird die gesamte Schichtenfolge (6) in einem anisotropen Ätz­ prozeß entsprechend den lateralen Ausmaßen des Kondensators strukturiert, so daß eine Schichtstruktur (6') (mit Flanken) gebildet wird. Mit Hilfe einer zum ersten Material und zur Stützstruktur selektiven Ätzung werden die Schichten aus dem zweiten Material entfernt. Dabei wird ein Ätzprozeß mit einer isotropen Komponente eingesetzt, so daß nur die Schichten aus dem ersten Material und die Stützstruktur stehen bleiben und die erste Kondensatorelektrode bilden. Die freiliegenden Oberflächen der Schichten aus dem ersten Material und der Stützstruktur werden mit einem Kondensatordielektrikum ver­ sehen. An der Oberfläche des Kondensatordielektrikums wird eine zweite Elektrode gebildet.
Die Schichten aus dem ersten Material und die Stützstruktur können aus p+-dotiertem Silizium mit einer Dotierstoffkonzen­ tration < 1020 cm-3 und die Schichten aus dem zweiten Material können aus p--dotiertem Silizium mit einer Dotierstoffkonzen­ tration < 1019 cm-3 gebildet werden. Aus H. Seidel et al. Jour­ nal Electrochemical Society Vol. 137 (1990) Seite 3626 ff. ist bekannt, daß p--dotiertes Silizium selektiv zu p+-dotier­ tem Silizium ätzbar ist. Zwischen Silizium mit einer Bordo­ tierung < 1020 cm-3 und Silizium mit einer Bordotierung < 1019 cm-3 werden Ätzratenunterschiede bis zu einem Faktor 1000 er­ zielt.
p+-dotiertes Silizium und p--dotiertes Silizium können in demselben Reaktor abgeschieden werden. Dadurch kann die Schichtenfolge ohne Anlagenwechsel nur durch Umschalten der Prozeßparameter realisiert werden. Dies bedeutet eine deutli­ che Prozeßvereinfachung.
In einer anderen Variante können die Schichten aus dem ersten Material aus dotiertem Silizium und die Schichten aus dem zweiten Material aus einem germaniumhaltigen Material, bei­ spielsweise aus reinem Germanium oder aus Germanium und Sili­ zium, gebildet werden. Werden die Schichten aus Germanium und Silizium gebildet, so liegt der Germaniumanteil vorzugsweise zwischen 10% und 100%. Der Siliziumanteil liegt zwischen 0% und 90%. Die germaniumhaltigen Schichten können sowohl do­ tiert als auch undotiert abgeschieden werden.
Die genannten germaniumhaltigen Schichten lassen sich naßche­ misch mit guter Selektivität zu Silizium ätzen. Bei Verwen­ dung einer Ätzmischung, die HF, H2O2 und CH3COOH enthält, be­ trägt die Selektivität der Ätzung zu Silizium 1 : 30 bis 1 : 1000. Bei dieser Ätzung beträgt die Selektivität zu Sili­ ziumoxid und Siliziumnitrid etwa 1 : 30 bis 1 : 1000.
Mit Cholin lassen sich Siliziumschichten selektiv zu Germa­ nium ätzen.
Da die Diffusionskoeffizienten von Germanium in Silizium und von Silizium in Germanium äußerst gering sind, bleibt die Schichtenfolgen auch bei prozeßbedingten Temperaturbelastun­ gen von beispielsweise 800°C unverändert erhalten.
Vorzugsweise werden die Schichten aus dotiertem Silizium in einem CVD-Prozeß unter Verwendung von Silan oder Disilan als Prozeßgaß im Temperaturbereich zwischen 400 und 600°C bei ei­ nem Druck zwischen 10 und 400 Tor und einem Silanfluß von 30 bis 300 sccm mit Abscheiderraten von 10 bis 100 nm pro Minute gebildet. Die germaniumhaltigen Schichten werden vorzugsweise durch CVD-Abscheidung unter Verwendung von German bzw. German und Disilan im Prozeßgas bei einer Temperatur zwischen 400 und 600°C und einem Druck zwischen 10 und 400 Tor gebildet, wobei der German-Fluß und ggf. der Disilanfluß zwischen 30 und 300 sccm eingestellt wird und die Abscheiderate zwischen 10 und 100 nm pro Minute liegt.
Die dotierten Siliziumschichten werden vorzugsweise in situ dotiert abgeschieden. Dazu wird der Abscheidung ein Dotier­ gas, z. B. Arsin, Phosphin oder Diboran zugeführt. Die Schich­ ten aus dotiertem Silizium und die Stützstruktur können so­ wohl aus n-dotiertem als auch aus p-dotiertem Silizium ge­ bildet werden.
Dotiertes Silizium und germaniumhaltige Schichten können in demselben Reaktor abgeschieden werden. Dadurch kann die Schichtenfolge ohne Anlagenwechsel nur durch Umschalten der Prozeßparameter realisiert werden.
In Anwendungen, in denen die Stützstruktur und die Schichten aus dotiertem Silizium, also die erste Kondensatorelektrode, mit einem Gebiet im Substrat elektrisch verbunden werden sol­ len, ist es vorteilhaft, die Dotierung der Stützstruktur und der Schichten aus dotiertem Silizium entsprechend der Dotie­ rung des genannten Substratgebietes zu wählen, um die Bildung eines pn-Übergangs zu vermeiden. Die erste Kondensatorelek­ trode kann dann direkt mit dem Substratgebiet verbunden wer­ den, ohne daß ein anderes leitendes Material zwischen diesen Strukturen gebildet werden muß. Bei einem n-dotierten Substratgebiet kann also n+-dotiertes Silizium als Kondensa­ torelektrode verwendet werden.
Die Schichten aus dotiertem Silizium können sowohl polykri­ stallin als auch kristallin oder amorph sein.
Das Trägermaterial besteht an seiner Oberfläche im wesentli­ chen aus einem isolierenden Material, vorzugsweise aus Sili­ ziumoxid. Die Trägeroberfläche kann eine Anschlußstruktur für die untere Kondensatorelektrode, die insbesondere mit einem S/D-Gebiet des Transistors verbunden ist, enthalten. Es ist vorteilhaft, wenn die Trägeroberfläche planarisiert ist, bei­ spielsweise durch ein chemisch-mechanisches Polieren.
Die verschiedenen Schichtenfolgen können in verschiedenen Ausführungsformen der Erfindung realisiert werden:
In einer ersten Ausführungsform wird die Schichtenfolge di­ rekt auf dem Träger aufgebracht. Die unterste Schicht besteht aus dem leitenden ersten Material. Diese unterste Schicht stellt dann den Kontakt zur Anschlußstruktur sicher, eine De­ justierung der Öffnung und damit der Stützstruktur ist unkri­ tisch. Beim Ätzen der Öffnung muß lediglich sichergestellt werden, daß eine Oberfläche der untersten Schicht aus dem zweiten Material - also der zweituntersten Schicht der Schichtenfolge - freigelegt wird. Dagegen ist unkritisch, ob die unterste Schicht aus dem leitenden ersten Material ange­ ätzt oder durchgesetzt wird (lediglich ein zu starkes Anätzen der Anschlußstruktur sollte vermieden werden). Da als erstes und zweites Material ein anderes als das isolierende Träger­ material gewählt wird, kann ein zum Träger selektiver Ätzpro­ zeß eingesetzt werden, daher werden unterliegende Strukturen auch bei einem Versatz der Öffnung gegenüber der Anschluß­ struktur nicht angegriffen. Ebenso kann für die Strukturie­ rung entsprechend dem Kondensatorausmaß ein zum Träger selek­ tiver Ätzprozeß eingesetzt werden.
Bei einer zweiten Ausführungsform wird auf den Träger zu­ nächst eine als Ätzstop wirkende Hilfsschicht aufgebracht, darauf wird die Schichtenfolge abgeschieden. Dabei kann als unterste Schicht der Schichtenfolge entweder eine Schicht aus dem ersten oder aus dem zweiten Material gewählt werden. Der Ätzprozeß zur Herstellung der Öffnung wird dann in zwei Schritten ausgeführt: zunächst werden die Schichten aus dem ersten und zweiten Material bis zur Hilfsschicht geätzt, dann wird durch die Hilfsschicht geätzt. Der erste Ätzschritt braucht dann nicht selektiv zum Trägermaterial zu sein, glei­ ches gilt für die Entfernung der Schichten aus dem zweiten Material (Herstellung der Lamellen). Ein Anätzen des gefüll­ ten Kontaktlochs wird sicher vermieden.
Bei einer dritten Ausführungsform werden auf dem Träger eine Schicht aus dem ersten Material und dann eine als Ätzstop wirkende Hilfsschicht aufgebracht, auf die Hilfsschicht wird dann die Schichtenfolge (beginnend mit einer Schicht aus dem ersten Material) aufgebracht. Der Ätzprozeß zur Herstellung der Öffnung wird dann in zwei Schritten ausgeführt: zunächst wird die Schichtenfolge bis zur Hilfsschicht geätzt, dann wird durch die Hilfsschicht geätzt. Die Öffnung endet auf der untersten Schicht aus dem ersten Material, diese Schicht stellt einen sicheren Kontakt zur Anschlußstruktur dar. Ein Anätzen des gefüllten Kontaktlochs wird sicher vermieden. Eine eventuelle Dejustierung der Öffnung gegenüber der An­ schlußstruktur ist unerheblich. Ferner kann an dieser Stelle Ätzprozeß gewählt werden, der nicht selektiv zum Trägermate­ rial ist.
Bei allen Ausführungsbeispielen besteht die oberste Schicht der Schichtenfolge vorzugsweise aus dem zweiten Material, und die Öffnung wird durch ganzflächige Abscheidung einer leiten­ den Schicht - vorzugsweise aus dem ersten Material - gefüllt, so daß gleichzeitig mit der Stützstruktur eine weitere La­ melle der ersten Kondensatorelektrode gebildet wird.
Die Öffnung zur Aufnahme der Stützstruktur kann die Form ei­ nes Sacklochs oder eines langgestreckten Grabens aufweisen, so daß die Kondensatorelektrode entweder eine pfeilerförmige Stützstruktur aufweist, die allseits von Lamellen umgeben ist, oder eine wandförmige Stützstruktur aufweist, von der an zwei Seiten Lamellen ausgehen. Die zweite Variante führt zu einer größeren mechanischen Stabilität der Elektrode. Bei der ersten Variante muß der zur Herstellung der Schichtstruktur verwendete Ätzprozeß lediglich eine ausreichende Selektivität zum Trägermaterial oder zur Hilfsschicht aufweisen, die Ätzraten des ersten und zweiten Materials können verschieden sein, da die Stützstruktur nicht gleichmäßig mit der Schichtstruktur geätzt werden muß.
Die Stützstruktur aus dotiertem Silizium kann durch in situ dotierte Abscheidung einer dotierten Polysiliziumschicht ge­ bildet werden. Die Abscheidung ist im Temperaturbereich unter 800°C durchführbar, so daß auch im Fall einer Schichtenfolge aus p+-/p--Silizium ein Ineinanderdiffundieren der Schichten vermieden wird.
Zur Erhöhung der Integrationsdichte wird die Öffnung vorzugs­ weise mit dem Durchmesser der minimalen Strukturgröße F her­ gestellt. Der minimale Abstand benachbarter Kondensatoren be­ trägt F.
Bei der Herstellung des Kondensators als Speicherkondensator für eine dynamische Speicherzellenanordnung erfolgt die Her­ stellung des Kondensators vorzugsweise als Stapelkondensator. In diesem Fall umfaßt das Substrat ein Halbleitersubstrat mit Auswahltransistoren, Bitleitungen, Wortleitungen und einer isolierenden Schicht, auf deren Oberfläche die Schichtenfolge aufgebracht wird. Vorzugsweise wird die isolierende Schicht planarisiert (beispielsweise durch chemisch-mechanisches Po­ lieren), so daß die Schichtenfolge auf einer im wesentlichen planaren Oberfläche gebildet wird.
Die Erfindung wird im folgenden anhand der Figuren und der Ausführungsbeispiele näher erläutert.
Fig. 1 bis 6 zeigt einen Querschnitt durch ein Substrat, an dem ein erstes Ausführungsbeispiel des Verfahrens anhand ei­ ner DRAM-Speicherzelle verdeutlicht wird,
Fig. 7 bis 11 zeigt entsprechend ein zweites Ausführungsbei­ spiel.
Fig. 12 bis 16 zeigt entsprechend ein drittes Ausführungsbei­ spiel.
Fig. 1: Auf ein Substrat 1 wird eine isolierende Schicht 2 aufgebracht. Das Substrat 1 ist z. B. ein Halbleitersubstrat, insbesondere eine monokristalline Siliziumscheibe, das Aus­ wahltransistoren mit Wortleitungen und Bitleitungen umfaßt. Die isolierende Schicht wird z. B. aus Siliziumoxid gebildet und planarisiert. In der isolierenden Schicht 2 werden Kon­ taktlöcher 3 geöffnet und mit elektrisch leitfähigem Mate­ rial, z. B. mit dotiertem Polysilizium, Wolfram, Tantal, Ti­ tan, Titan-Nitrid oder Wolfram-Silizid aufgefüllt. Die Kon­ taktlöcher 3 werden so angeordnet, daß sie jeweils auf ein Source-/Draingebiet eines Auswahltransistors im Substrat 1 reichen (s. Fig. 6). Auf der Oberfläche der isolierenden Schicht 2 wird eine Schichtenfolge 6 erzeugt, die jeweils al­ ternierend eine Schicht 6 1 aus einem leitenden ersten Mate­ rial und eine Schicht 6 2 aus einem zweiten Material aufweist, wobei die unterste Schicht aus dem ersten Material besteht und beide Materialien verschieden und selektiv ätzbar zum Trägermaterial sind. Das erste Material ist beispielsweise p+-dotiertes Polysilizium mit einer Dotierstoffkonzentration von etwa 5 × 1020 cm-3, das zweite Material ist beispiels­ weise p--dotiertes Polysilizium mit einer Dotierstoffkonzen­ tration von 1 × 1019 cm-3, die Schichtdicken betragen z. B. 20 nm. Alternativ können die Schichten 6 1 aus dem ersten Mate­ rial dotierte Siliziumschichten und die Schichten 6 2 aus dem zweiten Material germaniumhaltige Schichten sein. Die Schich­ ten aus dotiertem Silizium 61 können dann sowohl p+- als auch n+-dotiert sein und weisen eine Dotierstoffkonzentration von z. B. 5 × 1020 cm-3 auf. Die Schichten aus dotiertem Silizium 61 und die germaniumhaltigen Schichten 6 2 werden in einer Schichtdicke von jeweils 20 nm z. B. durch CVD-Abscheidung un­ ter Verwendung von Silan bzw. German oder German und Disilan bei einer Temperatur zwischen 400°C und 600°C und einem Druck zwischen 10 und 400 Tor abgeschieden. Der Gasfluß liegt dabei jeweils zwischen 30 und 300 sccm, die Abscheiderate liegt zwischen 10 und 100 nm/min.
Fig. 2.: Anschließend wird in der Schichtenfolge 6 durch ani­ sotropes Ätzen unter Verwendung einer Maske eine Öffnung 8 gebildet. Die Öffnung erstreckt sich mindestens soweit durch die Schichtenfolge, daß die Oberfläche der untersten leiten­ den Schicht freigelegt wird. Dabei ist unkritisch, wie tief die unterste leitende Schicht an- oder durchgeätzt wird. Dies gilt auch bei einem Versatz der Öffnung gegenüber der Anschlußstruktur 3, da ein zum Trägermaterial selektiver Ätz­ prozeß gewählt werden kann. Die Öffnung wird vorzugsweise auf die Anschlußstruktur 3 zentriert. Das anisotrope Ätzen kann bei beiden erläuterten Varianten für die Schichtenfolge mit CF4 und SF6 erfolgen. Anschließend wird eine Stützstruktur 7 in der Öffnung gebildet. Vorzugsweise wird eine in situ do­ tierte Polysiliziumschicht ganzflächig abgeschieden. Besteht die Schichtenfolge aus p+/p--Silizium, wird eine Temperatur bis maximal 750°C gewählt, um ein Ineinanderdiffundieren der Schichten zu vermeiden. Wenn die oberste Schicht der Schich­ tenfolge aus dem zweiten Material besteht, bildet die auf der Oberfläche verbleibende Polysiliziumschicht eine zusätzliche Lamelle der Elektrode, so daß die Kapazität auf besonders einfache Weise vergrößert wird.
Fig. 3: Anschließend wird in die Schichtenfolge einschließ­ lich der oberen Polysiliziumschicht mit einem anisotropen Ätzprozeß zu einer Schichtstruktur 6' strukturiert, deren la­ terale Ausmaße der herzustellenden Kondernsatorelektrode ent­ sprechen. Dabei liegt die Stützstruktur innerhalb und vor­ zugsweise annähernd zentral in der Stützstruktur. Die Ätzung erfolgt bis zur Trägeroberfläche, an der Flanke der Schichtstruktur liegt die Oberfläche der Schichtenfolge frei.
Fig. 4: Durch eine zum ersten Material und der isolierenden Schicht 2 selektive Ätzung werden anschließend die verblei­ benden Teile der Schichten aus dem zweiten Material 62 ent­ fernt. Im Fall von p--dotierten Siliziumschichten 62 erfolgt die selektive Ätzung z. B. in einer alkalischen Ätzlösung, die Ethylendiamin, Brenzkatechin, Pyrazin und Wasser enthält. Vorzugsweise liegt die Konzentration der Lösung im folgenden Bereich: 11 Ethylendiamin, 160 gr Brenzkatechin, 6 gr Pyrazin und 133 ml Wasser. Darüber hinaus kann als Ätzlösung auch KOH verwendet werden mit Konzentrationen im Bereich von 10 bis 50 Gew.-%. Diese Ätzung weist in Bezug auf p+-dotiertes Polysili­ zium und p--dotiertes Polysilizium einer Selektivität von mindestens 1 : 500 auf. Im Fall von germaniumhaltigen Schichten 62 erfolgt die Ätzung z. B. naßchemisch mit einer Ätzmischung, die HF, H2O2 und CH3 COOH enthält. Vorzugsweise liegt die Kon­ zentration der Lösung in folgendem Bereich: 1 Teil HF, 200 Teile H2O2, 300 Teile CH3 COOH. Diese Ätzung weist in Bezug auf dotiertes Polysilizium eine Selektivität von 1 : 30 bis 1 : 1000 auf. In Bezug auf Siliziumoxid und Siliziumnitrid weist sie eine Selektivität von 1 : 30 bis 1 : 1000 auf.
Die Schichten aus dem ersten Material und die Stützstruktur, die von der selektiven Ätzung nicht angegriffen werden, sind mechanisch und elektrisch miteinander verbunden.
Fig. 5: Die Oberfläche der Schichten aus dotiertem Silizium 6 1 und der Stützstruktur 7 wird mit einem Kondensatordielek­ trikum 9 versehen. Das Kondensatordielektrikum 9 wird z. B. aus einer nachoxidierten Siliziumnitridschicht gebildet. Durch Abscheidung einer in situ dotierten Polysiliziumschicht wird anschließend eine Gegenelektrode 10 gebildet. Die Gegenelektrode 10 kann aus einer p+- oder n+-dotierten Polysiliziumschicht (Dotierung jeweils beispielsweise 5 × 1020 cm-3) oder aus einer germaniumhaltigen Schicht bestehen.
Fig. 6: Im dargestellten Schnitt sind im Substrat 1 Auswahl­ transistoren angedeutet. Die Schichten aus dotiertem Silizium 61 und die damit verbundene Stützstruktur 7 bilden jeweils eine erste Elektrode (Speicherknoten) für einen Speicherkon­ densator. Diese erste Elektrode ist über den darunter ange­ ordneten Kontakt 3 mit einem Source-/Drain-Gebiet 11 eines Auswahltransistors verbunden, wobei erkennbar ist, daß ein Versatz der Stützstruktur gegenüber dem Kontakt 3 unschädlich ist. Das andere Source-/Draingebiet 12 des Auswahltransistors ist über ein Anschlußgebiet 13 mit dem entsprechenden Source- /Drain-Gebiet 12 des benachbarten Auswahltransistors verbun­ den. Das Anschlußgebiet 13 ist ferner über einen Bitlei­ tungskontakt 14 mit einer vergrabenen Bitleitung 15 verbun­ den. Die vergrabene Bitleitung 15 und der Bitleitungskontakt 14 sind von der isolierenden Schicht 2 umgeben. Zwischen den Source-/Drain-Gebieten 11 und 12 eines Auswahltransistors sind das Kanalgebiet 16, ein Gatedielektrikum (nicht darge­ stellt) und eine als Wortleitung 17 wirkende Gateelektrode angeordnet. Die Wortleitung 17 und der Bitleitungskontakt 14 sind jeweils aus dotiertem Polysilizium gebildet. Die Bit­ leitung 15 wird aus dotiertem Polysilizium, Wolframsilizid oder Wolfram gebildet. Auf der der der Bitleitung 15 abge­ wandten Seite des Source-/Drain-Gebietes 11 ist jeweils eine Isolationsstruktur, z. B. ein flacher mit isolierendem Mate­ rial gefüllter Graben 18 (Shallow Trench Isolation) zur Iso­ lation zwischen benachbarten Auswahltransistorpaaren vorge­ sehen.
Das zweite Ausführungsbeispiel wird anhand der Fig. 7-11 beschrieben, wobei dieselben Bezugsziffern wie im ersten Aus­ führungsbeispiel und den Fig. 1 bis 6 verwendet werden. Im folgenden werden nur die Unterschiede zum ersten Ausfüh­ rungsbeispiel näher erläutert.
Fig. 7: Auf der isolierenden Schicht 2 wird eine als Ätzstop wirkende Hilfsschicht 5, beispielsweise aus TEOS oder Silizi­ umnitrid mit einer Schichtdicke von 50 nm, gebildet. Dann wird wie vorher die Schichtenfolge aufgebracht. Die unterste Schicht der Schichtenfolge, die auf der Hilfsschicht 5 auf­ liegt, besteht hier aus dem ersten Material, kann aber auch aus dem zweiten Material bestehen.
Fig. 8: in die Schichtenfolge 6 wird die Öffnung geätzt, wo­ bei die Hilfsschicht 5 als Ätzstop dient. Dann wird in einem zweiten Ätzschritt die Hilfsschicht durchgeätzt und der An­ schluß freigelegt. Das Auffüllen der Öffnung zur Bildung der Stützstruktur erfolgt wie oben beschrieben.
Fig. 9: Anschließend wird in einem zur Hilfsschicht selekti­ ven Ätzprozeß die Schichtenfolge zur Schichtstruktur struktu­ riert. Die vorstehend beschriebenen Ätzprozesse besitzen eine ausreichende Selektivität zu TEOS oder Siliziumnitrid
Fig. 10: Das Freiätzen der Lamellen erfolgt wie oben be­ schrieben, wobei die Ätzung selektiv zum ersten Material und zur Hilfsschicht ist. Wenn Siliziumnitrid als Hilfsschicht eingesetzt wird, kann mit einer Lösung, die HF, H2O2, und CH3 COOH enthält, eine besonders hohe Selektivität von etwa 1 : 1000 erzielt werden.
Fig. 11: Wie im ersten Ausführungsbeispiel wird der Kondensa­ tor durch die Bildung von Dielektrikum 9 und Gegenelektrode 10 vervollständigt.
Das dritte Ausführungsbeispiel wird anhand der Fig. 12-­ 16 beschrieben, wobei dieselben Bezugsziffern wie in den vor­ herigen Beispielen und Figuren verwendet werden. Im folgenden werden nur die Unterschiede zum ersten und zweiten Ausfüh­ rungsbeispiel näher erläutert.
Fig. 12: Auf dem Träger 2 wird zunächst ein Schicht aus dem ersten Material und dann eine als Ätzstop wirkende Hilfs­ schicht 5, beispielsweise aus TEOS oder Siliziumnitrid mit einer Schichtdicke von 50 nm, gebildet. Dann wird wie vorher die Schichtenfolge aufgebracht. Die unterste Schicht der Schichtenfolge, die auf der Hilfsschicht 5 aufliegt, besteht aus dem ersten Material.
Fig. 13: In die Schichtenfolge 6 wird die Öffnung geätzt, wo­ bei im ersten Ätzschritt die Hilfsschicht 5 als Ätzstop dient. Dann wird in einem zweiten Ätzschritt die Hilfsschicht durchgeätzt, so daß die Öffnung auf der untersten Schicht 61 aus dem ersten Material endet. Geeignete Ätzprozesse für Si­ liziumoxid oder -nitrid sind dem Fachmann geläufig. Das Auf­ füllen der Öffnung, vorzugsweise mit Polysilizium, zur Bil­ dung der Stützstruktur erfolgt wie oben beschrieben.
Fig. 14: Anschließend wird in einem Ätzprozeß, der in mehre­ ren Ätzschritten verlaufen kann, die Schichtenfolge ein­ schließlich der ganzflächig abgeschiedenen Polysilizium­ schicht, der Hilfsschicht und der untersten Schicht 61 zur Schichtstruktur strukturiert. Neben der Schichtstruktur liegt die Trägeroberfläche frei. Die vorstehend beschriebenen Ätz­ prozesse sind zur Strukturierung geeignet.
Fig. 15: Das Freiätzen der Lamellen erfolgt wie oben be­ schrieben, wobei die Ätzung selektiv zum ersten Material und im allgemeinen, aber nicht notwendigerweise, auch zur Hilfs­ schicht ist. Die Hilfsschicht wird gleichzeitig oder an­ schließen entfernt.
Fig. 16: Wie im ersten Ausführungsbeispiel wird der Kondensa­ tor durch die Bildung von Dielektrikum 9 und Gegenelektrode 10 vervollständigt.

Claims (9)

1. Herstellverfahren für einen Kondensator in einer inte­ grierten Schaltung
  • 1. bei dem auf einem Träger (2) eine Schichtenfolge (6) aufgebracht wird, die jeweils alternierend eine Schicht (6 1) aus einem leitenden ersten Material und eine Schicht (6 2) aus einem zweiten Material aufweist, wobei das erste und das zweite Material vom Trägermaterial verschieden sind,
  • 2. bei dem in der Schichtenfolge (6) eine Öffnung (8) gebildet wird,
  • 3. bei dem in der Öffnung eine Stützstruktur (7) aus einem leitenden Material gebildet wird, die die Öffnung auffüllt,
  • 4. bei dem die gesamte Schichtenfolge (6) in einem anisotropen Ätzprozeß entsprechend den lateralen Ausmaßen des Kondensators strukturiert wird, so daß eine Schichtstruktur (6') mit innenliegender Stützstruktur (7) gebildet wird,
  • 5. bei dem die Schichten (6 2) aus dem zweiten Material selektiv zum ersten Material und der Stützstruktur entfernt werden,
  • 6. bei dem auf den freiliegenden Oberflächen der Schichten aus dem ersten Material und der Stützstruktur (7) ein Kondensatordielektrikum (9) erzeugt wird,
  • 7. bei dem auf der Oberfläche des Kondensatordielektrikums (9) eine Gegenelektrode (10) gebildet wird.
2. Herstellverfahren nach Anspruch 1, bei dem das erste Mate­ rial dotiertes Silizium ist und das zweite Material germa­ niumhaltig ist.
3. Herstellverfahren nach Anspruch 1, bei dem das erste Mate­ rial p+-dotiertes Polysilizium und das zweite Material p--dotiertes Polysilizium oder undotiertes Polysilizium ist.
4. Herstellverfahren nach einem der Ansprüche 1 bis 3,
  • 1. bei dem auf dem Träger (2) zunächst eine Hilfsschicht (5) aufgebracht wird und darauf die Schichtenfolge aufgebracht wird,
  • 2. bei dem die Öffnung in einem ersten Ätzschritt bis zur Hilfsschicht (5) und in einem zweiten Ätzschritt durch die Hilfsschicht geätzt wird,
  • 3. bei dem der Ätzprozeß zur Erzeugung der Schichtstruktur (6') selektiv zur Hilfsschicht (5) durchgeführt wird.
5. Herstellverfahren nach einem der Ansprüche 1 bis 3,
  • 1. bei dem auf dem Träger (2) zunächst eine Schicht aus dem ersten Material (6 1) und eine Hilfsschicht (5) aufgebracht werden und die Schichtenfolge (6) auf der Hilfsschicht aufgebracht wird,
  • 2. bei dem die Öffnung in einem ersten Ätzschritt bis zur Hilfsschicht (5) und in einem zweiten Ätzschritt durch die Hilfsschicht geätzt wird,
  • 3. bei dem im Ätzprozeß zur Erzeugung der Schichtstruktur (6') die Hilfsschicht (5) und die darunterliegende Schicht (6 1) aus dem ersten Material geätzt werden,
  • 4. bei dem vor Erzeugung des Kondensatordielektrikums (9) die Hilfsschicht (5) selektiv zu den Schichten aus dem ersten Material entfernt wird.
6. Herstellverfahren nach einem der Ansprüche 4 bis 5, bei dem die Hilfsschicht (5) aus Siliziumoxid oder Siliziumnitrid besteht.
7. Herstellverfahren nach einem der Ansprüche 1 bis 6, bei dem die Stützstruktur (7) aus dem ersten Material gebildet wird.
8. Herstellverfahren nach einem der Ansprüche 1 bis 7, bei dem die Stützstruktur (7) durch ganzflächige Abscheidung auch auf der horizontalen Oberfläche der Schichtenfolge (6) gebildet wird.
9. Herstellverfahren nach einem der Ansprüche 3 bis 7, bei dem die germaniumhaltigen Schichten (6 2) einen Germaniuman­ teil zwischen 10 und 100 Mol% und einen Siliziumanteil zwi­ schen 0 und 90 Mol% aufweisen.
DE19821776A 1998-05-14 1998-05-14 Herstellverfahren für einen Kondensator in einer integrierten Halbleiterschaltung Expired - Fee Related DE19821776C1 (de)

Priority Applications (2)

Application Number Priority Date Filing Date Title
DE19821776A DE19821776C1 (de) 1998-05-14 1998-05-14 Herstellverfahren für einen Kondensator in einer integrierten Halbleiterschaltung
US09/312,571 US6127220A (en) 1998-05-14 1999-05-14 Manufacturing method for a capacitor in an integrated storage circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE19821776A DE19821776C1 (de) 1998-05-14 1998-05-14 Herstellverfahren für einen Kondensator in einer integrierten Halbleiterschaltung

Publications (1)

Publication Number Publication Date
DE19821776C1 true DE19821776C1 (de) 1999-09-30

Family

ID=7867842

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19821776A Expired - Fee Related DE19821776C1 (de) 1998-05-14 1998-05-14 Herstellverfahren für einen Kondensator in einer integrierten Halbleiterschaltung

Country Status (2)

Country Link
US (1) US6127220A (de)
DE (1) DE19821776C1 (de)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE59510080D1 (de) 1995-04-24 2002-04-04 Infineon Technologies Ag Halbleiter-Speichervorrichtung unter Verwendung eines ferroelektrischen Dielektrikums und Verfahren zur Herstellung
JP2001516510A (ja) * 1997-07-08 2001-09-25 コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ 記憶コンデンサを持つ半導体装置及びこのような装置の製造方法
FR2800913B1 (fr) * 1999-11-10 2004-09-03 St Microelectronics Sa Procede de fabrication d'un empilement de capacites, en particulier pour memoires dynamiques a acces direct
US6624018B1 (en) 2001-04-23 2003-09-23 Taiwan Semiconductor Manufacturing Company Method of fabricating a DRAM device featuring alternate fin type capacitor structures
US20030179521A1 (en) * 2002-03-20 2003-09-25 Lionel Girardie Electronic microcomponent incorporating a capacitive structure and fabrication process
US20040092072A1 (en) * 2002-11-07 2004-05-13 Kim Sarah E. Arrangements having increased on-die capacitance
US7271058B2 (en) * 2005-01-20 2007-09-18 Infineon Technologies Ag Storage capacitor and method of manufacturing a storage capacitor
US20070082446A1 (en) * 2005-10-07 2007-04-12 Dominik Olligs Methods for fabricating non-volatile memory cell array
US7687343B2 (en) * 2006-12-04 2010-03-30 Qimonda Ag Storage capacitor, a memory device and a method of manufacturing the same
US7994011B2 (en) * 2008-11-12 2011-08-09 Samsung Electronics Co., Ltd. Method of manufacturing nonvolatile memory device and nonvolatile memory device manufactured by the method
CN101996999B (zh) * 2010-08-24 2012-06-20 中国科学院上海微系统与信息技术研究所 一种具有扩展型沟槽的dram结构及其制作方法
JP2012221965A (ja) * 2011-04-04 2012-11-12 Elpida Memory Inc 半導体記憶装置及びその製造方法
US9349880B2 (en) * 2014-06-17 2016-05-24 Globalfoundries Inc. Semiconductor devices with semiconductor bodies having interleaved horizontal portions and method of forming the devices
EP3787022B1 (de) * 2019-03-26 2024-07-31 Shenzhen Goodix Technology Co., Ltd. Kondensator und herstellungsverfahren dafür
CN111987075A (zh) * 2019-05-23 2020-11-24 芯恩(青岛)集成电路有限公司 三维电容器结构及其制作方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5155657A (en) * 1991-10-31 1992-10-13 International Business Machines Corporation High area capacitor formation using material dependent etching
EP0415530B1 (de) * 1989-07-05 1994-11-30 Fujitsu Limited Halbleiterspeicheranordnung mit Stapelkondensator und Verfahren zu ihrer Herstellung
GB2285338A (en) * 1993-12-29 1995-07-05 Hyundai Electronics Ind Method for fabricating capacitor
EP0779656A2 (de) * 1995-12-15 1997-06-18 Siemens Aktiengesellschaft Verfahren zur Herstellung von Kondensatoren in einer Halbleiteranordnung

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5196365A (en) * 1989-07-05 1993-03-23 Fujitsu Limited Method of making semiconductor memory device having stacked capacitor
US5436186A (en) * 1994-04-22 1995-07-25 United Microelectronics Corporation Process for fabricating a stacked capacitor

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0415530B1 (de) * 1989-07-05 1994-11-30 Fujitsu Limited Halbleiterspeicheranordnung mit Stapelkondensator und Verfahren zu ihrer Herstellung
US5155657A (en) * 1991-10-31 1992-10-13 International Business Machines Corporation High area capacitor formation using material dependent etching
GB2285338A (en) * 1993-12-29 1995-07-05 Hyundai Electronics Ind Method for fabricating capacitor
EP0779656A2 (de) * 1995-12-15 1997-06-18 Siemens Aktiengesellschaft Verfahren zur Herstellung von Kondensatoren in einer Halbleiteranordnung

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
Journal Electrochemical Society, Vol. 137, 1990, No. 11, S. 3626-3632 *

Also Published As

Publication number Publication date
US6127220A (en) 2000-10-03

Similar Documents

Publication Publication Date Title
DE19519160C1 (de) DRAM-Zellenanordnung und Verfahren zu deren Herstellung
DE3882557T2 (de) DRAM-Zelle und Herstellungsverfahren.
DE19821776C1 (de) Herstellverfahren für einen Kondensator in einer integrierten Halbleiterschaltung
DE69100789T2 (de) Verfahren zur Herstellung einer Mesatransistor-Grabenkondensator-Speicherzellenstruktur.
DE19941148B4 (de) Speicher mit Grabenkondensator und Auswahltransistor und Verfahren zu seiner Herstellung
WO2001020681A1 (de) Grabenkondensator mit kondensatorelektroden und entsprechendes herstellungsverfahren
DE19546999C1 (de) Verfahren zur Herstellung von Kondensatoren in einer Halbleiteranordnung
DE19842704A1 (de) Kondensator mit einem Hoch-e-Dielektrikum oder einem Ferroelektrikum nach dem Fin-Stack-Prinzip und Herstellverfahren unter Einsatz einer Negativform
DE19947053C1 (de) Grabenkondensator zu Ladungsspeicherung und Verfahren zu seiner Herstellung
DE10128718A1 (de) Grabenkondensator einer DRAM-Speicherzelle mit metallischem Collarbereich und nicht-metallischer Leitungsbrücke zum Auswahltransistor
DE19821777C1 (de) Herstellverfahren für einen Kondensator in einer integrierten Speicherschaltung
DE19527023C1 (de) Verfahren zur Herstellung eines Kondensators in einer Halbleiteranordnung
DE19929859B4 (de) Herstellungsverfahren für Trenchkondensator
EP1540725B1 (de) Verfahren zur herstellung eines halbleiterbauteils mit im substrat vergrabenen kondensatoren und davon isolierter bauelementschicht
DE10045694A1 (de) Halbleiterspeicherzelle mit Grabenkondensator und Auswahltransistor und Verfahren zu ihrer Herstellung
EP1125328B1 (de) Verfahren zur herstellung einer dram-zellenanordnung
EP1116270A1 (de) Integrierte schaltungsanordnung mit vertikaltransistoren und verfahren zu deren herstellung
EP1129482B1 (de) Verfahren zur Herstellung von einer DRAM-Zellenanordnung
DE10109564A1 (de) Grabenkondensator und Verfahren zu seiner Herstellung
DE19632835C1 (de) Verfahren zur Herstellung eines Kondensators in einer Halbeiteranordnung
EP0862207A1 (de) Verfahren zur Herstellung eines DRAM-Grabenkondensators
DE19637389C1 (de) Verfahren zur Herstellung einer DRAM-Zellenanordnung
DE19707977C1 (de) Verfahren zur Herstellung eines Kondensators für eine Halbleiteranordnung
DE102004006028A1 (de) Halbleitervorrichtung mit Grabenkondensatoren und Verfahren zum Herstellen der Grabenkondensatoren
DE19923262C1 (de) Verfahren zur Erzeugung einer Speicherzellenanordnung

Legal Events

Date Code Title Description
8100 Publication of patent without earlier publication of application
D1 Grant (no unexamined application published) patent law 81
8364 No opposition during term of opposition
8327 Change in the person/name/address of the patent owner

Owner name: QIMONDA AG, 81739 MUENCHEN, DE

R081 Change of applicant/patentee

Owner name: POLARIS INNOVATIONS LTD., IE

Free format text: FORMER OWNER: QIMONDA AG, 81739 MUENCHEN, DE

Owner name: INFINEON TECHNOLOGIES AG, DE

Free format text: FORMER OWNER: QIMONDA AG, 81739 MUENCHEN, DE

R081 Change of applicant/patentee

Owner name: POLARIS INNOVATIONS LTD., IE

Free format text: FORMER OWNER: INFINEON TECHNOLOGIES AG, 85579 NEUBIBERG, DE

R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee