DE19821777C1 - Herstellverfahren für einen Kondensator in einer integrierten Speicherschaltung - Google Patents

Herstellverfahren für einen Kondensator in einer integrierten Speicherschaltung

Info

Publication number
DE19821777C1
DE19821777C1 DE19821777A DE19821777A DE19821777C1 DE 19821777 C1 DE19821777 C1 DE 19821777C1 DE 19821777 A DE19821777 A DE 19821777A DE 19821777 A DE19821777 A DE 19821777A DE 19821777 C1 DE19821777 C1 DE 19821777C1
Authority
DE
Germany
Prior art keywords
layer
support structure
layers
doped
silicon
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE19821777A
Other languages
English (en)
Inventor
Hans Dr Reisinger
Herbert Dr Schaefer
Reinhard Dr Stengl
Hermann Dr Wendt
Gerrit Dipl Phys Dr Lange
Martin Dipl Phys Franosch
Wolfgang Dipl Phys Dr Hoenlein
Volker Dr Rer Nat Lehmann
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Qimonda AG
Original Assignee
Siemens AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siemens AG filed Critical Siemens AG
Priority to DE19821777A priority Critical patent/DE19821777C1/de
Priority to US09/312,572 priority patent/US6204119B1/en
Application granted granted Critical
Publication of DE19821777C1 publication Critical patent/DE19821777C1/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40Capacitors
    • H01L28/60Electrodes
    • H01L28/82Electrodes with an enlarged surface, e.g. formed by texturisation
    • H01L28/86Electrodes with an enlarged surface, e.g. formed by texturisation having horizontal extensions
    • H01L28/87Electrodes with an enlarged surface, e.g. formed by texturisation having horizontal extensions made by depositing layers, e.g. by depositing alternating conductive and insulating layers
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10STECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00Semiconductor device manufacturing: process
    • Y10S438/97Specified etch stop material

Description

In einer Vielzahl von integrierten Halbleiterschaltungen wer­ den Kondensatoren benötigt, beispielsweise in DRAM-Schaltun­ gen oder A/D-Wandlern. Dabei stellt sich in vielen Fällen das Problem, eine möglichst hohe oder für die Anforderungen aus­ reichende Kapazität mit minimalem Platzbedarf zu realisieren. Dieses Problem ist besonders gravierend bei DRAM-Schaltungen, bei denen jede Speicherzelle einen Speicherkondensator und einen Auswahltransistor aufweist, wobei die für eine Spei­ cherzelle zur Verfügung stehende Fläche fortlaufend reduziert wird. Gleichzeitig muß zur sicheren Speicherung der Ladung und Unterscheidbarkeit der auszulesenden Information eine ge­ wisse Mindestkapazität des Speicherkondensators erhalten bleiben. Diese Mindestkapazität wird derzeit bei 25 fF gese­ hen.
Zur Realisierung maximaler Kapazität des Speicherkondensators bei vorgegebenem Platzbedarf sind unter anderem Grabenkonden­ satoren bekannt, bei denen die Kondensatorelektroden entlang den Seitenwänden eines im Substrat befindlichen Grabens ange­ ordnet sind.
Ein anderes Zellkonzept ist die sogenannte stacked-capacitor- Zelle, bei der der Kondensator als Stapelkondensator oberhalb des zugehörigen Auswahltransistors und meist auch oberhalb der Bitleitung angeordnet ist. Dadurch kann die gesamte Grundfläche der Zelle für den Kondensator genutzt werden, es ist lediglich eine ausreichende Isolation zum benachbarten Speicherkondensator sicherzustellen. Dieses Konzept hat den Vorteil, daß es weitgehend mit einem Logikprozeß kompatibel ist.
Aus EP 415 530 B1 ist eine Speicherzellenanordnung mit einem Stapelkondensator bekannt. Der Stapelkondensator umfaßt eine Polysiliziumstruktur mit mehreren, im wesentlichen parallel übereinander angeordneten Polysiliziumschichten, die über eine seitliche Stütze miteinander verbunden sind. Diese kühl­ rippenartig angeordneten Schichten führen zu einer deutlichen Vergrößerung der Oberfläche der Polysiliziumstruktur gegen­ über der Projektion der Polysiliziumstruktur auf die Sub­ stratoberfläche. Die Polysiliziumstruktur wird durch alter­ nierende Abscheidung von Polysiliziumschichten und selektiv dazu ätzbaren Siliziumoxid- bzw. Kohlenstoffschichten auf der Oberfläche des Substrats, Strukturierung dieser Schichten, Erzeugung von Flankenbedeckungen (Spacer aus Polysilizium) an mindestens einer Flanke der Schichtstruktur und selektives Herausätzen der Siliziumoxid- bzw. Kohlenstoffschichten ge­ bildet. Die Polysiliziumstrukturen sind dabei arsendotiert. Anschließend wird durch thermische Oxidation Siliziumoxid als Kondensatordielektrikum gebildet, auf dem eine Zellplatte aus dotiertem Polysilizium abgeschieden wird.
In EP 779 656 A2 ist ein weiteres Herstellverfahren für einen derartigen mehrschichtigen Stapelkondenstor (sog. fin­ stacked-Kondensator) beschrieben. Dabei wird eine Schichtstruktur aus alternierenden p+/p--dotierten Silizium­ schichten erzeugt. Durch Ätzen einer Öffnung bis auf das un­ terliegende Substrat wird jede Schichtstruktur in zwei ge­ trennte Teilbereiche geteilt, aus jedem Teilbereich wird ein Kondensator gebildet, der dann an jeweils drei Flanken eine Stützstruktur besitzt.
Aufgabe der vorliegenden Erfindung ist es, ein Herstellver­ fahren für einen Kondensator insbesondere in einer DRAN- Schaltung anzugeben, das einfach durchführbar ist und sich durch eine große Prozeßsicherheit auszeichnet.
Diese Aufgabe wird durch ein Verfahren mit den Merkmalen des Patentanspruchs 1 gelöst.
Bei der Erfindung werden zunächst auf einem Träger, der eine Isolationsschicht mit einem darin eingebetteten Anschluß ent­ halten kann, eine erste Schicht aus einem leitenden ersten Material und eine als Ätzstop wirkende Hilfsschicht aufge­ bracht. Auf der Hilfsschicht wird dann eine Schichtenfolge erzeugt, die jeweils alternierend eine Schicht aus dem ersten Material und eine Schicht aus einem zweiten Material auf­ weist, wobei das zweite Material selektiv ätzbar zum ersten Material ist. Die Schichtenfolge, die Hilfsschicht und die erste Schicht werden bis hinunter zum Träger strukturiert, so daß eine Schichtstruktur mit Flanken gebildet wird. An diesen Flanken, die bis zum Träger hinunterreichen, wird dann eine Stützstruktur aus einem leitenden Material gebildet, die die Flanken bedeckt. Anschließend wird im Inneren der Schichtstruktur mit Hilfe einer anisotropen und zur Hilfs­ schicht selektiven Ätzung eine Öffnung gebildet, die sich durch die Schichtenfolge erstreckt. Mit Hilfe einer zum er­ sten Material und zur Stützstruktur selektiven Ätzung werden die Hilfsschicht und die Schichten aus dem zweiten Material entfernt. Dabei können unterschiedliche Ätzprozesse in belie­ biger Reihenfolge für die verschiedenen Materialien einge­ setzt werden. Bei geeigneter Wahl der Hilfsschicht und des zweiten Materials können die Schichten auch in demselben Ätz­ prozeß entfernt werden. In jedem Fall werden Ätzprozesse mit einer isotropen Komponente eingesetzt, so daß nur die Schich­ ten aus dem ersten Material und die Stützstruktur stehen bleiben und die erste Kondensatorelektrode bilden. Die frei­ liegenden Oberflächen der Schichten aus dem ersten Material und der Stützstruktur werden mit einem Kondensatordielektri­ kum versehen. An der Oberfläche des Kondensatordielektrikums wird eine zweite Elektrode gebildet.
Durch das Ätzen der Öffnung im Innern der Schichtstruktur wird eine hohe Stabilität beim Herausätzen des zweiten Mate­ rials und der Hilfsschicht sichergestellt, da die Stützstruk­ tur an allen außenliegenden Flanken der Schichtstruktur ge­ bildet ist. Die Schichten aus dem ersten Material können da­ her sehr dünn sein, beispielsweise 20 bis 50 nm.
Die Hilfsschicht ermöglicht die Herstellung einer im Innern der Schichtstruktur angeordneten Öffnung bei gleichzeitig sehr hoher Prozeßsicherheit, da sie einen sicheren Ätzstopp oberhalb bzw. auf der ersten leitenden Schicht bietet. Ohne Hilfsschicht besteht die Gefahr, auch die leitende erste Schicht im Bereich der Öffnung zu durchätzen. Da diese Öff­ nung im allgemeinen das Kontaktloch (als Anschluß der ersten Kondensatorelektrode) ganz oder teilweise überdeckt, würde ein Entfernen der ersten Schicht zu einem fehlenden oder sehr schlechten Anschluß der ersten Kondensatorelektrode führen. In anderen Anwendungsfällen kann ein Anätzen oder Durchätzen der leitenden ersten Schicht zu verschlechterten elektrischen Eigenschaften oder zu einer Schädigung der darunterliegenden Strukturen führen.
Der zur Herstellung der Öffnung verwendete Ätzprozeß muß le­ diglich anisotrop sein und eine ausreichende Selektivität zur Hilfsschicht aufweisen, die Ätzraten des ersten und zweiten Materials müssen nicht gleich sein, da die Stützstruktur nicht gleichmäßig mit der Schichtstruktur geätzt werden muß.
Die Schichten aus dem ersten Material und die Stützstruktur können aus p+-dotiertem Silizium mit einer Dotierstoffkonzen­ tration < 1020 cm-3 und die Schichten aus dem zweiten Material können aus p--dotiertem Silizium mit einer Dotierstoffkonzen­ tration < 1019 cm-3 gebildet werden. Aus H. Seidel et al. Jour­ nal Electrochemical Society Vol. 137 (1990) Seite 3626 ff. ist bekannt, daß p--dotiertes Silizium selektiv zu p+-dotier­ tem Silizium ätzbar ist. Zwischen Silizium mit einer Bordo­ tierung < 1020 cm-3 und Silizium mit einer Bordotierung < 1019 cm-3 werden Ätzratenunterschiede bis zu einem Faktor 1000 er­ zielt.
p+-dotiertes Silizium und p--dotiertes Silizium können in demselben Reaktor abgeschieden werden. Dadurch kann die Schichtenfolge ohne Anlagenwechsel nur durch Umschalten der Prozeßparameter realisiert werden. Dies bedeutet eine deutli­ che Prozeßvereinfachung.
In einer anderen Ausführungsform können die Schichten aus dem ersten Material aus dotiertem Silizium und die Schichten aus dem zweiten Material aus einem germaniumhaltigen Material, beispielsweise aus reinem Germanium oder aus Germanium und Silizium, gebildet werden. Werden die Schichten aus Germanium und Silizium gebildet, so liegt der Germaniumanteil vorzugs­ weise zwischen 10% und 100%. Der Siliziumanteil liegt zwi­ schen 0% und 90%. Die germaniumhaltigen Schichten können so­ wohl dotiert als auch undotiert abgeschieden werden.
Die genannten germaniumhaltigen Schichten lassen sich naßche­ misch mit guter Selektivität zu Silizium ätzen. Bei Verwen­ dung einer Ätzmischung, die HF, H2O2 und CH3COOH enthält, be­ trägt die Selektivität der Ätzung zu Silizium 1 : 30 bis 1 : 1000. Bei dieser Ätzung beträgt die Selektivität zu Sili­ ziumoxid und Siliziumnitrid etwa 1 : 30 bis 1 : 1000.
Mit Cholin lassen sich Siliziumschichten selektiv zu Germa­ nium ätzen.
Da die Diffusionskoeffizienten von Germanium in Silizium und von Silizium in Germanium äußerst gering sind, bleibt die Schichtenfolgen auch bei prozeßbedingten Temperaturbelastun­ gen von beispielsweise 800°C unverändert erhalten. Die Diffu­ sionskoeffizienten liegen bei einer Prozeßtemperatur von 1000°C bei etwa 1,5 × 10-6 cm2/sec.
Vorzugsweise werden die Schichten aus dotiertem Silizium in einem CVD-Prozeß unter Verwendung von Silan als Prozeßgaß im Temperaturbereich zwischen 400 und 600°C bei einem Druck zwi­ schen 10 und 400 Tor und einem Silanfluß von 30 bis 300 sccm mit Abscheiderraten von 10 bis 100 nm pro Minute gebildet. Die germaniumhaltigen Schichten werden vorzugsweise durch CVD-Abscheidung unter Verwendung von German bzw. German und Disilan im Prozeßgas bei einer Temperatur zwischen 400 und 600°C und einem Druck zwischen 10 und 400 Tor gebildet, wobei der German-Fluß und ggf. der Disilanfluß zwischen 30 und 300 sccm eingestellt wird und die Abscheiderate zwischen 10 und 100 nm pro Minute liegt.
Die dotierten Siliziumschichten werden vorzugsweise in situ dotiert abgeschieden. Dazu wird der Abscheidung ein Dotier­ gas, z. B. Arsin, Phosphin oder Diboran zugeführt. Die Schich­ ten aus dotiertem Silizium und die Stützstruktur können so­ wohl aus n-dotiertem als auch aus p-dotiertem Silizium ge­ bildet werden.
Dotiertes Silizium und germaniumhaltige Schichten können in demselben Reaktor abgeschieden werden. Dadurch kann die Schichtenfolge ohne Anlagenwechsel nur durch Umschalten der Prozeßparameter realisiert werden.
In Anwendungen, in denen die Stützstruktur und die Schichten aus dotiertem Silizium, also die erste Kondensatorelektrode, mit einem Gebiet im Substrat elektrisch verbunden werden sol­ len, ist es vorteilhaft, die Dotierung der Stützstruktur und der Schichten aus dotiertem Silizium entsprechend der Dotie­ rung des genannten Substratgebietes zu wählen, um die Bildung eines pn-Übergangs zu vermeiden. Die erste Kondensatorelek­ trode kann dann direkt mit dem Substratgebiet verbunden wer­ den, ohne daß ein anderes leitendes Material zwischen diesen Strukturen gebildet werden muß.
Die Schichten aus dotiertem Silizium können sowohl polykri­ stallin als auch kristallin oder amorph sein.
Die Stützstruktur aus dotiertem Silizium kann durch selektive Epitaxie von dotiertem Silizium oder durch in situ dotierte Abscheidung und anisotropes Rückätzen einer dotierten Polysi­ liziumschicht gebildet werden. Beide Alternativen sind im Temperaturbereich unter 900% durchführbar, so daß auch im Fall einer Schichtenfolge aus p+-/p--Silizium ein ineinander diffundieren der Schichten vermieden wird. Die Stützstruktur wird in beiden Fällen mit definierten Oberflächen an den Flanken der Schichtstruktur gebildet. Dadurch wird sicherge­ stellt, daß die Schichten aus dem zweiten Material gleich­ mäßig zwischen den Schichten aus dem ersten Material heraus­ geätzt werden. Auf diese Weise wird verhindert, daß die Schichten aus dem zweiten Material lokal noch nicht herausge­ ätzt sind und gleichzeitig an anderen Stellen die Stützflä­ chen schon so stark angegriffen werden, daß einzelne Schich­ ten aus dem ersten Material herunterfallen.
Zur Erhöhung der Integrationsdichte wird die Öffnung vorzugs­ weise mit dem Durchmesser der minimalen Strukturgröße F her­ gestellt. Die Schichtstruktur hat einen minimalen Durchmesser oder eine minimale Seitenlänge von F + 2/3a (a = Justie­ rungsgenauigkeit der verwendeten Maske), damit die Öffnung auch bei maximaler Dejustage im Innern der Schichtstruktur liegt. Der minimale Abstand benachbarter Schichtstrukturen beträgt F, der minimale Abstand benachbarter Kondensatoren ist um die doppelte Dicke der Stützstruktur kleiner.
Bei der Herstellung des Kondensators als Speicherkondensator für eine dynamische Speicherzellenanordnung erfolgt die Her­ stellung des Kondensators vorzugsweise als Stapelkondensator. In diesem Fall umfaßt das Substrat ein Halbleitersubstrat mit Auswahltransistoren, Bitleitungen, Wortleitungen und einer isolierenden Schicht, auf deren Oberfläche die Schichtenfolge aufgebracht wird. Vorzugsweise wird die isolierende Schicht planarisiert (beispielsweise durch chemisch-mechanisches Po­ lieren), so daß die Schichtenfolge auf einer im wesentlichen planaren Oberfläche gebildet wird.
Die Erfindung wird im folgenden anhand der Figuren und der Ausführungsbeispiele näher erläutert.
Fig. 1 bis 7 zeigt einen Querschnitt durch ein Substrat, an dem ein erstes Ausführungsbeispiel des Verfahrens anhand ei­ ner DRAM-Speicherzelle verdeutlicht wird,
Fig. 8 bis 13 zeigt entsprechend ein zweites Ausführungsbei­ spiel.
Fig. 1: Auf ein Substrat 1 wird eine isolierende Schicht 2 aufgebracht. Das Substrat 1 ist z. B. ein Halbleitersubstrat, insbesondere eine monokristalline Siliziumscheibe, das Aus­ wahltransistoren mit Wortleitungen und Bitleitungen umfaßt. Die isolierende Schicht wird z. B. aus Siliziumoxid gebildet und planarisiert. In der isolierenden Schicht 2 werden Kon­ taktlöcher 3 geöffnet und mit elektrisch leitfähigem Mate­ rial, z. B. mit dotiertem Polysilizium, Wolfram, Tantal, Ti­ tan, Titan-Nitrid oder Wolfram-Silizid aufgefüllt. Die Kon­ taktlöcher 3 werden so angeordnet, daß sie jeweils auf ein Source-/Draingebiet eines Auswahltransistors im Substrat 1 reichen (s. Fig. 7). Auf die Oberfläche der isolierenden Schicht 2 wird eine erste Schicht 4 aus einem leitenden er­ sten Material, beispielsweise aus p+-dotiertem Polysilizium mit einer Dotierstoffkonzentration von etwa 5 × 1020 cm-3 in einer Schichtdicke von 20 nm aufgebracht. Darauf wird eine als Ätzstop wirkende Hilfsschicht 5, beispielsweise aus TEOS mit einer Schichtdicke von 50 nm, gebildet. Anschließend wird auf der Hilfsschicht 5 eine Schichtenfolge 6 erzeugt, die je­ weils alternierend eine Schicht 6 1 aus dem ersten Material und eine Schicht 6 2 aus einem zweiten Material aufweist. Das zweite Material ist beispielsweise p--dotiertes Polysilizium mit einer Dotierstoffkonzentration von 1 × 1019 cm-3, die Schichtdicke beträgt 20 nm. Alternativ können die erste Schicht 4 und die Schichten 6 1 aus dem ersten Material do­ tierte Siliziumschichten und die Schichten 6 2 aus dem zweiten Material germaniumhaltige Schichten sein. Die Schichten aus dotiertem Silizium 4, 6 1 können dann sowohl p+- als auch n+- dotiert sein und weisen eine Dotierstoffkonzentration von z. B. 5 × 1020 cm-3 auf. Die Schichten aus dotiertem Silizium 4 und 6 1 und die germaniumhaltigen Schichten 4 2 werden in einer Schichtdicke von jeweils 20 nm z. B. durch CVD-Abscheidung un­ ter Verwendung von Silan bzw. German oder German und Disilan bei einer Temperatur zwischen 400°C und 600°C und einem Druck zwischen 10 und 400 Tor abgeschieden. Der Gasfluß liegt dabei jeweils zwischen 30 und 300 sccm, die Abscheiderate liegt zwischen 10 und 100 nm/min.
Die unterste Schicht der Schichtenfolge, die auf der Hilfs­ schicht 5 aufliegt, besteht aus dem ersten Material. Die oberste Schicht der Schichtenfolge besteht aus dem zweiten Material.
Fig. 2.: Anschließend werden aus der Schichtenfolge 6 durch anisotropes Ätzen unter Verwendung einer Maske Schichtstruk­ turen 6' gebildet. Zwischen den Schichtstrukturen 6' liegt die Oberfläche der isolierenden Schicht 2 frei. Das ani­ sotrope Ätzen kann bei beiden erläuterten Beispielen für die Schichtenfolge mit CF4 und SF6 erfolgen.
Fig. 3.: Anschließend wird mittels selektiver Epitaxie von Silizium eine Stützstruktur 7 gebildet. Die selektive Epita­ xie wird in einem Prozeß unter Verwendung von SiCl2H2, HCl, H2 und einem Dotiergas, z. B. B2H6 oder PH3 als Prozeßgas im Tem­ peraturbereich zwischen 700°C und 900°C durchgeführt. Besteht die Schichtenfolge aus p+/p-Silizium, wird eine Temperatur bis maximal 750°C gewählt, um ein Ineinanderdiffundieren der Schichten zu vermeiden. Bei der selektiven Epitaxie wächst die Stützstruktur 7 in situ dotiert auf der Oberfläche der Schichtstruktur 6' auf. Die Stützstruktur 7 bedeckt die Flan­ ken und die Oberfläche der Schichtstruktur 6' vollständig. Auf der Oberfläche der isolierenden Schicht 2 wächst kein Si­ lizium auf.
Fig. 4: Anschließend wird in die Schichtstruktur 6' mit der die bedeckenden Stützstruktur 7 unter Einsatz einer Fotomaske eine Öffnung 8 geätzt, so daß im Bereich der Öffnung eine Oberfläche der Schichtenfolge 6 freiliegt. Der Ätzprozeß ist anisotrop und selektiv zur Hilfsschicht als Ätzgase können HBr und Chlor (für beide Beispiele der Schichtenfolge) einge­ setzt werden. Die Öffnung wird vorzugsweise zentriert in der Schichtstruktur angeordnet.
Fig. 5: Durch eine zu dotiertem Silizium und der isolierenden Schicht 2 selektive Ätzung werden anschließend die verblei­ benden Teile der Schichten aus dem zweiten Material 6 2 ent­ fernt. Im Fall von p--dotierten Siliziumschichten 6 2 erfolgt die selektive Ätzung z. B. in einer alkalischen Ätzlösung, die Ethylendiamin, Brenzcatechin, Pyrazin und Wasser enthält. Vorzugsweise liegt die Konzentration der Lösung im folgenden Bereich: 1 l Ethylendiamin, 160 gr Brenzcatechin, 6 gr Pyrazin und 133 ml Wasser. Darüber hinaus kann als Ätzlösung auch KOH verwendet werden mit Konzentrationen im Bereich von 10 bis 50 Gew.-%. Diese Ätzung weist in Bezug auf p+-dotiertes Polysili­ zium und p--dotiertes Polysilizium einer Selektivität von mindestens 1 : 500 auf. Im Fall von germaniumhaltigen Schichten 6 2 erfolgt die Ätzung z. B. naßchemisch mit einer Ätzmischung, die HF, H2O2 und CH3 COOH enthält. Vorzugsweise liegt die Kon­ zentration der Lösung in folgendem Bereich: 1 Teil HF, 200 Teile H2O2, 300 Teile CH3 COOH. Diese Ätzung weist in Bezug auf dotiertes Polysilizium eine Selektivität von 1 : 30 bis 1 : 1000 auf. In Bezug auf Siliziumoxid und Siliziumnitrid weist sie eine Selektivität von 1 : 30 bis 1 : 1000 auf.
Die Schichten aus dem ersten Material und die Stützstruktur 7, die von der selektiven Ätzung nicht angegriffen werden, sind mechanisch und elektrisch miteinander verbunden.
Fig. 6: Die Oberfläche der Schichten aus dotiertem Silizium 6 1 und der Stützstruktur 7 wird mit einem Kondensatordielek­ trikum 9 versehen. Das Kondensatordielektrikum 9 wird z. B. aus einer nachoxidierten Siliziumnitridschicht gebildet. Durch Abscheidung einer in situ dotierten Polysiliziumschicht wird anschließend eine Gegenelektrode 10 gebildet. Die Ge­ genelektrode 10 kann - unabhängig von dem Material der ersten Elektrode - aus einer p+- oder n+-dotierten Polysilizium­ schicht (Dotierung jeweils beispielsweise 5 × 1020 cm-3) oder aus einer germaniumhaltigen Schicht bestehen.
Fig. 7: Im dargestellten Schnitt sind im Substrat 1 Auswahl­ transistoren angedeutet. Die Schichten aus dotiertem Silizium 6 1 und die damit verbundene Stützstruktur 7 bilden jeweils eine erste Elektrode (Speicherknoten) für einen Speicherkon­ densator. Diese erste Elektrode ist über den darunter ange­ ordneten Kontakt 3 mit einem Source-/Drain-Gebiet 11 eines Auswahltransistors verbunden. Das andere Source-/Draingebiet 12 des Auswahltransistors ist über ein Anschlußgebiet 13 mit dem entsprechenden Source-/Drain-Gebiet 12 des benachbarten Auswahltransistors verbunden. Das Anschlußgebiet 13 ist fer­ ner über einen vergrabenen Bitleitungskontakt 14 mit einer vergrabenen Bitleitung 15 verbunden. Die vergrabene Bitlei­ tung 15 und der Bitleitungskontakt 14 sind von der isolieren­ den Schicht 2 umgeben. Zwischen den Source-/Drain-Gebieten 11 und 12 eines Auswahltransistors sind das Kanalgebiet 16, ein Gatedielektrikum (nicht dargestellt) und eine als Wortleitung 17 wirkende Gateelektrode angeordnet. Die Wortleitung 17 und der Bitleitungskontakt 14 sind jeweils aus sotiertem Polysi­ lizium gebildet. Die Bitleitung 15 wird aus dotiertem Polysi­ lizium, Wolframsilizid oder Wolfram gebildet. Auf der der der Bitleitung 15 abgewandten Seite des Source-/Drain-Gebietes 11 ist jeweils eine Isolationsstruktur, z. B. ein flacher mit isolierendem Material gefüllter Graben 18 (Shallow Trench Isolation) zur Isolation zwischen benachbarten Auswahltransi­ storpaaren vorgesehen.
Das zweite Ausführungsbeispiel unterscheidet sich vom ersten durch das Herstellverfahren für die Stützstruktur und damit zusammenhängende Maßnahmen. Es werden dieselben Bezugsziffern wie im ersten Ausführungsbeispiel und den Fig. 1 bis 7 verwendet. Im folgenden werden nur die Unterschiede zum er­ sten Ausführungsbeispiel näher erläutert.
Fig. 8: Auf der isolierenden Schicht 2 werden wie vorher eine erste Schicht 4, eine Hilfsschicht 5 und eine Schichtenfolge 6 erzeugt. Die oberste Schicht ist dabei eine Schicht aus dem ersten Material 6 1.
Fig. 9: Die Schichtenfolge 6, die Hilfsschicht 5 und die er­ ste Schicht 4 werden wie im ersten Ausführungsbeispiel zu ei­ ner Schichtstruktur 6' strukturiert.
Fig. 10: Anschließend wird durch in situ dotierte CVD-Ab­ scheidung eine dotierte polykristalline Siliziumschicht 19 abgeschieden. Die dotierte polykristalline Siliziumschicht 19 weist eine Dicke von z. B. 30 bis 50 nm auf. Sie ist von dem­ selben Leitfähigkeitstyp wie die Schichten aus dem ersten Ma­ terial 6 1. Sie weist eine im wesentlichen konforme Kantenbe­ deckung auf.
Fig. 11: Durch anisotropes Rückätzen mit z. B. CF4 und SF6 werden aus der dotierten polykristallinen Siliziumschicht 19 Stützstrukturen 19' gebildet. Die Stützstrukturen 19' bedec­ ken als Spacer die Flanken der Schichtstrukturen 6'. Bei der Bildung der Stützstrukturen 19' wird die Oberfläche der iso­ lierenden Schicht 2 außerhalb der Stützstrukturen 19' und der Schichtstrukturen 6' freigelegt. Wie im ersten Ausführungs­ beispiel wird eine bis auf die Hilfsschicht reichende Öff­ nung, vorzugsweise zentriert in der Schichtstruktur gebildet.
Fig. 12, 13: Wie im ersten Ausführungsbeispiel werden die Hilfsschicht 5 und die Schichten aus dem zweiten Material herausgeätzt. Der Kondensator wird durch die Bildung von Di­ elektrikum 9 und Gegenelektrode 10 vervollständigt.

Claims (8)

1. Herstellverfahren für einen Kondensator in einer inte­ grierten Speicherschaltung
  • 1. bei dem auf einem Träger (2) eine erste Schicht (4) aus einem leitenden ersten Material und eine als Ätzstop wir­ kende Hilfsschicht (5) aufgebracht werden,
  • 2. bei dem auf der Hilfsschicht eine Schichtenfolge (6) er­ zeugt wird, die jeweils alternierend eine Schicht (6 1) aus dem ersten Material und eine Schicht (6 2) aus einem zweiten Material aufweist,
  • 3. bei dem die Schichtenfolge (6), die Hilfsschicht (5) und die erste Schicht (4) bis zum Träger so strukturiert wer­ den, daß eine Schichtstruktur (6') mit Flanken gebildet wird,
  • 4. bei dem eine Stützstruktur (7, 19') aus einem leitenden Material gebildet wird, die die Flanken der Schichtstruktur (6') bedeckt,
  • 5. bei dem im Innern der Schichtstruktur (6') eine Öffnung (8) gebildet wird, die sich durch die gesamte Schichten­ folge (6 1, 6 2) erstreckt,
  • 6. bei dem die Hilfsschicht (5) und die Schichten (6 2) aus dem zweiten Material selektiv zum ersten Material und der Stützstruktur entfernt werden,
  • 7. bei dem auf den freiliegenden Oberflächen der Schichten aus dem ersten Material (6 1) und der Stützstruktur (7, 19') ein Kondensatordielektrikum (9) erzeugt wird,
  • 8. bei dem auf der Oberfläche des Kondensatordielektrikums (9) eine Gegenelektrode (10) gebildet wird.
2. Herstellverfahren nach Anspruch 1, bei dem das erste Mate­ rial dotiertes Silizium ist und das zweite Material germa­ niumhaltig ist.
3. Herstellverfahren nach Anspruch 1, bei dem das erste Mate­ rial p+-dotiertes Polysilizium und das zweite Material p--dotiertes Polysilizium oder undotiertes Polysilizium ist.
4. Herstellverfahren nach einem der Ansprüche 1 bis 3, bei dem die Hilfsschicht aus Siliziumoxid oder Siliziumnitrid be­ steht.
5. Herstellverfahren nach einem der Ansprüche 1 bis 4, bei dem die Stützstruktur (7, 19') aus dem ersten Material gebil­ det wird.
6. Herstellverfahren nach einem der Ansprüche 1 bis 5, bei dem die Stützstruktur (7) durch selektive Epitaxie von do­ tiertem Silizium gebildet wird.
7. Herstellverfahren nach einem der Ansprüche 1 bis 5, bei dem die Stützstruktur (19') durch in Situ dotierte Abschei­ dung und anisotropes Rückätzen einer dotierten Polysilizium­ schicht (19) gebildet wird.
8. Herstellverfahren nach einem der Ansprüche 3 bis 7, bei dem die germaniumhaltigen Schichten (6 2) einen Germaniuman­ teil zwischen 10 und 100 Mol% und einen Siliziumanteil zwi­ schen 0 und 90 Mol% aufweisen.
DE19821777A 1998-05-14 1998-05-14 Herstellverfahren für einen Kondensator in einer integrierten Speicherschaltung Expired - Fee Related DE19821777C1 (de)

Priority Applications (2)

Application Number Priority Date Filing Date Title
DE19821777A DE19821777C1 (de) 1998-05-14 1998-05-14 Herstellverfahren für einen Kondensator in einer integrierten Speicherschaltung
US09/312,572 US6204119B1 (en) 1998-05-14 1999-05-14 Manufacturing method for a capacitor in an integrated memory circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE19821777A DE19821777C1 (de) 1998-05-14 1998-05-14 Herstellverfahren für einen Kondensator in einer integrierten Speicherschaltung

Publications (1)

Publication Number Publication Date
DE19821777C1 true DE19821777C1 (de) 1999-06-17

Family

ID=7867843

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19821777A Expired - Fee Related DE19821777C1 (de) 1998-05-14 1998-05-14 Herstellverfahren für einen Kondensator in einer integrierten Speicherschaltung

Country Status (2)

Country Link
US (1) US6204119B1 (de)
DE (1) DE19821777C1 (de)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001516510A (ja) * 1997-07-08 2001-09-25 コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ 記憶コンデンサを持つ半導体装置及びこのような装置の製造方法
FR2819341B1 (fr) * 2001-01-11 2003-06-27 St Microelectronics Sa Procede d'integration d'une cellule dram
US20040092072A1 (en) * 2002-11-07 2004-05-13 Kim Sarah E. Arrangements having increased on-die capacitance
FR2855323A1 (fr) * 2003-05-20 2004-11-26 St Microelectronics Sa Procede de realisation d'un circuit electronique integre comprenant un condensateur
US7094712B2 (en) * 2003-09-30 2006-08-22 Samsung Electronics Co., Ltd. High performance MIS capacitor with HfO2 dielectric
US7271058B2 (en) * 2005-01-20 2007-09-18 Infineon Technologies Ag Storage capacitor and method of manufacturing a storage capacitor
WO2015038246A2 (en) * 2013-09-15 2015-03-19 SanDisk Technologies, Inc. Method of integrating select gate source and memory hole for three-dimensional non-volatile memory device
US9349880B2 (en) * 2014-06-17 2016-05-24 Globalfoundries Inc. Semiconductor devices with semiconductor bodies having interleaved horizontal portions and method of forming the devices
US10032856B1 (en) 2017-01-24 2018-07-24 International Business Machines Corporation Nanosheet capacitor
CN109427786B (zh) * 2017-08-21 2021-08-17 联华电子股份有限公司 半导体存储装置及其制作工艺

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0415530B1 (de) * 1989-07-05 1994-11-30 Fujitsu Limited Halbleiterspeicheranordnung mit Stapelkondensator und Verfahren zu ihrer Herstellung
EP0779656A2 (de) * 1995-12-15 1997-06-18 Siemens Aktiengesellschaft Verfahren zur Herstellung von Kondensatoren in einer Halbleiteranordnung

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5155657A (en) * 1991-10-31 1992-10-13 International Business Machines Corporation High area capacitor formation using material dependent etching
KR0120547B1 (ko) * 1993-12-29 1997-10-27 김주용 캐패시터 제조방법
US5851897A (en) * 1996-11-18 1998-12-22 Powerchip Semiconductor Corp. Method of forming a dram cell with a crown-fin-pillar structure capacitor
US5909621A (en) * 1997-02-05 1999-06-01 Mosel Vitelic Inc. Single-side corrugated cylindrical capacitor structure of high density DRAMs

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0415530B1 (de) * 1989-07-05 1994-11-30 Fujitsu Limited Halbleiterspeicheranordnung mit Stapelkondensator und Verfahren zu ihrer Herstellung
EP0779656A2 (de) * 1995-12-15 1997-06-18 Siemens Aktiengesellschaft Verfahren zur Herstellung von Kondensatoren in einer Halbleiteranordnung

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
Journal Electrochemical Society, Vol. 137, 1990, No. 11, S. 3626-3632 *

Also Published As

Publication number Publication date
US6204119B1 (en) 2001-03-20

Similar Documents

Publication Publication Date Title
DE19519160C1 (de) DRAM-Zellenanordnung und Verfahren zu deren Herstellung
DE19941148B4 (de) Speicher mit Grabenkondensator und Auswahltransistor und Verfahren zu seiner Herstellung
DE19943760C1 (de) DRAM-Zellenanordnung und Verfahren zu deren Herstellung
DE19821776C1 (de) Herstellverfahren für einen Kondensator in einer integrierten Halbleiterschaltung
DE19842704C2 (de) Herstellverfahren für einen Kondensator mit einem Hoch-epsilon-Dielektrikum oder einem Ferroelektrikum nach dem Fin-Stack-Prinzip unter Einsatz einer Negativform
WO2001020681A1 (de) Grabenkondensator mit kondensatorelektroden und entsprechendes herstellungsverfahren
DE19546999C1 (de) Verfahren zur Herstellung von Kondensatoren in einer Halbleiteranordnung
DE19947053C1 (de) Grabenkondensator zu Ladungsspeicherung und Verfahren zu seiner Herstellung
DE19821777C1 (de) Herstellverfahren für einen Kondensator in einer integrierten Speicherschaltung
DE10113187C1 (de) Verfahren zur Herstellung eines Grabenkondensators einer Speicherzelle eines Halbleiterspeichers
DE10100582A1 (de) Verfahren zur Herstellung von Grabenkondensatoren für integrierte Halbleiterspeicher
DE19527023C1 (de) Verfahren zur Herstellung eines Kondensators in einer Halbleiteranordnung
DE19946719A1 (de) Grabenkondensator und Verfahren zu seiner Herstellung
EP1161770A1 (de) Dram-zellenanordnung und verfahren zu deren herstellung
EP1125328B1 (de) Verfahren zur herstellung einer dram-zellenanordnung
EP1116270A1 (de) Integrierte schaltungsanordnung mit vertikaltransistoren und verfahren zu deren herstellung
DE10045694A1 (de) Halbleiterspeicherzelle mit Grabenkondensator und Auswahltransistor und Verfahren zu ihrer Herstellung
EP1129482B1 (de) Verfahren zur Herstellung von einer DRAM-Zellenanordnung
EP1540725B1 (de) Verfahren zur herstellung eines halbleiterbauteils mit im substrat vergrabenen kondensatoren und davon isolierter bauelementschicht
EP0443439B1 (de) Ein-Transistor-Speicherzellenanordnung und Verfahren zu deren Herstellung
DE19929859A1 (de) Trenchkondensator
DE19632835C1 (de) Verfahren zur Herstellung eines Kondensators in einer Halbeiteranordnung
DE19845004A1 (de) DRAM-Zellenanordnung und Verfahren zu deren Herstellung
DE19637389C1 (de) Verfahren zur Herstellung einer DRAM-Zellenanordnung
EP0862207A1 (de) Verfahren zur Herstellung eines DRAM-Grabenkondensators

Legal Events

Date Code Title Description
8100 Publication of the examined application without publication of unexamined application
D1 Grant (no unexamined application published) patent law 81
8364 No opposition during term of opposition
8327 Change in the person/name/address of the patent owner

Owner name: QIMONDA AG, 81739 MUENCHEN, DE

8339 Ceased/non-payment of the annual fee