DE69133395T2 - Verfahren zur Herstellung einer Speicherzelle für eine integrierte Halbleiterschaltung - Google Patents
Verfahren zur Herstellung einer Speicherzelle für eine integrierte Halbleiterschaltung Download PDFInfo
- Publication number
- DE69133395T2 DE69133395T2 DE69133395T DE69133395T DE69133395T2 DE 69133395 T2 DE69133395 T2 DE 69133395T2 DE 69133395 T DE69133395 T DE 69133395T DE 69133395 T DE69133395 T DE 69133395T DE 69133395 T2 DE69133395 T2 DE 69133395T2
- Authority
- DE
- Germany
- Prior art keywords
- lower electrode
- capacitor
- forming
- memory cell
- insulating
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/01—Manufacture or treatment
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Semiconductor Memories (AREA)
- Semiconductor Integrated Circuits (AREA)
Description
- HINTERGRUND DER ERFINDUNG
- Die vorliegende Erfindung betrifft ein Verfahren zur Herstellung eines dynamischen Direktzugriffsspeichers für eine integrierte Halbleiterschaltung und insbesondere ein Verfahren zur Herstellung eines Kondensators einer Speicherzelle mit einer Struktur, bei der der Kondensator nach dem Ausbilden der Bitleitung gebildet wird.
- Herkömmlicherweise wird eine Speicherzelle dieser Bauart durch einen einzelnen MOS-Transistor und einen Kondensator mit einer Stapelstruktur gebildet, die aus einem Siliziumoxidfilm und einem Siliziumnitridfilm zusammengesetzt ist und Polysilizium als Elektrode hat. Eine Technik zum Herstellen dieses Kondensators nach der Ausbildung einer Bitleitung ist beispielsweise in "International Electronic Devices Meeting Digest of Technical Papers", 1988, Seite 592–595 beschrieben. Bei dieser Technik werden, nachdem Polysilizium, das als untere Elektrode dient, ausgebildet worden ist, ein Siliziumdioxidfilm und ein Siliziumnitridfilm durch ein thermisches Oxidationsverfahren bzw. ein CVD-(chemische Verdampfungsabscheidung)-Verfahren ausgebildet. Danach wird Polysilizium, das als obere Elektrode dient, aufgeschichtet, wodurch der Kondensator fertiggestellt wird.
- Um bei der vorstehenden herkömmlichen Speicherzelle den hohen Grad an Integration der bisherigen integrierten Schaltungen zu erfüllen, muss jedoch die Flächenreduktion des Kondensators durch Senken der Filmdicke des dielektrischen Films und durch effektives Vergrößern der Fläche mittels einer dreidimensionalen Struktur kompensiert werden, bei der der Kondensator unter Verwendung der oberen und Seitenflächen der unteren Elektrode gebildet wird. Da der dielektrische Film zum Ausbilden des herkömmlichen Kondensators aus einem Siliziumoxidfilm und einem Siliziumnitridfilm besteht, ist seine dielektrische Konstante höchstens 7. Daher ist eine extrem dünne Filmdicke (Siliziumoxidfilm) von 10 nm oder darunter notwendig, um den erforderlichen Kondensator zu realisieren. Es ist jedoch sehr schwierig, eine dünne dielektrische Filmschicht mit einer Stromspannungscharakteristik zu erzeugen, die niedriger als ein zulässiger Leckagestrom ist. Zusätzlich wird bei einem Verfahren, bei dem die Elektrodenfläche wirksam durch die dreidimensionale Struktur erhöht wird, ein Leckagestrom erhöht, weil die Filmdicke eines Siliziumoxidfilms vermindert oder elektrische Felder am Ende der unteren Elektrode konzentriert werden. Weiterhin wird es schwieriger, eine Verdrahtung ohne Verbindungsunterbrechungen nach der Ausbildung des Kondensators zu erzeugen, da die physikalische Größe von Stufen durch die dreidimensionale Struktur erhöht worden ist. Dies führt zu einer Verminderung der Ausbeute.
- In dem Japanese Journal of Applied Physics; Supplements (18th Conference on Solid State Devices and Materials, Tokyo, 20.–22. August 1986), Seiten 257–260, ist von K. Yamada in "Thermodynamical approach to a new high dielectric capacitor structure: W/HfO2/W" ein Verfahren zur Herstellung einer Speicherzelle offenbart worden, mit einer unteren Elektrode auf einer Halbleiterschicht, einer ersten Isolierzwischenschicht auf der gesamten Oberfläche der Halbleiterschicht, dergestalt, dass nur die oberste Oberfläche der unteren Elektrode freigelegt ist, einem Dielektrikum mit einer hohen Dielektrizitätskonstanten, das auf der unteren Elektrode und auf der Halbleiterschicht vorgesehen ist, und einer oberen Elektrode, die auf dem Dielektrikum vorgesehen ist. Die erste isolierende Zwischenschicht verbleibt auf den Kanten der unteren Elektrode.
- Andererseits offenbart die EP-A-0 338 157 die Verwendung von Strontiumtitanat als ferroelektrischem Dielektrikum mit einer hohen Dielektrizitätskonstante.
- ZUSAMMENFASSUNG DER ERFINDUNG
- Es ist eine Hauptaufgabe der vorliegenden Erfindung, ein Verfahren zur Herstellung einer Speicherzelle für eine integrierte Halbleiterschaltung zu schaffen, bei der ein höherer Grad an Integration durch Vermindern der Filmdicke eines dielektrischen Films in einem Kondensator realisiert werden kann.
- Es ist eine weitere Aufgabe der vorliegenden Erfindung, ein Verfahren zur Herstellung einer Speicherzelle für eine integrierte Halbleiterschaltung zu schaffen, bei der eine dünne dielektrische Filmschicht mit einer Strom-Spannungs-Charakteristik hergestellt werden kann, die niedriger als ein vorbestimmter Leckagestrom ist.
- Es ist noch eine weitere Aufgabe der vorliegenden Erfindung, ein Verfahren zur Herstellung einer Speicherzelle für eine integrierte Halbleiterschaltung zu schaffen, bei der eine flache Struktur ohne Vergrößerung der Filmdicke eines Dielektrikums am Ende einer unteren Elektrode realisiert werden kann.
- Es ist eine weitere Aufgabe der vorliegenden Erfindung, ein Verfahren zur Herstellung einer Speicherzelle für eine integrierte Halbleiterschaltung zu schaffen, bei der die Verlängerung der Ausbeute infolge von Verbindungsunterbrechungen bei der Verdrahtung, die nach einem Kondensator hergestellt wird, verhindert ist.
- Um die vorstehenden Aufgaben der vorliegenden Erfindung zu lösen, ist ein Verfahren zur Herstellung einer Speicherzelle für eine integrierte Halbleiterschaltung gemäß dem Patentanspruch 1 geschaffen. Der Patentanspruch 2 bezieht sich auf einen vorteilhaften Aspekt der Erfindung.
- KURZE BESCHREIBUNG DER FIGUREN
-
1A bis1E sind Schnittansichten der Herstellungsschritte gemäß einer Ausführungsform der vorliegenden Erfindung. - DETAILLIERTE BESCHREIBUNG DER BEVORZUGTEN AUSFÜHRUNGSFORM
- Eine Ausführungsform der vorliegenden Erfindung wird im Folgenden unter Bezugnahme auf die begleitenden Zeichnungen beschrieben.
- Die
1A bis1E zeigen die Herstellungsschritte gemäß dieser Ausführungsform der vorliegenden Erfindung. Bei dieser Ausführungsform werden nach dem Ausbilden einer Bitleitung Polysilizium, ein oder mehrere Arten von Sperrmetallen, ein Dielektrikum und eine obere Elektrode nacheinander übereinander geschichtet, um einen Kondensator herzustellen. In diesem Fall wird, nachdem Materialien bis zu dem Sperrmetall als untere Elektrode ausgebildet worden sind, eine isolierende Zwischenschicht so ausgebildet, dass die Oberfläche der unteren Elektrode freigelegt ist. Danach werden ein Dielektrikum mit einer hohen Dielektrizitätskonstante und die obere Elektrode nacheinander schichtartig aufgebracht, um den Kondensator herzustellen. Bezugnehmend auf1 bezeichnet die Bezugsziffer1 eine Wortleitung entsprechend dem Gate eines Transistors, bestehend aus Polysilizium; die Bezugsziffer2 bezeichnet Diffusionsschichten entsprechend der Source und dem Drain des Transistors; die Bezugsziffer4 ein Siliziumsubstrat; die Bezugsziffer5 eine isolierende Zwischenschicht, die Bezugsziffer6 ein Polysilizium, das als untere Elektrode des Kondensators dient; die Bezugsziffer7 ein Sperrmetall; die Bezugsziffer8 eine isolierende Zwischenschicht; die Bezugsziffer9 ein Fotoresist; die Bezugsziffer10 Strontiumtitanat; und die Bezugsziffer11 eine obere Elektrode. - Die
1A zeigt einen Schnitt, der erhalten wird, nachdem ein Transistorteil der Speicherzelle in einer Halbleiterschicht ausgebildet worden ist, bestehend aus dem Siliziumsubstrat4 und der isolierenden Zwischenschicht5 . Als Nächstes ist in der1B die Reihenfolge gezeigt, um eine untere Elektrode des Kondensators zu bilden, ein Kontaktloch5a , welches die Diffusionsschicht erreicht, ist in der isolierenden Zwischenschicht5 mittels eines allgemein bekannten Fotolithografie- und Plasma-Ätzverfahrens ausgebildet worden. Danach wird Polysilizium6 durch ein LPCVD-Verfahren ausgebildet und Phosphor wird diffundiert, um den Widerstand an diesem Ort auf 13 bis 100 Ω/σ zu senken. Tantal und Platin werden nacheinander aufgeschichtet, um eine Dicke von jeweils 10 bis 100 nm zu haben, wodurch das Sperrmetal17 gebildet wird. Darauf folgend wird, wie in der1C gezeigt, das Sperrmetal17 und das Polysilizium6 in einer vorbestimmten Form als untere Elektrode mittels Fotolithografie und Plasmaätzen geformt. Nachdem die isolierende Zwischenschicht aufgeschichtet worden ist, erfolgt die Beschichtung mit Fotoresist9 . Danach wird, wie in der1D gezeigt, mittels Plasmaätzen, hauptsächlich unter Verwendung von CF4-Gas, bei dem das Fotoresist9 und die isolierende Zwischenschicht8 mit gleicher Ätzrate weggeätzt werden, ein Ätzen solange durchgeführt, bis die Oberfläche des Sperrmetalls7 auf der gleichen Höhe wie die isolierende Zwischenschicht8 freigelegt ist. Darauf folgend wird, wie in der1E gezeigt, der Strontiumtitanatfilm10 als ein Dielektrikum mit einer hohen Dielektrizitätskonstante mittels eines Radiofrequenz-Sputterverfahrens mit einer Dicke von 50 bis 200 nm aufgebracht, und Polysilizium wird als obere Elektrode11 durch das LPCVD-Verfahren ausgebildet. - Alternativ wird, nachdem das Dielektrikum aufgeschichtet worden ist, um temporär eine große Dicke zu haben, ein Zurückätzen durchgeführt, um eine dielektrische Schicht zu bilden. Daher kann eine flache Struktur ohne Vermindern der Schichtdicke des Dielektrikums an der Kante der unteren Elektrode realisiert werden. Zusätzlich ermöglicht ein kleiner Leckagestrom die Realisierung des Kondensators mit einer hohen Kondensatordichte.
Claims (2)
- Verfahren zum Herstellen eines Kondensators einer Speicherzelle, die aus einem MOS-Transistor und einem Kondensator besteht, für eine integrierte Halbleiterschaltung mit den Schritten: a) Ausbilden einer unteren Elektrode (
6 ,7 ) mit einer vorgegebenen Form auf einer Halbleiterschicht (4 ,5 ), b) Ausbilden einer ersten isolierenden Zwischenschicht (8 ) auf der gesamten Oberfläche der Halbleiterschicht, wobei die erste isolierende Zwischenschicht die untere Elektrode bedeckt, c) Ausbilden eines Fotoresists (9 ) auf der gesamten Oberfläche der ersten isolierenden Zwischenschicht (8 ), d) Ätzen des Fotoresists (9 ) und der ersten isolierenden Zwischenschicht (8 ) mit einer gleichen Ätz-Rate, so daß nur die gesamte obere Fläche der unteren Elektrode (6 ,7 ) auf dem gleichen Niveau wie die isolierende Zwischenschicht freigelegt wird, e) Ausbilden eines Strontiumtitanat-Dielektrikums (10 ) durch Radiofrequenz-Sputterverfahren auf der freigelegten oberen Fläche der unteren Elektrode (7 ) und auf der isolierenden Schicht und f) Ausbilden einer oberen Elektrode (11 ) auf dem Strontiumtitanat-Dielektrikum, wobei die obere Elektrode mit der unteren Elektrode über das Strontium-Titanat-Dielektrikum einen Kondensator bildet. - Verfahren nach Anspruch 1, wobei die untere Elektrode aus Polysilizium besteht, auf dessen Oberfläche ein Sperrmetall (
7 ) gestapelt ist, und wobei die erste isolierende Zwischenschicht (9 ) auf demselben Niveau wie das Sperrmetall (7 ) gebildet wird.
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2329690A JP2601022B2 (ja) | 1990-11-30 | 1990-11-30 | 半導体装置の製造方法 |
JP32969090 | 1990-11-30 |
Publications (2)
Publication Number | Publication Date |
---|---|
DE69133395D1 DE69133395D1 (de) | 2004-07-22 |
DE69133395T2 true DE69133395T2 (de) | 2005-06-30 |
Family
ID=18224183
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE69133395T Expired - Fee Related DE69133395T2 (de) | 1990-11-30 | 1991-11-28 | Verfahren zur Herstellung einer Speicherzelle für eine integrierte Halbleiterschaltung |
Country Status (4)
Country | Link |
---|---|
US (1) | US5498561A (de) |
EP (1) | EP0488283B1 (de) |
JP (1) | JP2601022B2 (de) |
DE (1) | DE69133395T2 (de) |
Families Citing this family (17)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5348894A (en) * | 1993-01-27 | 1994-09-20 | Texas Instruments Incorporated | Method of forming electrical connections to high dielectric constant materials |
JPH0794600A (ja) * | 1993-06-29 | 1995-04-07 | Mitsubishi Electric Corp | 半導体装置およびその製造方法 |
JP2629586B2 (ja) * | 1993-12-16 | 1997-07-09 | 日本電気株式会社 | 半導体デバイスおよびその製造方法 |
JP3520114B2 (ja) * | 1994-07-11 | 2004-04-19 | 株式会社ルネサステクノロジ | 半導体装置の製造方法 |
US5751019A (en) * | 1994-12-06 | 1998-05-12 | Varian Associates, Inc. | Method and structure for reducing short circuits between overlapping conductors |
JPH10107223A (ja) * | 1996-10-02 | 1998-04-24 | Texas Instr Japan Ltd | 誘電体キャパシタ及び誘電体メモリ装置と、これらの製造方法 |
US5744387A (en) * | 1997-03-07 | 1998-04-28 | Vanguard International Semiconductor Corporation | Method for fabricating dynamic random access memory with a flat topography and fewer photomasks |
US6511877B2 (en) * | 1997-07-17 | 2003-01-28 | Kabushiki Kaisha Toshiba | Semiconductor integrated circuit and method for manufacturing the same |
US6090656A (en) * | 1998-05-08 | 2000-07-18 | Lsi Logic | Linear capacitor and process for making same |
DE19950540B4 (de) * | 1999-10-20 | 2005-07-21 | Infineon Technologies Ag | Verfahren zur Herstellung einer Kondensator-Elektrode mit Barrierestruktur |
US6211090B1 (en) * | 2000-03-21 | 2001-04-03 | Motorola, Inc. | Method of fabricating flux concentrating layer for use with magnetoresistive random access memories |
US6527856B2 (en) * | 2000-04-20 | 2003-03-04 | International Business Machines Corporation | Method for changing surface termination of a perovskite oxide substrate surface |
US6545906B1 (en) * | 2001-10-16 | 2003-04-08 | Motorola, Inc. | Method of writing to scalable magnetoresistance random access memory element |
US7095646B2 (en) * | 2002-07-17 | 2006-08-22 | Freescale Semiconductor, Inc. | Multi-state magnetoresistance random access cell with improved memory storage density |
US6956763B2 (en) * | 2003-06-27 | 2005-10-18 | Freescale Semiconductor, Inc. | MRAM element and methods for writing the MRAM element |
US6967366B2 (en) * | 2003-08-25 | 2005-11-22 | Freescale Semiconductor, Inc. | Magnetoresistive random access memory with reduced switching field variation |
US7129098B2 (en) * | 2004-11-24 | 2006-10-31 | Freescale Semiconductor, Inc. | Reduced power magnetoresistive random access memory elements |
Family Cites Families (23)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0793365B2 (ja) * | 1984-09-11 | 1995-10-09 | 株式会社東芝 | 半導体記憶装置およびその製造方法 |
US4971924A (en) * | 1985-05-01 | 1990-11-20 | Texas Instruments Incorporated | Metal plate capacitor and method for making the same |
JPS6342164A (ja) * | 1986-08-08 | 1988-02-23 | Hitachi Ltd | 半導体集積回路装置の製造方法 |
JPS6370550A (ja) * | 1986-09-12 | 1988-03-30 | Nec Corp | 半導体集積回路装置 |
JPS6422057A (en) * | 1987-07-17 | 1989-01-25 | Matsushita Electric Ind Co Ltd | Manufacture of multi-layer planar type capacitor |
JPS6482557A (en) * | 1987-09-25 | 1989-03-28 | Toshiba Corp | Manufacture of capacitor |
US4949138A (en) * | 1987-10-27 | 1990-08-14 | Texas Instruments Incorporated | Semiconductor integrated circuit device |
JPH01125858A (ja) * | 1987-11-10 | 1989-05-18 | Fujitsu Ltd | 半導体装置およびその製造方法 |
DE3850567T2 (de) * | 1988-04-22 | 1994-11-03 | Ramtron Int Corp | DRAM-Zelle mit verstärkter Ladung. |
US5109357A (en) * | 1988-04-22 | 1992-04-28 | Ramtron Corporation | DRAM memory cell and method of operation thereof for transferring increased amount of charge to a bit line |
JPH0294471A (ja) * | 1988-09-30 | 1990-04-05 | Toshiba Corp | 半導体記憶装置およびその製造方法 |
JP2796323B2 (ja) * | 1988-12-02 | 1998-09-10 | 株式会社日立製作所 | 半導体装置の製造方法 |
US5219781A (en) * | 1988-12-08 | 1993-06-15 | Mitsubishi Denki Kabushiki Kaisha | Method for manufacturing semiconductor memory device having a stacked type capacitor |
JPH0736424B2 (ja) * | 1988-12-17 | 1995-04-19 | 日本電気株式会社 | 読み出し専用半導体記憶装置の製造方法 |
KR0185375B1 (ko) * | 1989-05-23 | 1999-03-20 | 엔. 라이스 머레트 | 분리 금속 플레이트 캐패시터 및 이의 제조 방법 |
JP2508288B2 (ja) * | 1989-08-30 | 1996-06-19 | 三菱電機株式会社 | 半導体記憶装置 |
JP2704557B2 (ja) * | 1989-11-24 | 1998-01-26 | 三菱電機株式会社 | スタックドキャパシタセルを有する半導体装置 |
US5014098A (en) * | 1990-02-26 | 1991-05-07 | Delco Electronic Corporation | CMOS integrated circuit with EEPROM and method of manufacture |
US5057447A (en) * | 1990-07-09 | 1991-10-15 | Texas Instruments Incorporated | Silicide/metal floating gate process |
US5162931A (en) * | 1990-11-06 | 1992-11-10 | Honeywell, Inc. | Method of manufacturing flat panel backplanes including redundant gate lines and displays made thereby |
JPH04177760A (ja) * | 1990-11-09 | 1992-06-24 | Matsushita Electric Ind Co Ltd | 半導体記憶装置およびその製造方法 |
US5273927A (en) * | 1990-12-03 | 1993-12-28 | Micron Technology, Inc. | Method of making a ferroelectric capacitor and forming local interconnect |
JP2715736B2 (ja) * | 1991-06-28 | 1998-02-18 | 日本電気株式会社 | 半導体装置の製造方法 |
-
1990
- 1990-11-30 JP JP2329690A patent/JP2601022B2/ja not_active Expired - Fee Related
-
1991
- 1991-11-28 EP EP91120395A patent/EP0488283B1/de not_active Expired - Lifetime
- 1991-11-28 DE DE69133395T patent/DE69133395T2/de not_active Expired - Fee Related
-
1992
- 1992-07-15 US US07/914,023 patent/US5498561A/en not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
EP0488283A3 (en) | 1993-03-03 |
DE69133395D1 (de) | 2004-07-22 |
US5498561A (en) | 1996-03-12 |
EP0488283B1 (de) | 2004-06-16 |
JP2601022B2 (ja) | 1997-04-16 |
JPH04206569A (ja) | 1992-07-28 |
EP0488283A2 (de) | 1992-06-03 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE69133395T2 (de) | Verfahren zur Herstellung einer Speicherzelle für eine integrierte Halbleiterschaltung | |
DE19638684C2 (de) | Halbleitervorrichtung mit einem Kontaktloch | |
DE4136420C2 (de) | Verfahren zur Bildung eines Kondensators | |
DE3841588C2 (de) | ||
DE4234698A1 (de) | Integrierte schaltung mit leitern auf mehreren niveaus sowie verfahren zu deren herstellung | |
DE4430771C2 (de) | Verfahren zur Herstellung eines Kondensators für einen dynamischen Direktzugriffspeicher | |
DE4201506C2 (de) | Verfahren zur Herstellung von DRAM-Speicherzellen mit Stapelkondensatoren mit Flossenstruktur | |
DE10028424A1 (de) | DRAM-Speicherzelle für DRAM-Speichervorrichtung und deren Herstellungsverfahren | |
DE4445796C2 (de) | Verfahren zum Ausbilden einer Halbleiterspeichervorrichtung | |
DE4201520A1 (de) | Verfahren zur herstellung einer dram-anordnung | |
DE19904781A1 (de) | Dielektrischer Kondensator, Verfahren zum Herstellen desselben und dielektrischer Speicher mit diesem | |
DE4142961A1 (de) | Dram-speicheranordnung | |
EP0931355A1 (de) | Halbleiteranordnung mit geschützter barriere für eine stapelzelle | |
EP0875937A2 (de) | DRAM-Zellenanordnung und Verfahren zu deren Herstellung | |
DE4029256A1 (de) | Stapelkondensator einer dram-speicherzelle und verfahren zu seiner herstellung | |
DE19729602C2 (de) | Halbleitereinrichtung mit Kurzschlußverhinderung in der Verdrahtungsschicht und zugehöriges Herstellungsverfahren | |
DE4210855A1 (de) | Speicherelement fuer einen dram und herstellungsverfahren fuer einen dram | |
WO2000033382A1 (de) | Integrierte schaltungsanordnung und verfahren zu deren herstellung | |
DE10162905B4 (de) | Neuartiges Konsolidierungsverfahren für die Übergangskontaktätzung für DT-basierte DRAM-Bauelemente mit weniger als 150 NM | |
DE19822048A1 (de) | Verfahren zum Ätzen von Tantaloxidschichten | |
DE4407532C2 (de) | DRAM-Speicherzelle und Verfahren zur Herstellung derselben | |
DE19801854A1 (de) | Verfahren zur Herstellung einer dynamischen Speichereinrichtung mit wahlfreiem Zugriff | |
DE4135178A1 (de) | Dram-speicheranordnung | |
EP0954030A1 (de) | Verfahren zur Herstellung eines Kondensators für eine Halbleiter-Speicheranordnung | |
EP1202333A2 (de) | Speicherkondensator und zugehörige Kontaktierungsstruktur sowie Verfahren zu deren Herstellung |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
8364 | No opposition during term of opposition | ||
8339 | Ceased/non-payment of the annual fee |