JPH01125858A - 半導体装置およびその製造方法 - Google Patents
半導体装置およびその製造方法Info
- Publication number
- JPH01125858A JPH01125858A JP62283839A JP28383987A JPH01125858A JP H01125858 A JPH01125858 A JP H01125858A JP 62283839 A JP62283839 A JP 62283839A JP 28383987 A JP28383987 A JP 28383987A JP H01125858 A JPH01125858 A JP H01125858A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor
- forming
- insulating film
- film
- cell
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 65
- 238000004519 manufacturing process Methods 0.000 title claims description 19
- 239000003990 capacitor Substances 0.000 claims abstract description 18
- 238000000034 method Methods 0.000 claims abstract description 11
- 238000003860 storage Methods 0.000 claims abstract description 6
- 230000015654 memory Effects 0.000 claims description 27
- 239000004020 conductor Substances 0.000 claims description 10
- 239000000758 substrate Substances 0.000 claims description 10
- 239000011229 interlayer Substances 0.000 claims description 3
- 108010075750 P-Type Calcium Channels Proteins 0.000 abstract description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 abstract 4
- 229910052681 coesite Inorganic materials 0.000 abstract 2
- 229910052906 cristobalite Inorganic materials 0.000 abstract 2
- 239000000377 silicon dioxide Substances 0.000 abstract 2
- 235000012239 silicon dioxide Nutrition 0.000 abstract 2
- 229910052682 stishovite Inorganic materials 0.000 abstract 2
- 229910052905 tridymite Inorganic materials 0.000 abstract 2
- 239000010410 layer Substances 0.000 description 22
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 9
- 238000000059 patterning Methods 0.000 description 4
- 238000005530 etching Methods 0.000 description 3
- 230000006870 function Effects 0.000 description 3
- 108091006146 Channels Proteins 0.000 description 2
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 2
- -1 boron ions Chemical class 0.000 description 2
- 238000000151 deposition Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000010354 integration Effects 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- 101150093978 RALB gene Proteins 0.000 description 1
- 238000009825 accumulation Methods 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 239000003989 dielectric material Substances 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 230000014759 maintenance of location Effects 0.000 description 1
- 229920000728 polyester Polymers 0.000 description 1
- 230000007261 regionalization Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/01—Manufacture or treatment
- H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
- H10B12/03—Making the capacitor or connections thereto
- H10B12/038—Making the capacitor or connections thereto the capacitor being in a trench in the substrate
- H10B12/0383—Making the capacitor or connections thereto the capacitor being in a trench in the substrate wherein the transistor is vertical
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1203—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body the substrate comprising an insulating body on a semiconductor body, e.g. SOI
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
- H10B12/39—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells the capacitor and the transistor being in a same trench
- H10B12/395—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells the capacitor and the transistor being in a same trench the transistor being vertical
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔概要〕
トレンチ構造にて形成された14jが体)Il、に作ら
れた記憶セル茶もつ゛11導体装置およびその製1u方
法、特に半導体柱が絶縁膜裁板上に方向により間隔を変
えて形成されたことを特徴とする半導体装置およびその
製造方法に関し、 半導体装置の微細化および製造工程の短縮を図ることを
U的とし、 半導体装置の構造は、トレンチ構造にて形成された半導
体柱に作られた記憶セルをもつ半導体装置において、n
q記半導体柱は絶縁膜基板上に形成され、おのおのの半
導体柱にはトランジスタと電荷蓄積用′i?1極とが1
個ずつ、前記絶縁膜基板表面に垂直な方向に直列に並ん
で形成されていることを特徴とし、 半導体装置の製造方法は、絶縁膜基板上に複数の半導体
柱を、一方向では狭く、他の方向では広い間隔をもって
形成する工程と、前記半導体柱表面にキャパシタ絶縁膜
を形成する工程と、前記半導体柱間に導体もしくは半導
体よりなるセルプレートを形成する工程と、1iil記
セルプレートで被覆されていない前記半導体柱表面のキ
ャパシタ絶縁Mを除去し、該キャパシタ絶縁膜の除去さ
れた半導体表面にゲート絶縁膜、Ij;■記セルプレー
ト表面に緯経用絶縁膜を形成する工程と、前記ゲート絶
縁膜が形成された半導体柱側面に、rA接する半導体柱
に一方向で接触し、他の方向では接触しないように、導
体もしくは半導体よりなるゲート電極用サイドウオール
を形成する工程と、前記サイドウオール表向に絶縁膜を
形成した後、ドレインとなる前記半導体柱の上部が露出
するように層間絶縁+1’2を形成する工程と、[1;
■記ドレインと接続するピント線用の導電膜を形成する
工程とを含むことを特徴とする。
れた記憶セル茶もつ゛11導体装置およびその製1u方
法、特に半導体柱が絶縁膜裁板上に方向により間隔を変
えて形成されたことを特徴とする半導体装置およびその
製造方法に関し、 半導体装置の微細化および製造工程の短縮を図ることを
U的とし、 半導体装置の構造は、トレンチ構造にて形成された半導
体柱に作られた記憶セルをもつ半導体装置において、n
q記半導体柱は絶縁膜基板上に形成され、おのおのの半
導体柱にはトランジスタと電荷蓄積用′i?1極とが1
個ずつ、前記絶縁膜基板表面に垂直な方向に直列に並ん
で形成されていることを特徴とし、 半導体装置の製造方法は、絶縁膜基板上に複数の半導体
柱を、一方向では狭く、他の方向では広い間隔をもって
形成する工程と、前記半導体柱表面にキャパシタ絶縁膜
を形成する工程と、前記半導体柱間に導体もしくは半導
体よりなるセルプレートを形成する工程と、1iil記
セルプレートで被覆されていない前記半導体柱表面のキ
ャパシタ絶縁Mを除去し、該キャパシタ絶縁膜の除去さ
れた半導体表面にゲート絶縁膜、Ij;■記セルプレー
ト表面に緯経用絶縁膜を形成する工程と、前記ゲート絶
縁膜が形成された半導体柱側面に、rA接する半導体柱
に一方向で接触し、他の方向では接触しないように、導
体もしくは半導体よりなるゲート電極用サイドウオール
を形成する工程と、前記サイドウオール表向に絶縁膜を
形成した後、ドレインとなる前記半導体柱の上部が露出
するように層間絶縁+1’2を形成する工程と、[1;
■記ドレインと接続するピント線用の導電膜を形成する
工程とを含むことを特徴とする。
を特徴とする。
本発明は、トレンチ構造にて形成さPl、た下唇体柱に
作られた記憶セルをもつ半導体装:i’Xおよびその製
造方法、特に半導体柱が絶縁1!タノ、(板上に方向に
より間隔を変えて形成されたことを特徴とする半導体装
置およびその製造方法に関する。
作られた記憶セルをもつ半導体装:i’Xおよびその製
造方法、特に半導体柱が絶縁1!タノ、(板上に方向に
より間隔を変えて形成されたことを特徴とする半導体装
置およびその製造方法に関する。
DRAM (ダイナミックラムダムアクセスメモリ)の
メモリセルにおいては、集積度が向ヒするにつれて平面
的な構造から立体的な構造へと移行してきた。特にトレ
ンチ構造があられれてメモリセルの面積は著しく減少し
た。
メモリセルにおいては、集積度が向ヒするにつれて平面
的な構造から立体的な構造へと移行してきた。特にトレ
ンチ構造があられれてメモリセルの面積は著しく減少し
た。
〔従来の技術]
第6図は従来例の縦型のDRAMのメモリセルの断面図
である(日経マイクロデバイス 1986年1月号98
〜99頁)。■は高濃度p型Stノ、!1.仮、2はそ
の」二に形成された低δπ度エピタキシャル層、3はフ
ィールド5iOz膜、4はトレンチ、5はトレンチキャ
パシタの誘電体膜、6は高4度n型ポリSiが埋込まれ
た蓄積電極、7は対向′心棒(セルプレート)である。
である(日経マイクロデバイス 1986年1月号98
〜99頁)。■は高濃度p型Stノ、!1.仮、2はそ
の」二に形成された低δπ度エピタキシャル層、3はフ
ィールド5iOz膜、4はトレンチ、5はトレンチキャ
パシタの誘電体膜、6は高4度n型ポリSiが埋込まれ
た蓄積電極、7は対向′心棒(セルプレート)である。
また、8はメモリセルのゲートSiO□膜、9と10は
n型S / D R,Ij域である。なお、9はメモリ
セルのビット線としての機能も有している。
n型S / D R,Ij域である。なお、9はメモリ
セルのビット線としての機能も有している。
11はAPからなるワード線である。
このメモリセルはビット線9を介して入力する情報をワ
ード線によって選択することにより、トレンチキャパシ
タ(誘電体膜5、蓄積電極6、対向電極7によって構成
されている。)に、vi積するものである。
ード線によって選択することにより、トレンチキャパシ
タ(誘電体膜5、蓄積電極6、対向電極7によって構成
されている。)に、vi積するものである。
このように、キャパシタ部がトレン−f−内に立体的に
形成されるので、これまでのプレーナ型セルに比べて実
効的なキャパシタ面Mを広くとることが可能となり、D
RAM (ダイナミッククンダムアクセスメモリセル)
の高集積化を図ることができる。
形成されるので、これまでのプレーナ型セルに比べて実
効的なキャパシタ面Mを広くとることが可能となり、D
RAM (ダイナミッククンダムアクセスメモリセル)
の高集積化を図ることができる。
ところで第6図の従来例のメモリセルによれば、素子の
微細化に伴って隣接セルのS / D ?iff域IO
が近接するので互いの干渉が無視できなくなり、ひいて
はパンチスルーを起こしてにr積情報の反転が生じ、信
頼性の低下を招くという問題がある。
微細化に伴って隣接セルのS / D ?iff域IO
が近接するので互いの干渉が無視できなくなり、ひいて
はパンチスルーを起こしてにr積情報の反転が生じ、信
頼性の低下を招くという問題がある。
本発明はかかる従来の問題に鑑みて創作されたものであ
り、隣接セル間の干渉を少なくして素子の微細化を可能
とするDRAMのメモリセルの構造とその製造方法の提
供を目的と°4“る。
り、隣接セル間の干渉を少なくして素子の微細化を可能
とするDRAMのメモリセルの構造とその製造方法の提
供を目的と°4“る。
c問題点を解決するための手段〕
本発明のDRAMのメモリセルは、トレンチ構造にて形
成された半導体柱に作られた記憶セルをもつ半導体装置
において、 前記゛I−導体柱は半導体基板上の絶縁膜上に形成され
、おのおのの半導体柱にはトランジスタと電荷〃I積用
電極とが1個ずつ、前記絶縁膜表面に垂直な方向に直列
に並んで形成されていることを特徴とし、 本発明のD RA Mのメモリセルの製造方法は、絶縁
119基板上に複数の半導体柱を形成する工程と、前記
’l’、 LX体柱表面にキャパシタ絶縁膜を形成すう
工程と、前記半導体柱間に導体もしくは半導体よりなる
セルプレートを形成する工程と、前記セルプレートで被
覆されていない前記半導体柱表面のキャパシタ絶縁膜を
除去し、該キャパシタ絶縁膜の除去された半導体表面に
ゲート絶縁膜、前記セルプレート表面に絶縁用絶縁膜を
形成する工程と、前記ゲート酸化膜が形成された半導体
柱側面に、隣接する半導体柱に一方向で接触し、他の方
向では接触しないように、ゲート電極用サイドウオール
を形成する工程と、前記サイドウオール表面に絶縁膜を
形成した後、前6己半導体扛の上部が露出するように層
間絶縁膜を形成する工程と、前記の露出した半導体柱の
上部と接続するビット線用の導電+12を形成する工程
とを有することを特徴としている。
成された半導体柱に作られた記憶セルをもつ半導体装置
において、 前記゛I−導体柱は半導体基板上の絶縁膜上に形成され
、おのおのの半導体柱にはトランジスタと電荷〃I積用
電極とが1個ずつ、前記絶縁膜表面に垂直な方向に直列
に並んで形成されていることを特徴とし、 本発明のD RA Mのメモリセルの製造方法は、絶縁
119基板上に複数の半導体柱を形成する工程と、前記
’l’、 LX体柱表面にキャパシタ絶縁膜を形成すう
工程と、前記半導体柱間に導体もしくは半導体よりなる
セルプレートを形成する工程と、前記セルプレートで被
覆されていない前記半導体柱表面のキャパシタ絶縁膜を
除去し、該キャパシタ絶縁膜の除去された半導体表面に
ゲート絶縁膜、前記セルプレート表面に絶縁用絶縁膜を
形成する工程と、前記ゲート酸化膜が形成された半導体
柱側面に、隣接する半導体柱に一方向で接触し、他の方
向では接触しないように、ゲート電極用サイドウオール
を形成する工程と、前記サイドウオール表面に絶縁膜を
形成した後、前6己半導体扛の上部が露出するように層
間絶縁膜を形成する工程と、前記の露出した半導体柱の
上部と接続するビット線用の導電+12を形成する工程
とを有することを特徴としている。
本発明のメモリセルによれば、セルトランジスタのソー
ス・ドレインおよびセルキャパシタの浩禎電極は半導体
柱の内側に形成されるので、空乏層の拡がりは隣接セル
側に拡がらない。
ス・ドレインおよびセルキャパシタの浩禎電極は半導体
柱の内側に形成されるので、空乏層の拡がりは隣接セル
側に拡がらない。
このため隣接セル間の干渉を防止できる。
また、本発明の製造方法によれば、了導体柱を形成する
ためのパターニングマスクとピント線形成用のパターニ
ングマスクの二枚のみを用いて形成できる。
ためのパターニングマスクとピント線形成用のパターニ
ングマスクの二枚のみを用いて形成できる。
すなわち、D RA Mセルを構成する各部をマスクを
用いることなくほぼ[1己整合的に形成するごとができ
るので、製造工程の短縮化と一層の微細化が可能となる
。
用いることなくほぼ[1己整合的に形成するごとができ
るので、製造工程の短縮化と一層の微細化が可能となる
。
次に本発明の実施例について説明する。第1図は本発明
の実施例に係るDRAMのメモリセルの111η造を示
す図であり、同図(a)が断面図、同図(b)が平面図
である。
の実施例に係るDRAMのメモリセルの111η造を示
す図であり、同図(a)が断面図、同図(b)が平面図
である。
図において、12はSi基板、13はSin。
膜(絶縁ll2)であり、該5iOz膜13の上に゛I
6導体柱19が形成されている。この半導体柱19には
高濃度n型第1導電層(蓄積電極)15、低濃度P型S
i層14、p型ネヤネルドープ層16および第2導電層
(ドレイン)17が順次形成されている。
6導体柱19が形成されている。この半導体柱19には
高濃度n型第1導電層(蓄積電極)15、低濃度P型S
i層14、p型ネヤネルドープ層16および第2導電層
(ドレイン)17が順次形成されている。
また24は高濃度n型ポリを12込むことによって形成
された対向電極であり、誘導体膜24と第1導電層(M
積電J/1i)15とによってセルのキャパシタを形成
している。
された対向電極であり、誘導体膜24と第1導電層(M
積電J/1i)15とによってセルのキャパシタを形成
している。
また25はゲー1−3iO□11!2.30はゲート電
極を兼用する高濃度n型ポリSiからなるツー1゛線で
あり、セルのトランジスタを(I11!成している。
極を兼用する高濃度n型ポリSiからなるツー1゛線で
あり、セルのトランジスタを(I11!成している。
29はトランジスタのドレイン17と接続するAfから
なるビット線である。
なるビット線である。
本発明のD I?ΔMセルによれば、セルキャパシタが
立体的に形成されるので、セルの平面的な面積の縮小化
が可能となる。
立体的に形成されるので、セルの平面的な面積の縮小化
が可能となる。
またD I? A MセルはS i Oz 11213
上の半導体柱に形成され、ralBセルはセルプレート
としCの対向電極24を介して互いに接触する構成であ
るから、従来のようにS / l)領域の空乏層が拡が
ってパンチスルーを生じさ−lることもなく、情報保持
の信頼性が向上する。
上の半導体柱に形成され、ralBセルはセルプレート
としCの対向電極24を介して互いに接触する構成であ
るから、従来のようにS / l)領域の空乏層が拡が
ってパンチスルーを生じさ−lることもなく、情報保持
の信頼性が向上する。
次に第2図を参照しながら本発明の実施例に係るI)
rl A Mのメモリセルの製造方法について説明する
。
rl A Mのメモリセルの製造方法について説明する
。
同図(a)に示すように、第1のS i )、’、r仮
12を熱酸化して0.5amのS i Oz 1121
3を形成し、第2のp型Si基板14の表面に6゛j1
濃度のn型第1導電層15を形成した後、これらを貼り
合わセる。次にp型Sil仮14側を研磨して薄くし、
5μm厚のp型Si層14を形成する。
12を熱酸化して0.5amのS i Oz 1121
3を形成し、第2のp型Si基板14の表面に6゛j1
濃度のn型第1導電層15を形成した後、これらを貼り
合わセる。次にp型Sil仮14側を研磨して薄くし、
5μm厚のp型Si層14を形成する。
次に同IA(b)に示すように、ボロンイオン、ヒ素イ
オンを打込んで、P型チャネルドープ層、11°G流度
n型の第2導電層17を形成する。
オンを打込んで、P型チャネルドープ層、11°G流度
n型の第2導電層17を形成する。
次いで同図(C)に示すように、レジスト又は酸化11
りをマスクにしてRIE(異方性エツチング)により゛
t’−1体層をエツチングしてトレンチ(溝)を形成し
、上面積0.7μmXQ、7μmの半導体柱!9を形成
する。
りをマスクにしてRIE(異方性エツチング)により゛
t’−1体層をエツチングしてトレンチ(溝)を形成し
、上面積0.7μmXQ、7μmの半導体柱!9を形成
する。
このとき、隣接する半導体柱19の間隔は、同図(C)
の平面図に示すように方向によって異なっており、例え
ばd+−1,1μm、d、=0゜7μmとする。
の平面図に示すように方向によって異なっており、例え
ばd+−1,1μm、d、=0゜7μmとする。
次に同図(d)に示すように、膜厚120人の5i()
zllり20を形成し、更にCVD法により高濃度n型
ポリ5ill々を成長した後に等方性エツチングするこ
とにより、隣接するセル間の溝にポリSi膜21を埋込
んだ状態にする。その後、フッ酸溶液により露出したS
i Ox IIQ20をエンチング除去してセルのキ
ャパシタ用誘電体膜22を形成する(同図(e))、同
し1(e)の右側に平面図を示している。
zllり20を形成し、更にCVD法により高濃度n型
ポリ5ill々を成長した後に等方性エツチングするこ
とにより、隣接するセル間の溝にポリSi膜21を埋込
んだ状態にする。その後、フッ酸溶液により露出したS
i Ox IIQ20をエンチング除去してセルのキ
ャパシタ用誘電体膜22を形成する(同図(e))、同
し1(e)の右側に平面図を示している。
次いで同図(f)に示すように、熱酸化して膜jゾ20
0人のゲートStO□11+、!25を形成する。
0人のゲートStO□11+、!25を形成する。
このときポリ5i11221の表面には膜厚400人の
SiO□Il’j!23が形成される。
SiO□Il’j!23が形成される。
次に同図(g)に示すように、Cvl)法によりポリS
i膜を被着した後、RIE法によりエンチング除去して
、半導体柱の側「lの下部にポリSi膜26を残す。こ
のときセル間の距離がdlの部分はポリSi膜が分離さ
れ、セル間のV口離がdtの部分はポリSi膜が連続し
ている。これにより、ポリSi膜21によってゲート電
極とワード線を同時に形成することができる(同図()
工)の右側の平面図参照)。
i膜を被着した後、RIE法によりエンチング除去して
、半導体柱の側「lの下部にポリSi膜26を残す。こ
のときセル間の距離がdlの部分はポリSi膜が分離さ
れ、セル間のV口離がdtの部分はポリSi膜が連続し
ている。これにより、ポリSi膜21によってゲート電
極とワード線を同時に形成することができる(同図()
工)の右側の平面図参照)。
次に熱酸化してSlO□11927を形成する(同図(
h))。
h))。
次いで、同図(+)に示すようにD p S C112
28を全面に被着し、次に゛ト導体社の表面が露出する
までDpSGII2をエツチングする。
28を全面に被着し、次に゛ト導体社の表面が露出する
までDpSGII2をエツチングする。
次に同図(j)に示すように、Al膜を被着した後にバ
ターニングしてビット線29を形成し、該ビット線29
と第2導電層(ドレイン)17とを接続する。
ターニングしてビット線29を形成し、該ビット線29
と第2導電層(ドレイン)17とを接続する。
このようにして、第1図に示す本発明の実施例に係るD
RAMセルが完成する。
RAMセルが完成する。
以上のように本発明の実施例の製造方法によれば、半導
体柱19のパターン形成と、ビット線(Al膜)のパタ
ーン形成のときのみ、マスクを用いるので製造工程が短
縮化されて歩留りが向上する。またマスクの位置合わせ
余裕を見込む寸法が不要となる分だけ素子の微細化が可
能となる。
体柱19のパターン形成と、ビット線(Al膜)のパタ
ーン形成のときのみ、マスクを用いるので製造工程が短
縮化されて歩留りが向上する。またマスクの位置合わせ
余裕を見込む寸法が不要となる分だけ素子の微細化が可
能となる。
第3図は本発明の別の実施例説明図である。例えば第2
図(b)において、チャネルドープ層16を深くすると
、第3図(a)に示すように低濃度p型Si層14はな
くなる。この場合にDRAMセルは第3図(b)に示す
構造となるが、DRAMセルの機能を十分に果たし得る
ものである。
図(b)において、チャネルドープ層16を深くすると
、第3図(a)に示すように低濃度p型Si層14はな
くなる。この場合にDRAMセルは第3図(b)に示す
構造となるが、DRAMセルの機能を十分に果たし得る
ものである。
また第1導電層15を形成しない場合(第4図(a))
には、メモリセルは同図(b)に示す構造となるのが、
この構造の場合にも、同様にDRAMのメモリセルとし
て機能する。
には、メモリセルは同図(b)に示す構造となるのが、
この構造の場合にも、同様にDRAMのメモリセルとし
て機能する。
なお、第4図のメモリセルの蓄積電(す(が低濃度p型
Siで高抵抗のため、近隣の電位に影響されることがあ
るが、この場合には、第5し1に示すようにコンタクト
ホールを介してS i 1!、14Ji (ρ゛)に直
接接続すると、各メモリセルの基板電位は安定化して信
頼性が向上する。
Siで高抵抗のため、近隣の電位に影響されることがあ
るが、この場合には、第5し1に示すようにコンタクト
ホールを介してS i 1!、14Ji (ρ゛)に直
接接続すると、各メモリセルの基板電位は安定化して信
頼性が向上する。
なお、実施例では誘電体IFJ22としてSin。
膜を用いたが、5i3N41漠等の他の二ノら電体膜を
用いてもよいことは勿論である。
用いてもよいことは勿論である。
以上説明したように、本発明によれは絶縁膜の上の半導
体柱にDRAMのメモリセルを形成する構成であるから
、隣接セル間の干渉が少なくなり、従って一層の微細化
と一層の信頼性の向上が可能となる。
体柱にDRAMのメモリセルを形成する構成であるから
、隣接セル間の干渉が少なくなり、従って一層の微細化
と一層の信頼性の向上が可能となる。
また、本発明の製造方法によれば、パターン形成のため
に必要とするマスクの数が極めて少ないので、製造工程
の簡単化、短縮化、微細化が可能となり、また歩留まり
の向上が可能となる。
に必要とするマスクの数が極めて少ないので、製造工程
の簡単化、短縮化、微細化が可能となり、また歩留まり
の向上が可能となる。
第1図は本発明の実施例に係るDRAMのメモリセルの
断面図と平面図、 第2図は本発明のDRAMのメモリセルの製造工程中の
断面図と平面図、 第3図〜第5図は本発明の別の実施例断面図、第6図は
従来例のD RA Mのメモリセルの断面図である。 (符号の説明) 12 ・・・Si 基1反、 13・・・5iO2II2. 14・・・p型Si層、 15・・・第1導電層(M積電極)、 16・・・チャネルドープ層、 17・・・第2導電rcIJ(ドレイン)、18・・・
トレンチ、 19・・・半導体柱、 20・・・5iOzllダ、 21・・・ポリSi膜、 22・・・誘電体11SIO□11便)、23・・・S
in、 膜、 24・・・対向電極、 25・・・ゲートSiO□膜、 26・・・ポリ5i19. 27・・・SiO□ 膜、 28・・・DpSGIIり、 29・・・ビット線(Affi膜)、 30・・・ワード線(ポリSi)。 く−1何 旨 I X 27Siθzll ノ /28DF′S嵯 第 2 図(イー3) 第4図 フ11め−t!や夛1−書の 第 5 図
断面図と平面図、 第2図は本発明のDRAMのメモリセルの製造工程中の
断面図と平面図、 第3図〜第5図は本発明の別の実施例断面図、第6図は
従来例のD RA Mのメモリセルの断面図である。 (符号の説明) 12 ・・・Si 基1反、 13・・・5iO2II2. 14・・・p型Si層、 15・・・第1導電層(M積電極)、 16・・・チャネルドープ層、 17・・・第2導電rcIJ(ドレイン)、18・・・
トレンチ、 19・・・半導体柱、 20・・・5iOzllダ、 21・・・ポリSi膜、 22・・・誘電体11SIO□11便)、23・・・S
in、 膜、 24・・・対向電極、 25・・・ゲートSiO□膜、 26・・・ポリ5i19. 27・・・SiO□ 膜、 28・・・DpSGIIり、 29・・・ビット線(Affi膜)、 30・・・ワード線(ポリSi)。 く−1何 旨 I X 27Siθzll ノ /28DF′S嵯 第 2 図(イー3) 第4図 フ11め−t!や夛1−書の 第 5 図
Claims (3)
- (1)トレンチ構造にて形成された半導体柱に作られた
記憶セルをもつ半導体装置において、前記半導体柱は半
導体基板上の絶縁膜上に形成され、おのおのの半導体柱
にはトランジスタと電荷蓄積用電極とが1個ずつ、前記
絶縁膜表面に垂直な方向に直列に並んで形成されている
ことを特徴とする半導体装置。 - (2)絶縁膜基板上に複数の半導体柱を形成する工程と
、 前記半導体柱表面にキャパシタ絶縁膜を形成すう工程と
、 前記半導体柱間に導体もしくは半導体よりなるセルプレ
ートを形成する工程と、 前記セルプレートで被覆されていない前記半導体柱表面
のキャパシタ絶縁膜を除去し、該キャパシタ絶縁膜の除
去された半導体表面にゲート絶縁膜、前記セルプレート
表面に絶縁用絶縁膜を形成する工程と、 前記ゲート酸化膜が形成された半導体柱側面に、隣接す
る半導体柱に一方向で接触し、他の方向では接触しない
ように、ゲート電極用サイドウォールを形成する工程と
、 前記サイドウォール表面に絶縁膜を形成した後、前記半
導体柱の上部が露出するように層間絶縁膜を形成する工
程と、 前記の露出した半導体柱の上部と接続するビツト線用の
導電膜を形成する工程とを有することを特徴とする半導
体装置の製造方法。 - (3)前記の半導体柱を一方向で狭く他の方向で広い間
隔をもって形成することを特徴とする特許請求の範囲第
2項に記載の半導体装置の製造方法。
Priority Applications (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP62283839A JPH01125858A (ja) | 1987-11-10 | 1987-11-10 | 半導体装置およびその製造方法 |
DE3886899T DE3886899T2 (de) | 1987-11-10 | 1988-10-19 | DRAM-Zelle, die auf einer Isolierschicht gebildet ist und die eine begrabene Halbleiter-Säulenstruktur aufweist und ein Herstellungsverfahren dafür. |
EP88117363A EP0315803B1 (en) | 1987-11-10 | 1988-10-19 | A DRAM cell formed on an insulating layer having a buried semiconductor pillar structure and a manufacturing method thereof |
US07/268,185 US5001526A (en) | 1987-11-10 | 1988-11-07 | Dram cell formed on an insulating layer having a buried semiconductor pillar structure and a manufacturing method thereof |
KR1019880014759A KR910009786B1 (ko) | 1987-11-10 | 1988-11-10 | 반도체 메모리장치 및 제법 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP62283839A JPH01125858A (ja) | 1987-11-10 | 1987-11-10 | 半導体装置およびその製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH01125858A true JPH01125858A (ja) | 1989-05-18 |
Family
ID=17670828
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP62283839A Pending JPH01125858A (ja) | 1987-11-10 | 1987-11-10 | 半導体装置およびその製造方法 |
Country Status (5)
Country | Link |
---|---|
US (1) | US5001526A (ja) |
EP (1) | EP0315803B1 (ja) |
JP (1) | JPH01125858A (ja) |
KR (1) | KR910009786B1 (ja) |
DE (1) | DE3886899T2 (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH01248558A (ja) * | 1988-03-29 | 1989-10-04 | Toshiba Corp | 半導体記憶装置およびその製造方法 |
JPH03215972A (ja) * | 1990-01-20 | 1991-09-20 | Toshiba Corp | 半導体記憶装置およびその製造方法 |
JPH06283682A (ja) * | 1990-12-17 | 1994-10-07 | Tadamichi Masamoto | ランダム・アクセス・メモリ。 |
Families Citing this family (75)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0333426B1 (en) * | 1988-03-15 | 1996-07-10 | Kabushiki Kaisha Toshiba | Dynamic RAM |
JPH07109873B2 (ja) * | 1988-07-05 | 1995-11-22 | 株式会社東芝 | 半導体記憶装置 |
US5136534A (en) * | 1989-06-30 | 1992-08-04 | Texas Instruments Incorporated | Method and apparatus for a filament channel pass gate ferroelectric capacitor memory cell |
US5192704A (en) * | 1989-06-30 | 1993-03-09 | Texas Instruments Incorporated | Method and apparatus for a filament channel pass gate ferroelectric capacitor memory cell |
US5181089A (en) * | 1989-08-15 | 1993-01-19 | Matsushita Electric Industrial Co., Ltd. | Semiconductor memory device and a method for producing the same |
US5177027A (en) * | 1990-08-17 | 1993-01-05 | Micron Technology, Inc. | Process for fabricating, on the edge of a silicon mesa, a MOSFET which has a spacer-shaped gate and a right-angled channel path |
US5073519A (en) * | 1990-10-31 | 1991-12-17 | Texas Instruments Incorporated | Method of fabricating a vertical FET device with low gate to drain overlap capacitance |
US5087581A (en) * | 1990-10-31 | 1992-02-11 | Texas Instruments Incorporated | Method of forming vertical FET device with low gate to source overlap capacitance |
JP2601022B2 (ja) * | 1990-11-30 | 1997-04-16 | 日本電気株式会社 | 半導体装置の製造方法 |
US5081559A (en) * | 1991-02-28 | 1992-01-14 | Micron Technology, Inc. | Enclosed ferroelectric stacked capacitor |
US6011283A (en) * | 1992-10-19 | 2000-01-04 | Hyundai Electronics America | Pillar emitter for BiCMOS devices |
US5379255A (en) * | 1992-12-14 | 1995-01-03 | Texas Instruments Incorporated | Three dimensional famos memory devices and methods of fabricating |
JP3745392B2 (ja) | 1994-05-26 | 2006-02-15 | 株式会社ルネサステクノロジ | 半導体装置 |
US5627092A (en) * | 1994-09-26 | 1997-05-06 | Siemens Aktiengesellschaft | Deep trench dram process on SOI for low leakage DRAM cell |
US5593912A (en) * | 1994-10-06 | 1997-01-14 | International Business Machines Corporation | SOI trench DRAM cell for 256 MB DRAM and beyond |
JP3307785B2 (ja) * | 1994-12-13 | 2002-07-24 | 三菱電機株式会社 | 絶縁ゲート型半導体装置 |
US5606188A (en) * | 1995-04-26 | 1997-02-25 | International Business Machines Corporation | Fabrication process and structure for a contacted-body silicon-on-insulator dynamic random access memory |
US5929476A (en) | 1996-06-21 | 1999-07-27 | Prall; Kirk | Semiconductor-on-insulator transistor and memory circuitry employing semiconductor-on-insulator transistors |
US6429473B1 (en) | 1996-07-30 | 2002-08-06 | International Business Machines Corporation | DRAM cell with stacked capacitor self-aligned to bitline |
US5691230A (en) | 1996-09-04 | 1997-11-25 | Micron Technology, Inc. | Technique for producing small islands of silicon on insulator |
KR100209212B1 (ko) * | 1996-10-22 | 1999-07-15 | 김영환 | 반도체메모리장치및그제조방법 |
US6150211A (en) * | 1996-12-11 | 2000-11-21 | Micron Technology, Inc. | Methods of forming storage capacitors in integrated circuitry memory cells and integrated circuitry |
US6034389A (en) * | 1997-01-22 | 2000-03-07 | International Business Machines Corporation | Self-aligned diffused source vertical transistors with deep trench capacitors in a 4F-square memory cell array |
US5990509A (en) * | 1997-01-22 | 1999-11-23 | International Business Machines Corporation | 2F-square memory cell for gigabit memory applications |
US5874760A (en) * | 1997-01-22 | 1999-02-23 | International Business Machines Corporation | 4F-square memory cell having vertical floating-gate transistors with self-aligned shallow trench isolation |
US5929477A (en) * | 1997-01-22 | 1999-07-27 | International Business Machines Corporation | Self-aligned diffused source vertical transistors with stack capacitors in a 4F-square memory cell array |
US6337497B1 (en) | 1997-05-16 | 2002-01-08 | International Business Machines Corporation | Common source transistor capacitor stack |
US5973356A (en) * | 1997-07-08 | 1999-10-26 | Micron Technology, Inc. | Ultra high density flash memory |
US6150687A (en) | 1997-07-08 | 2000-11-21 | Micron Technology, Inc. | Memory cell having a vertical transistor with buried source/drain and dual gates |
US5909618A (en) * | 1997-07-08 | 1999-06-01 | Micron Technology, Inc. | Method of making memory cell with vertical transistor and buried word and body lines |
US6191470B1 (en) | 1997-07-08 | 2001-02-20 | Micron Technology, Inc. | Semiconductor-on-insulator memory cell with buried word and body lines |
US6072209A (en) | 1997-07-08 | 2000-06-06 | Micro Technology, Inc. | Four F2 folded bit line DRAM cell structure having buried bit and word lines |
US5936274A (en) * | 1997-07-08 | 1999-08-10 | Micron Technology, Inc. | High density flash memory |
US5914511A (en) * | 1997-10-06 | 1999-06-22 | Micron Technology, Inc. | Circuit and method for a folded bit line memory using trench plate capacitor cells with body bias contacts |
US6528837B2 (en) * | 1997-10-06 | 2003-03-04 | Micron Technology, Inc. | Circuit and method for an open bit line memory cell with a vertical transistor and trench plate trench capacitor |
US6066869A (en) * | 1997-10-06 | 2000-05-23 | Micron Technology, Inc. | Circuit and method for a folded bit line memory cell with vertical transistor and trench capacitor |
US5907170A (en) | 1997-10-06 | 1999-05-25 | Micron Technology, Inc. | Circuit and method for an open bit line memory cell with a vertical transistor and trench plate trench capacitor |
KR100257765B1 (ko) * | 1997-12-30 | 2000-06-01 | 김영환 | 기억소자 및 그 제조 방법 |
KR100310470B1 (ko) | 1997-12-30 | 2002-05-09 | 박종섭 | 양면반도체메모리소자및그제조방법 |
US6137129A (en) * | 1998-01-05 | 2000-10-24 | International Business Machines Corporation | High performance direct coupled FET memory cell |
US6297531B2 (en) | 1998-01-05 | 2001-10-02 | International Business Machines Corporation | High performance, low power vertical integrated CMOS devices |
US6025225A (en) * | 1998-01-22 | 2000-02-15 | Micron Technology, Inc. | Circuits with a trench capacitor having micro-roughened semiconductor surfaces and methods for forming the same |
US6304483B1 (en) | 1998-02-24 | 2001-10-16 | Micron Technology, Inc. | Circuits and methods for a static random access memory using vertical transistors |
US6246083B1 (en) * | 1998-02-24 | 2001-06-12 | Micron Technology, Inc. | Vertical gain cell and array for a dynamic random access memory |
US6242775B1 (en) | 1998-02-24 | 2001-06-05 | Micron Technology, Inc. | Circuits and methods using vertical complementary transistors |
US5963469A (en) * | 1998-02-24 | 1999-10-05 | Micron Technology, Inc. | Vertical bipolar read access for low voltage memory cell |
US6124729A (en) | 1998-02-27 | 2000-09-26 | Micron Technology, Inc. | Field programmable logic arrays with vertical transistors |
US5991225A (en) * | 1998-02-27 | 1999-11-23 | Micron Technology, Inc. | Programmable memory address decode array with vertical transistors |
US6043527A (en) | 1998-04-14 | 2000-03-28 | Micron Technology, Inc. | Circuits and methods for a memory cell with a trench plate trench capacitor and a vertical bipolar read device |
US5949700A (en) * | 1998-05-26 | 1999-09-07 | International Business Machines Corporation | Five square vertical dynamic random access memory cell |
US6225158B1 (en) | 1998-05-28 | 2001-05-01 | International Business Machines Corporation | Trench storage dynamic random access memory cell with vertical transfer device |
US6107133A (en) * | 1998-05-28 | 2000-08-22 | International Business Machines Corporation | Method for making a five square vertical DRAM cell |
US5981350A (en) * | 1998-05-29 | 1999-11-09 | Micron Technology, Inc. | Method for forming high capacitance memory cells |
US6134175A (en) * | 1998-08-04 | 2000-10-17 | Micron Technology, Inc. | Memory address decode array with vertical transistors |
US6093623A (en) | 1998-08-04 | 2000-07-25 | Micron Technology, Inc. | Methods for making silicon-on-insulator structures |
US6208164B1 (en) | 1998-08-04 | 2001-03-27 | Micron Technology, Inc. | Programmable logic array with vertical transistors |
KR100268419B1 (ko) * | 1998-08-14 | 2000-10-16 | 윤종용 | 고집적 반도체 메모리 장치 및 그의 제조 방법 |
KR100423765B1 (ko) * | 1998-09-25 | 2004-03-22 | 인피네온 테크놀로지스 아게 | 종형 트랜지스터를 포함하는 집적 회로 및 그 제조 방법 |
US6423613B1 (en) | 1998-11-10 | 2002-07-23 | Micron Technology, Inc. | Low temperature silicon wafer bond process with bulk material bond strength |
US5977579A (en) | 1998-12-03 | 1999-11-02 | Micron Technology, Inc. | Trench dram cell with vertical device and buried word lines |
US6153902A (en) * | 1999-08-16 | 2000-11-28 | International Business Machines Corporation | Vertical DRAM cell with wordline self-aligned to storage trench |
US6500744B2 (en) | 1999-09-02 | 2002-12-31 | Micron Technology, Inc. | Methods of forming DRAM assemblies, transistor devices, and openings in substrates |
US6852167B2 (en) | 2001-03-01 | 2005-02-08 | Micron Technology, Inc. | Methods, systems, and apparatus for uniform chemical-vapor depositions |
US7160577B2 (en) | 2002-05-02 | 2007-01-09 | Micron Technology, Inc. | Methods for atomic-layer deposition of aluminum oxides in integrated circuits |
US7589029B2 (en) | 2002-05-02 | 2009-09-15 | Micron Technology, Inc. | Atomic layer deposition and conversion |
US7023041B2 (en) | 2003-01-13 | 2006-04-04 | International Business Machines Corporation | Trench capacitor vertical structure |
DE10351605B3 (de) * | 2003-11-05 | 2005-05-04 | Infineon Technologies Ag | Integrierter Halbleiterspeicher |
US7473596B2 (en) | 2003-12-19 | 2009-01-06 | Micron Technology, Inc. | Methods of forming memory cells |
US7241655B2 (en) * | 2004-08-30 | 2007-07-10 | Micron Technology, Inc. | Method of fabricating a vertical wrap-around-gate field-effect-transistor for high density, low voltage logic and memory array |
US7132324B2 (en) * | 2004-12-09 | 2006-11-07 | International Business Machines Corporation | SOI device with different crystallographic orientations |
US7927948B2 (en) | 2005-07-20 | 2011-04-19 | Micron Technology, Inc. | Devices with nanocrystals and methods of formation |
US8735990B2 (en) * | 2007-02-28 | 2014-05-27 | International Business Machines Corporation | Radiation hardened FinFET |
US7923373B2 (en) | 2007-06-04 | 2011-04-12 | Micron Technology, Inc. | Pitch multiplication using self-assembling materials |
CN102007571B (zh) * | 2008-02-25 | 2016-01-20 | 斯莫特克有限公司 | 纳米结构制造过程中的导电助层的沉积和选择性移除 |
US9966431B2 (en) * | 2016-03-23 | 2018-05-08 | Globalfoundries Inc. | Nanowire-based vertical memory cell array having a back plate and nanowire seeds contacting a bit line |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS60160646A (ja) * | 1984-02-01 | 1985-08-22 | Hitachi Ltd | Soi形半導体装置の製造方法 |
JPS61237464A (ja) * | 1985-04-15 | 1986-10-22 | Nec Corp | 半導体記憶素子とその製造方法 |
Family Cites Families (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
SE409553B (sv) * | 1976-10-04 | 1979-08-27 | Aga Ab | Sett vid fraktionering av en gasblandning under utnyttjande av minst tva beddar |
US4462040A (en) * | 1979-05-07 | 1984-07-24 | International Business Machines Corporation | Single electrode U-MOSFET random access memory |
JPS5935445A (ja) * | 1982-08-24 | 1984-02-27 | Nippon Telegr & Teleph Corp <Ntt> | 半導体装置の製造方法 |
JPH0793365B2 (ja) * | 1984-09-11 | 1995-10-09 | 株式会社東芝 | 半導体記憶装置およびその製造方法 |
JPS6173366A (ja) * | 1984-09-19 | 1986-04-15 | Hitachi Ltd | 半導体装置 |
JPH0682800B2 (ja) * | 1985-04-16 | 1994-10-19 | 株式会社東芝 | 半導体記憶装置 |
JPS6276645A (ja) * | 1985-09-30 | 1987-04-08 | Toshiba Corp | 複合半導体結晶体構造 |
US4769786A (en) * | 1986-07-15 | 1988-09-06 | International Business Machines Corporation | Two square memory cells |
JPS6366963A (ja) * | 1986-09-08 | 1988-03-25 | Nippon Telegr & Teleph Corp <Ntt> | 溝埋込型半導体装置およびその製造方法 |
US4830978A (en) * | 1987-03-16 | 1989-05-16 | Texas Instruments Incorporated | Dram cell and method |
-
1987
- 1987-11-10 JP JP62283839A patent/JPH01125858A/ja active Pending
-
1988
- 1988-10-19 EP EP88117363A patent/EP0315803B1/en not_active Expired - Lifetime
- 1988-10-19 DE DE3886899T patent/DE3886899T2/de not_active Expired - Fee Related
- 1988-11-07 US US07/268,185 patent/US5001526A/en not_active Expired - Fee Related
- 1988-11-10 KR KR1019880014759A patent/KR910009786B1/ko not_active IP Right Cessation
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS60160646A (ja) * | 1984-02-01 | 1985-08-22 | Hitachi Ltd | Soi形半導体装置の製造方法 |
JPS61237464A (ja) * | 1985-04-15 | 1986-10-22 | Nec Corp | 半導体記憶素子とその製造方法 |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH01248558A (ja) * | 1988-03-29 | 1989-10-04 | Toshiba Corp | 半導体記憶装置およびその製造方法 |
JPH03215972A (ja) * | 1990-01-20 | 1991-09-20 | Toshiba Corp | 半導体記憶装置およびその製造方法 |
JPH06283682A (ja) * | 1990-12-17 | 1994-10-07 | Tadamichi Masamoto | ランダム・アクセス・メモリ。 |
Also Published As
Publication number | Publication date |
---|---|
US5001526A (en) | 1991-03-19 |
EP0315803B1 (en) | 1994-01-05 |
EP0315803A2 (en) | 1989-05-17 |
KR890008971A (ko) | 1989-07-13 |
EP0315803A3 (en) | 1989-07-26 |
DE3886899T2 (de) | 1994-05-19 |
DE3886899D1 (de) | 1994-02-17 |
KR910009786B1 (ko) | 1991-11-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPH01125858A (ja) | 半導体装置およびその製造方法 | |
KR920010462B1 (ko) | 다이내믹 ram 및 그 제조방법 | |
KR900001225B1 (ko) | 반도체기억장치와 그 제조방법 | |
JP2875588B2 (ja) | 半導体装置の製造方法 | |
KR910010167B1 (ko) | 스택 캐패시터 dram셀 및 그의 제조방법 | |
JPH07130871A (ja) | 半導体記憶装置 | |
JPH01152660A (ja) | 半導体記憶装置の製造方法 | |
JPH02312269A (ja) | 半導体記憶装置およびその製造方法 | |
JP2003031686A (ja) | 半導体記憶装置およびその製造方法 | |
JPS62286270A (ja) | 半導体メモリ装置 | |
JPH04283963A (ja) | ダイナミックram及びその製造法 | |
JPH0496272A (ja) | 高集積半導体メモリ装置及びその製造方法 | |
JPH03173174A (ja) | 半導体記憶装置 | |
JPH0793372B2 (ja) | 半導体記憶装置 | |
US5262670A (en) | Vertically stacked bipolar dynamic random access memory | |
KR19990006541A (ko) | 동적 이득 메모리 셀을 갖는 dram 셀 장치 및 그의 제조 방법 | |
JPS62259464A (ja) | 半導体記憶装置の製造方法 | |
JPH0612804B2 (ja) | 半導体記憶装置 | |
JPS6350056A (ja) | 半導体記憶装置 | |
JPH05291528A (ja) | 半導体記憶装置およびその製造方法 | |
JPH0529579A (ja) | 半導体メモリ素子およびその素子分離領域の製造方法 | |
JPH04307968A (ja) | 半導体メモリー | |
JP2805702B2 (ja) | 半導体メモリ装置 | |
JPH02234464A (ja) | 半導体メモリ素子 | |
JPS62193274A (ja) | 半導体記憶装置とその製造方法 |