DE4234698A1 - Integrierte schaltung mit leitern auf mehreren niveaus sowie verfahren zu deren herstellung - Google Patents

Integrierte schaltung mit leitern auf mehreren niveaus sowie verfahren zu deren herstellung

Info

Publication number
DE4234698A1
DE4234698A1 DE4234698A DE4234698A DE4234698A1 DE 4234698 A1 DE4234698 A1 DE 4234698A1 DE 4234698 A DE4234698 A DE 4234698A DE 4234698 A DE4234698 A DE 4234698A DE 4234698 A1 DE4234698 A1 DE 4234698A1
Authority
DE
Germany
Prior art keywords
passages
conductor strips
dielectric layer
layer
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
DE4234698A
Other languages
English (en)
Inventor
Trung T. Boise Id. Us Doan
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Micron Technology Inc
Original Assignee
Micron Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Micron Technology Inc filed Critical Micron Technology Inc
Publication of DE4234698A1 publication Critical patent/DE4234698A1/de
Ceased legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76805—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics the opening being a via or contact hole penetrating the underlying conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76831—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers in via holes or trenches, e.g. non-conductive sidewall liners
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/485—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body consisting of layered constructions comprising conductive layers and insulating layers, e.g. planar contacts
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/05—Etch and refill

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Semiconductor Memories (AREA)

Description

Die vorliegende Erfindung bezieht sich im allgemei­ nen auf integrierte Schaltungen mit Leitern auf mehreren Niveaus, wobei diese Leiter typischerweise entweder aus einem ausgewählten Metall oder aus polykristallinem Silizium hergestellt werden. Im spezielleren ist die Erfindung auf ein Verfahren zur Bildung selbstausgerichteter vertikaler Zwi­ schenverbindungen gerichtet, bei dem sich die er­ zielbare Packungsdichte innerhalb der hergestellten integrierten Schaltung maximieren läßt.
In vielen Gebieten der Herstellung integrierter Schaltungen, wie z. B. bei der Herstellung von DRAMs (Dynamic Random Access Memories), bei denen mehrere Niveaus von Metall oder Polysilizium verwendet werden, die über der Oberfläche eines Siliziumsub­ strats photolithographisch definiert worden sind, wird es erforderlich, bestimmte unterschiedliche Arten elektrischer Verbindungen zwischen den ver­ schiedenen leitfähigen Niveaus und den aktiven oder passiven Vorrichtungen innerhalb eines darun­ terliegenden Substrats zu schaffen. Bei der Her­ stellung von DRAMs ist es üblich, auf photolitho­ graphischem Wege definierte Wortleitungen auf einem Niveau innerhalb der integrierten Schaltungsstruk­ tur zu bilden sowie auf photolithographischem Wege definierte Bitstellenleitungen oder Ziffernleitun­ gen auf einem anderen Niveau innerhalb der in­ tegrierten Schaltungsstruktur zu bilden. Außerdem ist es dann erforderlich, bestimmte vertikale Zwischenverbindungen zwischen den Wortleitungen und den Bitstellenleitungen sowie bestimmten Vorrich­ tungen, wie z. B. Zugriffstransistoren, zu schaffen, die innerhalb des Siliziumsubstrats gebildet sind.
Zusätzlich zu den oben genannten Erfordernissen ist es notwendig, daß eine elektrische Isolierung zwischen den Wortleitungen und den Bitstellenlei­ tungen an bestimmten Stellen hergestellt wird und daß elektrische Zwischenverbindungen zwischen den Wortleitungen und den Bitstellenleitungen an be­ stimmten anderen Stellen hergestellt werden, an denen es erwünscht ist, eine spezielle Wortleitung mit einer speziellen Bitstellenleitung oder einer Speichervorrichtung, wie z. B. einem Stapelkondensa­ tor, elektrisch zusammenzufügen und zu verbinden, um einen gewünschten Lese-, Schreib- oder Datenauf­ frischungs-Vorgang für den DRAM zu schaffen.
In der Vergangenheit hat man die vorstehend ge­ schilderte elektrische Isolierung zwischen den auf mehreren Niveaus befindlichen Leitern in der in­ tegrierten Schaltung dadurch erreicht, daß man zuerst eine Öffnung in einer zwischengeordneten Leiterschicht definiert hat, durch die hindurch eine vertikale Zwischenverbindung zwischen einem Leiter in einer oberen Schicht und einer unteren integrierten Schaltungskomponente gebildet wurde, ohne daß die vertikale Zwischenverbindung dabei die genannte zwischengeordnete Leiterschicht berührt und kurzschließt. Wenn es erwünscht war, einen Leiter einer oberen Schicht mit einer zwischenge­ ordneten Leiterschicht oder mit einem unteren Vor­ richtungsbereich innerhalb der integrierten Schal­ tung elektrisch zu verbinden, so hat man die Metallisierungsmuster normalerweise seitlich voneinander beabstandet, so daß Durchgänge, welche die von einer Schicht ausgehende leitende Zwischen­ verbindung tragen, in einer vorbestimmten Masken­ distanz von denjenigen Durchgängen seitlich ent­ fernt sind, welche die Metallisierung tragen, die eine Zwischenverbindung zu einer benachbarten lei­ tenden Schicht herstellt.
Bei beiden der vorstehend beschriebenen Techniken zur elektrischen Isolierung sowie zur elektrischen Zwischenverbindung bestand ein Nachteil darin, daß sie eine inhärente photolithographische Dimensions­ begrenzung hinsichtlich der maximal erreichbaren Packungsdichte, die innerhalb der integrierten Schaltungsstruktur erzielbar ist, mit sich bringen.
Die vorliegende Erfindung befaßt sich mit der Lösung dieses Problems. Dabei besteht ein Hauptziel der vorliegenden Erfindung in der Schaffung eines neuartigen und verbesserten selbstausgerichteten vertikalen Zwischenverbindungs-Verfahren, das bei der Herstellung von integrierten Schaltungen mit Leitern auf mehreren Niveaus von Nutzen ist und bei dem die beim Stand der Technik vorhandene, vorste­ hend erläuterte Begrenzung hinsichtlich der maxima­ len Packungsdichte bzw. Unterbringungsdichte elimi­ niert ist.
Ein weiteres Ziel der vorliegenden Erfindung be­ steht in der Schaffung eines neuartigen und verbes­ serten selbstausgerichteten vertikalen Zwischenver­ bindungs-Verfahrens der genannten Art, das in der Anwendung angenehm unkompliziert ist und sich mit relativ hohen Ausbeuten unter Verwendung planarer Verarbeitungstechniken des Standes der Technik sowie einer minimalen Anzahl von Zwischenverbin­ dungs-Maskier- und Ätz-Bearbeitungsschritten durch­ führen läßt.
Diese Ziele sowie weitere wesentliche begleitende Vorteile erzielt die vorliegende Erfindung gemäß einem Gesichtspunkt durch ein Verfahren mit folgen­ den Schritten:
  • a) Bereitstellen eines gewünschten Substrats mit darin befindlichen aktiven und/oder passiven Vor­ richtungen, mit denen externe elektrische Ver­ bindungen herzustellen sind,
  • b) Bilden einer dielektrischen Schicht auf dem Substrat, die bestimmte mit diesen Vorrichtungen zu verbindende leitfähige Streifen sowie bestimmte andere leitfähige Streifen enthält, die von den Vorrichtungen elektrisch isoliert bleiben müssen,
  • c) Öffnen einer oder mehrerer erster Durchgängen in der dielektrischen Schicht über den leitfähigen Streifen, die elektrisch isoliert bleiben müssen, und Behandeln der durch die Durchgängen freigeleg­ ten Ränder dieser Streifen zur Schaffung einer isolierenden Beschichtung an diesen,
  • d) Weiterführen der ersten Durchgang oder Durch­ gängen durch die Oberfläche des Substrats hindurch und zwar unter zusätzlicher,
  • e) Öffnung einer oder mehrerer zweiter Durchgängen durch die mit Vorrichtungen in dem Substrat zu verbindenden leitfähigen Streifen innerhalb der dielektrischen Beschichtung hindurch, sowie sodann erfolgendes,
  • f) Bilden vertikaler elektrischer Zwischenverbin­ dungen in den ersten und zweiten Durchgängen, wo­ durch die vertikalen Zwischenverbindungen in dem­ selben Bearbeitungsschritt der auf mehreren Niveaus befindlichen Leiter gebildet werden können, wodurch die sowohl für die elektrische Isolierung des oder der ersten leitfähigen Streifen als auch für die elektrische Zwischenverbindung mit dem oder den zweiten leitfähigen Streifen sowie zwischen dem oder den zweiten leitfähigen Streifen und dem Substrat erforderliche seitliche Beabstandung auf ein Minimum reduziert wird.
Bevorzugte Weiterbildungen der Erfindung ergeben sich aus den Unteransprüchen.
Die Erfindung und Weiterbildungen der Erfindung werden im folgenden anhand der zeichnerischen Darstellungen eines bevorzugten Ausführungs­ beispiels unter Bezugnahme auf die Zeichnungen noch näher erläutert.
Die Fig. 1 bis 7 zeigen eine Reihe fragmentari­ scher, schematischer Querschnittsansichten, in denen eine Abfolge von Verfahrensschritten darge­ stellt ist, die bei der Herstellung integrierter Schaltungskonstruktionen gemäß einem bevorzugten Ausführungsbeispiel der Erfindung verwendet werden.
Fig. 1 zeigt ein Substrat-Ausgangsmaterial 10, das unter Verwendung herkömmlicher planarer Halbleiter- Verarbeitungstechniken behandelt worden ist, um aktive Vorrichtungsbereiche 12 und 14 angrenzend an die Oberfläche des Substrats 10 zu bilden, wobei diese Bereiche durch dicke Bereiche 16, 18 und 20 aus Feldoxid getrennt werden. Diese Vorrichtungs­ bildungs- und Feldoxidations-Techniken sind im Stand der Technik allgemein bekannt und bedürfen somit keiner ausführlichen Beschreibung. Die Bil­ dung der aktiven Vorrichtungsbereiche 12 und 14 erfolgt unter Verwendung herkömmlicher Maskier- und Dotiertechniken, wie z. B. Diffusion und Ionen­ implantation, um dadurch z. B. aktive Bereiche von MOS-Zugriffs- oder Treibertransistoren zu bilden. Diese Verfahren sind ebenfalls im Stand der Technik allgemein bekannt und bedürfen somit ebenfalls keiner ausführlichen Erläuterung. Auf der in Fig. 1 gezeigten Struktur kann außerdem typischerweise ein erstes Leiter-Niveau vorhanden sein, wie z. B. ein Streifen aus polykristallinem Silizium 22, das nachfolgend auch als Polysilizium bezeichnet wird, welches in der dargestellten Geometrie auf der Oberfläche des Feldoxidbereichs 20 entwickelt wor­ den ist.
Die in Fig. 1 gezeigte Struktur wird dann zu einer herkömmlichen Oxidationsbildungs- und Poly­ siliziumentwicklungs-Station befördert, wo zu Beginn eine dicke Schicht aus Siliziumdioxid 24 auf der Oberfläche der Struktur gebildet wird, wie dies in Fig. 2 gezeigt ist. Danach wird die Oxidschicht 24 mit einer nicht gezeigten Polysiliziumschicht bedeckt, die anschließend maskiert und geätzt wird, so daß zwei Streifen 26 und 28 aus Polysilizium auf der oberen Oberfläche der dielektrischen Schicht 24 aus Siliziumdioxid intakt bleiben.
Wie in Fig. 3 zu sehen ist, wird die in Fig. 2 gezeigte Struktur dann einem weiteren Oxidations­ schritt ausgesetzt, in dem eine obere Oberflächen­ schicht 30 aus Siliziumdioxid auf allen freiliegen­ den Flächen der beiden Streifen 26 und 28 aus Poly­ silizium und der darunter befindlichen Schicht 24 aus Siliziumdioxid derart abgeschieden wird, daß diese Streifen aus Polysilizium von dem di­ elektrischen Siliziumdioxidmaterial vollständig umschlossen sowie in dieses eingebettet bzw. einge­ graben sind. Bei diesen Polysiliziumstreifen 26 und 28 kann es sich typischerweise um Bitstellen­ leitungen bzw. Ziffernleitungen für einen DPAM oder einen anderen ähnlichen oder äquivalenten Typ einer integrierten Schaltung handeln.
Unter Bezugnahme auf Fig. 4 werden zwei ver­ schiedene Arten vertikaler Zwischenverbindungen zu sehen, die zur Fertigstellung der integrierten Schaltungsstruktur gemäß der vorliegenden Erfindung von Nutzen sein können. Die erste dieser Zwischen­ verbindungen ist derart ausgebildet, daß sich die vertikale Zwischenverbindung vollständig durch einen der Polysiliziumstreifen 26 hindurcher­ streckt, jedoch auf ihrem Weg vertikal nach unten von dem Polysiliziumstreifen 26 elektrisch isoliert bleibt und mit dem aktiven Transistorbereich 12 Kontakt herstellt. Diese Zwischenverbindung wird erzielt durch den in Fig. 4 dargestellten Prozeß, bei dem zu Beginn die in Fig. 3 gezeigte Struktur zu einer Oxidmaskierstation verbracht wird, in der herkömmliche Maskier- und Ätztechniken verwendet werden, um die Öffnung 32 in der Oberfläche der Siliziumdioxidschicht 30 zu erzeugen. Diese Öffnung 32 wird gebildet durch Herausätzen des Siliziumdioxidmaterials bis zu einem Rinnenniveau 34, das in etwa koplanar mit der unteren Fläche des Poly­ siliziumstreifens 26 ist. Bei diesem Punkt in dem Verfahren werden die nun freiliegenden Ränder des Polysiliziumstreifens 26 einem Oxidationsschritt oder einem anderen ähnlichen Schritt zur Bildung eines Dielektrikums unterzogen, um dadurch einen ringförmigen oxidierten Bereich zu bilden, wie er bei dem Bezugszeichen 36 in Fig. 4 gezeigt ist.
Wie in Fig. 5 zu sehen ist, kann der zweite Typ der elektrischen vertikalen Zwischenverbindung, der in dem vorliegenden Verfahren wünschenswert sein kann, derart ausgebildet sein, daß er eine elektrische Zwischenverbindung des Polysiliziumstreifens 28 beispielsweise sowohl mit einem aktiven Vorrich­ tungsbereich 14 innerhalb des Substrats 10 als auch mit dem auf dem ersten Niveau befindlichen Leiter 22 herstellt, der in der dargestellten Weise auf der oberen Oberfläche des Feldoxidbereichs 20 angeordnet ist. Dies erzielt man dadurch, daß man die in Fig. 4 gezeigte Struktur zu einer herkömm­ lichen Maskier- und Ätzstation verbringt, in der nicht nur zusätzliche Öffnungen 38 und 40 in der in bezug auf die Zeichnungen rechten Seite der Struk­ tur in vertikaler Weise geschaffen werden, sondern zusätzlich dazu auch der freiliegende Boden- oder Rinnenbereiche 34 der Fig. 4 gleichzeitig weiter vertikal nach unten zu dem nun freiliegenden Be­ reich 42 auf der Oberfläche des aktiven Vor­ richtungsbereichs 12 geätzt wird. Während dieses Verfahrensschritts werden die Bereiche 44 und 46 auf der rechten Seite der in Fig. 5 gezeigten Struktur nun zum Zweck der Herstellung elektrischer Zwischenverbindungen mit diesen freigelegt.
Wie in Fig. 6 zu sehen ist, besteht der nächste Schritt des Verfahrens in dem Füllen der in Fig. 5 gezeigten vertikalen Öffnungen 32, 38 und 40 mit einer geeigneten Metallisierung, die typischerweise aus einer ersten dünnen Oberflächenbeschichtung 48, wie z. B. Titannitrid, besteht und anschließend mit einem ausgewählten Metall, wie z. B. einer Wolfram­ schicht 50, überdeckt wird. In der in Fig. 7 ge­ zeigten Weise kann die Wolframschicht 50 an­ schließend derart maskiert und geätzt werden, daß drei obere separate Kontaktbereiche 52, 54 und 56 in der dargestellten Weise auf der oberen Ober­ fläche der Siliziumdioxidschicht 30 gebildet werden.
Vorstehend ist also die Bildung einer ersten oder linken vertikalen Zwischenverbindung 58 beschrieben worden, die den auf der oberen Oberfläche befind­ lichen Kontakt 52 mit dem aktiven Transistorbereich 12 verbindet, und zwar unter Durchlaufung des Poly­ siliziumstreifens 26 in von diesem vollständig elektrisch isolierter Weise. Die vertikalen Zwischenverbindungen 60 und 62 auf der rechten Seite der in Fig. 7 gezeigten Struktur schaffen dagegen eine direkte elektrische Verbindung zwischen dem Polysiliziumstreifen 28 sowie dem aktiven Transistorbereich 14 und der ersten Leiter­ lage 22 auf der Oberfläche der Feldoxidschicht 20, wie dies vorstehend beschrieben worden ist.
Bei dem vorstehend beschriebenen, bevorzugten Ausführungsbeispiel sind verschiedene Modifikatio­ nen im Rahmen der Erfindung möglich. Z.B. versteht es sich, daß das vorstehend beschriebene Verfahren zur elektrischen Zwischenverbindung bei der Her­ stellung einer großen Anzahl verschiedener elektri­ scher Vorrichtungen von Nutzen ist, wobei in be­ trächtlichem Umfang Chip-Fläche einzusparen ist, da es nicht notwendig ist, eine körperliche Trennung zwischen einem ersten Polysiliziumstreifen 26 und einer angrenzenden elektrischen Zwischenverbindung 58 aufrechtzuerhalten, wie sie in Fig. 7 auf der linken Seite gezeigt ist, und da es außerdem nicht notwendig ist, die beim eingangs beschriebenen Stand der Technik vorhandene seitliche Versetzungs­ beabstandung vorzusehen, wenn direkte elektrische Zwischenverbindungen 60 und 62 zwischen mehreren Schichten und mehreren Lagen von Leitern in einer integrierten Schaltung des Typs mit Leitern auf mehreren Niveaus hergestellt werden. Es versteht sich außerdem, daß die vorliegende Erfindung nicht auf die speziellen, hier genannten leitfähigen oder dielektrischen Materialien begrenzt ist, sondern mit anderen dielektrischen Materialien, wie z. B. Siliziumnitrid Si3N4 sowie mit anderen Leitern, wie z. B. Legierungen aus Titan und hitzebeständigen Metallen, wie z. B. Wolframsilizid WSi2 und Titansi­ lizid TiS2 verwendet werden kann. Außerdem ist darauf hinzuweisen, daß die vorliegende Erfindung nicht auf die Verwendung von Metallen in den in den Oxidschichten gebildeten vertikalen Durchgängen begrenzt ist; falls es gewünscht ist, können diese Durchgängen auch mit Polysilizium gefüllt werden. Diese Variationen bei der verfahrensmäßigen und vorrichtungsmäßigen Auslegung liegen allesamt im Rahmen der vorliegenden Erfindung.

Claims (6)

1. Verfahren zum Herstellen integrierter Schaltun­ gen des Typs, bei dem leitfähiges Material auf mehreren Niveaus innerhalb sowie oben auf über einem Halbleitersubstrat angeordnetem isolierendem Material ausgebildet wird und das auf mehreren Ni­ veaus befindliche leitfähige Material nach Maßgabe bestimmter Verschaltungs-, Leistungs- und Betriebs­ erfordernisse selektiv verbunden wird, gekennzeichnet durch folgende Schritte:
  • a) Bereitstellen eines gewünschten Substrats (10) mit darin befindlichen aktiven und/oder passiven Vorrichtungen (12, 14), mit denen elektrische Ver­ bindungen herzustellen sind,
  • b) Bilden einer dielektrischen Schicht (30) auf dem Substrat (10), die bestimmte, von den Vorrichtungen elektrisch zu isolierende Leiterstreifen (26) sowie bestimmte, mit den Vorrichtungen elektrisch zu verbindende Leiterstreifen (28) enthält,
  • c) Öffnen von ersten Durchgängen (32) in der di­ elektrischen Schicht (30) über den elektrisch zu isolierenden Leiterstreifen (26) unter Freilegung der Ränder der Leiterstreifen,
  • d) Isolieren der Ränder (36) der durch die Durch­ gängen (32) freigelegten Streifen,
  • e) weitergehendes Ätzen der ersten Durchgängen in einer derartigen Weise, daß diese das Halbleiter­ substrat (42) erreichen, unter gleichzeitiger
  • f) Öffnung von zweiten Durchgängen (38, 40) durch die mit dem Substrat (44) zu verbindenden Leiter­ streifen (28) und sodann
  • g) Bilden vertikaler elektrischer Zwischenverbin­ dungen (52, 54) in den ersten und den zweiten Durchgängen (32, 38), wodurch die aktiven und/oder die passiven Vorrichtungen (12, 14) in dem Halb­ leitersubstrat (10) mit den Leiterstreifen inner­ halb der dielektrischen Schicht sowohl elektrisch verbunden werden können als auch von diesen elek­ trisch isoliert werden können und außerdem mit einer Oberflächen-Leiterschicht auf der Oberfläche der dielektrischen Schicht (30) verbunden werden können.
2. Verfahren nach Anspruch 1, dadurch gekennzeich­ net, daß die Leiterstreifen (26, 28) aus Polysili­ zium bestehen und durch die Bildung einer Silizium­ dioxidbeschichtung an diesen isoliert werden.
3. Verfahren nach Anspruch 1 oder 2, dadurch ge­ kennzeichnet, daß die vertikalen elektrischen Zwischenverbindungen (52, 54) innerhalb der ersten und der zweiten Durchgängen (32, 38) gebildet werden, indem zuerst die Durchgängen mit einer aus der Gruppe bestehend aus Titan oder Titan­ legierungen, Titannitrid und hitzebeständigen Metallen ausgewählten Materialschicht bedeckt werden und die Schicht dann mit Wolfram bedeckt wird.
4. Integrierte Schaltung mit Leitern auf mehreren Niveaus, gekennzeichnet durch:
  • a) ein Halbleitersubstrat (10) mit darin enthalte­ nen aktiven und/oder passiven Vorrichtungen (12, 14), mit denen elektrische Verbindungen herzu­ stellen sind,
  • b) eine dielektrische Schicht (30) auf dem Substrat (10), die bestimmte mit den Vorrichtungen zu ver­ bindende Leiterstreifen (28) sowie bestimmte, von den Vorrichtungen elektrisch isoliert zu haltende Leiterstreifen (26) enthält,
  • c) eine oder mehrere Durchgängen (32), die sich durch die dielektrische Schicht (30) sowie durch die elektrisch zu isolierenden Leiterstreifen (26) hindurcherstrecken und Ränder der Leiterstreifen frei legen, die mit einem ausgewählten Isolier­ material (36) bedeckt sind,
  • d) eine oder mehrere zweite Durchgängen (38), die sich durch die dielektrische Schicht (30) sowie die darin befindlichen, mit den Vorrichtungen elek­ trisch zu verbindenden Leiterstreifen (28) hin­ durcherstrecken, wobei sich die ersten und die zweiten Durchgängen von der Oberfläche der di­ elektrischen Schicht (30) bis zu dem Substrat (10) oder einer in der dielektrischen Schicht (30) vorhandene Komponente erstrecken, und durch
  • e) vertikale elektrische Zwischenverbindungen (52, 54), die in den ersten und den zweiten Durchgängen angeordnet sind, wodurch die aktiven und/oder die passiven Vorrichtungen (12, 14) in dem Halbleiter­ substrat (10) mit den Leiterstreifen innerhalb der dielektrischen Schicht (30) sowohl elektrisch ver­ bunden werden können als auch von diesen isoliert werden können und außerdem mit einer Oberflächen- Leiterschicht auf der Oberfläche der dielektrischen Schicht (30) verbunden werden können.
5. Integrierte Schaltung nach Anspruch 4, dadurch gekennzeichnet, daß die Leiterstreifen (26, 28) aus Polysilizium gebildet sind und durch die Bildung einer Siliziumdioxid-Beschichtung (30) an diesen selektiv isoliert sind.
6. Integrierte Schaltung nach Anspruch 4 oder 5, dadurch gekennzeichnet, daß die vertikalen elektri­ schen Zwischenverbindungen (52, 54) aus einer Kom­ bination aus einer Titannitrid-Beschichtung angren­ zend an einen vertikalen Wolframbereich gebildet sind, die sich beide von dem Substrat (10) bis an die Oberfläche der dielektrischen Schicht (30) erstrecken.
DE4234698A 1991-10-15 1992-10-14 Integrierte schaltung mit leitern auf mehreren niveaus sowie verfahren zu deren herstellung Ceased DE4234698A1 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US07/775,744 US5204286A (en) 1991-10-15 1991-10-15 Method of making self-aligned contacts and vertical interconnects to integrated circuits

Publications (1)

Publication Number Publication Date
DE4234698A1 true DE4234698A1 (de) 1993-05-06

Family

ID=25105365

Family Applications (1)

Application Number Title Priority Date Filing Date
DE4234698A Ceased DE4234698A1 (de) 1991-10-15 1992-10-14 Integrierte schaltung mit leitern auf mehreren niveaus sowie verfahren zu deren herstellung

Country Status (3)

Country Link
US (1) US5204286A (de)
JP (1) JPH05218340A (de)
DE (1) DE4234698A1 (de)

Families Citing this family (55)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5243220A (en) * 1990-03-23 1993-09-07 Kabushiki Kaisha Toshiba Semiconductor device having miniaturized contact electrode and wiring structure
US5332913A (en) * 1991-12-17 1994-07-26 Intel Corporation Buried interconnect structure for semiconductor devices
US5651855A (en) * 1992-07-28 1997-07-29 Micron Technology, Inc. Method of making self aligned contacts to silicon substrates during the manufacture of integrated circuits
US5262352A (en) * 1992-08-31 1993-11-16 Motorola, Inc. Method for forming an interconnection structure for conductive layers
KR950010858B1 (ko) * 1992-10-20 1995-09-25 현대전자산업주식회사 반도체 소자의 금속콘택 형성방법
US5252517A (en) * 1992-12-10 1993-10-12 Micron Semiconductor, Inc. Method of conductor isolation from a conductive contact plug
JP2727909B2 (ja) * 1993-03-26 1998-03-18 松下電器産業株式会社 金属配線の形成方法
JP3219909B2 (ja) * 1993-07-09 2001-10-15 株式会社東芝 半導体装置の製造方法
KR970007831B1 (ko) * 1993-12-21 1997-05-17 현대전자산업 주식회사 금속선과 콘택 플러그의 동시 형성방법
JP2658899B2 (ja) * 1994-09-22 1997-09-30 日本電気株式会社 半導体装置の製造方法
US5593912A (en) * 1994-10-06 1997-01-14 International Business Machines Corporation SOI trench DRAM cell for 256 MB DRAM and beyond
US5529953A (en) * 1994-10-14 1996-06-25 Toshiba America Electronic Components, Inc. Method of forming studs and interconnects in a multi-layered semiconductor device
KR0138307B1 (ko) * 1994-12-14 1998-06-01 김광호 반도체 장치의 측면콘택 형성방법
US6140705A (en) * 1995-01-03 2000-10-31 Texas Instruments Incorporated Self-aligned contact through a conducting layer
JP4190760B2 (ja) * 1995-01-31 2008-12-03 富士通マイクロエレクトロニクス株式会社 半導体装置
US6744091B1 (en) * 1995-01-31 2004-06-01 Fujitsu Limited Semiconductor storage device with self-aligned opening and method for fabricating the same
US5625231A (en) * 1995-03-10 1997-04-29 Advanced Micro Devices, Inc. Low cost solution to high aspect ratio contact/via adhesion layer application for deep sub-half micrometer back-end-of line technology
US5897374A (en) * 1995-05-22 1999-04-27 Taiwan Semiconductor Manufacturing Company, Ltd. Vertical via/contact with undercut dielectric
US5686761A (en) * 1995-06-06 1997-11-11 Advanced Micro Devices, Inc. Production worthy interconnect process for deep sub-half micrometer back-end-of-line technology
US5631179A (en) * 1995-08-03 1997-05-20 Taiwan Semiconductor Manufacturing Company Method of manufacturing metallic source line, self-aligned contact for flash memory devices
US5589413A (en) * 1995-11-27 1996-12-31 Taiwan Semiconductor Manufacturing Company Method of manufacturing self-aligned bit-line during EPROM fabrication
US5733816A (en) * 1995-12-13 1998-03-31 Micron Technology, Inc. Method for depositing a tungsten layer on silicon
JPH09172074A (ja) * 1995-12-19 1997-06-30 Toshiba Corp 半導体装置およびその製造方法
JPH09191084A (ja) * 1996-01-10 1997-07-22 Nec Corp 半導体装置及びその製造方法
SG54456A1 (en) 1996-01-12 1998-11-16 Hitachi Ltd Semconductor integrated circuit device and method for manufacturing the same
US5897342A (en) * 1996-01-29 1999-04-27 United Microelectronics Corp. Multilayer interconnection technique
EP0912996B1 (de) * 1996-07-18 2002-01-02 Advanced Micro Devices, Inc. Verwendung einer ätzstopschicht in einer integrierten schaltung für die herstellung von versetzt angeordneten leiterbahnen
JP3941133B2 (ja) * 1996-07-18 2007-07-04 富士通株式会社 半導体装置およびその製造方法
US5854515A (en) * 1996-07-23 1998-12-29 Advanced Micro Devices, Inc. Integrated circuit having conductors of enhanced cross-sectional area
US6037246A (en) * 1996-09-17 2000-03-14 Motorola Inc. Method of making a contact structure
US5847462A (en) * 1996-11-14 1998-12-08 Advanced Micro Devices, Inc. Integrated circuit having conductors of enhanced cross-sectional area with etch stop barrier layer
US5985746A (en) * 1996-11-21 1999-11-16 Lsi Logic Corporation Process for forming self-aligned conductive plugs in multiple insulation levels in integrated circuit structures and resulting product
JPH10163315A (ja) * 1996-11-28 1998-06-19 Nec Ic Microcomput Syst Ltd 半導体回路装置
JP3600393B2 (ja) * 1997-02-10 2004-12-15 株式会社東芝 半導体装置及びその製造方法
KR100255591B1 (ko) * 1997-03-06 2000-05-01 구본준 박막 트랜지스터 어레이의 배선 연결 구조 및 그 제조 방법
US6054340A (en) 1997-06-06 2000-04-25 Motorola, Inc. Method for forming a cavity capable of accessing deep fuse structures and device containing the same
JP3807836B2 (ja) 1997-11-28 2006-08-09 株式会社ルネサステクノロジ 半導体装置および半導体装置の製造方法
US6274486B1 (en) * 1998-09-02 2001-08-14 Micron Technology, Inc. Metal contact and process
US6223432B1 (en) 1999-03-17 2001-05-01 Micron Technology, Inc. Method of forming dual conductive plugs
US6200904B1 (en) * 1999-06-01 2001-03-13 United Microelectronics Corp. Method of forming a contact hole of a DRAM
US6458649B1 (en) * 1999-07-22 2002-10-01 Micron Technology, Inc. Methods of forming capacitor-over-bit line memory cells
US7294567B2 (en) * 2002-03-11 2007-11-13 Micron Technology, Inc. Semiconductor contact device and method
KR100688761B1 (ko) * 2002-12-30 2007-02-28 동부일렉트로닉스 주식회사 반도체의 금속배선 형성방법
DE10309869A1 (de) * 2003-03-06 2004-09-23 Infineon Technologies Ag Verfahren zur Herstellung mindestens eines Halbleiterchips und Halbleiterchip
DE10326804A1 (de) * 2003-06-13 2004-11-18 Infineon Technologies Ag Verfahren zur Herstellung mindestens eines Halbleiterchips und Halbleiterchip
JP4528504B2 (ja) * 2003-08-22 2010-08-18 ルネサスエレクトロニクス株式会社 半導体装置とその製造方法
EP1514878B1 (de) 2003-09-05 2012-05-02 Shin-Etsu Chemical Co., Ltd. Polymerablagerungsinhibitor
WO2005077816A1 (en) * 2004-02-09 2005-08-25 Analog Devices, Inc. Method of forming a device by removing a conductive layer of a wafer
DE102004024659B4 (de) * 2004-05-18 2014-10-02 Infineon Technologies Ag Halbleiterbauteil
JP4602818B2 (ja) * 2005-03-30 2010-12-22 富士通セミコンダクター株式会社 半導体装置の製造方法
US7928577B2 (en) 2008-07-16 2011-04-19 Micron Technology, Inc. Interconnect structures for integration of multi-layered integrated circuit devices and methods for forming the same
JP5003743B2 (ja) * 2009-10-20 2012-08-15 富士通セミコンダクター株式会社 半導体装置とその製造方法
US9312260B2 (en) 2010-05-26 2016-04-12 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated circuits and manufacturing methods thereof
US10079156B2 (en) * 2014-11-07 2018-09-18 Advanced Semiconductor Engineering, Inc. Semiconductor package including dielectric layers defining via holes extending to component pads
US9972565B1 (en) * 2016-06-07 2018-05-15 National Technology & Engineering Solutions Of Sandia, Llc Lateral vias for connections to buried microconductors

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4866009A (en) * 1986-11-17 1989-09-12 Kabushiki Kaisha Toshiba Multilayer wiring technique for a semiconductor device
US4900695A (en) * 1986-12-17 1990-02-13 Hitachi, Ltd. Semiconductor integrated circuit device and process for producing the same

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6070743A (ja) * 1983-09-27 1985-04-22 Fujitsu Ltd 半導体装置の製造方法
US4840923A (en) * 1986-04-30 1989-06-20 International Business Machine Corporation Simultaneous multiple level interconnection process
JPH01248536A (ja) * 1988-03-30 1989-10-04 Toshiba Corp 半導体装置の製造方法
JPH02170561A (ja) * 1988-12-23 1990-07-02 Matsushita Electric Ind Co Ltd 半導体装置の製造方法
JPH02285658A (ja) * 1989-04-26 1990-11-22 Nec Corp 半導体装置の製造方法
US5010039A (en) * 1989-05-15 1991-04-23 Ku San Mei Method of forming contacts to a semiconductor device
JP2567952B2 (ja) * 1989-09-05 1996-12-25 株式会社日立製作所 Ｌｓｉ補修配線方法
US5049525A (en) * 1990-06-29 1991-09-17 Texas Instruments Incorporated Iterative self-aligned contact metallization process

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4866009A (en) * 1986-11-17 1989-09-12 Kabushiki Kaisha Toshiba Multilayer wiring technique for a semiconductor device
US4900695A (en) * 1986-12-17 1990-02-13 Hitachi, Ltd. Semiconductor integrated circuit device and process for producing the same

Also Published As

Publication number Publication date
JPH05218340A (ja) 1993-08-27
US5204286A (en) 1993-04-20

Similar Documents

Publication Publication Date Title
DE4234698A1 (de) Integrierte schaltung mit leitern auf mehreren niveaus sowie verfahren zu deren herstellung
DE3525418C2 (de)
DE4332074C2 (de) Halbleiterspeichereinrichtung und Verfahren zu ihrer Herstellung
DE19638684C2 (de) Halbleitervorrichtung mit einem Kontaktloch
DE3916228C2 (de) Halbleiterspeichervorrichtung mit Stapelkondensatorzellenstruktur und Verfahren zu ihrer Herstellung
DE4140681C2 (de) Verfahren zur Herstellung eines Masken-Nur-Lesespeichers (Masken-ROM)
DE3141195C2 (de)
DE4420365C2 (de) Halbleiterbauelement-Isolierverfahren und integrierte Schaltungen für eine Speicheranordnung
DE4323961A1 (de) Halbleiterspeichervorrichtung
DE19718721C2 (de) DRAM-Zellenanordnung und Verfahren zu deren Herstellung
DE19549116C2 (de) Verfahren zur Herstellung von Halbleitereinrichtungen mit Kontaktlöchern für Bitleitungen und Speicherknoten
DE4220497A1 (de) Halbleiterspeicherbauelement und verfahren zu dessen herstellung
DE3414057A1 (de) Halbleiter-speichervorrichtung und verfahren zu deren herstellung
DE4445796C2 (de) Verfahren zum Ausbilden einer Halbleiterspeichervorrichtung
DE4028488A1 (de) Halbleiterspeichervorrichtung und verfahren zu ihrer herstellung
DE10164049A1 (de) Passive Bauelementstruktur und zugehöriges integriertes Schaltkreisbauelement und Halbleiterbauelement
DE19727232A1 (de) Analoges Halbleiterbauelement und Verfahren zu dessen Herstellung
DE4215708A1 (de) Sram und verfahren zu dessen herstellung
DE4316503A1 (de) Verfahren zur Herstellung einer beerdigten Bitleiteranordnung von Speicherzellen
DE69133395T2 (de) Verfahren zur Herstellung einer Speicherzelle für eine integrierte Halbleiterschaltung
DE4201506A1 (de) Verfahren zur herstellung von dram-speicherzellen mit stapelkondensatoren in stiftstruktur
DE3224287C2 (de)
DE4007582A1 (de) Verfahren zum herstellen eines halbleiterbauelements
DE4426311A1 (de) Leiterbahnstruktur eines Halbleiterbauelementes und Verfahren zu ihrer Herstellung
DE3840559C2 (de)

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8131 Rejection