DE3840559C2 - - Google Patents

Description

Die Erfindung bezieht sich auf eine Halbleiterspeichervorrichtung nach dem Oberbegriff des Patentanspruches 1, 2 oder 3 und auf ein Herstellungsverfahren für eine derartige Halbleiterspeichervor­ richtung.

Gemäß Fig. 1 weist ein Speicherzellenfeld eines RAMs 101 eine Mehrzahl von Wortleitungen und Bitleitungen auf, die so angeordnet sind, daß sie sich gegenseitig überschneiden, wobei an jedem Schnittpunkt zwischen einer Wortleitung und einer Bitleitung eine Speicherzelle (nicht gezeigt) vorgesehen ist. Eine bestimmte Speicherzelle wird entsprechend eines Schnittpunktes zwischen einer von einem X-Adreßpufferdecoder 102 ausgewählten Wortleitung und einer von einem Y-Adreßpufferdecoder 103 aus­ gewählten Bitleitung ausgewählt. Daten werden in eine ausgewählte Speicherzelle geschrieben oder Daten, die in der Speicherzelle gespeichert sind, werden durch ein Lesen/Schreiben-Steuersignal (R/W), das an eine R/W-Steuerschaltung 104 angelegt ist, gelesen. Beim Schreiben von Daten werden Eingangsdaten (Din) über die R/W- Steuerschaltung 104 in die ausgewählte Speicherzelle eingegeben. Andererseits werden beim Lesen von Daten die in der ausgewählten Speicherzelle gespeicherten Daten durch einen Leseverstärker 105 nachgewiesen und verstärkt und nach außen als Ausgangsdaten (Dout) über einen Datenausgangspuffer 106 ausgegeben.

Gemäß Fig. 2 weist die dynamische Speicherzelle einen Feldeffekt­ transistor 107 und einen Kondensator 108 auf. Ein Leitungs­ anschluß des Feldeffekttransistors 107 ist mit einer Elektrode des Kondensators 108 verbunden und der andere Leitungsanschluß ist mit der Bitleitung 109 verbunden. Das Gate des Feldeffekttransistors 107 ist mit einer Wortleitung 110 verbunden, die andere Elektrode des Kondensators 108 ist geerdet. Beim Schreiben von Daten wird der Feldeffekttransistor 107 leitend, wenn ein vorbestimmtes Potential an die Wortleitung angelegt wird, so daß eine elektrische Ladung von der Bitleitung 109 im Kondensator 108 gespeichert wird. Andererseits wird beim Lesen von Daten der Feldeffekttransistor 107 leitend, wenn ein vorbestimmtes Potential an die Wortleitung 110 angelegt ist, so daß eine im Kondensator 108 gespeicherte elektrische Ladung über die Bitleitung 109 herausgenommen wird. Wie aus der obigen Beschreibung offensichtlich, wurden entsprechend der Tatsache, daß die Speicherkapazität der Speicherzelle auf der Kapazität des Kondensators 108 beruht, verschiedene Versuche unternommen, die Kapazität von einzelnen Speicherkondensatoren zu erhalten oder anzuheben, um eine hohe Packungsdichte des Speicherzellenfeldes zu ermöglichen. Solche Versuche sind zum Beispiel in "Japanese Patent Publication" Nr. 56266/1983 und 55258/1986, sowie in "Japanese Patent Laying-Open Gazette" Nr. 65559/1985 beschrieben. Als ein Beispiel dieser Versuche wurde eine Grabenspeicherzelle entwickelt, bei der die Speicherkapazität durch Bilden eines Grabens auf einem Halbleitersubstrat und Bilden eines elektrischen Ladungsspeicherbereichs auf der inneren Oberfläche des Grabens erhalten oder erhöht werden kann.

Entsprechend den Fig. 3 und 4 folgt eine Beschreibung eines Aufbaues. Auf einer Oberfläche eines Siliziumsubstrates 1 vom P-Typ ist eine Mehrzahl von Speicherzellen 14 gebildet. Bei Fig. 3 sind die Speicherzellen 14 durch einen Trennoxidfilm 6 getrennt. Jede Speicherzelle 14 weist einen elektrischen Ladungsspeicherbereich 15, der eine elektrische Ladung speichert, einen Transistorbereich 16 und ein N⁺-Gebiet 3, das mit einer Bitleitung 11 verbunden ist, auf. Insbesondere weist der elektrische Ladungsspeicherbereich 15 einen Grabenteil 5, der auf der Hauptoberfläche des Siliziumsubstrates 1 vom P-Typ gebildet ist, einen N-Typ Diffusionsbereich 13 des Speicherzellenteiles, der auf der inneren Oberfläche des Grabens 5 gebildet ist, ein N⁺-Gebiet 4, das auf einem Teil der Hauptoberfläche des Siliziumsubstrates 1 vom P-Typ gebildet ist und als ein Speicheranschluß des Speicherzellenkondensators dient, einen Kondensatorisolierfilm 2, der so gebildet ist, daß er die innere Oberfläche des Grabens 5 bedeckt, einen Bereich aus polykristallinem Silizium 5a, der auf dem inneren Teil des Grabenteils 5 gebildet ist, und eine Zellplattenelektrode 7, die auf dem Kondensatorisolierfilm 2 und dem Bereich aus polykristallinem Silizium 5a gebildet ist und als eine Gegenelektrode des Speicherkondensators dient, auf. Der Transistorbereich 16 weist N⁺-Gebiete 3 und 4, ein dazwischen angeordnetes Kanalgebiet 17, und eine Wortleitung 9a, die eine Gateelektrode bildet auf. Die Wortleitungen 9a, 9b und 9c sind mit dem Zwischenschicht-Isolierfilm 10 bedeckt.

Die auf dem Zwischenschicht-Isolierfilm 10 gebildete Bitleitung 11 ist über ein Kontaktloch 18 mit dem N⁺-Gebiet 3 verbunden. Die Zellplattenelektrode 7 und die Wortleitung 8b sind durch den Zwischenschicht-Isolierfilm 8 getrennt.

Unter Bezugnahme auf Fig. 4 erfolgt eine Beschreibung eines Lesen/Schreiben-Betriebes von Daten der Speicherzelle 14. Beim Schreiben von Daten wird auf dem Kanalgebiet 17 eine Inversionsschicht gebildet, wenn ein vorbestimmtes Potential an die Wortleitung 9a angelegt ist. Dann werden das N⁺-Gebiet 3, und N⁺- Gebiet 4 und der Diffusionsbereich 13 des Speicherzellenteiles leitend. Daher wird über das Kanalgebiet 17 eine elektrische Ladung von der Bitleitung 11 auf den elektrischen Ladungsspeicherbereich 15 übertragen und im Diffusionsbereich 13 des Speicherteiles gespeichert. Andererseits wird beim Lesen von Daten ein in dem Diffusionsbereich 13 des Speicherteiles gespeicherte elektrische Ladung über das N⁺-Gebiet 3 und die Bitleitung 11 nach außen genommen, wenn ein vorbestimmtes Potential an die Wortleitung 9a angelegt ist.

Da der auf diese Weise gespeicherte Betrag der elektrischen Ladungen von der Fläche des auf der inneren Oberfläche des Grabenteiles 5 gebildeten Diffusionsbereiches 13 des Speicherzellenteiles abhängt, kann die Bildung des Grabenteiles 5 zur Bildung von relativ höherer elektrischer Ladungsspeicherkapazität als die der ebenen, belegten Fläche des elektrischen Ladungsspeicherbereiches 15 beitragen. Insbesondere kann durch Bilden des Grabenteiles 5 und Verwenden eines diesen Grabenteil benutzenden Grabenkondensators ein Kondensator mit relativ großer Kapazität in der belegten Fläche der kleingemachten Speicherzelle erhalten werden.

Gemäß den Fig. 5A bis 5E erfolgt eine Beschreibung des Herstel­ lungsverfahrens der in Fig. 4 gezeigten Vorrichtung.

Zuerst wird gemäß Fig. 5A ein Trennoxidfilm 6 bei einem vorbestimmten Abschnitt einer Hauptoberfläche 1a eines Siliziumsubstrates 1 vom P-Typ gebildet. Dann wird gemäß Fig. 5B ein Grabenteil 5 mit einer vorbestimmten Tiefe auf einem vorbestimmten Abschnitt des Siliziumsubstrates 1 gebildet. Dann wird ein Diffusionsbereich 13 eines Speicherzellenteiles durch Implantieren von Ionen eines dem Halbleitersubstrat 1 entgegengesetzten Leitfähigkeitstyps (in diesem Fall N-Typ) auf der inneren Oberfläche des Grabenteiles 5 gebildet.

Gemäß Fig. 5C wird ein als Oxidfilm dienender Kondensatorisolierfilm 2 auf der ganzen Oberfläche des Siliziumsubstrates 1 einschließlich der inneren Oberfläche des Grabenteiles 5 gebildet. Daran anschließend wird der Grabenteil 5, dessen innere Oberfläche mit dem Kondensatorisolierfilm 2 bedeckt ist, mit Polysilizium 5a gefüllt. Dann wird eine Zellplattenelektrode 7 mit einem ebenen Abschnitt von vorbestimmter Konfiguration zum Bedecken des Grabenteiles 5 gebildet, und ein Zwischenschicht- Isolierfilm 8 mit einem ebenen Abschnitt einer vorbestimmten Konfiguration wird auf der Zellplattenelektrode 7 gebildet.

Gemäß Fig. 5D wird Polysilizium auf der ganzen Oberfläche abgeschieden, eine Lackschicht angewendet, und Wortleitungen 9a, 9b und 9c durch Photolithographie und Ätzen gebildet. N⁺-Gebiete 3 und 4 werden durch Implantieren von Ionen eines vom Siliziumsubstrat 1 entgegengesetzten Leitfähigkeitstyps (in diesem Fall N-Typ Ion) auf der freigelegten Hauptoberfläche des Siliziumsubstrates 1 gebildet. Dann wird ein Zwischenschicht-Isolierfilm 10 durch Abscheiden eines Oxidfilmes durch ein CVD-Verfahren auf der ganzen Oberfläche des Siliziumsubstrates 1 einschließlich der Wortleitungen 9a, 9b und 9c gebildet.

Gemäß Fig. 5E wird ein das N⁺-Gebiet 3 erreichende Kontaktloch 18 bei einem vorbestimmten Abschnitt des Zwischenschicht-Isolierfilmes 10 durch Anwenden von Photolithographie und Ätzen gebildet. Schließlich wird Aluminium auf den Zwischenschicht-Isolierfilm 10 und in das Kontaktloch 18 abgeschieden, und die mit dem N⁺-Gebiet 3 verbundene Bitleitung 11 wird durch Strukturieren des Aluminiums gebildet.

Da diese Halbleitervorrichtung wie oben beschrieben aufgebaut wird, ist es notwendig, Elemente zu bilden, von denen jedes eine winzige Länge von 0.5 µm oder weniger aufweist, wenn eine Packungsdichte von 16 M Bit oder mehr erreicht werden soll.

Gemäß Fig. 4 ergab sich jedoch ein Problem, bei dem es schwierig ist, eine genügende Anzahl von gespeicherten elektrischen Ladungen zu erhalten, da der elektrische Ladungsspeicherbereich 15, der als Speicherkapazitätselement dient, mit dem Verkleinern jedes IC-Teiles klein ausgebildet werden muß.

Aus der DE 27 42 936 B2 ist eine Halbleiterspeichervorrichtung nach dem Oberbegriff des Patentanspruches 1 mit einem eine Hauptoberfläche und eine Rückseitenoberfläche aufwei­ senden Halbleitersubstrat bekannt. Auf der Rückseitenoberfläche ist ein Speicherkapazitätselement gebildet. Das Speicherkapazi­ tätselement weist auf der Rückseitenoberfläche eine erste Konden­ satorelektrode, einen auf der Rückseitenoberfläche der Kondensator­ elektrode gebildeten Kondensatorisolierfilm und eine zweite auf der Rückseite des Isolierfilms gebildete Kondensatorelektrode auf. Auf der ersten Kondensatorelektrode ist in einer Mulde auf einem Isolator eine metallische Elektrode angeordnet, die zu einem Um­ schalter führt. Es handelt sich um einen Langzeitspeicher, daher ist ein MOSFET als Schaltelement nicht geeignet. Insbesondere kann die erste Kondensatorelektrode daher auch nicht als Diffusions­ bereich gebildet werden, die den MOSFET mit dem Kondensatoriso­ lierfilm verbinden kann. Somit ist es schwierig, eine kompakte Ausführungsform zu schaffen.

Aus der EP 01 97 861 A2 ist eine monolithische integrierte Mikro­ wellenschalteinrichtung bekannt. Diese Schalteinrichtung weist ein Halbleitersubstrat mit einer Hauptoberfläche und einer Rückseitenoberfläche auf. Es ist ein Speicherkapazitätselement mit einer ersten Kondensatorelektrode und einer zweiten Kondensator­ elektrode gebildet. Die zweite Kondensatorelektrode ist auf der Rückseitenoberfläche gebildet. Die erste Kondensatorelektrode ist auf der Hauptoberfläche gebildet und mit einem Heteroübergangs­ feldeffekttransistor verbunden. Damit das Speicherkapazitätselement in die Nähe des Transistors gerückt ist, ist in dem Substrat ein Durchgangsloch gebildet, in das die auf der Rückseitenober­ fläche angeordnete zweite Kondensatorelektrode eingezogen ist. Daher ist die Kondensatorfläche in der Größe beschränkt, und der Kondensator benötigt Platz auf der Hauptoberfläche, eine Verklei­ nerung der Vorrichtung ist schwierig durchzuführen.

Aus der DE-OS 18 16 023 ist es bekannt, Kondensatoren auf der Rückseite von integrierten Halbleiterschaltungen anzuordnen, z. B. zur Bildung eines Kondensators in die Rückseite eines Substrates einen p-n-Übergang ein­ zudiffundieren. Es wird dadurch eine Diode mit der Fläche des Substrates gebildet. Wenn die Diode in Sperrichtung betrieben wird, wirkt sie wie ein Kondensator.

Aus der DE-OS 20 37 261 ist es bekannt, auf beiden Seiten eines Substrates Bauelemente vorzusehen.

Es ist die der Erfindung zugrunde liegende Aufgabe, eine Ein- Transistor-Speicherzelle gemäß dem Oberbegriff der Patentansprüche 1, 2 oder 3 vorzusehen, bei der bei hoher Packungsdichte die Größe des Ladungsspeicherbereiches relativ unabhängig von der Größe des Transistors erhöht werden kann; des weiteren soll ein Verfahren zur Herstellung einer solchen angegeben werden.

Diese Aufgabe wird gelöst durch eine Halbleiterspeichervorrichtung mit den Merkmalen des Patentanspruches 1, 2 oder 3.

Bevorzugte Weiterbildungen der Halbleiterspeichervorrichtung sind in den Unteransprüchen 4 bis 8 angegeben.

Die Aufgabe wird ferner durch ein Verfahren zur Herstellung einer Halbleiterspeichervorrichtung mit den Merkmalen des Patentanspruches 9, 10 oder 11 gelöst.

Bevorzugte Weiterbildungen des Verfahrens sind in den Unter­ ansprüchen 12 und 13 angegeben.

Bei der Halbleiterspeichervorrichtung ist also die andere Elektrode des Speicherkapazitätselementes, d. h. des Kondensators der Speicherzelle auf der Oberfläche der Rückseite des Halbleitersub­ strates gebildet.

Die Rückseite des Halbleitersubstrats ist ein Abschnitt, der mit einer hohen Packungsdichte nichts zu tun hat. Bei diesem Abschnitt ist die andere Elektrode des Speicherkapazitätselementes gebildet, so daß die Größe des elektrischen Ladungsspeicherbereiches erhöht werden kann, wodurch die Anzahl von gespeicherten elektrischen Ladungen erhöht werden kann. Da der elektrische Ladungsspeicherbereich auf der Oberfläche der Rückseite des Halbleitersubstrates gebildet ist, kann zusätzlich jedes auf der Hauptoberfläche des Halbleitersubstrates gebildete Element klein gemacht werden, ohne den elektrischen Ladungsspeicherbereich klein auszubilden, so daß eine hohe Packungsdichte erreicht werden kann.

Als weiterer Aspekt bei dem Verfahren zur Herstellung der Halbleiterspeichervorrichtung ist es nicht notwendig, den elektrischen Ladungsspeicherbereich kleiner zu machen, sogar wenn eine hohe Packungsdichte erreicht ist, wodurch die Ausbeute verbessert werden kann, da das Speicherkapa­ zitätselement auf der Oberfläche der Rückseite des Halbleitersubstrats gebildet ist, die mit einer hohen Packungsdichte nichts zu tun hat.

Es folgt die Beschreibung von Ausführungsbeispielen anhand der Figuren. Die Figuren zeigen

Fig. 1 ein Blockdiagramm eines Beispiels eines Aufbaues eines gewöhnlichen RAM,

Fig. 2 ein äquivalentes Schaltungsdiagramm einer dynamischen Speicherzelle zur Erläuterung des Schreiben/Lesen-Betriebes einer Speicherzelle,

Fig. 3 eine Draufsicht eines herkömmlichen dynamischen RAM, der eine Grabenspeicherzelle benutzt,

Fig. 4 eine Schnittansicht, genommen entlang einer Linie IV-IV aus Fig. 3,

Fig. 5A bis 5E schematische Schnittansichten eines Verfahrens zur Herstellung der Halbleiterspeichervorrichtung nach Fig. 3 und 4,

Fig. 6 eine Draufsicht einer Halbleiterspeichervorrichtung ent­ sprechend eines Ausführungsbeispieles,

Fig. 7 eine Schnittansicht, genommen entlang einer Linie VII-VII aus Fig. 6,

Fig. 8A bis 8D schematische Schnittansichten eines Verfahrens zur Herstellung der Halbleiterspeichervorrichtung entsprechend eines Ausführungsbeispieles,

Fig. 9 eine Draufsicht einer Halbleiterspeichervorrichtung ent­ sprechend eines weiteren Ausführungsbeispieles,

Fig. 10 eine Schnittansicht, genommen entlang einer Linie X-X aus Fig. 9,

Fig. 11 ein äquivalentes Schaltungsdiagramm der in Fig. 9 und 10 gezeigten Halbleiterspeichervorrichtung,

Fig. 12A bis 12E schematische Schnittansichten eines Verfahrens zur Herstellung einer Halbleiterspeichervorrichtung entsprechend eines anderen Ausführungsbeispieles,

Fig. 13 eine Schnittansicht einer Halbleiterspeichervorrichtung entsprechend eines weiteren Ausführungsbeispieles,

Fig. 14A bis 14E schematische Schnittansichten eines Verfahrens zur Herstellung der Halbleiterspeichervorrichtung entsprechend eines weiteren Ausführungsbeispieles.

Bei den Figuren sind durchwegs die gleichen Bezugszeichen für die gleichen oder entsprechende Abschnitte vorgesehen.

Da das äquivalente Schaltungsdiagramm des in Fig. 6 gezeigten Ausführungsbeispieles das gleiche wie das in Fig. 2 gezeigte ist, ist dieses weggelassen.

Entsprechend den Fig. 6 und 7 ist eine Mehrzahl von Speicherzellen 14 auf einer Hauptoberfläche eines Halbleiter­ substrates 1, das zum Beispiel ein Siliziumsubstrat vom P-Typ ist, gebildet.

Gemäß Fig. 6 sind die Speicherzellen 14 durch einen Trennoxidfilm 6 getrennt. Jede Speicherzelle 14 weist einen elektrischen Ladungsspeicherbereich 15, der eine elektrische Ladung speichert, einen Transistorbereich 16 und ein N⁺-Gebiet 3, das mit einer Bitleitung 11 verbunden ist, auf. Im besonderen weist der elektrische Ladungsspeicherbereich 15 einen Grabenteil 5, der so gebildet ist, daß er sich von der Oberfläche der Rückseite zur Hauptoberfläche des Halbleitersubstrats 1 erstreckt, einen N-Typ Diffusionsbereich 13 des Speicherzellenteiles, der in der Oberfläche des Grabenteiles 5 gebildet ist, ein N⁺-Gebiet 4, das auf einem Abschnitt der Hauptoberfläche des Halbleitersubstrates 1 gebildet ist und als Speicheranschluß des Speicherzellenkondensators dient, einen Kondensatorisolierfilm 2, der auf der ganzen Oberfläche der Rückseite des Halbleitersubstrates 1 einschließlich der inneren Oberfläche des Grabenteiles 5 gebildet ist, einen Bereich 5a aus polykristallinem Silizium, der so in den Grabenteil 5 abgeschieden ist, daß er den Kondensatorisolierfilm 2 einschließt, und eine Zellplattenelektrode 7, die so gebildet ist, daß sie den Kondensatorisolierfilm 2 und die freiliegende Oberfläche des Bereiches 5a aus polykristallinem Silizium bedeckt und als Gegenelektrode des Speicherkondensators dient, auf. Der Transistorbereich 16 weist N⁺-Gebiete 3 und 4, die auf der Haupt­ oberfläche des Substrates 1 gebildet sind, einen dazwischen ange­ ordneten Kanalbereich 17 und eine Wortleitung 9a, die eine Gate­ elektrode bildet, auf. Die Wortleitungen 9a, 9b und 9c sind mit einem Zwischenschicht-Isolierfilm 10 bedeckt.

Die auf dem Zwischenschicht-Isolierfilm 10 gebildete Bitleitung 11a ist über das Kontaktloch 18 mit dem N⁺-Gebiet 3 verbunden.

Gemäß Fig. 7 erfolgt eine Beschreibung des Schreiben/Lesen- Betriebes von Daten der Speicherzelle 14. Beim Schreiben von Daten wird, wenn ein vorbestimmtes Potential an die Wortleitung 9a angelegt ist, auf dem Kanalbereich 17 die Inversionsschicht gebildet, und dann wird der Kanalbereich 17 leitend. Dadurch wird eine elektrische Ladung von der Bitleitung 11a über den Kanalbereich 17 auf den elektrischen Ladungsspeicherbereich 15 übertragen und im Diffusionsbereich des Speicherzellenteiles gespeichert. Andererseits wird beim Lesen von Daten, wenn ein vorbestimmtes Potential an die Wortleitung 9a angelegt ist, eine in dem Diffusionsbereich 13 des Speicherzellenteiles gespeicherte elektrische Ladung über den invertierten Kanalbereich 17, das N⁺- Gebiet 3 und die Bitleitung 11a nach außen herausgenommen.

Wie oben beschrieben ist in der Halbleiterspeichervorrichtung entsprechend des Ausführungsbeispieles die Zellplattenelektrode 7 des Speicherkapazitätselementes auf der Oberfläche der Rückseite des Halbleitersubstrates 1 gebildet. Die Rückseite des Halbleiter­ substrates 1 hat nichts mit einer hohen Packungsdichte zu tun und die Zellplattenelektrode 7 des Speicherkapazitätselementes ist auf diesem Abschnitt gebildet, so daß die Größe des elektrischen Ladungsspeicherbereiches 15 groß gemacht werden kann, wodurch die Anzahl von gespeicherten elektrischen Ladungen erhöht werden kann. Da der elektrische Ladungsspeicherbereich 15 auf der Rückseite des Halbleitersubstrates 1 gebildet ist, die nichts mit einer hohen Packungsdichte zu tun hat, kann desweiteren jedes auf der Hauptoberfläche des Halbleitersubstrates 1 gebildete Element klein ausgebildet werden, ohne den elektrischen Ladungsspeicherbereich 15 klein zu machen, wodurch konsequenterweise eine hohe Packungsdichte erreicht werden kann.

Unter Bezugnahme auf die Fig. 8A bis 8D erfolgt eine Beschreibung des Herstellungsverfahrens.

Gemäß Fig. 8A wird zuerst ein Grabenteil 5 auf einem vorbestimmten Abschnitt einer Oberfläche 1b der Rückseite eines Halbleitersubstrates 1, das zum Beispiel ein Siliziumsubstrat vom P-Typ ist, gebildet. Der Grabenteil 5 wird von der Oberfläche 1b der Rückseite des Halbleitersubstrates 1 so tief gebildet, daß dessen bodenseitiger Abschnitt nahe der Hauptoberfläche 1a des Halbleitersubstrates 1 angeordnet sein kann.

Gemäß Fig. 8B wird ein Diffusionsbereich 13 des Speicherzellenteiles durch Implantieren von Ionen vom zu dem des Halbleitersubstrates 1 entgegengesetzten Leitfähigkeitstyps (in diesem Fall N-Typ Ionen) auf der inneren Oberfläche des Grabenteiles 5 gebildet. Daran anschließend wird ein als Oxidfilm dienender Kondensatorisolierfilm 7 auf der Oberfläche der Rückseite des Halbleitersubstrates einschließlich der inneren Oberfläche des Grabenteiles 5 gebildet. Dann wird mittels eines CVD-Verfahrens Polysilizium 5a in den Grabenteil 5 gefüllt, dessen innere Oberfläche mit dem Kondensatorisolierfilm 2 bedeckt ist. Dann wird eine Zellplattenelektrode 7 aus Polysilizium auf der ganzen Oberfläche der Rückseite des Halbleitersubstrates 1 einschließlich der freiliegenden Oberfläche des Polysilizium 5a, das auf dem inneren Teil des Grabenteils 5 abgeschieden ist, gebildet.

Gemäß Fig. 8C wird ein Trennoxidfilm 6 auf einem vorbestimmten Abschnitt der Hauptoberfläche des Halbleitersubstrates 1 gebildet und ein Gateoxidfilm 19 wird auf der ganzen Hauptoberfläche gebildet. Dann wird Polysilizium auf der ganzen Oberfläche abgeschieden und Wortleitungen 9a und 9c werden bei einem vorbestimmten Abschnitt durch Photolithographie und Ätzen gebildet. Als nächstes werden N⁺-Gebiete 3 und 4 durch Implantieren von Ionen eines vom Halbleitersubstrat 1 entgegengesetzten Leitfähigkeitstyps (in diesem Fall N-Typ Ionen) auf der Hauptoberfläche des freiliegenden Halbleitersubstrates 1 gebildet. Daran anschließend wird ein als Oxidfilm dienender Zwischenschicht- Isolierfilm 10 mit einem ebenen Abschnitt einer vorbestimmten Konfiguration über dem Grabenteil 5 gebildet, und eine Wortleitung 9 einer vorbestimmten Konfiguration wird darauf gebildet.

Entsprechend Fig. 8D wird ein Zwischenschicht-Isolierfilm 10 durch Abscheiden eines Oxidfilmes durch ein CVD-Verfahren auf der ganzen Hauptoberfläche des Halbleitersubstrates 1 einschließlich der Wortleitungen 9a, 9b und 9c gebildet. Dann wird durch Photolithographie und Ätzen ein das N⁺-Gebiet 3 erreichende Kontaktloch 18 bei einem vorbestimmten Abschnitt des Zwischen­ schicht-Isolierfilms 10 gebildet. Schließlich wird Aluminium auf der ganzen Oberfläche auf dem Zwischenschicht-Isolierfilm 10 und in das Kontaktloch 18 abgeschieden, und eine mit dem N⁺-Gebiet 3 verbundene Bitleitung 11a wird durch Strukturieren dieses Aluminiums gebildet.

Da das Speicherkapazitätselement auf der Oberfläche 1b der Rückseite des Halbleitersubstrates 1, die nichts mit einer hohen Packungsdichte zu tun hat, gebildet wird, ist es entsprechend dem oben beschriebenen Herstellungsverfahren nicht notwendig, den elektrischen Ladungsspeicherbereich klein zu machen, auch wenn die hohe Packungsdichte auf der Hauptoberfläche 1a des Halbleiter­ substrates 1 durchgeführt wird, wodurch dessen Ausbeute verbessert wird.

Gemäß der Fig. 9 und 10 erfolgt eine Beschreibung einer Struktur.

Eine Mehrzahl von Speicherzellen 14 ist auf einer Oberfläche eines Halbleitersubstrates 1, das zum Beispiel ein Siliziumsubstrat vom P-Typ ist, gebildet. In Fig. 9 sind die Speicherzellen 14 durch einen Trennoxidfilm 6 getrennt. Die Speicherzelle 14 weist einen elektrischen Ladungsspeicherbereich 15, der eine elektrische Ladung speichert, einen Transistorbereich 16 und ein mit einer Bitleitung 11a verbundenes N⁺-Gebiet 3 auf. Im besonderen weist der elektrische Ladungsspeicher 15 einen Grabenteil 5 (ein bodenseitiger Abschnitt dieses Grabenteiles 5 ist in der Mitte der rückseitigen Oberfläche und der Hauptoberfläche des Halbleitersubstrates 1 in der Figur angeordnet) auf, der von der Oberfläche der Rückseite zur Hauptoberfläche des Halbleitersubstrates 1 hin gebildet ist, einen Diffusionsbereich 13 eines Speicherzellenteiles desselben Leitfähigkeitstypes (P-Typ) wie der des Halbleitersubstrates 1 und der auf einem vorbestimmten Abschnitt in der Hauptoberfläche des Halbleitersubstrats 1 (der Abschnitt liegt gegenüber dem Grabenteil 5) gebildet ist, ein Gebiet (N⁺-Gebiet 4) eines Leitfähigkeitstypes, der entgegengesetzt zu dem des Halbleitersubstrates 1 ist, und auf einem Abschnitt der Hauptoberfläche des Halbleitersubstrates 1 gebildet ist und als Speicheranschluß des Speicherzellenkondensators dient, einen auf der ganzen Oberfläche der Rückseite des Halbleitersubstrates 1 einschließlich der inneren Oberfläche des Grabenteiles 5 gebildeten Kondensatorisolierfilm 2, einen Bereich 5a aus poly­ kristallinem Silizium, der auf dem inneren Teil des Grabenteiles 5 so abgeschieden ist, daß er den Kondensatorisolierfilm 2 einschließt und eine Zellplattenelektrode 7, die so gebildet ist, daß sie den Kondensatorisolierfilm 2 und die freiliegende Oberfläche des Bereiches 5a aus polykristallinem Silizium bedeckt und als Gegenelektrode des Speicherkondensators dient. Der Transistorbereich 16 weist N⁺-Gebiete 3 und 4, die auf der Hauptoberfläche des Halbleitersubstrates 1 gebildet sind, einen dazwischen angeordneten Kanalbereich 17 und eine Wortleitung 9a, die eine Gateelektrode bildet, auf. Die Wortleitungen 9a, 9b und 9c sind mit dem Zwischenschicht-Isolierfilm 10 bedeckt. Die auf dem Zwischenschicht-Isolierfilm 10 gebildete Bitleitung 11a ist über das Kontaktloch 18 mit dem N⁺-Gebiet 3 verbunden.

Gemäß Fig. 11 weist die Speicherzelle einen MOSFET 107, einen PN-Übergangs-Kondensator Cj, und einen Oxidfilm-Kondensator Cox auf. Ein Leitungsanschluß 4 des MOSFET 107 ist mit einer Elektrode des Kondensators Cj verbunden und der andere Anschluß 3 ist mit der Bitleitung 11a verbunden. Die andere Elektrode 13′ des Kondensators Cj ist mit einer Elektrode des Kondensators Cox verbunden und die andere Elektrode 7 des Kondensator Cox ist geerdet. Die Gateelektrode des MOSFET 10 ist mit der Wortleitung 9a verbunden.

Gemäß Fig. 10 und 11 erfolgt eine Beschreibung des Schreibens-Le­ sen-Betriebes von Daten der Speicherzelle 14. Beim Schreiben von Daten wird, wenn ein vorbestimmtes Potential an die Wortleitung 9a angelegt ist, eine Inversionsschicht in dem Kanalbereich 17 gebildet, und der Kanalbereich 17 wird leitend. Daher wird eine elektrische Ladung von der Bitleitung 11a über den Kanalbereich 17 auf den elektrischen Ladungsspeicherbereich 15 übertragen und in dem inneren Oberflächenteil 5c des Grabenteiles 5, der mit dem Diffusionsbereich 13 des Speicherzellenteiles und dem Kondensatorisolierfilm 2 verbunden ist, gespeichert. Andererseits wird beim Lesen von Daten, wenn ein vorbestimmtes Potential an die Wortleitung 9a angelegt ist, eine in dem Kondensator Cj und dem Kondensator Cox gespeicherte elektrische Ladung über den invertierten Kanalbereich 17, das N⁺- Gebiet und die Bitleitung 11a herausgenommen.

Wie oben beschrieben ist in der Halbleiterspeichervorrichtung entsprechend eines anderen Ausführungsbeispieles dieser Erfindung die Zellplattenelektrode 7 des Speicherkapazitätselementes auf der Oberfläche der Rückseite des Halbleitersubstrates 1 gebildet. Da diese rückseitige Oberfläche des Halbleitersubstrates 1 nichts mit der Ausführung der hohen Packungsdichte zu tun hat und eine Halbleiterspeichervorrichtung so gebildet ist, daß die Zellplattenelektrode 7 des Speicherkapazitätselementes auf diesem Abschnitt gebildet ist, kann die Ausdehnung des elektrischen Ladungsspeicherbereiches 15 groß gemacht werden, so daß die Anzahl von gespeicherten elektrischen Ladungen erhöht werden kann. Da der elektrische Ladungsspeicherbereich 15 auf der Oberfläche der Rückseite des Halbleitersubstrates 1 gebildet ist, die mit einer hohen Packungsdichte nichts zu tun hat, kann zusätzlich jedes auf der Hauptoberfläche des Halbleitersubstrates 1 gebildete Element klein gemacht werden, ohne den elektrischen Ladungsspeicherbereich klein zu machen, wodurch die hohe Packungsdichte erreicht werden kann. Da die Grabenteile 5 nicht sehr tief gebildet sein müssen, kann zusätzlich der Grabenteil 5 leicht gebildet werden.

Gemäß den Fig. 12A bis 12E wird das Herstellungsverfahren beschrieben. Gemäß Fig. 12A wird zuerst ein Grabenteil 5 mit einer vorbestimmten Tiefe auf einem vorbestimmten Abschnitt auf der Oberfläche 1b der Rückseite des Halbleitersubstrates 1, das zum Beispiel ein Siliziumsubstrat vom P-Typ ist, gebildet.

Gemäß Fig. 12B wird dann ein als Oxidfilm dienender Kondensatorisolierfilm 2 auf der ganzen Oberfläche der Oberfläche 1b der Rückseite des Halbleitersubstrates 1 einschließlich einer inneren Oberfläche des Grabenteiles 5 durch thermische Oxidation gebildet. Daran anschließend wird der innere Teil des Grabenteiles 5, dessen innere Oberfläche mit dem Kondensatorisolierfilm 2 durch ein CVD-Verfahren bedeckt ist, mit Polysilizium 5a gefüllt. Als nächstes wird eine aus Polysilizium gebildete Zellplattenelektrode 7 auf der ganzen Oberfläche der Rückseite des Halbleitersubstrates 1 einschließlich der freigelegten Oberfläche des in den Grabenteil 5 abgeschiedenen Polysilizium 5a gebildet.

Gemäß Fig. 12C wird ein Isolieroxidfilm 6 auf einem vorbestimmten Abschnitt einer Hauptoberfläche 1a des Halbleitersubstrates 1 gebildet, und ein Diffusionsbereich 13 eines Speicherzellenteiles, der einen Verunreinigungsbereich des gleichen Leitfähigkeitstypes P⁺ wie das Halbleitersubstrat 1 darstellt, wird auf einem Abschnitt, der dem Grabenteil 5 der Hauptoberfläche 1a des Halbleitersubstrates 1 gegenüberliegt, gebildet. Ein Gateoxidfilm 19 wird auf der Hauptoberfläche 1a des Halbleitersubstrates 1 durch thermische Oxidation gebildet. Dann wird Polysilizium auf der ganzen Oberfläche abgeschieden, ein Lack angewendet, und anschließend werden die Wortleitungen 9a und 9c auf einer vorbestimmten Stelle durch Photolithographie und Ätzen gebildet. Als nächstes werden N⁺- Gebiete 3 und 4 durch Implantieren von Ionen eines zum Halbleitersubstrat 1 entgegengesetzten Leitfähigkeitstypes (in diesem Fall, ein N-Typ Ion) der freiliegenden Hauptoberfläche des Halbleitersubstrates 1 gebildet.

Gemäß Fig. 12D wird ein als Oxidfilm dienender Zwischenschicht- Isolierfilm 10 mit einem ebenen Abschnitt einer vorbestimmten Konfiguration auf dem Gateoxidfilm 19 über dem Grabenteil 5 gebildet, und eine Wortleitung 9b wird darauf gebildet.

Gemäß Fig. 12E wird ein Zwischenschicht-Isolierfilm 10 durch Abscheiden eines Oxidfilmes auf der ganzen Hauptoberfläche des Halbleitersubstrates 1 einschließlich der Wortleitungen 9a, 9b und 9c durch CVD-Verfahren gebildet. Dann wird ein das N⁺-Gebiet 3 erreichende Kontaktloch 18 auf einer vorbestimmten Stelle des Zwischenschicht-Isolierfilmes 10 durch Photolithographie und Ätzen gebildet. Schließlich wird Aluminium auf der ganzen Oberfläche des Zwischenschicht-Isolierfilmes 10 und in dem Kontaktloch 18 abgeschieden, und eine Bitleitung 11a in Kontakt mit dem N⁺-Gebiet 3 wird durch Strukturieren dieses Aluminiums gebildet.

Da das Speicherkapazitätselement auf der Oberfläche 1b der Rückseite des Halbleitersubstrates 1 gebildet ist, die mit einer hohen Packungsdichte nichts zu tun hat, ist es entsprechend dem oben beschriebenen Herstellungsverfahren, auch wenn eine hohe Packungsdichte auf der Hauptoberfläche 1a des Halbleitersubstrates 1 verwendet wird, nicht notwendig, das Speicherkapazitätselement klein zu machen, wodurch dessen Ausbeute verbessert wird. Da der Grabenteil 5 bei diesem Ausführungsbeispiel nicht sehr tief gebildet werden muß, wird es zusätzlich leicht, den Grabenteil 5 zu bilden.

Gemäß Fig. 13 wird der Aufbau beschrieben. Eine Speicherzelle 14 weist einen elektrischen Ladungsspeicherbereich 15, der eine elektrische Ladung speichert, einen Transistorbereich 16 und ein mit einer Bitleitung 11 verbundenes N⁺-Gebiet 3 auf. Insbesondere weist der elektrische Ladungsspeicherbereich 15 einen N-Typ Diffusionsbereich 13 eines Speicherzellenteiles, der von einer Oberfläche der Rückseite zu einer Hauptoberfläche des Halbleitersubstrates 1 hin, das zum Beispiel ein Siliziumsubstrat vom P-Typ ist, gebildet ist, ein N⁺-Gebiet 4, das auf einem Abschnitt der Hauptoberfläche des Halbleitersubstrates 1 gebildet ist und als Speicheranschluß des Speicherkondensators dient, ein Kondensatorisolierfilm 2, der auf der Oberfläche der Rückseite des Halbleitersubstrates 1 gebildet ist, und eine Zellplattenelektrode 7, die auf der ganzen Oberfläche der Rückseite des Halbleitersubstrates 1 so gebildet ist, daß der Kondensatorisolierfilm 2 eingeschlossen wird, und als eine Gegenelektrode des Speicherkondensators dient, auf. Der Transistorbereich 16 weist N⁺-Gebiete 3 und 4, die auf der Hauptoberfläche des Halbleitersubstrates 1 gebildet sind, einen dazwischen angeordneten Kanalbereich 17 und eine Wortleitung 9a, die eine Gateelektrode bildet, auf. Die Wortleitungen 9a, 9b und 9c sind dem Zwischenschicht-Isolierfilm 10 bedeckt. Die auf dem Zwischenschicht-Isolierfilm 10 gebildete Bitleitung 11a ist über das Kontaktloch 18 mit dem N⁺- Gebiet 3 verbunden.

Gemäß Fig. 13 erfolgt eine Beschreibung des Schreibens/Lesen- Betriebes von Daten der Speicherzelle 14. Beim Schreiben von Daten wird, wenn ein vorbestimmtes Potential an eine Wortleitung 9a angelegt ist, eine Inversionsschicht auf dem Kanalbereich 17 gebildet, so daß die N⁺-Gebiete 3 und 4 und der Diffusionsbereich 13 des Speicherzellenteiles leitend werden. Dadurch wird eine elektrische Ladung von der Bitleitung 11 über den Kanalbereich 17 in den elektrischen Ladungsspeicherbereich 15 übertragen und in dem Diffusionsbereich 13 des Speicherzellenteiles (insbesondere des Teiles, der mit dem Kondensatorisolierfilm verbunden ist) gespeichert. Andererseits wird beim Lesen von Daten, wenn ein vorbestimmtes Potential an die Wortleitung 9a angelegt ist, eine in dem Diffusionsbereich 13 des Speicherzellenteiles gespeicherte elektrische Ladung über den invertierten Kanalbereich 17, das N⁺- Gebiet 3 und die Bitleitung 11 nach außen herausgenommen.

Wie oben beschrieben, ist in der Halbleiterspeichervorrichtung entsprechend des Ausführungsbeispieles die Zellplattenelektrode 7 des Speicherkapazitätselementes auf der Oberfläche der Rückseite des Halbleitersubstrates 1 gebildet. Da die Oberfläche der Rückseite des Halbleitersubstrates 1 nichts mit der Ausführung der hohen Packungsdichte zu tun hat und die Halbleiterspeichervorrichtung so gebildet ist, daß die Zellplattenelektrode 7 des Speicherkapazitätselementes auf diesem Abschnitt gebildet sein kann, kann die Ausdehnung des elektrischen Ladungsspeicherbereiches 15 groß gemacht werden, wodurch die Anzahl der gespeicherten elektrischen Ladungen erhöht werden kann. Der elektrische Ladungsspeicherbereich 15 ist auf der Oberfläche der Rückseite des Halbleitersubstrates 1 gebildet, die mit der Ausführung der hohen Packungsdichte nichts zu tun hat, so daß jedes auf der Hauptoberfläche des Halbleitersubstrates 1 gebildete Element klein gemacht werden kann, ohne den elektrischen Ladungsspeicherbereich 15 klein zu machen, so daß eine hohe Packungsdichte erreicht werden kann. Da der Grabenteil nicht gebildet wird, ist es zusätzlich möglich, die Halbleiter­ speichervorrichtung so auszubilden, daß die Größe des elektrischen Ladungsspeicherbereiches 15 groß gemacht werden kann.

Unter Bezugnahme auf die Fig. 14A bis 14E wird das Herstellungsverfahren beschrieben.

Gemäß Fig. 14A wird zuerst ein Halbleitersubstrat 1, das zum Beispiel ein Siliziumsubstrat vom P-Typ sein kann, vorbereitet, und durch Isolationsdiffusion werden N⁺-Verunreinigungsionen von einer Hauptoberfläche 1a und einer Oberfläche der Rückseite des Halbleitersubstrates 1 implantiert, so daß ein das Halbleitersubstrat durchdringender Diffusionsbereich 13 eines Speicherzellenteiles durch Diffusion dieser Ionen gebildet wird.

Gemäß Fig. 14B wird ein als Oxidfilm dienender Kondensatorisolierfilm 2 auf der ganzen Oberfläche 1b der Rückseite des Halbleitersubstrates 1 gebildet. Eine aus Polysilizium gebildete Zellplattenelektrode 7 wird auf der Oberfläche 1b der Rückseite des Halbleitersubstrates 1 so gebildet, daß der Kondensatorisolierfilm 2 eingeschlossen wird.

Gemäß Fig. 14C wird ein Isolieroxidfilm 6 auf einer vorbestimmten Stelle der Hauptoberfläche 1a des Halbleitersubstrates 1 gebildet. Daran anschließend wird ein Gateoxidfilm 19 auf der Hauptoberfläche 1a des Halbleitersubstrates 1 durch thermische Oxidation gebildet. Dann wird Polysilizium auf der ganzen Oberfläche abgeschieden, und ein Lack angewendet, und dann werden Wortleitungen 9a und 9c bei einer vorbestimmten Stelle durch Photolithographie und Ätzen gebildet. Als nächstes werden N⁺-Gebiete 3 und 4 durch Implantieren von Ionen eines dem Halbleitersubstrat 1 entgegengesetzten Leitfähigkeitstyps (in diesem Fall, N-Typ Ionen) auf der freiliegenden Hauptoberfläche des Halbleitersubstrates 1 gebildet.

Entsprechend Fig. 14D wird ein als Oxidfilm dienender Zwischen­ schicht-Isolierfilm 10 mit einem ebenen Abschnitt einer vorbestimmten Konfiguration auf dem Gateoxidfilm 19 über dem Diffusionsbereich 13 des Speicherzellenteiles durch ein CVD-Verfahren gebildet, und eine Wortleitung 9d wird darauf gebildet.

Gemäß Fig. 14E wird ein Zwischenschicht-Isolierfilm 10 durch Abscheiden eines Oxidfilmes auf der ganzen Hauptoberfläche des Halbleitersubstrates 1 einschließlich der Wortleitungen 9a, 9b und 9c durch ein CVD-Verfahren gebildet. Dann wird ein das N⁺- Gebiet 3 erreichende Kontaktloch auf einer vorbestimmten Stelle des Zwischenschicht-Isolierfilmes 10 durch Photolithographie und Ätzen gebildet. Schließlich wird eine Bitleitung 11 in Kontakt mit dem N⁺-Gebiet 3 durch Abscheiden von Aluminium auf der ganzen Oberfläche des Zwischenschicht-Isolierfilmes 10 und des Kontaktloches 18 gebildet, und Strukturieren dieses Aluminiums durchge­ führt.

Da das Speicherkapazitätselement auf der Rückseite 1b des Halb­ leitersubstrates 1 gebildet ist, womit die Packungsdichte nicht beeinflußt wird, wird entsprechend dem oben beschriebenen Her­ stellungsverfahren, auch wenn eine hohe Packungsdichte auf der Hauptoberfläche 1a des Halbleitersubstrates durchgeführt wird, nicht notwendig, das Speicherkapazitätselement klein auszubilden, wodurch dessen Ausbeute verbessert wird. Da ein Grabenteil in diesem Ausführungsbeispiel nicht gebildet wird, wird desweiteren ein Schritt des Bildens des Grabenteils nicht benötigt, so daß die Ausbeute der Vorrichtung weiter verbessert wird.

Claims (14)

1. Halbleiterspeichervorrichtung mit
einem eine Hauptoberfläche (1a) und eine Rückseitenoberfläche (1b) aufweisenden Halbleitersubstrat,
einem in der Rückseitenoberfläche (1b) gebildeten Speicherkapazitäts­ element (15) mit

• einer ersten Kondensatorelektrode (13),
• einem auf der Rückseitenoberfläche (1b) gebildeten Konden­ satorisolierfilm (2) und
• einer zweiten, auf dem Isolierfilm (2) gebildeten Konden­ satorelektrode,

dadurch gekennzeichnet, daß auf der Hauptoberfläche (1a) ein MOSFET gebildet ist und
daß die erste Kondensatorelektrode als Diffusionsbereich (13) ge­ bildet ist, der den MOSFET (16) mit dem Isolierfilm (2) verbindet.

2. Halbleiterspeichervorrichtung nach dem Oberbegriff des Patent­ anspruches 1, dadurch gekennzeichnet,
daß auf der Hauptoberfläche (1a) ein MOSFET (16) gebildet ist,
daß ein Graben (5) in der Rückseitenoberfläche (1b) des Halbleiter­ substrates (1) gebildet ist,
daß der Isolierfilm (2) auf der Rückseitenoberfläche (2b) des Halb­ leitersubstrates (1) und der inneren Oberfläche des Grabens (5) gebildet ist,
daß die zweite Kondensatorelektrode (5a, 7) auf der Rückseitenober­ fläche (1b) des Halbleitersubstrates (1) und der Innenseite des Grabens (5) so gebildet ist, daß der Isolierfilm (2) eingeschlossen ist, und
daß die erste Kondensatorelektrode als Diffusionsbereich (13) in der Oberfläche des Grabens (5) gebildet ist, der den MOSFET (16) mit dem Isolierfilm (2) verbindet.

3. Halbleiterspeichervorrichtung nach dem Oberbegriff des Patent­ anspruches 1, dadurch gekennzeichnet,
daß auf der Hauptoberfläche (1a) ein MOSFET (16) gebildet ist,
daß ein Graben (5) in der Rückseitenoberfläche (1b) des Halbleiter­ substrates (1) gebildet ist, dessen bodenseitiger Abschnitt in der Mitte zwischen der Hauptoberfläche (1a) und der Rückseitenoberfläche (1b) angeordnet ist,
daß ein Diffusionsbereich (13) vom Leitungstyp des Halbleitersubtrates (1) in der Hauptoberfläche (1a) gegenüber dem Graben (5) so vorgesehen ist, daß er mit einem der Source/Drain-Bereiche (4) des MOSFET (16) einen PN-Übergangskondensator (Cj) bildet,
daß der Isolierfilm (2) auf der Rückseitenoberfläche (1b) des Halb­ leitersubstrates (1) und der inneren Oberfläche des Grabens (5) gebildet ist, und
daß die zweite Kondensatorelektrode (5a, 7) auf der Rückseiten­ oberfläche (1b) des Halbleitersubstrates (1) und der Innenseite des Grabens (5) so gebildet ist, daß der Isolierfilm (2) eingeschlossen ist.

4. Halbleiterspeichervorrichtung nach Anspruch 2, dadurch gekennzeichnet, daß die zweite Kondensatorelektrode (5a, 7) einen ersten Leiter (5a), der in die Innenseite des Grabens (5) gefüllt ist, und einen zweiten Leiter (7), der auf der Rückseiten­ oberfläche (1b) des Halbleitersubtrates (1) in Kontakt mit der freiliegenden Oberfläche des ersten Leiters (5a) gebildet ist, aufweist.

5. Halbleiterspeichervorrichtung nach Anspruch 2 oder 4, dadurch gekennzeichnet, daß der Graben (5) so gebildet ist, daß er sich tief von der Rückseitenoberfläche (1b) des Halbleitersubstrates (1) erstreckt und der bodenseitige Abschnitt des Grabens (5) nahe der Hauptoberfläche (1a) des Halbleitersubstrates (1) angeordnet ist (Fig. 7).

6. Halbleiterspeichervorrichtung nach Anspruch 4 oder 5, dadurch gekennzeichnet, daß der erste Leiter (5a) aus Polysilizium besteht.

7. Halbleiterspeichervorrichtung nach Anspruch 4 oder 5, dadurch gekennzeichnet, daß der zweite Leiter (7) aus Polysilizium besteht.

8. Halbleiterspeichervorrichtung nach einem der Ansprüche 1 bis 7, dadurch gekennzeichnet, daß der Isolierfilm (2) ein Oxidfilm ist.

9. Verfahren zur Herstellung einer Halbleiterspeichervorrichtung nach Anspruch 1 oder 8, mit den Schritten:
Vorbereiten des Halbleitersubstrates (1) mit einer Hauptoberfläche (1a) und einer Rückseitenoberfläche (1b),
Bilden des MOSFET (16) auf der Hauptoberfläche (1a) des Halbleiter­ substrates (1) und
Bilden des Speicherkapazitätselementes (15).

10. Verfahren zur Herstellung einer Halbleiterspeichervorrichtung nach Anspruch 2 oder 3, gekennzeichnet durch die Schritte:
Bilden des Grabens (5) in der Rückseitenoberfläche (1b) des Halb­ leitersubstrates (1),
Bilden des Isolierfilmes (2) auf der Rückseitenoberfläche (1b) des Halbleitersubstrates (1) und der inneren Oberfläche des Grabens (5), und
Bilden der zweiten Kondensatorelektrode (5a, 7).

11. Verfahren zur Herstellung einer Halbleiterspeichervorrichtung nach Anspruch 4, bei dem der Schritt des Bildens der zweiten Kon­ densatorelektrode (5a, 7) gekennzeichnet ist durch die Schritte:
Füllen des ersten Leiters (5a) in den mit dem Isolierfilm (2) ver­ sehenen Graben (5) und
Bilden des zweiten Leiters (7) in Kontakt mit der freiliegenden Oberfläche des ersten Leiters (5a), nachdem der erste Leiter (5a) in den Graben (5) gefüllt worden ist.

12. Verfahren nach Anspruch 9, bei dem der Schritt des Bildens des Speicherkapazitätselementes (15) gekennzeichnet ist durch:
Bilden des Isolierfilmes (2) auf der Rückseitenoberfläche (1b) des Halbleitersubtrates (1) und
Bilden der zweiten Kondensatorelektrode (5a, 7) auf der Rückseiten­ oberfläche (1b) des Halbleitersubstrates (1), so daß der Isolier­ film (2) eingeschlossen ist.

13. Verfahren nach Anspruch 9 oder 12, bei dem der Schritt des Bildens des Diffusionsbereiches (13) ge­ kennzeichnet ist durch:
Implantieren von Ionen eines zum Halbleitersubstrat (1) entgegen­ gesetzten Leitungstyps von der Hauptoberfläche (1a) und der Rück­ seitenoberfläche (1b) des Halbleitersubstrates (1) und anschließen­ des Diffundieren der Ionen.