JPH01146354A - 半導体記憶装置 - Google Patents
半導体記憶装置Info
- Publication number
- JPH01146354A JPH01146354A JP62306135A JP30613587A JPH01146354A JP H01146354 A JPH01146354 A JP H01146354A JP 62306135 A JP62306135 A JP 62306135A JP 30613587 A JP30613587 A JP 30613587A JP H01146354 A JPH01146354 A JP H01146354A
- Authority
- JP
- Japan
- Prior art keywords
- mosfet
- substrate
- insulating film
- semiconductor substrate
- region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 20
- 239000000758 substrate Substances 0.000 claims abstract description 21
- 239000003990 capacitor Substances 0.000 claims abstract description 7
- 238000009792 diffusion process Methods 0.000 abstract description 9
- 230000010354 integration Effects 0.000 abstract description 6
- 229910021420 polycrystalline silicon Inorganic materials 0.000 abstract description 6
- 239000011229 interlayer Substances 0.000 description 5
- 239000000470 constituent Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/01—Manufacture or treatment
- H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
- H10B12/03—Making the capacitor or connections thereto
- H10B12/038—Making the capacitor or connections thereto the capacitor being in a trench in the substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/74—Making of localized buried regions, e.g. buried collector layers, internal connections substrate contacts
- H01L21/743—Making of internal connections, substrate contacts
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
- H10B12/37—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells the capacitor being at least partially in a trench in the substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
/
本発明は高集積度化、大容量化を可能とした半導体記憶
装置に関する。
装置に関する。
近年、半導体集積回路(以下、ICと称す)の高密度化
、高性能化が進み、とりわけMOSFETを構成要素と
する半導体記憶装置においてその傾向が顕著となってい
る。
、高性能化が進み、とりわけMOSFETを構成要素と
する半導体記憶装置においてその傾向が顕著となってい
る。
半導体記憶装置のうちダイナミックメモリ(以下、DR
AMと称す)を例にとシ、第2図を用いて ゛説
明する。
AMと称す)を例にとシ、第2図を用いて ゛説
明する。
1はSi基板、2はSi基板1の所定箇所に形成された
ゲート酸化膜、3はSi基板1の表面側に選択拡散され
たドレイン領域、4は81基板1の表面側に選択拡散さ
れたソース領域、5はSi基板1内に埋込まれた多結晶
シリコン領域、6はSi基板1内部に形成された蓄積容
量素子であるメモリセル部拡散領域、7はゲート酸化膜
2上の所定箇所に形成され、多結晶シリコン領域5と接
触するセルプレート電極、8はセルプレート電極7上に
形成された層間絶縁膜、9はゲート酸化膜2、層間絶縁
膜8上の各々の所定箇所に形成されたワード線電極、1
0はワード線電極9を全面被覆するように形成された層
間絶縁膜、11はドレイン領域3の表面露出部および層
間絶縁膜10上に全面形成されたビット線電極である。
ゲート酸化膜、3はSi基板1の表面側に選択拡散され
たドレイン領域、4は81基板1の表面側に選択拡散さ
れたソース領域、5はSi基板1内に埋込まれた多結晶
シリコン領域、6はSi基板1内部に形成された蓄積容
量素子であるメモリセル部拡散領域、7はゲート酸化膜
2上の所定箇所に形成され、多結晶シリコン領域5と接
触するセルプレート電極、8はセルプレート電極7上に
形成された層間絶縁膜、9はゲート酸化膜2、層間絶縁
膜8上の各々の所定箇所に形成されたワード線電極、1
0はワード線電極9を全面被覆するように形成された層
間絶縁膜、11はドレイン領域3の表面露出部および層
間絶縁膜10上に全面形成されたビット線電極である。
このような構成のDRAMにおいて、最近は微細化の進
歩によシ集積度が16Mピット又はそれ以上のものが研
究されており、このため各素子は長さ0.5μm以下の
微小寸法に形成する必要があった。
歩によシ集積度が16Mピット又はそれ以上のものが研
究されており、このため各素子は長さ0.5μm以下の
微小寸法に形成する必要があった。
従来の装置は以上のように、IC各部の寸法の微細化の
ために、蓄積容量素子であるメモリセル部拡散領域も微
細化しなければならず、蓄積電荷量を充分にとることが
難しいという問題点があった。
ために、蓄積容量素子であるメモリセル部拡散領域も微
細化しなければならず、蓄積電荷量を充分にとることが
難しいという問題点があった。
本発明は上述のような問題点を解消するためKなされた
もので、メモリセル部拡散領域の蓄積電荷量を大きくと
り且つ高密度化を可能くした半導体記憶装置を得ること
を目的とする。
もので、メモリセル部拡散領域の蓄積電荷量を大きくと
り且つ高密度化を可能くした半導体記憶装置を得ること
を目的とする。
本発明は蓄積容量素子の一方の電極をMOSFETを設
けた面と反対側である半導体基板の底面側に形成したも
のである。
けた面と反対側である半導体基板の底面側に形成したも
のである。
本発明は蓄積容量素子の一方の電極を半導体基板の底面
側く形成したので、広い面積を専有でき、このため蓄積
電荷量を大きくとることができる。
側く形成したので、広い面積を専有でき、このため蓄積
電荷量を大きくとることができる。
次に本発明の実施例について図を用いて説明する。
第1図は本発明の一実施例を示す断面図であり、図にお
いて第2図と同−又は相当する部分には同符号を付しそ
の説明は省略する。
いて第2図と同−又は相当する部分には同符号を付しそ
の説明は省略する。
12はSi基板1の底面側および多結晶シリコン領域5
の外側に形成された絶縁膜、13はSi基板1内に形成
され、ソース領域4に接触し、絶縁膜12を被覆するメ
モリセル部拡散領域、14は絶縁膜12の底面側(MO
SFETを設けた面と反対側)K形成され、多結晶シリ
コン領域5と接触するセルプレート電極である。
の外側に形成された絶縁膜、13はSi基板1内に形成
され、ソース領域4に接触し、絶縁膜12を被覆するメ
モリセル部拡散領域、14は絶縁膜12の底面側(MO
SFETを設けた面と反対側)K形成され、多結晶シリ
コン領域5と接触するセルプレート電極である。
このようにメモリセル部拡散領域13の一方の電極であ
るセルプレート電極14を半導体基板上、高密度集積化
に影響がない面(この場合、底面側)に設けることKよ
り、より広い面積を専有でき、従ってメモリセル部拡散
領域13は電荷蓄積量を大きくとることができる。
るセルプレート電極14を半導体基板上、高密度集積化
に影響がない面(この場合、底面側)に設けることKよ
り、より広い面積を専有でき、従ってメモリセル部拡散
領域13は電荷蓄積量を大きくとることができる。
以上のように本発明によれば、蓄積容量素子の一方の電
極を基板の底面側に設けることにより、MOSFETの
微細化を実現すると同時に蓄積電荷量を大きくすること
が可能となり、高集積化も行えるという効果がある。
極を基板の底面側に設けることにより、MOSFETの
微細化を実現すると同時に蓄積電荷量を大きくすること
が可能となり、高集積化も行えるという効果がある。
第1図は本発明に係る半導体記憶装置の一実施例を示す
断面図、第2図は従来例の断面図である。 1・・・・・・Si基板、 2・・・・・・ゲート酸化
膜、 3・・・・・・ドレイン領域、 4・・・・・
・ソース領域、 5・・・・・・多結晶シリコン領域
、 6,13・・・・・・メモリセル部拡散領域、
7,14・・・・−・セルプレート電極、8.10・・
・・・・層間絶縁膜、 9・・・・・・ワード線電極
、11・・・・・・ビット線電極、 12・・・・・
・絶縁膜。
断面図、第2図は従来例の断面図である。 1・・・・・・Si基板、 2・・・・・・ゲート酸化
膜、 3・・・・・・ドレイン領域、 4・・・・・
・ソース領域、 5・・・・・・多結晶シリコン領域
、 6,13・・・・・・メモリセル部拡散領域、
7,14・・・・−・セルプレート電極、8.10・・
・・・・層間絶縁膜、 9・・・・・・ワード線電極
、11・・・・・・ビット線電極、 12・・・・・
・絶縁膜。
Claims (2)
- (1)半導体基板上にMOSFETおよび蓄積容量素子
を有する半導体記憶装置において、 前記蓄積容量素子の一方の電極はMOSFETを設けた
面と反対側の半導体基板の底面側に形成されたことを特
徴とする半導体記憶装置。 - (2)前記蓄積容量素子は、半導体基板の底面側から内
部にかけて溝型形状をなすことを特徴とする特許請求の
範囲第1項記載の半導体記憶装置。
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP62306135A JPH01146354A (ja) | 1987-12-02 | 1987-12-02 | 半導体記憶装置 |
US07/276,596 US4959709A (en) | 1987-12-02 | 1988-11-28 | Semiconductor memory device with capacitor on opposite surface of substrate |
DE3840559A DE3840559A1 (de) | 1987-12-02 | 1988-12-01 | Halbleiterspeichervorrichtung und herstellungsverfahren |
US07/507,079 US4978635A (en) | 1987-12-02 | 1990-04-09 | Method of making a semiconductor memory device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP62306135A JPH01146354A (ja) | 1987-12-02 | 1987-12-02 | 半導体記憶装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH01146354A true JPH01146354A (ja) | 1989-06-08 |
Family
ID=17953475
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP62306135A Pending JPH01146354A (ja) | 1987-12-02 | 1987-12-02 | 半導体記憶装置 |
Country Status (3)
Country | Link |
---|---|
US (2) | US4959709A (ja) |
JP (1) | JPH01146354A (ja) |
DE (1) | DE3840559A1 (ja) |
Families Citing this family (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH03218666A (ja) * | 1989-08-31 | 1991-09-26 | Mitsubishi Electric Corp | 半導体記憶装置およびその製造方法 |
US5270242A (en) * | 1989-08-31 | 1993-12-14 | Mitsubishi Denki Kabushiki Kaisha | Method for fabricatins dynamic random access memory device having a capacitor for storing impact ionization charges |
DE3931381A1 (de) * | 1989-09-20 | 1991-03-28 | Siemens Ag | Halbleiterschichtaufbau mit vergrabener verdrahtungsebene, verfahren fuer dessen herstellung und anwendung der vergrabenen verdrahtungsebene als vergrabene zellplatte fuer drams |
US5212399A (en) * | 1991-08-15 | 1993-05-18 | Micron Technology, Inc. | Low cost polysilicon active p-channel load |
US5231043A (en) * | 1991-08-21 | 1993-07-27 | Sgs-Thomson Microelectronics, Inc. | Contact alignment for integrated circuits |
DE4438640C1 (de) * | 1994-10-28 | 1996-02-01 | Siemens Ag | Halbleiteranordnung, die auf einem Substrat zu beiden Seiten aktive Schichten aufweist |
US5855583A (en) * | 1996-02-20 | 1999-01-05 | Computer Motion, Inc. | Method and apparatus for performing minimally invasive cardiac procedures |
DE19640215C1 (de) * | 1996-09-30 | 1998-02-19 | Siemens Ag | Integrierte Halbleiterspeicheranordnung mit "Buried-Plate-Elektrode" |
DE19914496A1 (de) * | 1999-03-30 | 2000-10-05 | Siemens Ag | Speicherzellenanordnung und Verfahren zu deren Herstellung |
DE10065669A1 (de) * | 2000-12-29 | 2002-07-11 | Infineon Technologies Ag | Verfahren zur Herstellung einer integrierten Halbleiterspeicheranordnung |
DE10065664B4 (de) | 2000-12-29 | 2005-07-28 | Infineon Technologies Ag | Integrierte Halbleiterspeicheranordnung |
US8846470B2 (en) | 2011-06-06 | 2014-09-30 | International Business Machines Corporation | Metal trench capacitor and improved isolation and methods of manufacture |
CN112071841A (zh) * | 2020-09-17 | 2020-12-11 | 芯盟科技有限公司 | 半导体结构及其形成方法 |
Family Cites Families (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3560750A (en) * | 1966-10-31 | 1971-02-02 | Hitachi Ltd | Optoelectronic amplifier |
DE1816023A1 (de) * | 1968-12-20 | 1970-06-25 | Philips Patentverwaltung | Baustein mit elektronischer Schaltung |
DE2037261A1 (de) * | 1969-08-08 | 1971-02-18 | Molekularelektronik | Integrierte Festkörper Schaltungsanordnung und Verfahren zu ihrer Herstellung |
US3882531A (en) * | 1973-05-29 | 1975-05-06 | Gen Electric | Apparatus for sensing radiation and providing electrical read out |
JPS5323224A (en) * | 1976-08-16 | 1978-03-03 | Hitachi Ltd | Solid pickup unit |
FR2365858A1 (fr) * | 1976-09-24 | 1978-04-21 | Thomson Csf | Memoire non volatile de longue duree pour signaux rapides |
JPS60152058A (ja) * | 1984-01-20 | 1985-08-10 | Toshiba Corp | 半導体記憶装置 |
DE3689004T2 (de) * | 1985-02-13 | 1994-01-20 | Toshiba Kawasaki Kk | Halbleiterspeicherzelle. |
KR900001394B1 (en) * | 1985-04-05 | 1990-03-09 | Fujitsu Ltd | Super high frequency intergrated circuit device |
JPS61289657A (ja) * | 1985-06-18 | 1986-12-19 | Toshiba Corp | 半導体記憶装置 |
JPS6272171A (ja) * | 1985-09-26 | 1987-04-02 | Toshiba Corp | 半導体メモリ |
-
1987
- 1987-12-02 JP JP62306135A patent/JPH01146354A/ja active Pending
-
1988
- 1988-11-28 US US07/276,596 patent/US4959709A/en not_active Expired - Lifetime
- 1988-12-01 DE DE3840559A patent/DE3840559A1/de active Granted
-
1990
- 1990-04-09 US US07/507,079 patent/US4978635A/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
DE3840559C2 (ja) | 1992-12-17 |
US4959709A (en) | 1990-09-25 |
DE3840559A1 (de) | 1989-06-15 |
US4978635A (en) | 1990-12-18 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPH0260163A (ja) | 半導体メモリの製造方法 | |
JPH01146354A (ja) | 半導体記憶装置 | |
JP2702121B2 (ja) | 半導体記憶装置 | |
JPH0221653A (ja) | 半導体装置及びその製造方法 | |
JPS58212161A (ja) | 半導体記憶装置 | |
JPH065713B2 (ja) | 半導体集積回路装置 | |
JPH03263371A (ja) | 半導体装置 | |
JPS62137863A (ja) | 半導体メモリ装置 | |
JPS62248248A (ja) | 半導体記憶装置 | |
US4809051A (en) | Vertical punch-through cell | |
JPH0691216B2 (ja) | 半導体記憶装置 | |
JPH06302781A (ja) | 半導体装置 | |
JPS62200758A (ja) | 半導体記憶装置 | |
JPH0650766B2 (ja) | 半導体メモリ装置 | |
JPS59210663A (ja) | 半導体メモリ装置 | |
JP2827377B2 (ja) | 半導体集積回路 | |
JPS611048A (ja) | メモリ−素子 | |
JPS59228752A (ja) | 半導体装置 | |
JPS5910263A (ja) | 半導体装置 | |
JPH0396274A (ja) | 半導体集積回路装置 | |
JPH0191449A (ja) | 半導体メモリ装置 | |
JPH0319280A (ja) | 半導体装置 | |
JPS6030109B2 (ja) | 半導体メモリ装置 | |
JPS5832790B2 (ja) | 半導体メモリ装置 | |
JPH0437590B2 (ja) |