JP2727909B2 - 金属配線の形成方法 - Google Patents

金属配線の形成方法

Info

Publication number
JP2727909B2
JP2727909B2 JP5068541A JP6854193A JP2727909B2 JP 2727909 B2 JP2727909 B2 JP 2727909B2 JP 5068541 A JP5068541 A JP 5068541A JP 6854193 A JP6854193 A JP 6854193A JP 2727909 B2 JP2727909 B2 JP 2727909B2
Authority
JP
Japan
Prior art keywords
metal
film
etching
wiring
pattern
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP5068541A
Other languages
English (en)
Other versions
JPH06283525A (ja
Inventor
哲也 上田
航作 矢野
友康 村上
通成 山中
秀司 平尾
登 野村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP5068541A priority Critical patent/JP2727909B2/ja
Priority to US08/216,968 priority patent/US5385867A/en
Publication of JPH06283525A publication Critical patent/JPH06283525A/ja
Application granted granted Critical
Publication of JP2727909B2 publication Critical patent/JP2727909B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H01L21/76847—Barrier, adhesion or liner layers formed in openings in a dielectric the layer being positioned within the main fill metal
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76805—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics the opening being a via or contact hole penetrating the underlying conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76816—Aspects relating to the layout of the pattern or to the size of vias or trenches
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H01L21/76844—Bottomless liners
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76885—By forming conductive members before deposition of protective insulating material, e.g. pillars, studs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76897—Formation of self-aligned vias or contact plugs, i.e. involving a lithographically uncritical step
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5226—Via connections in a multilevel interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H01L23/5283—Cross-sectional geometry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/942—Masking
    • Y10S438/948—Radiation resist

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は半導体の製造プロセスに
関するものである。
【０００２】
【従来の技術】近年、大規模集積半導体回路の微細化が
進み、配線の層間接続すなわちスルーホール（接続孔）
の信頼性はますます厳しいものになっている。微細化さ
れたスルーホールの信頼性を向上するために、スルーホ
ール部に高温アルミスパッター法やブランケットＷＣＶ
Ｄで孔に埋め込む技術が用いられている。以下図面を参
照しながら、上記した従来のブランケットＷＣＶＤの一
例について説明する。図１〜３従来のブランケットＷＣ
ＶＤを用いて作成した多層配線構造の製造プロセスを示
すものである。
【０００３】図１ではシリコン基板１に第１の酸化膜２
を堆積し、（本酸化膜は通常ＢＰＳＧがよく用いられ
る。）第１の金属配線３をフォトリソグラフィーとドラ
イエッチングを用いて形成する。
【０００４】図２では第２の酸化膜４を堆積した後、表
面をレジストエッチバック法もしくはＭＣＰ（ｍｅｃｈ
ａｎｉｃａｌ ｃｈｅｍｉｃａｌ ｐｏｌｉｓｈｉｎ
ｇ）法で平坦化した後、スルーホール（接続孔）５をフ
ォトリソグラフィーとドライエッチングで形成する。続
いて、Ｔｉ系スパッタ膜６と、Ｗ−ＣＶＤ膜７を堆積
後、第２の酸化膜が前面露出するまで全面エッチバック
を施して金属膜の平坦化を行う。この場合、金属のエッ
チバックにＭＣＰを用いる事もある。また第２の酸化膜
４とＷ−ＣＶＤ膜７を同時に平坦化する方法もある。
【０００５】図３で金属膜を堆積して、第２の金属配線
８を形成して、２層の多層配線構造を完了する。このス
ルーホール（接続孔）５を埋めた形での配線の接続方式
では、 １．接続孔の信頼性が格段に向上すること ２．微細なスルーホール径（高アスペクト比スルーホー
ル）に関しても歩留まりよく形成可能である ３．第２の金属膜のスルーホール上の膜が平坦化される
事 等のメリットがある。
【０００６】
【発明が解決しようとする課題】しかしながら上記のよ
うな構成では、２層の多層配線を構成する上で、第１の
配線、接続孔、第２の配線に対して３種類のマスクが最
低限必要であり、コストがかかる事、フォトリソグラフ
ィーの際に２回のアライメントが必要で合わせずれに弱
い事という問題点を有していた。
【０００７】本発明は上記問題点に鑑み、マスク枚数を
３枚から２枚に減らすとともに、セルフアラインで接続
孔を形成できる、２層の多層配線プロセスをを提供する
ものである。
【０００８】
【課題を解決するための手段】上記問題点を解決するた
めに本発明は、２層の配線層を持つ多層配線を従来３マ
スク構成のところを２マスク構成とし、スルーホール用
マスクの情報を２層配線マスクのどちらかに含めること
で、２マスクで２層の配線と２層の配線を上下に接続す
るスルーホールを形成する。これによって、セルフアラ
インでどちらかの配線層と接続孔とが接続できる。具体
的には、第１の絶縁膜を形成した半導体基板上に金属薄
膜を堆積後、広パターンと狭パターンとを有する第１の
配線形成用のフォトレジストパターンを形成し、第１の
エッチングにより、前記フォトレジストパターンに被覆
されていない前記金属薄膜をエッチングし、第１の金属
配線を形成する工程と、第２のエッチングにより、前記
第１の金属配線を前記フォトレジストパターンと共にエ
ッチングし、前記狭パターン部の前記第１の金属配線を
薄く、広パターン部の前記第１の金属配線を厚く残すエ
ッチングをする工程と、前記第１の金属配線上に第２の
絶縁膜を堆積し、前記第１の金属配線の前記広パターン
の一部が露出するまで前記第２の絶縁膜をエッチバック
する工程と、前記第２の絶縁膜上に第２の金属配線を形
成する工程とを含む、多層配線構造の製造方法とする。
また、第１の絶縁膜を形成した半導体基板上に、第１の
金属膜と、前記第１の金属膜とは材料の異なる第２の金
属膜とを堆積する工程と、第１の金属配線用の広パター
ン、狭パターンの２種類の幅を持つフォトレジストパタ
ーンを形成した後、第２の金属膜をエッチングする第１
のエッチングと、第１の金属膜をエッチングする第２の
エッチングとを行うことによって、前記第１の金属膜と
前記第２の金属膜をフォトレジストパターンどおりに第
１の金属配線に形成すると同時に、前記狭パターン上の
レジストを選択的に除去する工程と、前記広パターンで
形成された前記第１の金属配線上に残存したレジストを
マスクにした第３のエッチングで、前記狭パターンで形
成された前記第１の金属配線の第２の金属膜を除去する
工程と、前記第１の金属配線上に第２の絶縁膜を堆積
し、前記第１の金属配線の広パターンの一部が露出する
まで前記第２の絶縁膜をエッチバックする工程と、前記
第２の絶縁膜上に第２の金属配線を形成する工程とを含
む、多層配線構造の製造方法とする。また、第１の絶縁
膜を形成した半導体基板上に、第１の金属膜と第２の金
属膜と第３の金属膜とを堆積する工程と、第１の金属配
線用の広パターン、狭パターンの２種類の幅を持つフォ
トレジストパターンを形成した後、前記第３の金属膜を
エッチングする第１のエッチングと、前記第２の金属膜
をエッチングする第２のエッチングとを行うことによっ
て、前記第３の金属膜と前記第２の金属膜とをフォトレ
ジストパターンどおりに第１の金属配線に形成すると同
時に、前記狭パターン上のレジストを選択的に除去する
工程と、前記広パターンで形成された前記第１の金属配
線上に残存したレジストをマスクにし、かつ、前記第２
の金属膜をエッチングストッパーとした第３のエッチン
グで、前記第１の金属膜をエッチングすると同時に、前
記狭パターンで形成された前記第１の金属配線の前記第
３の金属膜を除去する工程と、前記第１の金属配線上に
第２の絶縁膜を堆積し、前記第１の金属配線の広パター
ンの一部が露出するまで前記第２の絶縁膜をエッチバッ
クする工程と、前記第２の絶縁膜上に第２の金属配線を
形成する工程とを含む、多層配線構造の製造方法とす
る。また、第１の絶縁膜を形成した半導体基板上に、第
１の金属膜を用いた第１の金属配線を形成した後、層間
絶縁膜用の第２の絶縁膜を堆積し、平坦化をほどこす工
程と、第２の金属配線層を形成するために、開口部分に
広パターン、狭パターンの２種類の幅を持つフォトレジ
ストパターンを前記第２の絶縁膜上部に形成する工程
と、前記第２の絶縁膜を第１の金属配線が露出しないあ
る一定量のエッチングを施し、溝を形成する工程と、第
２の金属配線を形成するための第２の金属膜を堆積し、
前記第２の金属膜を全面エッチバックして、第２の絶縁
膜が露出するまでエッチングし、前記狭パターンで形成
される溝内は第２の金属膜で埋め込み、前記広パターン
で形成される溝内には第２の金属膜の側壁を形成する工
程と、前記広パターンで形成される溝内で前記第２の金
属膜をマスクとして前記第２の絶縁膜を前記第１の金属
配線が露出するまでエッチングする工程と、第３の金属
膜を堆積し、前記第３の金属膜を第２の絶縁膜が露出す
るまで全面エッチバックし、前記第１の金属配線と前記
第２の金属配線とを前記広パターン部で接続する、多層
配線構造の製造方法とする。
【０００９】
【作用】本発明は上記した構成によって １．従来フォトマスクが３枚必要であった２層配線のプ
ロセスに対して、２枚のフォトマスクで構成できる（ス
ルーホール用のマスクの情報を第１もしくは第２の配線
設計に入れこむ事で達成される） ２．従来必要であったスルーホール用のエッチングプロ
セスが必要でない ３．必然的に埋め込み配線になるために２層目配線後の
平坦度が良い（実施例４、５） ４．フォトリソグラフィーの時に生じる２回の合わせず
れの可能性が１回になった ５．接続部での配線の信頼性が向上している（スルーホ
ール内に金属が充填される） ６．接続部での穴の大きさが一定であり信頼性がある メリットをもっている。
【００１０】（実施例１）以下本発明の第１の実施例に
ついて図面を参照しながら説明する。説明図は半導体素
子の断面図であり、プロセスフローに基づいて工程順に
説明する。
【００１１】図４はあらかじめ能動素子（トランジスタ
等）をつくりこんだ（図には示していない）シリコン基
板１０１上にＢＰＳＧ膜１０２を７００ｎｍ堆積し、第
１のＡＬ−Ｓｉ−Ｃｕ膜（１２００ｎｍ）１０３を堆積
した後にフォトリソグラフィ法を用いてレジストパター
ン１０４を形成する。この時、初期形状のフォトレジス
トの幅の太いもの（２μｍ）（ア）と幅を細いもの
（０．８μｍ）と（イ）とを用意しておく。
【００１２】図５はレジストパターン１０４に応じた第
１の金属配線１０５をドライエッチング法を用いて第１
のＡＬ−Ｓｉ−Ｃｕ膜１０３を加工する。
【００１３】図６は金属配線１０５上に残ったレジスト
パターン１０４をのせたままスパッター性の強い塩素と
Ａｒの混合ガスで、スパッタエッチングし、レジストパ
ターン１０４と同時に第１の金属配線１０５の角部を選
択的にエッチングする。スパッタ性のエッチングは斜め
４５度近辺でのエッチングレートが早いことから、第１
の金属配線１０５の上部は屋根状の形となる。この時、
初期形状のフォトレジストの幅の太いもの領域（ア）で
は高さの高い金属配線（１．２μｍ）１０６が出来上が
り、幅を細いもの領域（イ）ではスパッター性のエッチ
ングの結果、高さの低い金属配線（０．６μｍ）１０７
ができあがる。
【００１４】この高さの高い金属配線１０６、高さの低
い金属配線１０７の幅のスレッシュホールドはプロセス
条件によって変更できるが、ここでは（ア）の幅を２．
０μｍ、（イ）の幅を０．８μｍとして設計している。
それゆえ、（ア）の高さを１２００ｎｍすプロセスを考
えた場合、（イ）の高さは計算上６００ｎｍとなる。図
７では絶縁層間膜１０８を約２μｍ堆積する。この絶縁
膜１０８はＴＥＯＳ材料を用いたプラズマ酸化膜または
常圧ＣＶＤのオゾン−ＴＥＯＳを用いた酸化膜でもよ
い。
【００１５】図８では平坦化を行なうために犠牲膜とし
ての平坦化用レジスト１０９をスピンコーターで塗布堆
積しする。
【００１６】図９ではレジストと酸化膜のエッチングレ
ートを１対１に条件出しした、ＣＨＦ３，ＣＦ４，Ｏ２
系のドライエッチングを用いて、金属ピラー１１０の先
が露出するまで、エッチバックをかける。このとき図１
５に示す工程をはぶいてＭＣＰ（メカニカルケミカルポ
リッシングを用いても同様の結果が得られる。
【００１７】図１０では第２層目の金属配線用に第２の
ＡＬ−Ｓｉ−Ｃｕ膜１１１をスパッターで堆積（７００
ｎｍ）し、図１１ではフォトリソグラフィーとドライエ
ッチングを用いて、第２の金属配線１１２を形成する。
この様に作成した２層の多層配線では、２マスクで２層
の多層配線を完了することができる。第１の実施例では
第１の金属配線１０５を形成するレジストパターン１０
４の設計でレジスト寸法を規定する事により、接続領域
（ア）と配線領域（イ）を区分できることが特徴であ
る。また、２層目につながる金属ピラー１１０の露出す
る面積を制御する事で２層目のルールはより微細なもの
になる。
【００１８】本実施例では、スルーホール用のマスクを
必要とせず、また、スルーホール用のエッチングを省略
し、またブランケットｗの埋め込み法（従来例）をもち
いずに埋め込みスルーホールを実現でき、プロセスのロ
ーコスト化を実現できることが特徴である。
【００１９】（実施例２）以下本発明の第２の実施例に
ついて、図面を用いて説明する。
【００２０】図１２ではあらかじめ能動素子（トランジ
スタ等）をつくりこんだ（図には示していない）Ｓｉ基
板２０１上にＢＰＳＧ膜２０２を７００ｎｍ堆積する。
次にアドヒージョンレイヤーとしてのＴｉＮ／Ｔｉ積層
膜２０３をスパッタ法を用いて堆積し、ＣＶＤ法を用い
たＷ膜（スパッタ法も可）を４００ｎｍ堆積する。つづ
いて、スパッタ法を用いたＡｌ−Ｓｉ−Ｃｕ膜を１００
０〜１５００ｎｍ堆積し、第１の積層金属薄膜とする。
【００２１】第１の金属配線を作成するためのフォトレ
ジストパターン２０６をフォトリソグラフィー法を用い
てつくる。このフォトレジストパターン２０６には広い
パターン領域（ア）と狭いパターン領域（イ）が分けら
れており、最終的には（ア）が接続領域、（イ）が配線
領域となる部分である。
【００２２】本実施例では、（ア）の領域が０．７μｍ
角のパターンで、（イ）の領域は０．３μｍ幅のものを
用意した。
【００２３】図１３では第１のエッチングとして、Ｃｌ
系（Ｎ２／ＢＣｌ３／ＣＨＣｌ３／Ｃｌ２）のガスを用
いてＡｌ−Ｓｉ−Ｃｕ 膜２０５をエッチングする。こ
のとき、エッチングはスパッター成分の強いエッチング
を使用する為ににフォトレジストパターン２０６は順テ
ーパー形状となり、レジストパターンの狭い（イ）の領
域では、フォトレジストパターン２０６がほとんど無く
なるまでエッチングされる。
【００２４】図１４では、第２エッチングとして、Ｆ系
（ＳＦ６）のガスを用いてＷ膜２０４をエッチングす
る。このとき、領域（イ）上のレジストパターンは完全
に除去された状態となるが、領域（ア）上のレジストは
中心部２０７に残った形となる。
【００２５】図１５では、引き続き第３のエッチングと
して、Ｃｌ系のガスを用いてＴｉＮ／Ｔｉ積層膜２０３
をエッチングして、第１の金属配線を完成する。このと
き、Ｃｌ系のエッチングガスで、領域（イ）上のＡｌ−
Ｓｉ−Ｃｕ膜２０５は除去され、Ｗ膜２０４がエッチン
グストッパーとして働くと供に、第１の金属配線２０９
として残ることになる。一方、領域（ア）では中心部２
０７にレジストがまだ残っているために、Ａｌ−Ｓｉ−
Ｃｕ膜２０５がピラー２０８として形成される事にな
る。
【００２６】図１６では、ピラー２０８上に残ったレジ
ストをアッシングおよび洗浄で完全除去する。次に、層
間絶縁膜としてのプラズマ酸化膜２１０を２μｍ堆積す
る。
【００２７】図１７では、レジストエッチバック法また
はＣＭＰ（ｃｈｅｍｉｃａｌ ｍｅｃｈａｎｉｃａｌ
ｐｏｌｉｓｈｉｎｇ）法を用いて完全平坦化する。この
ときエッチング膜厚を正確に制御し、ピラー２０８の上
部が露出するまでエッチングする事が必要である。
【００２８】図１８では、スパッター法を用いた第２の
Ａｌ−Ｓｉ−Ｃｕ膜２１１を堆積して、フォトリソグラ
フィーおよびエッチングを用いて第２の金属配線２１２
を完成する。
【００２９】本工程をもって作成された、２層の多層配
線で第１の金属配線２０９とピラー２０８と第２の金属
配線２１２間の接続抵抗値は、約２オームであり、電流
電圧特性はリニアーな特性を示した。
【００３０】また接続孔（ピラー）の無い部分での第１
の金属配線２０９と第２の金属配線との絶縁性はリーク
電流にして１００ｐＡ／ｍｍ２以下であり、電気特性上
の問題点はない。
【００３１】本方式での特徴は、実施例１のメリットに
加えて、第１の金属配線を形成する際に第１の金属膜が
エッッチングストッパーとして働く為、配線形成時の制
御性が向上する事が特徴である。
【００３２】なお、第１の金属膜をＡｌ系金属に、第２
の金属膜をＷ系金属にしても同様の事が実現できる事は
いうまでもない。
【００３３】（実施例３）以下本発明の第４の実施例に
ついて図面を参照しながら説明する。説明図は半導体素
子の断面図であり、プロセスフローに基づいて工程順に
説明する。
【００３４】図１９はあらかじめ能動素子（トランジス
タ等）をつくりこんだ（図には示していない）シリコン
基板３０１上にＢＰＳＧ膜３０２を７００ｎｍ堆積し、
第１のＡＬ−Ｓｉ−Ｃｕ膜（５００ｎｍ）３０３とＷ膜
（１００ｎｍ）３０４と第２のＡＬ−Ｓｉ−Ｃｕ膜（８
００ｎｍ）３０５を堆積した後にフォトリソグラフィ法
を用いてレジストパターン３０６を形成する。フォトレ
ジストパターン３０６は第１、２の実施例と同じく、広
い幅の接続領域（ア）、と狭い幅の配線領域に分けられ
ている。図２０ではレジストパターン３０６に応じて第
１のエッチング（Ｃｌ系）で第２のＡＬ−Ｓｉ−Ｃｕ膜
（８００ｎｍ）３０５を、第２のエッチング（Ｆ系）と
してＷ膜３０４をエッチングする。
【００３５】図２１では金属配線３０７上に残ったレジ
ストパターン３０６を第３のエッチングとしてスパッタ
ー性の酸素エッチングを用いて除去する。この時、初期
形状のフォトレジストの配線領域（イ）ではスパッター
性の酸素エッチングを用いる為に、全てのレジストが剥
離されてしまうが、接続領域（ア）では最後に中心部分
のみレジストレジスト残り３０８が発生する。
【００３６】この（ア）（イ）の幅のスレッシュホール
ドはプロセス条件によって変更できるが、本実施例では
（ア）の幅を０．７μｍ、（イ）を０．３μｍとして設
計している。
【００３７】なお、酸素エッチングでレジストを除去す
る工程は省略して、第１、第２のエッチング時にレジス
ト形状を後退させる方法もある。
【００３８】図２２では、第４のエッチングとして塩素
系ガスを用いたエッチンクを゛引き続きを行なう。この
場合３０４のＷ膜はエッチングストッパーとして働き、
（イ）の部分では３０４のＷ膜まで第２のＡＬ−Ｓｉ−
Ｃｕ３０５をエッチングし、一方（ア）の部分では中心
部にレジスト残り部３０８がある為に第２のＡＬ−Ｓｉ
−Ｃｕ膜３０５のマスクとして働き、金属ピラー３０９
を残存する。この金属ピラーはスパッター性の強いエッ
チングのために角のとれた形状となっている。
【００３９】図２３では次に絶縁層間膜３１０を約２μ
ｍ堆積する。この酸化膜３１０はＴＥＯＳ材料を用いた
プラズマ酸化膜または常圧ＣＶＤのオゾン−ＴＥＯＳを
用いた酸化膜でもよい。
【００４０】図２４では平坦化を行なうために犠牲膜と
しての平坦化用レジスト３１１をスピンコーターで塗布
堆積しする。
【００４１】図２５では次にレジストと酸化膜のエッチ
ングレートを１対１に条件出しした、ＣＨＦ３，ＣＦ
４，Ｏ２系のドライエッチングを用いて、金属ピラー３
０９の先が露出するまで、エッチバックをかける。この
とき図２４に示される工程をはぶいてＭＣＰ（メカニカ
ルケミカルポリッシング）を用いても同様の結果が得ら
れる。
【００４２】図２６では第２層目の金属配線用に第３の
ＡＬ−Ｓｉ−Ｃｕ膜３１２をスパッターで堆積（８００
ｎｍ）し、フォトリソグラフィーとドライエッチングを
用いて、第２の金属配線３１３を形成する。本フローを
用いて２層の多層配線プロセスを終了する。
【００４３】第３の実施例は第１、２の実施例と同様に
第１配線の設計によって配線領域と接続領域を設定する
ものである。第１の実施例と基本的に原理は同じである
が、第１の金属配線にＷのエッチングストッパーを用い
ることによって、配線領域と接続領域の制御性を向上す
るものであり、第１の配線と第２の配線との電気的なリ
ーク特性も改善できる。なお第２の実施例より良い点は
第１の金属配線がＡｌＳｉＣｕ材料となり、電気抵抗値
が低い事が特長である。
【００４４】（実施例４）以下本発明の第４の実施例に
ついて図面を参照しながら説明する。説明図は半導体素
子の断面図であり、プロセスフローに基づいて工程順に
説明する。
【００４５】図２７ではシリコン基板４０１上にＢＰＳ
Ｇ膜４０２を７００ｎｍ堆積し、第１の金属配線４０３
をフォトリソグラフィーとドライエッチング法を用いて
形成する。その上には第１の層間絶縁膜４０４を堆積
し、ＣＭＰ法もしくはレジストエッチバック法を用いて
層間絶縁膜を平坦化する。
【００４６】図２８では配線領域（ア）には０．４μｍ
の開口部４０５の開いた、接続領域（イ）には０．８μ
ｍの開口部４０５の開いたフォトレジスト４０６を形成
する。
【００４７】図２９ではＣＦ４，ＣＨＦ３，Ｏ２系のド
ライエッチング法を用いて第１の層間絶縁膜４０４を異
方性のエッチングを行なう。条件を最適化することで、
０．４μｍのフォトレジストの開口領域（配線領域
（ア））では第１の層間絶縁膜４０４の途中までしかエ
ッチングは進行せず、０．８μｍの開口領域（イ）では
第１の金属配線４０３が露出するまで、エッチングを進
行させる。開口部の大きい領域でエッチング量が多く、
開口部の小さい領域ではエッチングの量が少ない事を一
般にマイクロローディング効果と呼んでいるが、本エッ
チングはこの効果を利用している。
【００４８】図３０ではフォｌトレジスト４０６を除去
した後、Ｔｉ系アドヒージョンレイヤー（ＴｉＮ／Ｔ
ｉ）４０８をスパッター法で堆積し、ブランケットＷー
ＣＶＤ膜４０９（５００ｎｍ）を続けて堆積する。
【００４９】図３１ではＴｉ系アドヒージョンレイヤー
４０８と、ブランケットＷーＣＶＤ膜４０９を全面にエ
ッチバックをかけ、配線領域と（ア）と接続領域（イ）
にＷの残った部分４１０を形成する。
【００５０】図３２では図３１までプロセスの終了した
ウエハー断面の斜視図である。Ｗの残った部分４１０で
構成された第２の金属配線４１１は接続領域（イ）で下
部の第１の金属配線４０３に連続しており、２層の多層
配線が形成されていることがわかる。
【００５１】実施例４では、実施例１〜３とは異なり第
２層目配線のマスクの設計により配線領域と接続領域を
分けること事が特徴である。
【００５２】（実施例５）以下本発明の一実施例の金属
配線の形成方法について、図面を参照しながら説明す
る。本発明の実施例における金属配線の形成方法の工程
フローを示す素子の断面図を示す。
【００５３】図３３において、５１０はＳｉ基板であり
その上にＳｉＯ２膜５１１を７００ｎｍ堆積している。
このＳｉＯ２膜は熱酸化膜または、ＢＰＳＧ膜である。
５１２の第１の金属配線（Ａｌ−Ｓｉ−Ｃｕ）はフォト
リソグラフィーおよびドライエッチング法を用て、Ｓｉ
Ｏ２膜５１２上に形成される。
【００５４】図３４では５１３の第１のＳｉＯ２層間絶
縁膜を堆積し、レシストを用いたエッチバックを用いて
第１のＳｉＯ２層間絶縁膜５１３を平坦化し平坦性をだ
す、この時のＳｉＯ２膜の膜厚は第１の金属ｌ配線５１
２上で０．５μｍである。その上には第１のＳｉＮ層間
絶縁膜５１４を０．５μｍ堆積して、２層の絶縁膜の構
造にする。
【００５５】図３５として第１のＳｉＮ層間絶縁膜５１
４を、フォトリソグラフィーとドライエッチングを用い
て行い開口５１５し、配線領域（ア）（左）と接続領域
（イ）（右）の部分にわける。なおドライエッチングは
第１のＳｉＮ層間絶縁膜５１４のみをＳｉＯ２との選択
比の有る条件でエッチングしている。また本実施例では
配線領域（ア）では２Ｗ（Ｗはある定数、本実施例では
０．６μｍ）接続領域（イ）では３Ｗの間隔をあける。
【００５６】図３６ではＷ−ＣＶＤ堆積の為のＴｉ系ア
ドヒージョン５１６をスパッター法を用いて蒸着し、そ
の上からＷ−ＣＶＤ５１７を５００ｎｍ堆積する。ここ
で特徴的な形状は配線領域（ア）ではエッチング構を完
全に埋め込み、接続領域（イ）では窪み５１８を残すこ
とである。
【００５７】図３７ではＷ−ＣＶＤ５１７をＳＦ６系の
ガスを用いて、全面エッチングを行なったあと、Ｔｉ系
アドヒージョン５１６を塩素系ののガスを用いてエッチ
ングする。またこの時接続領域（イ）では第１のＳｉＯ
２層間絶縁膜５１３が露出することになる。
【００５８】次にＳｉＯ２膜のＳｉＮに対して選択比の
高い条件で、全面エッチングを行ない、接続領域（イ）
にスルーホール５１９を形成する。このスルーホール５
１９で第１の配線５１２が露出する。５２０のＷの残っ
た部分は第２の配線となる部分である。
【００５９】図３８では第２のＴｉ系アドヒージョン５
２１を堆積し、第２のＷ−ＣＶＤ膜（５００ｎｍ）５２
２を堆積する。この状態では、接続領域（イ）のみ、第
１の配線５１２と第２のＴｉ系アドヒージョン５２１と
第２のＷ−ＣＶＤ膜５２２に接続することになる。
【００６０】図３９では、第２のＷ−ＣＶＤ膜５２２と
第２のＴｉ系アドヒージョン５２１を、図５５に示した
同様の方法でエッチバックで全面エッチングして、第１
のＳｉＮ層間絶縁膜５１３（窯化膜）が露出するまでま
で掘り下げる。
【００６１】図３３〜３９に示されたプロセスフローを
完了し、２層の多層配線構造を終了する。以上の様に構
成された２層配線では配線領域（ア）と接続領域（イ）
を第２層目配線のレイアウトによって指定することがで
きる。
【００６２】図４０、４１に上面からみた時のプロセス
進行を示す。図４０は図３５に示される開口５１５の形
状で、第２層目配線のレイアウトである。配線領域
（ア）を２Ｗの幅で設計し、接続領域（イ）を３Ｗの幅
をもって設計している。この場合、先に述べた様に、３
Ｗで設計された所のみ、第１層目配線につながるスルー
ホールが形成される。
【００６３】図４１では図３９でのプロセス状態の上面
図に対応する。図４０で示した３Ｗの幅を持つ部分のみ
スルーホール５１９が形成され、その他の部分にはＷの
残った部分５２０が第２の金属配線５２３となっている
ことがわかる。
【００６４】ただし、上記実施例１〜５にわたって２層
配線の形成方法において作成方法を述べたが、３層以上
の配線においても同様の効果があることはいうまでもな
い。
【００６５】また、配線に使用する材料はＣＶＤ、スパ
ッタに限らず、Ａｌ，Ｗ，Ｔｉ，Ｃｕ，Ａｕ，Ｍｏ，Ｐ
ｏｌｉ−Ｓｉ等であっても同様の効果があることはいう
までもない。
【００６６】
【発明の効果】以上のように本発明は２層の多層配線に
おいて、従来３マスク必要であったプロセスフローに対
して、２マスクの処理で完成でき、スルーホールエッチ
ング工程を必要としない為に大幅なコストダウンと、Ｔ
ＡＴ（ターンアラウンドタイム）の向上ができる上に、
スルーホールの信頼性向上、および配線マスクに対する
フォトリソグラフィー合わせを向上することができる。
【図面の簡単な説明】
【図１】従来例における工程断面図のその１
【図２】従来例における工程断面図のその２
【図３】従来例における工程断面図のその３
【図４】本発明の第１の実施例における工程断面図のそ
の１
【図５】本発明の第１の実施例における工程断面図のそ
の２
【図６】本発明の第１の実施例における工程断面図のそ
の３
【図７】本発明の第１の実施例における工程断面図のそ
の４
【図８】本発明の第１の実施例における工程断面図のそ
の５
【図９】本発明の第１の実施例における工程断面図のそ
の６
【図１０】本発明の第１の実施例における工程断面図の
その７
【図１１】本発明の第１の実施例における工程断面図の
その８
【図１２】本発明の第２の実施例における工程断面図の
その１
【図１３】本発明の第２の実施例における工程断面図の
その２
【図１４】本発明の第２の実施例における工程断面図の
その３
【図１５】本発明の第２の実施例における工程断面図の
その４
【図１６】本発明の第２の実施例における工程断面図の
その５
【図１７】本発明の第２の実施例における工程断面図の
その６
【図１８】本発明の第２の実施例における工程断面図の
その７
【図１９】本発明の第３の実施例における工程断面図の
その１
【図２０】本発明の第３の実施例における工程断面図の
その２
【図２１】本発明の第３の実施例における工程断面図の
その３
【図２２】本発明の第３の実施例における工程断面図の
その４
【図２３】本発明の第３の実施例における工程断面図の
その５
【図２４】本発明の第３の実施例における工程断面図の
その６
【図２５】本発明の第３の実施例における工程断面図の
その７
【図２６】本発明の第３の実施例における工程断面図の
その８
【図２７】本発明の第４の実施例における工程断面図の
その１
【図２８】本発明の第４の実施例における工程断面図の
その２
【図２９】本発明の第４の実施例における工程断面図の
その３
【図３０】本発明の第４の実施例における工程断面図の
その４
【図３１】本発明の第４の実施例における工程断面図の
その５
【図３２】本発明の第４の実施例における図３１の工程
における斜視断面図
【図３３】本発明の第５の実施例における工程断面図の
その１
【図３４】本発明の第５の実施例における工程断面図の
その２
【図３５】本発明の第５の実施例における工程断面図の
その３
【図３６】本発明の第５の実施例における工程断面図の
その４
【図３７】本発明の第５の実施例における工程断面図の
その５
【図３８】本発明の第５の実施例における工程断面図の
その６
【図３９】本発明の第５の実施例における工程断面図の
その７
【図４０】本発明の第５の実施例における図３５の工程
の平面図
【図４１】本発明の第５の実施例における図３７の工程
の平面図
【符号の説明】
１０１ シリコン基板 １０２ ＢＰＳＧ膜 １０３ 第１のＡＬ−Ｓｉ−Ｃｕ膜 １０４ レジストパターン １０５ 第１の金属配線 １０６ 高さの高い金属配線 １０７ 高さの低い金属配線 １０８ 絶縁層間膜 １０９ 平坦化用レジスト １１０ 金属ピラー １１１ 第２のＡＬ−Ｓｉ−Ｃｕ膜 １１２ 第２の金属配線５１０Ｓｉ基板 ２０１ シリコン基板 ２０２ ＢＰＳＧ膜 ２０３ ＴｉＮ／Ｔｉ ２０４ Ｗ膜 ２０５ ＡＬ−Ｓｉ−Ｃｕ膜 ２０６ フォトレジストパターン ２０７ 中心部 ２０８ ピラー ２０９ 第１の金属配線 ２１０ プラズマ酸化膜 ２１１ 第１のＡＬ−Ｓｉ−Ｃｕ膜 ２１２ 第２の金属配線 ３０１ シリコン基板 ３０２ ＢＰＳＧ膜 ３０３ 第１のＡＬ−Ｓｉ−Ｃｕ膜 ３０４ Ｗ膜 ３０５ 第２のＡＬ−Ｓｉ−Ｃｕ膜 ３０６ レジストパターン ３０７ 第１の金属配線 ３０８ レジスト残り ３０９ 金属ピラー ３１０ 絶縁層間膜 ３１１ 平坦化用レジスト ３１２ ４第３のＡＬ−Ｓｉ−Ｃｕ膜 ３１３ 第２の金属配線 ４０１ Ｓｉ基板 ４０２ ＢＰＳＧ膜 ４０３ 第１の配線 ４０４ 第１のＳｉＯ２層間絶縁膜 ４０５ 開口部 ４０６ フォトレジスト ４０７ エッチング孔 ４０８ Ｔｉ系アドヒージョンレイヤー ４０９ ブランケットＷーＣＶＤ膜 ４１０ Ｗの残った部分 ５１１ ＳｉＯ２膜 ５１２ 第１の配線 ５１３ 第１のＳｉＯ２層間絶縁膜 ５１４ 第１のＳｉＮ層間絶縁膜 ５１５ 開口 ５１６ Ｔｉ系アドヒージョン ５１７ Ｗ−ＣＶＤ ５１８ 窪み ５１９ スルーホール ５２０ Ｗの残った部分 ５２１ 第２のＴｉ系アドヒージョン ５２２ 第２のＷ−ＣＶＤ膜
───────────────────────────────────────────────────── フロントページの続き (72)発明者 山中 通成 大阪府門真市大字門真1006番地 松下電 器産業株式会社内 (72)発明者 平尾 秀司 大阪府門真市大字門真1006番地 松下電 器産業株式会社内 (72)発明者 野村 登 大阪府門真市大字門真1006番地 松下電 器産業株式会社内 (56)参考文献 特開 平６−61354（ＪＰ，Ａ) 特開 平３−88351（ＪＰ，Ａ) 特開 平５−335305（ＪＰ，Ａ) 特開 昭61−258453（ＪＰ，Ａ)

Claims (4)

    (57)【特許請求の範囲】
  1. 【請求項１】第１の絶縁膜を形成した半導体基板上に金
    属薄膜を堆積後、広パターンと狭パターンとを有する第
    １の配線形成用のフォトレジストパターンを形成し、第
    １のエッチングにより、前記フォトレジストパターンに
    被覆されていない前記金属薄膜をエッチングし、第１の
    金属配線を形成する工程と、第２のエッチングにより、 前記第１の金属配線を前記フ
    ォトレジストパターンと共にエッチングし、前記狭パタ
    ーン部の前記第１の金属配線を薄く、広パターン部の前
    記第１の金属配線を厚く残すエッチングをする工程と、前記第１の金属配線上に 第２の絶縁膜を堆積し、前記第
    １の金属配線の前記広パターンの一部が露出するまで前
    記第２の絶縁膜をエッチバックする工程と、前記第２の絶縁膜上に第２の金属配線を形成する工程と
    を含む、 多層配線構造の製造方法。
  2. 【請求項２】第１の絶縁膜を形成した半導体基板上に、
    第１の金属膜と、前記第１の金属膜とは材料の異なる第
    ２の金属膜とを堆積する工程と、 第１の金属配線用の広パターン、狭パターンの２種類の
    幅を持つフォトレジストパターンを形成した後、第２の
    金属膜をエッチングする第１のエッチングと、第１の金
    属膜をエッチングする第２のエッチングとを行うことに
    よって、前記第１の金属膜と前記第２の金属膜をフォト
    レジストパターンどおりに第１の金属配線に形成すると
    同時に、前記狭パターン上のレジストを選択的に除去す
    る工程と、 前記広パターンで形成された前記第１の金属配線上に残
    存したレジストをマスクにした第３のエッチングで、前
    記狭パターンで形成された前記第１の金属配線の第２の
    金属膜を除去する工程と、 前記第１の金属配線上に 第２の絶縁膜を堆積し、前記第
    １の金属配線の広パターンの一部が露出するまで前記第
    ２の絶縁膜をエッチバックする工程と、前記第２の絶縁膜上に第２の金属配線を形成する工程と
    を含む、 多層配線構造の製造方法。
  3. 【請求項３】第１の絶縁膜を形成した半導体基板上に、
    第１の金属膜と第２の金属膜と第３の金属膜とを堆積す
    る工程と、 第１の金属配線用の広パターン、狭パターンの２種類の
    幅を持つフォトレジストパターンを形成した後、前記第
    ３の金属膜をエッチングする第１のエッチングと、前記
    第２の金属膜をエッチングする第２のエッチングとを行
    うことによって、前記第３の金属膜と前記第２の金属膜
    とをフォトレジストパターンどおりに第１の金属配線に
    形成すると同時に、前記狭パターン上のレジストを選択
    的に除去する工程と、前記広パターンで形成された前記第１の金属配線上に残
    存したレジストをマスクにし、かつ、前記第２の金属膜
    をエッチングストッパーとした第３のエッチングで、前
    記第１の金属膜をエッチングすると同時に、前記狭パタ
    ーンで形成された前記第１の金属配線の前記第３の金属
    膜を除去する工程と、 前記第１の金属配線上に 第２の絶縁膜を堆積し、前記第
    １の金属配線の広パターンの一部が露出するまで前記第
    ２の絶縁膜をエッチバックする工程と、前記第２の絶縁膜上に第２の金属配線を形成する工程と
    を含む、 多層配線構造の製造方法。
  4. 【請求項４】第１の絶縁膜を形成した半導体基板上に、
    第１の金属膜を用いた第１の金属配線を形成した後、層
    間絶縁膜用の第２の絶縁膜を堆積し、平坦化をほどこす
    工程と、 第２の金属配線層を形成するために、開口部分に広パタ
    ーン、狭パターンの２種類の幅を持つフォトレジストパ
    ターンを前記第２の絶縁膜上部に形成する工程と、 前記第２の絶縁膜を第１の金属配線が露出しないある一
    定量のエッチングを施し、溝を形成する工程と、 第２の金属配線を形成するための第２の金属膜を堆積
    し、前記第２の金属膜を全面エッチバックして、第２の
    絶縁膜が露出するまでエッチングし、前記狭パターンで
    形成される溝内は第２の金属膜で埋め込み、前記広パタ
    ーンで形成される溝内には第２の金属膜の側壁を形成す
    る工程と、 前記広パターンで形成される溝内で前記第２の金属膜を
    マスクとして前記第２の絶縁膜を前記第１の金属配線が
    露出するまでエッチングする工程と、 第３の金属膜を堆積し、前記第３の金属膜を第２の絶縁
    膜が露出するまで全面エッチバックし、前記第１の金属
    配線と前記第２の金属配線とを前記広パターン部で接続
    する、多層配線構造の製造方法。
JP5068541A 1993-03-26 1993-03-26 金属配線の形成方法 Expired - Fee Related JP2727909B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP5068541A JP2727909B2 (ja) 1993-03-26 1993-03-26 金属配線の形成方法
US08/216,968 US5385867A (en) 1993-03-26 1994-03-24 Method for forming a multi-layer metallic wiring structure

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP5068541A JP2727909B2 (ja) 1993-03-26 1993-03-26 金属配線の形成方法

Publications (2)

Publication Number Publication Date
JPH06283525A JPH06283525A (ja) 1994-10-07
JP2727909B2 true JP2727909B2 (ja) 1998-03-18

Family

ID=13376713

Family Applications (1)

Application Number Title Priority Date Filing Date
JP5068541A Expired - Fee Related JP2727909B2 (ja) 1993-03-26 1993-03-26 金属配線の形成方法

Country Status (2)

Country Link
US (1) US5385867A (ja)
JP (1) JP2727909B2 (ja)

Families Citing this family (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06314687A (ja) * 1993-04-30 1994-11-08 Sony Corp 多層配線構造の半導体装置およびその製造方法
JP2947054B2 (ja) * 1994-03-04 1999-09-13 ヤマハ株式会社 配線形成法
US5451543A (en) * 1994-04-25 1995-09-19 Motorola, Inc. Straight sidewall profile contact opening to underlying interconnect and method for making the same
US5738917A (en) * 1995-02-24 1998-04-14 Advanced Micro Devices, Inc. Process for in-situ deposition of a Ti/TiN/Ti aluminum underlayer
US5593919A (en) * 1995-09-05 1997-01-14 Motorola Inc. Process for forming a semiconductor device including conductive members
JP2853621B2 (ja) * 1995-11-29 1999-02-03 日本電気株式会社 半導体装置の製造方法
JP2830812B2 (ja) * 1995-12-27 1998-12-02 日本電気株式会社 多層プリント配線板の製造方法
US5730835A (en) * 1996-01-31 1998-03-24 Micron Technology, Inc. Facet etch for improved step coverage of integrated circuit contacts
US5918149A (en) * 1996-02-16 1999-06-29 Advanced Micro Devices, Inc. Deposition of a conductor in a via hole or trench
US5854515A (en) * 1996-07-23 1998-12-29 Advanced Micro Devices, Inc. Integrated circuit having conductors of enhanced cross-sectional area
US5945350A (en) * 1996-09-13 1999-08-31 Micron Technology, Inc. Methods for use in formation of titanium nitride interconnects and interconnects formed using same
US5847462A (en) * 1996-11-14 1998-12-08 Advanced Micro Devices, Inc. Integrated circuit having conductors of enhanced cross-sectional area with etch stop barrier layer
US5929526A (en) * 1997-06-05 1999-07-27 Micron Technology, Inc. Removal of metal cusp for improved contact fill
US6271117B1 (en) * 1997-06-23 2001-08-07 Vanguard International Semiconductor Corporation Process for a nail shaped landing pad plug
US6010603A (en) * 1997-07-09 2000-01-04 Applied Materials, Inc. Patterned copper etch for micron and submicron features, using enhanced physical bombardment
US6274486B1 (en) 1998-09-02 2001-08-14 Micron Technology, Inc. Metal contact and process
US6069082A (en) * 1998-10-13 2000-05-30 Chartered Semiconductor Manufacturing Ltd. Method to prevent dishing in damascene CMP process
US6423626B1 (en) 1998-11-02 2002-07-23 Micron Technology, Inc. Removal of metal cusp for improved contact fill
JP3575373B2 (ja) * 1999-04-19 2004-10-13 株式会社村田製作所 外力検知センサの製造方法
KR100313280B1 (ko) 1999-10-25 2001-11-07 한신혁 반도체 장치의 전도배선 마스크 제조방법
US6351516B1 (en) * 1999-12-14 2002-02-26 Jordan Valley Applied Radiation Ltd. Detection of voids in semiconductor wafer processing
KR100358569B1 (ko) * 1999-12-28 2002-10-25 주식회사 하이닉스반도체 반도체소자의 금속배선 형성방법
DE10053467A1 (de) * 2000-10-27 2002-05-16 Infineon Technologies Ag Verfahren zum Bilden von Kontakten in integrierten Schaltungen
US6569770B2 (en) 2001-06-28 2003-05-27 Chartered Semiconductor Manufacturing Ltd. Method for improving oxide erosion of tungsten CMP operations
TW517339B (en) * 2001-07-25 2003-01-11 Promos Technologies Inc Method of preventing short circuit between contact window and metal line
US6548401B1 (en) * 2002-01-23 2003-04-15 Micron Technology, Inc. Semiconductor processing methods, and semiconductor constructions
US20080213991A1 (en) * 2007-03-02 2008-09-04 Airdio Wireless Inc. Method of forming plugs
US9389192B2 (en) 2013-03-24 2016-07-12 Bruker Jv Israel Ltd. Estimation of XRF intensity from an array of micro-bumps
US9632043B2 (en) 2014-05-13 2017-04-25 Bruker Jv Israel Ltd. Method for accurately determining the thickness and/or elemental composition of small features on thin-substrates using micro-XRF
US9829448B2 (en) 2014-10-30 2017-11-28 Bruker Jv Israel Ltd. Measurement of small features using XRF
US11908734B2 (en) 2021-10-06 2024-02-20 International Business Machines Corporation Composite interconnect formation using graphene

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB8316476D0 (en) * 1983-06-16 1983-07-20 Plessey Co Plc Producing layered structure
US4892845A (en) * 1984-08-31 1990-01-09 Texas Instruments Incorporated Method for forming contacts through a thick oxide layer on a semiconductive device
JPS61208851A (ja) * 1985-03-13 1986-09-17 Mitsubishi Electric Corp 半導体装置の製造方法
US4614021A (en) * 1985-03-29 1986-09-30 Motorola, Inc. Pillar via process
JPS61258453A (ja) * 1985-05-13 1986-11-15 Toshiba Corp 半導体装置の製造方法
JPS6379347A (ja) * 1986-09-24 1988-04-09 Oki Electric Ind Co Ltd 半導体装置の製造方法
US4842991A (en) * 1987-07-31 1989-06-27 Texas Instruments Incorporated Self-aligned nonnested sloped via
JPH02100341A (ja) * 1988-10-06 1990-04-12 Toshiba Corp 半導体装置のパターン形成方法
IT1225623B (it) * 1988-10-20 1990-11-22 Sgs Thomson Microelectronics Formazione di contatti autoallineati senza l'impiego di una relativa maschera
JP2578193B2 (ja) * 1989-02-01 1997-02-05 沖電気工業株式会社 半導体素子の製造方法
US4987099A (en) * 1989-12-29 1991-01-22 North American Philips Corp. Method for selectively filling contacts or vias or various depths with CVD tungsten
US4996167A (en) * 1990-06-29 1991-02-26 At&T Bell Laboratories Method of making electrical contacts to gate structures in integrated circuits
JPH04152526A (ja) * 1990-10-16 1992-05-26 Oki Electric Ind Co Ltd 半導体素子の製造方法
US5204286A (en) * 1991-10-15 1993-04-20 Micron Technology, Inc. Method of making self-aligned contacts and vertical interconnects to integrated circuits
JPH0661354A (ja) * 1992-08-06 1994-03-04 Fujitsu Ltd 半導体装置の製造方法

Also Published As

Publication number Publication date
US5385867A (en) 1995-01-31
JPH06283525A (ja) 1994-10-07

Similar Documents

Publication Publication Date Title
JP2727909B2 (ja) 金属配線の形成方法
US5801094A (en) Dual damascene process
JP2576820B2 (ja) コンタクト・プラグの製造方法
JPH0572099B2 (ja)
US6284642B1 (en) Integrated method of damascene and borderless via process
JPH0897283A (ja) 半導体装置の製造方法
US6815335B2 (en) Method for forming a contact in a semiconductor process
JP3525788B2 (ja) 半導体装置の製造方法
JPH10261624A (ja) エッチング方法及び多層配線構造
US6204096B1 (en) Method for reducing critical dimension of dual damascene process using spin-on-glass process
JP3941156B2 (ja) 半導体装置の製造方法
JPH0823028A (ja) 多層配線を有する半導体素子及びその製造方法
JPH10209276A (ja) 配線形成方法
JP3353524B2 (ja) 接続孔を形成する工程を有する半導体装置の製造方法
JP3099813B2 (ja) 半導体装置の製造方法
JP2000106367A (ja) 半導体装置の製造方法
JP2659285B2 (ja) 半導体装置の製造方法
JPH10173051A (ja) 配線形成方法
JP2000077416A (ja) 埋め込み配線の形成方法
JPH10321721A (ja) 半導体装置およびその製造方法
KR0151054B1 (ko) 반도체 장치의 층간접속방법
JP3481060B2 (ja) 半導体装置とその製造方法
JP2000286339A (ja) 半導体装置の製造方法
JP2002198422A (ja) 半導体装置およびその製造方法
JPH08213459A (ja) 半導体装置及びその製造方法

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees