JPS61258453A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JPS61258453A
JPS61258453A JP60100916A JP10091685A JPS61258453A JP S61258453 A JPS61258453 A JP S61258453A JP 60100916 A JP60100916 A JP 60100916A JP 10091685 A JP10091685 A JP 10091685A JP S61258453 A JPS61258453 A JP S61258453A
Authority
JP
Japan
Prior art keywords
film
wiring layer
melting point
wiring
pattern
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP60100916A
Other languages
English (en)
Inventor
Katsuya Okumura
勝弥 奥村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP60100916A priority Critical patent/JPS61258453A/ja
Priority to KR1019860003553A priority patent/KR900004187B1/ko
Priority to DE86303513T priority patent/DE3689371T2/de
Priority to EP86303513A priority patent/EP0215542B1/en
Publication of JPS61258453A publication Critical patent/JPS61258453A/ja
Priority to US07/281,924 priority patent/US4914056A/en
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/34—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies not provided for in groups H01L21/0405, H01L21/0445, H01L21/06, H01L21/16 and H01L21/18 with or without impurities, e.g. doping materials
    • H01L21/44—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/38 - H01L21/428
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5226—Via connections in a multilevel interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76885—By forming conductive members before deposition of protective insulating material, e.g. pillars, studs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76897—Formation of self-aligned vias or contact plugs, i.e. involving a lithographically uncritical step
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/974—Substrate surface preparation

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の技術分野〕 本発明は、半導体装置の製造方法に関し、特に多胴配線
層の形成工程を改良した半導体装置の製造方法に係わる
。
〔発明の技術的背景とその問題点〕
Ａｌを用いて半導体基板上に多層配ＩＩＩを形成するに
は、従来より次のような方法が採用されている。この方
法を、第４図及び第５図を参照して説明する。まず、半
導体基板１表面に素子を島状に分離するためのフィール
ド酸化膜２を形成し、該酸化１２上に第１層目のＡＱ膜
を堆積した後、該ＡｌＩＩＩをパターニングして第１配
置＠３を形成する。うづいて、ＣＶＤ法により第１、第
２の配線層を絶縁するための屑間絶ＲＦＩＡ４を堆積し
た後、・該層間絶縁１１４にコンタクトホール５を開孔
する。
次いで、全面に２層目のＡｆｆｉｉｌを蒸着し、パター
ニングして前記層間絶縁膜４上に前記第１配線層３とコ
ンタクトホール５を通して接続する第２配線ｎ６を形成
して半導体装置を製造する。
しかしながら、上述した従来方法ではコンタクトホール
５の内側面で第２層目のＡｆｆｉ膜のステツプカバレイ
ジが低いために、信頼性を損ねる。しかも、コンタクト
ホール５周辺での段切れを防止するために、同第５図に
示すようにコンタクトホール５の周辺に第２配線ｌＩ６
のフリンジ７を設ける必要がある。その結果、フリンジ
７の形成のために配線密度が低下するという問題があっ
た。
このようなことから、最近、接続柱（ｐｉｌｌａｒ　）
を用いてＭｌ、第２の配線１！闇を接続する多層配線技
術がアール、イー、オークレイ（Ｒ，Ｅ。
０ａｋｌｅｙ　）らにより“アイ・イー・イー・イー、
ブイエルニスアイ、マルティレベル、インターコネクシ
ョン、コンファレナンス、１９８４”（”　［Ｅ　Ｅ　
Ｅ、　ＶＬＳ　ｒ　　Ｍｕｌｔｉｌｅｖｅｌ　　Ｉ　ｎ
ｔｅｒｃ。
ｎｎｅｃｔｉｏｎ　　Ｃｏｎｆｅｒｅｎｃｅ　、　１９
８４”）に発表されている。この方法を、第６図（ａ）
〜（ｄ）及び第７図を参照して以下に説明する。
まず、半導体基板１１表面に素子を島状に分離するため
のフィールド酸化ｌ１１２を形成し、該酸化［１１２上
に第１配置！ｉとなる厚さ約１μｍのＡ２模１３、エツ
チング時のストッパとなるＣｒ膜１４及び接続柱となる
厚さ約１μｍのＡλ１１５を順次堆積して三層膜を形成
する（第６図（ａ）図示）。つづいて、前記三層膜を第
１配線層形状にパターニングしてフィールド酸化１１１
２側からＡ２からなる第１配線層１６、Ｃｒパターン１
７及びＡ２パターン１８を形成する（同図（ｂ）図示）
。
次いで、へβパターン１８の接続柱形成予定部に写真蝕
刻法によりレジストパターン１９を形成する（同図（Ｃ
）図示）。つづいて、レジストパターン１９をマスクと
して露出するＡ℃パターン１８及びＣｒパターン１７を
選択的にエツチング除去した後、レジストパターン１９
を除去して第１配［１１１１６上にＣｒパターン１７を
介してＡＩ。
からなる接続柱（ピラー）２０を形成する（同図（ｄ）
及び第７図図示）。なお、第７図は第６図（ｄ）の斜視
図ある。この工程において、接続柱２０が形成された第
１配線１１６と隣接する第１配線層１６上のＣｒパター
ン１７及びＡ２パターン１８が除去される。
次いで、全面にポリイミド等の液状有機物を回転塗布し
、層間絶縁１２１を形成した後、該絶縁膜２１上に７オ
トレジスト１１２２を塗布して基板表面を平坦化する（
同図（ｅ）図示）。ひきつづき、エッチバック技術によ
りフォトレジスト膜２２及びポリイミドからなる層間絶
縁膜２１の一部をエツチングして接続柱２０の頭部を層
間絶縁膜２１から露出させる。この後、全面に２１Ａ目
のＡｊ２１１を蒸着し、パターニングして前記接続柱２
０を介して前記第１配線層１６と接続する第２配線層２
３を形成する（同図（ｆ）図示）。
上述した接続柱２０を用いて多層配線を実現する方法で
は、従来のコンタクトホールを形成して多層配線を実現
する方法に比べて高密度化を達成１できる。しかしなが
ら、かかる方法では以下に列挙する種々の問題がある。
■、メタルを三層形成するため、膜形成、エツチングい
ずれにおいても作業性が乏しく、工程が繁雑となる。
■、メタル層の微細なパターニングが困難となる。即ち
、Ａ　Ｉ！、／Ｃ，ｒ／Ａ　ｎの三層構造のメタル層を
エツチングするためには、リアクティブイオンエツチン
グ（ＲＩＥ）技術が採用されるが、Ａ２と７オトレジス
トのエツチング選択比はあまり大きくとれず、通常、２
〜３である。その結果、フォトレジストパターンをマス
クとして２μｍ前後の膜厚を有するＡｌ１膜をパターニ
ングすることは困難である。しかも、Ａｆｉｌｌを０２
系のガスを用いてＲＩＥを行なった場合、アフターコロ
−ジョンが発生し易く、特に上述した三層構造ではその
現象が更に加速される。
■、層間絶縁膜にポリイミド等の有機物を使用している
ため、該有機物が吸水し、配線金属の腐蝕を招いたり、
分極現象が発生し、デバイス特性の劣化や大きなストレ
スによるクラック発生が起こる。特に、ＭＯＳデバイス
では種々の信頼性上の問題を生じる。
〔発明の目的〕
本発明は、信頼性の高い多層配線を簡単な工程により実
現した半導体装置の製造方法を提供しようとするもので
ある。
（発明の概要〕 本発明は、半導体基板上に、Ａλ膜又はＡ２合金膜と、
高融点金属、高融点金属シリサイド又は高融点金属窒化
物からなる被膜を堆積する工程と、これら二層膜をパタ
ーニングしてＡＱ又はへ２合金からなる所望形状の第１
配線層を形成すると共に、該配線層上に被膜パターンを
形成する工程と、第２配線層と接続される箇所の前記被
膜パターンを選択的に残存させて高融点金属、高融点金
属シリサイド又は高融点金属窒化物からなる接続柱を形
成する工程と、バイアススパッタ法により層間絶縁膜を
形成する工程と、前記接続柱の頭部を層間絶縁膜より露
出させた後、第２配線層を形成する工程とを具備したこ
とを特徴とするものである。
かかる本発明によれば、既述の如く信頼性の高い多層配
線を簡単な工程により実現した半導体装置を得ることが
できる。
上記接続柱となるべき被膜の厚さは、０．５μｍ以上と
することが望ましい。これは、第１配線層と第２配ｍ層
とを絶縁する層間絶縁膜の厚さはそれら配線層間の浮遊
容量を低減する目的で０．５μｍ以上にすることが望ま
しいことから、各配線層間の厚さに相当する接続柱とな
るべき被膜の厚さも０．５μｍ以上にすることが望まし
いからである。
〔発明の実施例〕
以下、本発明の実施例を第１図（ａ）〜（ｆ）、第２図
及び第３図を参照して詳細に説明する。
まず、例えばｐ型シリコン基板３１表面に素子を島状に
分離するためのフィールド酸化膜３２を形成した後、該
酸化１１３２上に直流マグネトロンスパッタリング法に
より第１配線層となる厚さ約１μｍのＡＱ膜３３及び接
続柱となる厚さ約１μｍのタングステン（Ｗ）１１３４
を順次堆積した（第１図（ａ）図示）。つづいて、前記
二層膜を第１配線層形状にＲＩＥ技術を用いて順次選択
的にエツチング除去してフィールド酸化膜１２側からＡ
２からなる第１配線層３５及びＷパターン３６を形成し
た（同図（ｂ）図示）。この時、Ｗｍ３４のエツチング
にはＣＦ４又はＳＦ６ガスを使用し、ＡＱｌｌ１３３の
エツチングにはＣｌ２２ガスを使用した。ＷＩＩ１３４
のエツチング時のフォトレジストとの選択比は、４．５
で、ＡＱＩｌｌＩ３３に対しての同選択比は１０以上で
あった。Ａ　Ｎ１１１３３のエツチング時のフォトレジ
ストとの選択比は、２．８と低いが、ＷＩｌ１３４とは
１５以上のエツチング選択比が得られるため、Ａｆｆｉ
ｆ１３３のエツチング時にはタングステン膜がマスクと
なり、エツチングには問題とならなかった。
次いで、Ｗパターン３６の接続柱形成予定部に写真蝕刻
法によりレジストパターン３７を形成した（同図（Ｃ）
図示）。つづいて、レジストパターン３７をマスクとし
て露出するＷパターン３６をＲＩＥにより選択的にエツ
チング除去した後、レジストパターン３７を除去して第
１配線層３５上にＷからなる接続柱（ピラー）３８を形
成した（同図（ｄ）及び第２図図示）。なお、第２図は
第１図（ｄ）の斜視図である。この工程において、接続
柱３８が形成された第１配線Ｗ！Ｉ３５と隣接する第１
配置１１３５上のＷパターン３６が除去された。
次いで、接続柱３８が形成された基板３１を第３図に示
すチャンバ５１内の第１高周波電源５２１が接続された
基台５３上に設置した。つづいて、ガス導入管５４から
アルゴンガスを導入しつつ、排気管５５から排気し、石
英ターゲット５６に第２高周波電源５２２より１〜１．
５ｋＷの電力を印加すると共に、前記第１高周波電源５
２により該第２高周波１１ａｌ１５２２の２〜１０％の
電力を前記基台５３に印加する、いわゆるバイアススパ
ッタリングにより前記基板３１とターゲット５６の間に
アルゴンプラズマ５７を発生させながら５１０２からな
る層間絶縁膜３９を堆積した。この堆積工程において、
スパッタリング現象も同時に進行しているため、略１．
８μｍの膜厚の５ｉｚ２１Ｉを堆積させると、Ｗからな
る接続柱３８の頭部に若干の膜厚の５ｉＯｚｌｌ！ｌが
残存するのみで、八２からなる第１配線層３５は埋込ま
れ、接続柱３８の頭部のエツジは前述したスパツタリン
グエッチングによりテーバが形成された。この後、接続
柱３８頭部の５ｉＯ２１１！を除去して該接続柱３８Ｗ
４部を層間絶縁膜３９から露出させた（同図（ｅ）図示
）。
次いで、全面に２１１目のＡｆｆｉｌｌｌを蒸着し、パ
ターニングして前記接続柱３８を介して前記第１配線層
３５と接続する第２配線層４０を形成して多層配線を有
する半導体装置を製造した（同図＜ｆ＞図示）。
しかして、本発明によればＡ２とＷ躾の二層より第１配
線層３５及び接続柱３８を形成するため、従来法のよう
なＡｆｆｉ１０ｒ／Ａｎの三胴膜から同様な第１配線層
及び接続柱を形成する場合に比べて工程の著しい短縮化
を達成できる。
また、フォトレジストパターンをマスクとして上層のＶ
ＢＩ３４及び下層のＡｌ１１３３をＲＩＥに、　　より
エツチングする際、フォトレジストとＷとのエツチング
選択比は既述の如く１０以上と大きく、かつ下層のＡｎ
ｌ）１３３のエツチング時には該Ａｆｆｉに対してエツ
チング選択比が１５のＷパターン３６がマスクとなり、
同Ａλ膜３３が膜厚が充分に厚くても微細なパターニン
グが可能になり、目的とする微細幅の第１配線層３５を
形成できる。
しかも、接続柱５８はＷからなり、従来のように第１配
線層及び接続柱が共にＡｌから構成することによるＣＪ
２２での２回のエツチングを行なう必要がなくなり、該
ＣＱ２によるＡｌ２の第１配線層３５のアフターコロ−
ジョンの発生を軽減できる。
更に、第１、第２の配線層３５．４０間を絶縁する層間
絶縁８１３９をバイアススパッタリングにより形成する
ため、従来法のような吸水し易いポリイミド等の有機物
で層間絶縁膜を形成する場合に発生する配線金属の腐蝕
や分極現象によるデバイス劣化、配線層のクラック発生
を防止できる。
更にまた、Ｗ悶絶縁１１！３９の形成をバイアススパッ
タリングにより行なうことによって、接続柱３８の頭部
に堆積される絶＃Ｒ１！（ここではＳ　ｉ　０２膜）の
Ｓ＊を著しく薄くでき、バイアススパッタリング後の軽
いエツチングにより該頭部のＳ　ｉ　０２膜を除去でき
、その接続柱３８頭部を層間絶縁１１３９から露出でき
る。しかも、かかるバイアススパッタリングにおいて、
Ｗからなる接続柱３８の頭部が第１図（ｅ）に示すよう
にテーバ状となるため、該接続柱５８を横切る第２配線
層４０の段切れを防止できると共に、第２配ＩＷＡ４０
との接触面積が増大し、同接続柱３８の面積を小さくし
ても第１、第２の配線層３５．４０間を充分良好に接続
できる。
なお、上記実施例では第１、第２の配線層をＡｌにより
形成したが、これに限定されない。例えば、第１又は第
２の配線層をＡｌ−８１やＡ２−Ｃｕ−８ｉ等のＡｆｆ
ｉ合金で形成してもよい。
上記実施例では、接続柱を形成する金属としてＷを使用
したが、これに限定されない。例えばＷ以外（７）ＭＯ
１Ｔ＋、Ｔａ、Ｐｔ’等の高融点金属、タングステンシ
リサイド、モリブデンシリサイド、チタンシリサイド、
白金シリサイド等の高融点金属シリサイド、又は窒化チ
タン、窒化タンタル等の導電性の＾い高融点金属窒化物
を使用してもよい。
（発明の効果〕 以上詳述した如く、本発明によれば従来法で問題になっ
ていた膜形成及びＲ１２時の繁雑さやトラブル発生を招
くことなく、簡単な工程により微細な第１配線層と第２
配線層とを微細な接続柱により相互に接続でき、しかも
層間絶縁膜としてＳｉＯ２［１を使用でき、ひいては高
信頼性の多層配線を有する高集積度の半導体装置を１産
的に製造し得る方法を提供できる。
【図面の簡単な説明】
第１図（ａ）〜（ｆ）は本発明の実施例における半導体
装置の多層配線の形成工程を示す断面図、第２図は第１
図（ｄ）の斜視図、第３図は本実施例で使用するマグネ
トロン型バイアススパッタリング装置を示す概略図、第
４図は従来の多層配線を有する半導体装置の断面図、第
５図は第４図の平面図、第６図（ａ）〜（ｆ）は別の従
来法における半導体装置の多層配線の形成工程を示す断
面図、第７図は第６図（ｄ）の斜視図である。 ３１・・・ｐ型シリコン基板、３３・・・Ａｌ２ｆｉ！
、３４・・・タングステン（Ｗａｌ！、３訃・・第１配
線層、３８・・・接続柱、３９・・・５１０２からなる
層間絶縁膜、４０・・・第２配線層、５１・・・チャン
ｌ＜、５２１．５２２・・・高周波電源、５３・・・基
台、５４・・・ガス導入管、５５・・・排気管、５６・
・・石英ターゲット、５７・・・アルゴンプラズマ。 出願人代理人　弁理士　　鈴江武彦 −Φ　　　　　　　　　　　　　　　　ν載 Ｃ幡 藪 第３図 第５図

Claims (1)

    【特許請求の範囲】
  1. 半導体基板上に、Ａｌ膜又はＡｌ合金膜と、高融点金属
    、高融点金属シリサイド又は高融点金属窒化物からなる
    被膜を堆積する工程と、これら二層膜をパターニングし
    てＡｌ、又はＡｌ合金からなる所望形状の第１配線層を
    形成すると共に、該配線層上に被膜パターンを形成する
    工程と、第２配線層と接続される箇所の前記被膜パター
    ンを選択的に残存させて高融点金属、高融点金属シリサ
    イド又は高融点金属窒化物からなる接続柱を形成する工
    程と、バイアススパッタ法により層間絶縁膜を形成する
    工程と、前記接続柱の頭部を層間絶縁膜より露出させた
    後、第２配線層を形成する工程とを具備したことを特徴
    とする半導体装置の製造方法。
JP60100916A 1985-05-13 1985-05-13 半導体装置の製造方法 Pending JPS61258453A (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP60100916A JPS61258453A (ja) 1985-05-13 1985-05-13 半導体装置の製造方法
KR1019860003553A KR900004187B1 (ko) 1985-05-13 1986-05-07 반도체장치의 제조방법
DE86303513T DE3689371T2 (de) 1985-05-13 1986-05-08 Verfahren zur Herstellung einer Halbleiteranordnung einschliesslich der Formierung einer vielschichtigen Interkonnektionsschicht.
EP86303513A EP0215542B1 (en) 1985-05-13 1986-05-08 Method of manufacturing a semiconductor device including forming a multi-level interconnection layer
US07/281,924 US4914056A (en) 1985-05-13 1988-12-05 Method of manufacturing a semiconductor device having tapered pillars

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP60100916A JPS61258453A (ja) 1985-05-13 1985-05-13 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JPS61258453A true JPS61258453A (ja) 1986-11-15

Family

ID=14286661

Family Applications (1)

Application Number Title Priority Date Filing Date
JP60100916A Pending JPS61258453A (ja) 1985-05-13 1985-05-13 半導体装置の製造方法

Country Status (5)

Country Link
US (1) US4914056A (ja)
EP (1) EP0215542B1 (ja)
JP (1) JPS61258453A (ja)
KR (1) KR900004187B1 (ja)
DE (1) DE3689371T2 (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6447049A (en) * 1987-04-01 1989-02-21 Fairchild Semiconductor Levelling of metal pillar on non-flat substrate
JPH02265243A (ja) * 1989-04-05 1990-10-30 Nec Corp 多層配線およびその形成方法
US6071810A (en) * 1996-12-24 2000-06-06 Kabushiki Kaisha Toshiba Method of filling contact holes and wiring grooves of a semiconductor device
JP2001148356A (ja) * 1999-10-07 2001-05-29 Samsung Electronics Co Ltd チャンファが形成された金属シリサイド層を備えた半導体素子の製造方法

Families Citing this family (37)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3735959A1 (de) * 1987-10-23 1989-05-03 Bbc Brown Boveri & Cie Mehrlagige duennschichtschaltung sowie verfahren zu deren herstellung
DE69031357T2 (de) * 1989-04-21 1998-04-02 Nec Corp Halbleiteranordnung mit Mehrschichtleiter
JPH04123458A (ja) * 1990-09-14 1992-04-23 Mitsubishi Electric Corp 半導体装置の製造方法
US5413966A (en) * 1990-12-20 1995-05-09 Lsi Logic Corporation Shallow trench etch
US5290396A (en) * 1991-06-06 1994-03-01 Lsi Logic Corporation Trench planarization techniques
US5252503A (en) * 1991-06-06 1993-10-12 Lsi Logic Corporation Techniques for forming isolation structures
US5248625A (en) * 1991-06-06 1993-09-28 Lsi Logic Corporation Techniques for forming isolation structures
US5225358A (en) * 1991-06-06 1993-07-06 Lsi Logic Corporation Method of forming late isolation with polishing
US5504375A (en) * 1992-03-02 1996-04-02 International Business Machines Corporation Asymmetric studs and connecting lines to minimize stress
KR950006343B1 (ko) * 1992-05-16 1995-06-14 금성일렉트론주식회사 반도체 장치의 제조방법
JP2853719B2 (ja) * 1992-06-08 1999-02-03 日本電気株式会社 半導体装置
JP3457348B2 (ja) * 1993-01-15 2003-10-14 株式会社東芝 半導体装置の製造方法
US5338702A (en) * 1993-01-27 1994-08-16 International Business Machines Corporation Method for fabricating tungsten local interconnections in high density CMOS
JP2727909B2 (ja) * 1993-03-26 1998-03-18 松下電器産業株式会社 金属配線の形成方法
US5471094A (en) * 1994-02-24 1995-11-28 Integrated Device Technology, Inc. Self-aligned via structure
US5512514A (en) * 1994-11-08 1996-04-30 Spider Systems, Inc. Self-aligned via and contact interconnect manufacturing method
US5907177A (en) * 1995-03-14 1999-05-25 Matsushita Electric Industrial Co.,Ltd. Semiconductor device having a tapered gate electrode
US5726498A (en) * 1995-05-26 1998-03-10 International Business Machines Corporation Wire shape conferring reduced crosstalk and formation methods
US6191484B1 (en) * 1995-07-28 2001-02-20 Stmicroelectronics, Inc. Method of forming planarized multilevel metallization in an integrated circuit
US5593919A (en) * 1995-09-05 1997-01-14 Motorola Inc. Process for forming a semiconductor device including conductive members
US5693568A (en) * 1995-12-14 1997-12-02 Advanced Micro Devices, Inc. Reverse damascene via structures
US6004874A (en) * 1996-06-26 1999-12-21 Cypress Semiconductor Corporation Method for forming an interconnect
KR100216271B1 (ko) * 1996-07-30 1999-08-16 구본준 반도체 소자의 금속 배선 형성방법
JPH1048610A (ja) * 1996-07-31 1998-02-20 Furontetsuku:Kk 液晶表示素子
US5898221A (en) * 1996-09-27 1999-04-27 Sanyo Electric Company, Ltd. Semiconductor device having upper and lower wiring layers
US6066548A (en) * 1996-10-31 2000-05-23 Micron Technology, Inc. Advance metallization process
JPH11121612A (ja) * 1997-10-14 1999-04-30 Mitsubishi Electric Corp 半導体装置およびその製造方法
US6222136B1 (en) * 1997-11-12 2001-04-24 International Business Machines Corporation Printed circuit board with continuous connective bumps
US6291891B1 (en) 1998-01-13 2001-09-18 Kabushiki Kaisha Toshiba Semiconductor device manufacturing method and semiconductor device
FR2780202A1 (fr) * 1998-06-23 1999-12-24 St Microelectronics Sa Circuit integre a niveau de metallisation d'epaisseur variable
KR100295061B1 (ko) * 1999-03-29 2001-07-12 윤종용 챔퍼가 형성된 실리사이드층을 갖춘 반도체소자 및 그 제조방법
US6992394B2 (en) * 2000-12-28 2006-01-31 Infineon Technologies Ag Multi-level conductive lines with reduced pitch
US6469392B2 (en) * 2000-12-28 2002-10-22 Infineon Technologies Ag Conductive lines with reduced pitch
US8044517B2 (en) * 2002-07-29 2011-10-25 Polyic Gmbh & Co. Kg Electronic component comprising predominantly organic functional materials and a method for the production thereof
WO2005003049A1 (en) * 2003-06-24 2005-01-13 Cardinal Cg Company Concentration-modulated coatings
US9806013B2 (en) * 2013-08-28 2017-10-31 Institute Of Technical Education Multilayer structure for a semiconductor device and a method of forming a multilayer structure for a semiconductor device
EP4050644A1 (en) * 2021-02-24 2022-08-31 Imec VZW A method for forming an interconnect structure

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS4894866A (ja) * 1972-03-15 1973-12-06

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB8316476D0 (en) * 1983-06-16 1983-07-20 Plessey Co Plc Producing layered structure
DE3331759A1 (de) * 1983-09-02 1985-03-21 Siemens AG, 1000 Berlin und 8000 München Integrierte halbleiterschaltung mit einer aus aluminium oder aus einer aluminium-legierung bestehenden mehrlagenverdrahtung und verfahren zu ihrer herstellung.
DE3571723D1 (en) * 1984-08-23 1989-08-24 Fairchild Semiconductor A process for forming vias on integrated circuits
US4670091A (en) * 1984-08-23 1987-06-02 Fairchild Semiconductor Corporation Process for forming vias on integrated circuits
US4614021A (en) * 1985-03-29 1986-09-30 Motorola, Inc. Pillar via process

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS4894866A (ja) * 1972-03-15 1973-12-06

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6447049A (en) * 1987-04-01 1989-02-21 Fairchild Semiconductor Levelling of metal pillar on non-flat substrate
JPH02265243A (ja) * 1989-04-05 1990-10-30 Nec Corp 多層配線およびその形成方法
US6071810A (en) * 1996-12-24 2000-06-06 Kabushiki Kaisha Toshiba Method of filling contact holes and wiring grooves of a semiconductor device
US6440843B1 (en) 1996-12-24 2002-08-27 Kabushiki Kaisha Toshiba Semiconductor device and method for manufacturing the same
US6673704B2 (en) 1996-12-24 2004-01-06 Kabushiki Kaisha Toshiba Semiconductor device and method of manufacturing the same
US6946387B2 (en) 1996-12-24 2005-09-20 Kabushiki Kaisha Toshiba Semiconductor device and method for manufacturing the same
JP2001148356A (ja) * 1999-10-07 2001-05-29 Samsung Electronics Co Ltd チャンファが形成された金属シリサイド層を備えた半導体素子の製造方法

Also Published As

Publication number Publication date
US4914056A (en) 1990-04-03
EP0215542A3 (en) 1988-09-28
EP0215542B1 (en) 1993-12-08
KR900004187B1 (ko) 1990-06-18
DE3689371D1 (de) 1994-01-20
DE3689371T2 (de) 1994-05-11
EP0215542A2 (en) 1987-03-25
KR860009481A (ko) 1986-12-23

Similar Documents

Publication Publication Date Title
JPS61258453A (ja) 半導体装置の製造方法
JPH04229627A (ja) 電気中継部構造およびその形成方法
JPS60138940A (ja) 半導体装置の製造方法
JPH06244135A (ja) コンタクトスタッドの積層構造及びその製造方法
JPS5968953A (ja) モノリシツク集積回路の製造方法
JPH03244126A (ja) 半導体装置の製造方法
JP2738682B2 (ja) 配線形成方法
JPH01152651A (ja) 多層配線の形成方法
JPS62155537A (ja) 半導体装置の製造方法
JP2753098B2 (ja) 半導体装置の製造方法
JPH0230137A (ja) 半導体装置の配線形成方法
JPH02168625A (ja) 多層配線構造体の製造方法
JPH01208842A (ja) 半導体集積回路装置の製造方法
JPS63258043A (ja) 半導体装置の製造方法
JPS62118539A (ja) 多層配線の形成方法
JP2637726B2 (ja) 半導体集積回路装置の製造方法
JPS6197946A (ja) 半導体装置の製造方法
JP3329148B2 (ja) 配線形成方法
JPH0794490A (ja) エッチング方法
JPS6255701B2 (ja)
JP2000114261A (ja) 半導体装置とその製造方法
JPH06334048A (ja) 半導体素子の多層配線形成方法
JPH0488634A (ja) 薄膜配線の形成方法
KR20030079413A (ko) 반도체 소자의 금속 배선 형성 방법
JPH0794584A (ja) 半導体装置の製造方法