KR900004187B1 - 반도체장치의 제조방법 - Google Patents

반도체장치의 제조방법 Download PDF

Info

Publication number
KR900004187B1
KR900004187B1 KR1019860003553A KR860003553A KR900004187B1 KR 900004187 B1 KR900004187 B1 KR 900004187B1 KR 1019860003553 A KR1019860003553 A KR 1019860003553A KR 860003553 A KR860003553 A KR 860003553A KR 900004187 B1 KR900004187 B1 KR 900004187B1
Authority
KR
South Korea
Prior art keywords
film
wiring layer
semiconductor device
forming
manufacturing
Prior art date
Application number
KR1019860003553A
Other languages
English (en)
Other versions
KR860009481A (ko
Inventor
가쯔야 오꾸무라
Original Assignee
가부시끼 가이샤 도오시바
와타리 수기이찌로
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시끼 가이샤 도오시바, 와타리 수기이찌로 filed Critical 가부시끼 가이샤 도오시바
Publication of KR860009481A publication Critical patent/KR860009481A/ko
Application granted granted Critical
Publication of KR900004187B1 publication Critical patent/KR900004187B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/34—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies not provided for in groups H01L21/0405, H01L21/0445, H01L21/06, H01L21/16 and H01L21/18 with or without impurities, e.g. doping materials
    • H01L21/44—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/38 - H01L21/428
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5226—Via connections in a multilevel interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76885—By forming conductive members before deposition of protective insulating material, e.g. pillars, studs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76897—Formation of self-aligned vias or contact plugs, i.e. involving a lithographically uncritical step
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/974—Substrate surface preparation

Abstract

내용 없음.

Description

반도체장치의 제조방법
제 1 도는 다층배선을 갖는 종래 반도체 장치의 단면도.
제 2 도는 제 1 도의 평면도.
제 3 도의(a)-(f)는 종래의 방법에 따른 반도체 장치에 대한 형성공정을 나타내는 단면도.
제 4 도는 제 3 도의 (d)에 대한 사시도.
제 5 도의 (a)-(f) 본 발명의 실시예에 따른 반도체 장치의 다층배선에 태한 형성공정을 나타내는 단면도.
제 6 도는 제 5 도의(d)에 대한 사시도.
제 7 도는 본 실시예에서 사용되는 마그네트론형 바이어스 스파터링 장치의 개략도.
제 8 도의 (a)-(g)는 본 발명의 제 2 실시예에 따른 반도체 장치의 다층배선에 대한 형성공정을 나타내는 단면도.
제 9 도는 제 8 도의 (e)에 대한 사시도.
제 10 도는 본 발명의 제3실시예에 따른 형성공정중 하나의 과정을 나타내는 단면도이다.
* 도면의 주요부분에 대한 부호의 설명
1 : 반도체기판 2 : 필드산화막
3 : 제 1배선층 4 : 층간절연층
5 : 접촉홈 6 : 제 2 배선층
7 : 프린지 1l : 반도체기판
l2 : 필드산화막 13 : 알루미늄막
l4 : 크롬액 15 : 알루미늄막
16 : 제 1 배선층 17 : 크롬패턴
18 : 알루미늄패턴 19 : 레지스트패턴
20 : 접속기둥 21 : 층간절연막
22 : 포트레지스트막 23 : 재 2배선층
31 : 실리콘기판 32 : 필드산화막
3 : 제 1막 34 : 제 2 막
35 : 제 1 배선층 36 : 피막패턴
37 : 레지스트패턴 38 : 접속기둥
39 : 층간절연막 5l : 챔버
52A : 제 1고주파전원 52B : 제 2 고주파전원
53 : 지지대 56 : 석영타케트
130 : 레지스트패턴 131: 실리콘기판
132 : 필드산화막 133 : 제 1 숫자
134 : 제 2 막 135 : 제 1 배선층
136 : 판막패턴 137 : 레지스트패턴
l38 : 접속기둥 139 : 층간절연막
140 : 제 2 배선층
본 발명은 반도체창치의 제조방법에 관한 것으로, 특히 다층배선층의 형성공정을 개선시킨 반도체장치의 제조방법에 관한 것이다.
종래로부터 알루미늄을 사용하여 반도체기판상에 다층배선층을 형성시키는 방법으로는 다음과 같은 방법이 채용되고 있는바, 이를 제 1 도와 제 2 도에 의거 설명하면 다음과 같다. 먼저 반도체기판(1)의 표면위에서 소자를 산개된 도상(鳥狀)으로 띄엄띄엄 분리시켜주기 위한 필드산화막(2)을 형성시키고, 이 필드산화막(2) 위에다 제1층째인 알루미늄막을 적층시킨 다음, 상기 알루미늄막을 패터닝시켜 제 1 배선층(3)을 형성시킨다. 이어 제1, 제 2 배선층을 절연시키도록 화학적 기상성장법(CVD법)으로 층간절연막(4)을 적층시킨 다음 상기 층간절연막(4)에 접촉홈(5)을 형성시킨다.
그리고 전면에 걸쳐 제 2 층째인 얄루미늄막을 증착시키고 패터닝시켜 접촉홈(5)을 통해 제 1 배선층(3)에 연결되는 제 2 배선층을 상기 층간 절연막(4)위에 형성시키므로써 반도체장치를 제조하였었다.
그러나 이와같은 종래의 방법에서는 접촉홈(5)의 내측면에 대해 제2층째인 알루미늄막의 스텝커버리지(step coverage)가 낮았기 때문에 신뢰성이 떨어지는 문제가 있게 된다. 때문에 접촉홈(5)의 주변에서 단절되는 것을、방지하기 위해, 제 2 도에 도시한 바와같이, 접촉홈(5)주변에다 제2선층(6)의 프린지(fringe)(7)를 형성시켜주어야만 하고 그 결과 배선밀도가 낮아지게 된다는 문제점이 있었다. 이러한 까닭으로 최근에는 접속기둥(Pillar)을 사용하여, 제 1, 제 2 배선층간을 집속시키는 다층배선기술이 R.E.OaKley에 의해 "Ieee, VLSI Multilevel Interconnection Conference, 1984"에 발표되어 있는바, 이에 기재된 방법을 제 3 도의 (a)-(d)와 제 4 도를 참조하여 설명하면 다음과 같다.
즉, 먼저 반도체기판(11)의 표면에 각각의 소자를 섬과같이 도상으로 띄엄띄엄 분리시키도록 필드산화막(12)을 형성시키고, 상기 필드산화막(12)의 상측에 제 1 배선층이 되는 약 1μm의 두께의 알루미늄막(13)과 에칭시킬때 스토퍼가 되는 크롬막(14) 및 약 1μm의 두께로서 접속기둥이 되는 알루미늄막(15)을 차례로 적층시켜 3층막이 되도록 형성시킨다(제 3 도의 (a)). 이어 상기 3층막을 제 1 배선층의 형상으로 패터닝시켜 필드산화막(12)위에 알루미늄으로 이루어진 제 1 배선층(16)과 크롬패턴(17) 및 알루미늄패턴(18)을 형성시킨다(제 3 도의 (b)), 다음에는 상기 알루미늄패턴(18) 가운데 접속기둥을 형성시킬 예정부위에 사진식각법을 이용하여 레지스트패턴(19)을 형성시키고(제 3 도의 (C)), 상기 레지스트패턴(19)을 마스크로하여 노출된 알루미늄패턴(18)과 크릅패턴(17)을 선택적으로 에칭제거시킨 다음 레지스트패턴(19)을 제거시키므로써 제 1배선층(l6)위에는 크롬패턴(17)을 매개하여 알루미늄으로 된 접속기둥(20)이 형성되어지는 것이다(제 3 도의 (d)와 제 4 도). 여기서 제 4 도는 제 3 도(d)의 사시도이다. 이러한 공청에 있어 접속기둥(20)이 형성된 제 1배선층(16)에 인접한 제 1 배선층(16)상의 크롬패턴(17)과 알루미늄패턴(18)이 제거된다.
다음에 모든면에 걸쳐 폴리이미드등의 액채유기물을 회전도표시켜 층간절연막(21)을 형성시킨 다음 그 절연막(21) 위에 포로레지스트막(22)을 도표시켜 기판의 표면을 평탄화시키고(제 3 도의(e)), 에칭기술에 의해 포토레지스트막(22)과 폴리이미드로 이루어진 층간절연막(21)의 일부를 에칭시켜 층간절연막(21)으로부터접속기둥(20)의 상부를 노츨시킨다음, 모든면에 걸처 2층째인 알루미늄막을 증착시키고 캐터닝시켜 상기 접속기둥(20)을 사용하여 상기 제 1 배선층(16)에 접속되어지는 제 2 배선층(23)을 형성시킨다(제 3 도(f)).
상기한 바와같이 접속기둥(20)을 사용하여 다층배선을 실현시킬수가 있도록 된 방법에 있어서는 종래와 같이 접촉홈을 형성시켜 다층배선을 실현시키도록된 방법에 비해 고밀도화를 달성시킬 수 있는 반면에 다음과 같은 종류의 문제가 있다.
즉 첫번째로는 3층으로 금속층을 형성시키므로 말미암아 막의 형성이나 에칭에 있어 작업성이 불편함과 더불어 생산공정이 복잡하다는 것이고, 두번째로는 금속층의 미세한 패터닝이 곤란하다는 것, 즉 알루미늄/크롬/알루미늄으로 3층 구조를 갖는 금속층을 에칭시키기 위해서는 반응성 이온에칭(RIE) 기술이 채용되어지고 있으며 알루미늄과 포토레지스트의 에칭선택비율은 보통 2-3정도로 매우 크게 만들수가 없으므로, 그결과 포토레지스트막을 마스크로하여 2μM정도의 두께를 갖는 알루미늄막을 패터닝시킨다는 것은 곤란하고, 더구나 알루미늄의 반응성 이온에칭을 C1계의 가스를 사용하여 실행한 경우 아프터-콜로젼(after-Corrosion)이 발생하기 쉬운데, 특히 이러한 현상은 상기한 바와같은 3층 구조에서 더욱 두드러지게 된다는 것이며, 세번째로는 층간절연막에 폴리미이드등과 같은 유기물이 사용되어지고 있으므로 말미암아 이러한 유기물의 수분을 흡수함에 따라 배선용 금속을 부식시키케 되고, 또한 배선용 금속의 부식은 분극현상을 초래하게 되어 그 장치의 특성을 감소시키거나 커다란 스트레스에 의한 크랙(crack)발생이 야기되며, 특히M0S구조의 반도체 장치에서는 신뢰성에 대해 여러가지 문제점이 발생된다.
본 발명은 신뢰성이 높은 다층배선을 간단한 긍정으로 실현시킨 반도체창치의 제조방법을 제공함에 그 목적이 있는 것으로, 이러한 목적을 실현시키기 위해 본 발명은 반도체기판위에다 알루미늄막 또는 알루미늄합금막과 고융점금속, 고융점금속실리사이드 또는 고융점질화물로 이루어진 피막을 적층시키는 공정과, 이러한 2층막을 패터닝으로하여 바라는 형태대로 알루미늄 또는 알루미늄합금으로 이루어진 제 1배선층을 형성시킴파 더불어 그 배선층 위에 피막패턴을 형성시키는 공정, 제 2 배선층에 접속될 곳의 피막패턴을 선택적으로 잔존시켜 고융점 금속이나, 고융점 실리사이드 또는 고융점 금속질속질화물로 이루어진 접속 기둥을 형성시키는 공정, 바이어스 스파터링법에 의해 중간 절연막을 형성시키는 공정 및 상기 접속기둥의 상면부를 층간 절연막으로부터 노출시킨 다음 제 2 배선층을 형성시키는 공정을 거쳐 제조하는 것을 특징으로 하는것이다.
이하 본 발명의 제1실시예에 대해 제 5 도의 (a)-(f)와 제 6 도 및 제 7 도에 의거 상세히 설명하면 다음과 같다.
먼저 실리콘기관(31)의 표면위에 각각의 소자를 섬과같이 도상으로 띄엄띄엄 분리시키기 위하여, 필드산화막(32)을 형성시킨 다음 상기 필드산화막(32) 위에다 직류 마그네트론 스파터링DC ma후tron sputteㄱng)법에 의해 제 1 배선층이 될 약 0.8μm-1μm정도의 두께를 갖는 알루미늄막인 제 1막(33)과 접속기둥이 될약 1μm정도의 두께를 갓는 텅스텐(W)막인 제 2 막(34)을 차례로 적층시키고(제 5 도의(a)), 그 후 RIE기술을 사용하여 상기 제 1, 제 2 막(33)(34)을 제 1 배선층의 형상으로 형성시키기 위하여 이를 선택적으로 에칭시켜 그 일부를 제거해 내므로써 필드산화막(32) 위에다 알루미늄으로 된 제 1 배선층(35)과 텅스텐으로 된피막패턴(36)을 형성시킨다(제 5 도의(b)), 이러한 제조과정에 있어, 텅스텐으로 된 피막(34)을 에칭시킬때에는 CF4또는 SF6개스를 포함하는 개스를 사용하고, 알루이늄으로 된 재 1막(33)을 에칭시킬때에는 Cl2개스를 포함하는 개스를 사용하게 된다. 텅스텐으로 된 제2막(34)을 에칭시키는 경우 포토레지스트에 대한 선택비는 4, 5인데, 알루미늄으로 된 제1막(33)에 대한 선택비는 10이상이다.
상기 제1막(33)을 에칭시킬때 포토레지스트와의 선택비는 2.8로 낮지만 상기 제2막(34)과는 15이상의 에칭선택비가 얻어지기 때문에 상기 제1막(33)을 에칭시킬때 상기 제2막(34)이 마스크로 되어 에칭시 문제가 되지 않게 된다. 다음에는 텅스텐으로된 피막패턴(36) 가운데 접속기둥을 형성시킬 예정부위에 사진식각법을 사용하여 레지스트패턴(37)을 형성시키고(제 5 도의(c)), 레지스트 패턴(37)을 마스크로하여 나머지노출된 상기 피막(36)을 RIE기술에 의해 선택적으로 에칭시켜 제거시킨다음, 레지스트패턴(37)을 제거하여 제 1 배선층(35) 위에다 텅스텐으로 된 접속기둥(38)을 형성시킨다(제 5 도의 (d)와 제 6 도에 도시됨), 여기서 제 6 도는 제 5 도의 (d)에 대한 사시도이다. 이러한 공정에 있어 접속기둥(38)이 형성되어진 제 1 배선층(35)에 인접된 제 1 배선층(35)의 상기 피막패턴(36)이 제거되게 된다.
다음에는 접속기둥(38)이 형성된 기판(31)을 제 7 도에 도시된 바와같이 제1고주파전원(52A)이 연결된챔버(51)속의 지지대(53)위에 설치하고, 개스주입관(54)으로 아르곤개스를 주입하면서 배기관(55)으로 배출하며, 석영타계트(56)에는 제2고주파전원(52B)으로 1-2KW의 전력을 인가함과 더불어 상기 제 1 고주파전원(52A)에 의해 상기 제2고주파전원(52B)의 10-20%의 전력을 상기 지지대(53)에 인가하는 이른바 바이어스 스파터링에 의해 상기 기판(31)과 타케트(56)간에 아르곤플라즈마(57)를 발생시키면서 SiO2로 이루어진 층간절연막(39)을 적층시킨다. 이러한 적층공정에 스파터링현상도 동시에 진행되어지고 있기 때문에약 1.8㎛의 막의 두께를 갖는 SiO2막을 적층시켜주게 되면 텅스텐으로 이루어진 접속기둥(38)의 상면부에 약간의 막두께를 갖는 SiO2막이 남아있게될 뿐이므로 알루미늡으로 이루어진 제 1 배선층(35)을 매립되고, 접속기둥(38)의 상면부의 에칭은 상기한 스파터링에 칭에 의해 끝이 가늘게 경사진 모양으로 형성되게 된다.
그 후 접속기둥(38)의 상면부에 있는 SiO2막을 제거하여 그 접속기둥(38)의 상면부를 층간절연막(39)으로부터 노출시킨다(제 5 도의(e)).
다음에는 모든면에 걸쳐 2층째 알루미늄막을 증착시킨 후 패터닝시켜 상기 접속기둥(38)을 매개하여 상기 제 1 배선층(35)에 인접되는 제 2 배선층(40)을 형성시키므로써 다층배선을 갖도록 된 반도체장치가 제조되는 것이다(제 5 도의 (f)).
본 발명의 제2실시예에 대해 제 8 도의(a)∼(f)와 제 9 도 및 제 10 도를 참조하여 상세히 설명하면 다음과같다.
먼저 실리콘기판(131)의 표면에 소자를 도상으로 분리시키기 위한 필드 산화막(132)을 형성시킨 다음, 상기 필드산화막(132) 위에 직류 마그네트론스파터링법을 사용하여 제 1 배선층이 될 약 0.8㎛∼1㎛ 두께의 알루미늄으로 된 제1막(133)과 접속기둥이 될 약 1μm 두께의 고융점금속실리사이드막 예컨데 MoSi2로 된 제 2 막(134)을 차례로 적층시킨다(제 8 도의 (a)에 도시됨), 그리고 그 위에 제 1 배선층의 형상으로 레지스트패턴(130)을 형성시키고, 이 레지스트 패턴(130)을 마스크로하여 고융점금속실리사이드막(MoSi2막) 인 제 2막(134)을 에칭시킨다. 이러한 에칭에서는 CDE(Chemlal DryEtching)장치를 사용하여 불소의 활성족으로 사이드에치를 넣으면서 에칭시키므로 끝이 가늘게 경사진 테이퍼를 갖도록 하여 MoSi2층을 에칭제거시켜 MoSi2로 된 피막패턴(136)을 형성시킨다(제 8 도의 (b)에 도시됨).
또한 플라즈마에칭장치에서도 사이드에치를 넣는 조건하에 애칭시키므로써 테이퍼를 갖도록 하는 에칭이 가능한 것이다.
이와같이 MoSi2층으로 된 피막패턴(136)을 에칭시킨 다음 상기한 레지스터패턴(130)을 마스크로하여 플라즈마에칭장치에 의해 알루미늄으로 된 제1막(133)이 이방석을 갖도록 에칭제거시켜 알루미늄으로 이루어진 제1배선층(135)을 형성시킨다(제 8 도의 (c)에 도시됨).
한편, 제 10 도에 도시되어진 바와같이 MoSi2의 에칭에 있어서, 상기 MoSi2막의 일부(예컨데 50%의 막의 두께)를 등방적으로 에칭시킨 다음, 이방성을 갖도록 에칭시켜도 좋다.
이러한 제조과정에 있어, MoSi2막인 제 2 막(134)을 에칭시킬때에는 CF4또는 BF6개스를 포함하는 캐스를 사용하고 알루미늄막인 제1막(133)을 에칭시킬때에는 C12개스를 포함하는 개스를 사용하게 된다.
상기 제2막(134)을 에칭시키는 경우 포토레지스트에 대한 선택비는 4인데, 알루미늄막인 제 1 막(133)에 대한 동선택비는 10이상이다.
상기 제1막(133)을 에칭시킬때 포토레지스트와의 선택비는 2.8로 낮지만 상기 제2막(134)과는 4이상의에칭선택비가 얻어지기 때문에 알루미늄막인 제1막(133)1을 에칭시킬때I MoSi2막인 제 2 막(134)이 마스크로 되어 에칭시 문제가 되지 않는다.
다음에 MoSi2로 된 막 패턴(136) 가운데 접속기둥을 형성시킨 예정부위에 사진식각법을 사용하여 레지스트 패턴(137)을 형성시키고(제 8 도의(d)).
상기 레지스트패턴(130)을 마스크로 하여 노출된 나머지 MoSi2피막패턴(136)을 CDE기술에 의해 선택적으로 에칭시켜 제거시킨 다음, 상기 레지스트패턴(137)을 제거하여 제 1 배선층(135) 위에다 MoSi2로 된 접속기둥(138)을 형성시킨다(제 8 도의 (e)와 제 9 도에 도시됨). 여기서 제 9 도는 제 8 도의 (e)에 대한 사시도이다.
이러한 공정에 있어 접속기둥(138)이 형성되어진 제 1 배선층(135)에 인접된 제 1 배선층(135) 위의 MoSi2피막패턴(136)이 제거된다.
다음에는 접속기둥(138)이 형성된 기판(131)을 상기 한 제1실시예에서 설명한 제 7 도에 도시된 바와같이 챔버(51)속에 설치하고, 바이어스 스파터링에 의해 상기 기판(131)과 타게트(56)간에 이르곤 플라즈마(57)를 발생시키면서 SiO2로 이루어진 층간절연막(139)을 적층시킨다. 이러한 적층공정에 있어서, 스파터링현상도 동시에 진행되어지고 있기 때문에 약 1.8μm의 막의 두께를 갖는 SiO2막을 적총시키면 MoSi2로 이루어진 접속기둥(138)의 상면부에 약간의 막두께를 갖는 SiO2 막이 남아있게 될 뿐이므로 알루미늄으로 이루어진 제 1 배선층(135)을 매립되고, 접속기둥(138)의 상면부의 에칭은 상기한 스파터링에칭에 의해 끝이 가늘게 된 모양으로 형성된다.
그 후 접속기둥(138)의 상면부에 있는 SiO2막을 제거하여 그 접속기둥(138)의 상면부를 층간절연막(139)으로부터 노출시킨다(제 8 도의 (f)).
다음에는, 모든면에 걸쳐 2층째인 알루미늄막을 증착시킨 후 패터닝시켜 상기 접속기둥(138)을 매개하여 상기 제 1 배선층(135)에 인접되는 제 2 배선층(140)을 형성시키므로써 다층배선을 갖도록 된 반도체장치가 제조되는 것이다(제 8 도의 (g).
이렇게 본 발명에서는 알루미늄과 텅스텐막 또는 알루미늄과 MoSi2막으로 제 1 배선층(35,135)과 접속기둥(38,138)을 형성시켜주게 되므로 종래의 방법에서와 같이 알루미늄/크롬/알루미늄의 순서로 3총막을 형성시켜 위와 같은 제 1 배선층과 접속기둥을 형성시키는 경우에 비해 다층배선구조를 갖는 반도체장치의 제조공정을 대폭 단축시킬 수 있게 된다. 또한 제1실시예에서는 포토레지스트패턴을 마스크로하여 상층에 형성시킨 제2막인 텅스텐막(34)과 하층에 형성시킨 제1막인 알루미늄막(33)을 RIE기술을 사용하여 에칭 시킬때 포토레지스트와 텅스텐과의 에칭선택비는 이미 설명된 바와같이 10이상으로 크고, 또한 하층에 형성시켜놓은 제1막인 알루미늄막(33)을 에칭시킬 때에는 이 알루미늄에 대해 에칭선택비가 15인 텅스텐으로된 피막패턴(36)이 마스크로 되어 상기 제1막인 알루미늄막(33)의 막에 대한 두께가 층분히 두껍게 되어도 미세한 패터닝을 가능하게 할 수 있어서 목적하는 바와같은 미세한 폭을 갖는 제 1 배선층(35)을 형성시킬 수가 있다. 더구나 종래의 기술에서는 제 1 배선층과 접속기둥을 다같이 알루미늄으로 형성시킴에 따라 Cl2를 사용하여 두번을 에칭시켜야 했으나, 이와는 달리 본 발명에서는 접속기둥(28)을 텅스텐으로 형성시켜주게 되므로 Cl2에 의해 알루미늄으로 형성시킨 제 1 배선층(35)에서 발생되던 아프터-콜로젼을 경감시킬 수가 있다. 또한 본 발명에서는 제 1 배선층(35,135)과 제 2 배선층(40,140)간을 필연시키는 층간절연막(39,139)을 바이어스 스파터링 의해 형성시켜주기 때문에 종래와 같이 흡수성이 강한 폴리이미드등의 유기물을 사용하여 층간절연막을 형성시켜주는 경우에 발생되던 배선금속의 부식이나 분극현상에 의한 반도체장치의 성능감소 그리고 배선층에서의 크랙발생을 방지할 수가 있게된다.
이와 더불어 층간절연막(39)을 바이어스 스파터링에 의해 형성시키므로 접속기둥(38,138)의 상면부에 적층시키는 절연막(여기서는 SiO2막)의 두께를 매우 얇게 형성시킬 수가 있고, 또 바이어스 스파터링 이후에가벼운 에칭으로도 상기 접속기둥(38,138)의 상면부에 형성시켰던 SiO2막을 제거시켜 상기 접속기둥(38,138)의 상면부를 층간절연막(39,139)으로부터 노출시킬 수 있다. 더구나 이와같은 바이어스 스파터링에 있어 텅스텐 또는 MoSi2로 이루어진 접속기둥(38, 138)의 상면가 제 5 도의 (e)와 제 8 도의 (f)에 도시된 바와같이 끝이 가는 레이퍼형상으로 되어있기 때문에 상기 접속기둥(38,148)을 가로지르는 제 2 배선층(40,140)의 단절을 방지할 수 있음과 더불어, 제 2 배선층(40,140)과의 첩촉면적이 중대되어 상기 접속기둥(38,138)의면적을 작게 하여도 제1배선총(35,135)과 제 2 배선층(40,140)간을 층분히 양호하게 접속시킬 수가 있게된다.
한편 제 2실시예의 경우에서는 접속기둥자체가 테이퍼를 갖도록 형성시키기 때문에 배선간격인 층간절연막에서 종래에 발생되던 결핍이나 매립불량등을 개선시킬 수 있음에 따라 배선간격을 1μm 이하로 형성시키는 고집적도의 반도체장치에 특히 유효하다. 이러한 실시예서는 바이어스 스파터링에 의해 층간절연막을 형성시키지만 이에만 한정되는 것이 아니라, 바이어스 스파터링에 의해 접속기둥이 상면부와 제 1 배선층의표면이 받던 손상을 줄일 목적으로 먼저 LPCVD나 스파터링 디포지션(Sputtering deposition)에 의해1000∼1500Å정도의 두께를 갖는 SiO2층을 형성시킨 다음 바이어스 스파터링에 의해 나머지 SiO2층을 형성시켜도 좋다.
그리고 상기한 실시예에서는 제 1, 제 2 배선층을 알루미늄으로 형성시켰지만, 이에만 한정되는 것이 아니라, 예컨데 제1 또는 제 2 배선층을 Al-Si나 AI-Cu-Si등과 같은 알루미늄합금으로 형성시켜도 좋다. 또한 상기한 실시예에서는 접속기둥을 형성시키는 금속으로서 텅스텐이나 MoSi2를 사용하였지만, 이에만 한정되는 것이 아니라 텅스텐이나 MoSi2이외에도 Mo, Tl, Ta, Pt나 Hf(Hafnium) 등과 같은 고융점금속이나 텅스텐실리사이드 WSi, 몰리브덴실리사이드 MoSi2, 티탄실사이도 TiSi2, 탄탈실리사이드, 백금실리사이드, 하프늄실리사이드등과 같이 고융짐점속실리사이드 또는 질화티탄이나 질화탄탈과 같이 도전성을 갖는고융점 금속질화를 또는 TiC와 WC와 같은 고융짐탄화룰 또는 TiB2나 LaB6와 같은 고융점붕소화물등을 사용하여도 중다. 또한 여기서 사용된 고융점금속들 가운데 도전성이라는 차원에서 볼 때 Ti와 Hf가 특히 우수하다.
상기한 접속기둥이 될 모든 피막의 두께는 0.5μm 이상으로 하는 것이 좋은데, 이는 제1배선층과 제 2 배선층간을 절연시키는 층간절연막의 두께가 이러한 배선층간의 부유용량을 감소시킬 목적으로 0.5μm 이상이 되도록 하는 것이 좋으므로 각 배선층간의 두께에 해당하는 접속기둥이 될 모든 피막의 두께도 0.5μm이상으로 형성시키는 것이 바람직하다.
상기한 바와같이 본 발명에 따른 방법은 종래의 기술에서 문제가 되었던 막의 형성뿐만 아니라 RIE(반응성 이온에칭)를 실행할때의 번잡함과 같은 문제를 야기시키지 않으면서 간단한 공정으로 미세한 제 1 배선층과 제 2 배선층간을 미세한 접속기둥으로 서로 접속시킬 수 있음과 더불어 층간절연막으로서 SiO2막을 사용할 수가 있게 되므로서 다층배선구조를 가지면서 신뢰성과 집적도가 높은 반도체장치릍 양산할 수 있는 장점이 있다.

Claims (16)

  1. 반도체기판(31) 위에다 제 1 배선층을 형성시키는 공정과, 상기 제 1 배선층에다 선택적으로 접속기둥을 형성시키는 공정, 상기 제 1 배선층과 그위에 형성시킬 제 2 배선층간을 절연시키기 위해 절연막을 형성시키는 공정, 상기 접속기둥과 접속되도록 제2절연층을 형성시키는 공정으로 이루어지는 반도체장치의 제조방법에 있어서, 상기 반도체기판(31) 위에 알루미늄으로 이루어진 제1막(33)과 고융점금속으로 이루어진 제 2 막(34)으로 다층막을 형성시키는 공정과, 상기 제1막(33)을 패터닝시켜 바라는 형상의 제 1 배선층(35)을 형성시킴과 더불어 상기 제2막(34)을 패터닝시켜 상기 제 1 배선층(35) 위에다 피막패턴(36)을 형성시키는 공정, 상기 피막패턴(36)을 선택적으로 잔류시켜 후에 형성시킬 제 2 배선층(40)에 상면부를 접속시킬 접속기둥(38)을 형성시키는 공정, SiO2로 이루어진 층간절연막(39)을 형성시키는 공정, 상기 접속기둥의 상면부를 상기 층간절연막(39)으로 부터 노출시키는 공정 및 상기 접속기둥(39)에 접속되도록 제 2 배선층(40)을 형성시키는 공정을 포함시킨 것을 특징으로 하는 반도체장치의 제조방법.
  2. 제 1 항에 있어서, 상기 제1, 제 2 막(33)(34)과 피막패턴(36)을 이방성에칭에 의해 형성시키는 것을 특징으로 하는 반도체장치의 제조방법.
  3. 제 1 항에 있어서, 상기 제 2 막(34)을 마스크로 하여 상기 제1막(33)을 에칭시키는 것을 특징으로 하는 반도체장치의 제조방법.
  4. 제 1 항에 있어서, 상기 접속기둥(38)을 경사지게 형성시키는 것을 특징으로 하는 반도체장치의 제조방법.
  5. 제 1 항에 있어서, 상기 제1막(33)을 Al, Al-Si, Al-Cu-Si와 Ti를 포함하는 알루미늄합금중의 그 어느 하나로 형성시키는 것을 특징으로 하는 반도체장치의 제조방법.
  6. 제 1 항에 있어서, 상기 제 2 막(34)을 고융점금속이나 고융점금속실리사이드, 고융점금속질화물, 고융점금속붕소화물, 고융점금속탄화물중의 어느 하나로 형성시키는 것을 특징으로 하는 반도체장치의 제조방법.
  7. 제 1 항에 있어서, 상기 층간절연막(39)을 바이어스 스파터를 포함하는 방법에 의해 형성시키는 것을 특징으로 하는 반도체장치의 제조방법.
  8. 제 1 항에 있어서, 상기 층간절연막(39)을 먼저 적층방법에 의해 형성시킨 다음 바이어스 스파터법에 의해 형성시키는 것을 특징으로 하는 반도체장치의 제조방법.
  9. 반도체기판(131) 위에다 제1배선층을 형성시키는 공정과, 상기 제1배선층에다 선택적으로 접속기둥을 형성시키는 공정, 상기 제 1 배선층과 그 위에 형성시킬 제 2 배선층간을 절연시키기 위해 절연막을 형성시키는 공정, 상기 접속기둥과 접속되도록 제 2 배선층을 형성시키는 공정으로 이루어지는 반도체장치의 제조방법에 있어서, 상기 반도체기판(131) 위에 알루미늄으로 이루어진 제1막(133)과 고융점금속으로 이루어진 제2막(134)으로 다층막을 형성시키는 공정과, 상기 제1, 제 2 막(133)(134)에다 선택적으로 레지스트막(130)을 형성시키는 공정, 상기 레지스트막(130)을 마스크로하여 상기 제2막(134)이 끝쪽이 가늘게 경사진테이퍼를 갖도록 에칭시켜 피막패턴(136)을 형성시키는 공정, 상기 레지스트막(130)을 마스크로하여 상기 제 1 막(l33)을 이방성에칭시키는 공정, 상기 제2막(134)을 선택적으로 잔류시켜 후에 형성시킬 제 2 배선층과 접속시킬 곳에다 접속기둥(138)을 형성시키는 공721, SiO2로 이루어진 층간절연막(139)을 형성시키는 공정, 상기 접속기둥(138)의 상면부를 상기 층간절연막(139)으로부터 노출시키는 공정 및 제 2 배선층을 형성시키는 공정을 포함시킨 것을 특징으로 하는 반도체장치의 제조방법.
  10. 제 9 항에 있어서, 상기 제1, 제 2 막(133)(134)과 피막패턴(136)을 이방성에칭에 의해 형성시키는 것을 특징으로 하는 반도체장치의 제조방법.
  11. 제 9 항에 있어서, 상기 제2막(134)을 마스크로하여 상기 제1막(133)을 에칭시키는 것을 특징으로하는 반도체장치의 제조방법.
  12. 제 9 항에 있어서, 상기 접속기둥(138)을 경사지게 형성시키는 것을 특징으로 하는 반도체장치의 제조방법.
  13. 제 9 항에 있어서, 상기 제1막(133)을 Al, Al-Si, Al-Cu-Si와 Ti를 포함하는 알루미늄합금중의 그 어느 하나로 형성시키는 것을 특징으로 하는 반도체장치의 제조방법.
  14. 제 9 항에 있어서, 상기 제 2 막(134)을 고융점금속이나 고융점금속실리사이드, 고융점금속질화물, 고융점금속붕소화물, 고융점금속탄화물 중의 어느 하나로 형성시키는 것을 특징으로 하는 반도체장치의 제조방법.
  15. 제 9 항에 있어서, 상기 층간절연막(139)을 바이어스 스파터를 포함하는 방법에 의해 형성시키는 것을 특징으로 하는 반도체 장치의 제조방법.
  16. 제 9 항에 있어서, 상기 층간절연막(139)을 먼저 퇴적방법에 의해 형성시킨 다음 바이어스 스파터링법에 의해 형성시키는 것을 틀징으로 하는 반도체장치의 제조방법.
KR1019860003553A 1985-05-13 1986-05-07 반도체장치의 제조방법 KR900004187B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP60100916A JPS61258453A (ja) 1985-05-13 1985-05-13 半導体装置の製造方法
JP60-100916 1985-05-13

Publications (2)

Publication Number Publication Date
KR860009481A KR860009481A (ko) 1986-12-23
KR900004187B1 true KR900004187B1 (ko) 1990-06-18

Family

ID=14286661

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019860003553A KR900004187B1 (ko) 1985-05-13 1986-05-07 반도체장치의 제조방법

Country Status (5)

Country Link
US (1) US4914056A (ko)
EP (1) EP0215542B1 (ko)
JP (1) JPS61258453A (ko)
KR (1) KR900004187B1 (ko)
DE (1) DE3689371T2 (ko)

Families Citing this family (41)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4824521A (en) * 1987-04-01 1989-04-25 Fairchild Semiconductor Corporation Planarization of metal pillars on uneven substrates
DE3735959A1 (de) * 1987-10-23 1989-05-03 Bbc Brown Boveri & Cie Mehrlagige duennschichtschaltung sowie verfahren zu deren herstellung
JPH02265243A (ja) * 1989-04-05 1990-10-30 Nec Corp 多層配線およびその形成方法
EP0393635B1 (en) * 1989-04-21 1997-09-03 Nec Corporation Semiconductor device having multi-level wirings
JPH04123458A (ja) * 1990-09-14 1992-04-23 Mitsubishi Electric Corp 半導体装置の製造方法
US5290396A (en) * 1991-06-06 1994-03-01 Lsi Logic Corporation Trench planarization techniques
US5413966A (en) * 1990-12-20 1995-05-09 Lsi Logic Corporation Shallow trench etch
US5252503A (en) * 1991-06-06 1993-10-12 Lsi Logic Corporation Techniques for forming isolation structures
US5248625A (en) * 1991-06-06 1993-09-28 Lsi Logic Corporation Techniques for forming isolation structures
US5225358A (en) * 1991-06-06 1993-07-06 Lsi Logic Corporation Method of forming late isolation with polishing
US5504375A (en) * 1992-03-02 1996-04-02 International Business Machines Corporation Asymmetric studs and connecting lines to minimize stress
KR950006343B1 (ko) * 1992-05-16 1995-06-14 금성일렉트론주식회사 반도체 장치의 제조방법
JP2853719B2 (ja) * 1992-06-08 1999-02-03 日本電気株式会社 半導体装置
JP3457348B2 (ja) * 1993-01-15 2003-10-14 株式会社東芝 半導体装置の製造方法
US5338702A (en) * 1993-01-27 1994-08-16 International Business Machines Corporation Method for fabricating tungsten local interconnections in high density CMOS
JP2727909B2 (ja) * 1993-03-26 1998-03-18 松下電器産業株式会社 金属配線の形成方法
US5471094A (en) 1994-02-24 1995-11-28 Integrated Device Technology, Inc. Self-aligned via structure
US5512514A (en) * 1994-11-08 1996-04-30 Spider Systems, Inc. Self-aligned via and contact interconnect manufacturing method
US5907177A (en) * 1995-03-14 1999-05-25 Matsushita Electric Industrial Co.,Ltd. Semiconductor device having a tapered gate electrode
US5726498A (en) * 1995-05-26 1998-03-10 International Business Machines Corporation Wire shape conferring reduced crosstalk and formation methods
US6191484B1 (en) 1995-07-28 2001-02-20 Stmicroelectronics, Inc. Method of forming planarized multilevel metallization in an integrated circuit
US5593919A (en) * 1995-09-05 1997-01-14 Motorola Inc. Process for forming a semiconductor device including conductive members
US5693568A (en) * 1995-12-14 1997-12-02 Advanced Micro Devices, Inc. Reverse damascene via structures
US6004874A (en) * 1996-06-26 1999-12-21 Cypress Semiconductor Corporation Method for forming an interconnect
KR100216271B1 (ko) * 1996-07-30 1999-08-16 구본준 반도체 소자의 금속 배선 형성방법
JPH1048610A (ja) * 1996-07-31 1998-02-20 Furontetsuku:Kk 液晶表示素子
US5898221A (en) * 1996-09-27 1999-04-27 Sanyo Electric Company, Ltd. Semiconductor device having upper and lower wiring layers
US6066548A (en) 1996-10-31 2000-05-23 Micron Technology, Inc. Advance metallization process
US6071810A (en) 1996-12-24 2000-06-06 Kabushiki Kaisha Toshiba Method of filling contact holes and wiring grooves of a semiconductor device
JPH11121612A (ja) * 1997-10-14 1999-04-30 Mitsubishi Electric Corp 半導体装置およびその製造方法
US6222136B1 (en) * 1997-11-12 2001-04-24 International Business Machines Corporation Printed circuit board with continuous connective bumps
US6291891B1 (en) 1998-01-13 2001-09-18 Kabushiki Kaisha Toshiba Semiconductor device manufacturing method and semiconductor device
FR2780202A1 (fr) * 1998-06-23 1999-12-24 St Microelectronics Sa Circuit integre a niveau de metallisation d'epaisseur variable
KR100295061B1 (ko) 1999-03-29 2001-07-12 윤종용 챔퍼가 형성된 실리사이드층을 갖춘 반도체소자 및 그 제조방법
KR100297738B1 (ko) * 1999-10-07 2001-11-02 윤종용 챔퍼가 형성된 금속 실리사이드층을 갖춘 반도체소자의 제조방법
US6992394B2 (en) * 2000-12-28 2006-01-31 Infineon Technologies Ag Multi-level conductive lines with reduced pitch
US6469392B2 (en) * 2000-12-28 2002-10-22 Infineon Technologies Ag Conductive lines with reduced pitch
EP1525630A2 (de) * 2002-07-29 2005-04-27 Siemens Aktiengesellschaft Elektronisches bauteil mit vorwiegend organischen funktionsmaterialien und herstellungsverfahren dazu
DE602004011062T2 (de) * 2003-06-24 2009-01-02 Cardinal Cg Co., Eden Prairie Konzentrationsmodulierte beschichtungen
SG11201601295TA (en) * 2013-08-28 2016-03-30 Inst Of Technical Education Multilayer structure for a semiconductor device and a method of forming a multilayer structure for a semiconductor device
EP4050644A1 (en) * 2021-02-24 2022-08-31 Imec VZW A method for forming an interconnect structure

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS4894866A (ko) * 1972-03-15 1973-12-06
GB8316476D0 (en) * 1983-06-16 1983-07-20 Plessey Co Plc Producing layered structure
DE3331759A1 (de) * 1983-09-02 1985-03-21 Siemens AG, 1000 Berlin und 8000 München Integrierte halbleiterschaltung mit einer aus aluminium oder aus einer aluminium-legierung bestehenden mehrlagenverdrahtung und verfahren zu ihrer herstellung.
US4670091A (en) * 1984-08-23 1987-06-02 Fairchild Semiconductor Corporation Process for forming vias on integrated circuits
EP0175604B1 (en) * 1984-08-23 1989-07-19 Fairchild Semiconductor Corporation A process for forming vias on integrated circuits
US4614021A (en) * 1985-03-29 1986-09-30 Motorola, Inc. Pillar via process

Also Published As

Publication number Publication date
KR860009481A (ko) 1986-12-23
DE3689371T2 (de) 1994-05-11
EP0215542A2 (en) 1987-03-25
JPS61258453A (ja) 1986-11-15
US4914056A (en) 1990-04-03
DE3689371D1 (de) 1994-01-20
EP0215542B1 (en) 1993-12-08
EP0215542A3 (en) 1988-09-28

Similar Documents

Publication Publication Date Title
KR900004187B1 (ko) 반도체장치의 제조방법
KR100445286B1 (ko) 액정 표시 장치 및 그 제조 방법
KR100792605B1 (ko) 반도체 장치 및 그 제조방법
JP2002319625A (ja) 半導体装置及びその製造方法
JPH06244135A (ja) コンタクトスタッドの積層構造及びその製造方法
KR0124644B1 (ko) 반도체소자의 다층금속배선의 형성방법
US6822334B2 (en) Semiconductor device having a layered wiring structure with hard mask covering
JP3934366B2 (ja) 薄膜キャパシタ素子の製造方法
JPH06163456A (ja) 微細金属配線形成方法
US20010039114A1 (en) Method Of Forming Contact Or Wiring In Semiconductor Device
JP2738682B2 (ja) 配線形成方法
KR19980028524A (ko) 배선 형성 방법
JPH10294314A (ja) 半導体装置およびその製造方法
JPH0330992B2 (ko)
JPH01152651A (ja) 多層配線の形成方法
JP3167455B2 (ja) 半導体装置及びその製造方法
JP2000114261A (ja) 半導体装置とその製造方法
JPH0415926A (ja) 半導体装置の製造方法
JPH11265938A (ja) 半導体装置及びその製造方法
JPH0463461A (ja) 半導体装置における多層配線の形成方法
JPH088249A (ja) 層間絶縁膜の形成方法
JPH05206283A (ja) 半導体装置の製造方法
JP2000091427A (ja) 半導体装置とその製造方法
JP2000208617A (ja) 半導体集積回路及びその製造方法
JPH05144949A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A201 Request for examination
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20030530

Year of fee payment: 14

LAPS Lapse due to unpaid annual fee