KR0124644B1 - 반도체소자의 다층금속배선의 형성방법 - Google Patents

반도체소자의 다층금속배선의 형성방법

Info

Publication number
KR0124644B1
KR0124644B1 KR1019940010217A KR19940010217A KR0124644B1 KR 0124644 B1 KR0124644 B1 KR 0124644B1 KR 1019940010217 A KR1019940010217 A KR 1019940010217A KR 19940010217 A KR19940010217 A KR 19940010217A KR 0124644 B1 KR0124644 B1 KR 0124644B1
Authority
KR
South Korea
Prior art keywords
layer
forming
metal film
kpa
tungsten
Prior art date
Application number
KR1019940010217A
Other languages
English (en)
Other versions
KR950034482A (ko
Inventor
박내학
Original Assignee
문정환
엘지반도체주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Family has litigation
First worldwide family litigation filed litigation Critical https://patents.darts-ip.com/?family=19382812&utm_source=google_patent&utm_medium=platform_link&utm_campaign=public_patent_search&patent=KR0124644(B1) "Global patent litigation dataset” by Darts-ip is licensed under a Creative Commons Attribution 4.0 International License.
Application filed by 문정환, 엘지반도체주식회사 filed Critical 문정환
Priority to KR1019940010217A priority Critical patent/KR0124644B1/ko
Priority to JP7128838A priority patent/JPH07307385A/ja
Publication of KR950034482A publication Critical patent/KR950034482A/ko
Priority to US08/688,676 priority patent/US5663102A/en
Application granted granted Critical
Publication of KR0124644B1 publication Critical patent/KR0124644B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/7684—Smoothing; Planarisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53214—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being aluminium
    • H01L23/53223—Additional layers associated with aluminium layers, e.g. adhesion, barrier, cladding layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53257—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being a refractory metal
    • H01L23/53266—Additional layers associated with refractory-metal layers, e.g. adhesion, barrier, cladding layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

본 발명은 반도체 소자의 다층금속 배선의 형성방법에 관한 것으로, 콘택오픈의 현상을 방지하고 반도체소자의 스피드를 향상시키는 효과가 있다.
이와 같은 본 발명은 반도체 기판상에 제1유전체층을 형성하고 제1금속 을 패터닝하는 제1공정과, 전면에 제2유전체층을 형성하고 상기 제1금속층과 형성될 제2금속층의 접촉을 위해 배선용 콘택홀을 형성하는 제2공정과, 전면에 제2금속층과 제3금속층을 차례로 형성하고 상기 제2유전체층이 노출될 때까지 상기 제2, 제3금속층을 제거하여 다층금속 패턴을 형성한는 제3공정을 포함하여 이루어지는 반도체 소자의 다층금속 배선의 형성방법이다.

Description

반도체 소자의 다층금속 배선의 형성방법
제1도는 종래의 반도체 소자의 다층금속 배선의 형성공정 단면도.
제2도는 본 발명의 반도체 소자의 제1실시예를 나타낸 다층금속 배선의 형성공정 단면도.
제3도는 본 발명의 반도체 소자의 제2실시예를 나타낸 다층금속 배선의 형성공정 단면도.
제4도는 본 발명의 반도체 소자의 제3실시예를 나타낸 다층금속 배선의 형성공정 단면도.
* 도면의 주요 부분에 대한 부호의 설명
1 : 반도체 기판 2 : 아이엘디층,
3 : 제1금속층 4 : 아이엠디층,
5 : 알루미늄 6 : 텅스텐.
본 발명은 반도체 소자의 다층금속 배선의 형성방법에 관한 것으로 특히 알루미늄(A1)과 텅스텐(w)을 이용한 데머시인(Damascene) 구조에 적당하도록 한 다층금속 배선의 형성방법에 관한 것이다.
이중 종래에 사용했던 반도체 소자의 다층금속 배선의 형성방법을 첨부된 도면을 참조하여 설명하면 다음과 같다.
제1도는 종래의 반도체 소자의 다층금속 배선의 형성방법을 도시하였다.
우선, 제1도(a)에 도시한 바와 같이 반도체 기판(1)상에 아이엘디(ILD : Inter Layer Dielectric)층(2)을 증착하고 전면에 제1금속을 증착한 후 마스크(도시하지않음)를 이용한 식각공정으로 제1금속층(3)을 형성한다.
이어서, 제1도(b)에 도시한 바와 같이 전면에 아이엠디(IMD : Inter Metal Dielectric)층(4)을 증착한후, 형성된 제1금속층과 후속공정에서 형성될 제2금속층이 접촉될 부분과 접촉되지 않을 부분을 정의하여 제1마스크(도시하지 않음)를 이용한 식각공정으로, 상기 접촉되지 않을 부분과 접촉될 부분의 상기 아이엠디층(4)을 선택적으로 제거한다.
그리고, 제2마스크(도시하지 않음)를 이용하여 상기 접촉될 부분의 제1금속층(3)이 노출되도록 상기 아이엠디층(4)을 선택적으로 식각함으로써 데머시인 구조의 제2금속층 형성라인을 설정한다.
다음에 제1도(c)에 도시한 바와 같이 전면에 제2금속으로써 알루미늄(A1)(5)을 스프터링(sputtering)공정으로 증착하거나, 혹은 텅스텐(w)(6)을 씨이브이디(CVD : Chemical Vapour Deposition) 공정으로 증착한다.
이어서 제1도(d)에 도시한 바와 같이 상기 알루미늄(5) 혹은, 상기 텅스텐(6)을 상기 아이엠디층(4)이 노출될 때까지 에치백하거나, 혹은 씨엠피(CMP : Chemical Mechanical Polishing) 공정을 통해 제거하여 상기 알루미늄(5), 혹은 텅스텐(6)으로 이루어진 제2금속층을 형성함으로써 반도체 소자의 다층금속 배선을 완성한다. 그러나, 상술한 종래의 반도체 소자의 다층금속 배선의 형성방법에는 데머시인 구조가 단일 금속으로 이루어져 있기에 문제점이 노출되었다.
즉, 알루미늄을 사용하여 데머시인 구조를 완성할 경우에는 콘택오픈(Contact Open)현상이 발생하고, 텅스텐을 사용하여 데머시인 구조를 완성할 경우에는 금속의 저항이 커져(알루미늄의 약 4배) 반도체 소자의 스피드에 문제점이 발생하였다.
본 발명은 이와 같은 문제점을 해결하기 위해 안출한 것으로 데머시인 구조를 알루미늄과 텅스텐을 포함하여 완성함으로써 콘택오픈의 현상을 방지하고 저항의 감소로 안한 반도체 소자의 스피드를 향상시키는 다층금속 배선의 형성방법을 제공하는데 그 목적이 있다.
이와 같은 목적을 달성하기 위한 본 발명의 반도체 소자의 다층금속 배선의 형성방법은 반도체 기판상에 제1유전체층을 형성하고 제1금속층을 패터닝하는 제1공정과, 전면에 제2유전체층을 형성하고 상기 제1금속층과 형성될 제2금속층이 접촉을 위해 배선용 콘택홀을 형성하는 제2공정과, 전면에 제2금속층과 제3금속층을 차례로 형성하고 상기 제2유전체층이 노출될 때까지 상기 제2, 제3금속층을 제거하여 다층금속 패턴을 형성하는 제3공정을 포함하여 이루어짐을 특징으로 한다.
이하, 첨부된 도면을 참조하여 설명하면 다음과 같다. 제2도에 본 발명의 제1실시예를 도시하였고, 제3도에 본 발명의 제2실시예를 도시하였으며, 제4도에 본 발명의 제3실시예를 도시하였다.
우선, 본 발명의 반도체 소자의 제1실시예를 나타낸 다층금속 배선의 형성공정을 제2도를 참조하여 설명하면 다음과 같다.
먼저, 제2도(a)에 도시한 바와 같이 반도체 소자(1)상에 아이엘디층(2)을 증착하고 전면에 제1금속을 증착한 후 마스크(도시하지 않음)를 이용한 식각공정으로 제1금속층(3)을 형성한다.
이어서, 제2도(b)에 도시한 바와 같이 전면에 아이엠디층(4)을 증착한 후, 형성된 제1금속과 후속공정에서 형성될 제2금속층이 접촉될 부분과 접촉되지 않을 부분을 정의하여 제1마스크(도시하지 않음)를 이용한 식각공정으로, 상기 접촉될 부분과 접촉되지 않을 부분의 상기 아이엠디층(4)을 선택적으로 제거한다.
그리고, 제2마스크(도시하지 않음)를 이용하여 상기 접촉될 부분의 제1금속층(3)이 노출되도록 상기 아이엠디층(4)을 선택적으로 제거함으로써 데머시인 구조의 제2금속층 형성라인을 설정한다.
다음에 제2도(c)에 도시한 바와 같이 전면에 알루미늄(5)을 스퍼터링 공정으로, 텅스텐(6)을 씨이브이디 공정으로 차례로 증착한다.
이어서 제2도(d)에 도시한 바와 같이 상기 알루미늄(5)과 텅스텐(6)을 상기 아이엠디층(4)이 노출될 때가지 에치백하거나 혹은 씨이엠피 공정을 통해 제거하여 상기 알루미늄(5)과 텅스텐(6)으로 이루어진 제2금속층을 형성함으로써 반도체 소자의 다층금속 배선을 완성한다.
이때 상기 알루미늄(5)의 두게는 500Å∼2000Å이고, 텅스텐(6)의 두께는 500Å∼5000Å으로 형성한다. 그리고, 본 발명의 반도체 소자의 제2실시예를 나타낸 다층금속 배선의 형성공정을 제3도를 참조하여 설명하면 다음과 같다.
먼저, 제3도(a)에 도시한 바와 같이 반도체기판(1)상에 아이엘디층(2)을 증착하고 전면에 제1금속을 증착한 후 마스크(도시하지 않음)를 이용한 식각공정으로 제1금속층(3)을 형성한다.
이어서, 제3도(b)에 도시한 바와 같이 전면에 아이엠디층(4)을 증착한 후, 형성된 제1금속층과 후속공정에서 형성될 제2금속층이 접촉될 부분과 접촉되지 않을 부분을 정의하여 제1마스크(도시하지 않음)를 이용한 식각공정으로 상기 접촉될 부분과 접촉되지 않을 부분의 상기 아이엠디층(4)을 선택적으로 제거한다.
그리고, 제2마스크(도시하지 않음)를 이용하여 상기 접촉될 부분의 제1금속층(3)이 노출되도록 상기 아이엠디층(4)을 선택적으로 제거함으로써 데머시인 구조의 제2금속층 형성라인을 설정한다.
다음에 제3도(c)에 도시한 바와 같이 전면에 텅스텐(6)을 씨이브이디 공정으로, 알루미늄(5)을 스퍼터링 공정으로 차례로 증착한다.
이어서 제3도(d)에 도시한 바와 같이 상기 텅스텐(6)과 알루미늄(5)을 상기 아이엠디층(4)이 노출될 때까지 에치백하거나 혹은, 씨이엠피 공정을 통해 제거하여 상기 텅스텐(6)과 알루미늄(5)으로 이루어진 제2금속층을 형성함으로써 반도체 소자의 다층금속 배선을 완성한다.
이때 상기 텅스텐(6) 두께는 500Å∼2000Å이고, 알루미늄(5)의 두께는 500Å∼5000Å으로 형성한다.
그리고, 본 발명의 반도체 소자의 제3실시예를 나타낸 다층금속 배선의 형성공정을 제4도를 참조하여 설명하면 다음과 같다.
먼저, 제4도(a)에 도시한 바와 같이 반도체 기판(1)상에 아이엘디층(4)을 증착하고 전면에 제1금속을 증착한후, 마스크(도시하지 않음)를 이용한 식각공정으로 제1금속층(3)을 형성한다.
이어서 제4도(b)에 도시한 바와 같이 전면에 아이엠디층(4)을 증착한 후, 형성된 제1금속층과 후속공정에서 형성될 제2금속층이 접촉될 부분과 접촉되지 않을 부분을 정의하여 제1마스크(도시하지 않음)를 이용한 식각공정으로 상기 접촉될 부분과 접촉되지 않을 부분의 상기 아이엠디층(4)을 선택적으로 제거한다.
그리고, 제 2 마스크(도시하지 않음)를 이용하여 상기 접촉될부분의 제1금속층(3)이 노출되도록 상기 아이엠디층(4)을 선택적으로 제거함으로써 데머시인 구조의 제2금속층 형성라인을 설정한다.
다음에 제4도(c)에 도시한 바와 같이 전면에 텅스텐(6)을 씨이브이디 공정으로 알루미늄(5)을 스퍼터닝 공정으로, 다시 텅스텐(6)을 씨이브이디 공정으로 차례로 증착한다.
이어서 제4도(d)에 도시한 바와 같이 상기 텅스텐(6)과 알루미늄(5)을 상기 아이엠디층(4)이 노출될 때까지 에치백하거나 혹은 씨이엠피 공정을 통해 제거하여 상기 텅스텐(6)과 알루미늄(5)으로 이루어진 제2금속층을 형성함으로써 반도체 소자의 다층금속 배선을 완성한다.
이때, 하측에 형성된 상기 텅스텐(6)의 두께는 500Å∼2000Å이고, 상기 알루미늄(5)의 두께는 500Å∼2000Å이며, 상측에 형성된 상기 텅스텐(6)의 두께는 500Å∼5000Å으로 형성된다.
이상에서 상술한 본 발명의 반도체 소자의 다층금속 배선의 형성방법은 알루미늄과 텅스텐을 포함하여 완성함으로써 콘택오픈의 현상을 방지하고 저항의 감소로 인하여 반도체 소자의 스피드를 향상시키는 효과가 있다.

Claims (8)

  1. 반도체 기판상에 제1도전층과 제1절연층을 순서로 형성하는 공정, 상기 제1절연층을 패터닝하여 상기 제1도전층의 소정영역을 노출시켜 콘택홀을 형성하는 공정, 상기콘택홀을 내면을 포함하여 상기 기판전면에 제2, 제3도전층을 형성하되 스퍼터링 금속막과 CVD 금속막을 순서로 또는 역순으로 적층하여 형성하는공정, 그리고 상기 제1절연층의 상면이 노출되도록 상기 제2, 제3도전층을 식각하는 공정을 포함하여 이루어지는 것을 특징으로 하는 반도체 소자의 다층금속배선의 형성방법.
  2. 제1항에 있어서, 상기 스퍼터링 금속막으로 알루미늄을 상기 CVD 금속막으로 텅스텐을 사용하여 형성하는 것을 특징으로 하는 반도체 소자의 다층금속배선의 형성방법.
  3. 제1항에 있어서, 상기 CVD 금속막으로 텅스텐을 그리고 상기 스퍼터링 금속막으로 알루미늄을 순서로 증착한 후에 CVD 금속막으로 텅스텐을 추가로 증착하여 형성하는 것을 특징으로 하는 반도체 소자의 다층금속배선의 형성방법.
  4. 제1항에 있어서, 상기 제2, 제3도전층은 각각 500Å∼2000Å, 500Å∼5000Å으로 형성함을 특징으로 하는 반도체 소자의 다층금속배선의 형성방법.
  5. 제3항에 있어서, 상기 CVD금속막, 스퍼터링 금속막 그리고 CVD 금속막을 각각 500Å∼2000Å, 500Å∼2000Å, 500Å∼5000Å으로 형성함을 특징으로 하는 반도체 소자의 다층금속배선의 형성방법.
  6. 제1항에 있어서, 상기 제2, 제3도전층의 식각은 에치백공정 또는 CMP 공정을 통해 이루어지는 것을 특징으로 하는 반도체 소자의 다층금속배선의 형성방법.
  7. 제1항에 있어서, 상기 제1도전층을 형성하는 공정에서 반도체 기판상에 절연층을 형성한 후에 상기 제1도전층을 형성하는 것을 특징으로 하는 반도체 소자의 다층금속배선의 형성방법.
  8. 제1항에 있어서, 상기 콘택홀의 형성은 데머시인 구조로 형성하는 것을 특징으로 하는 반도체 소자의 다층금속배선의 형성방법.
KR1019940010217A 1994-05-10 1994-05-10 반도체소자의 다층금속배선의 형성방법 KR0124644B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1019940010217A KR0124644B1 (ko) 1994-05-10 1994-05-10 반도체소자의 다층금속배선의 형성방법
JP7128838A JPH07307385A (ja) 1994-05-10 1995-05-01 半導体素子の多層金属配線の形成方法
US08/688,676 US5663102A (en) 1994-05-10 1996-07-29 Method for forming multi-layered metal wiring semiconductor element using cmp or etch back

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019940010217A KR0124644B1 (ko) 1994-05-10 1994-05-10 반도체소자의 다층금속배선의 형성방법

Publications (2)

Publication Number Publication Date
KR950034482A KR950034482A (ko) 1995-12-28
KR0124644B1 true KR0124644B1 (ko) 1997-12-11

Family

ID=19382812

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019940010217A KR0124644B1 (ko) 1994-05-10 1994-05-10 반도체소자의 다층금속배선의 형성방법

Country Status (3)

Country Link
US (1) US5663102A (ko)
JP (1) JPH07307385A (ko)
KR (1) KR0124644B1 (ko)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW310461B (ko) 1995-11-10 1997-07-11 Matsushita Electric Ind Co Ltd
KR100195329B1 (ko) * 1996-05-02 1999-06-15 구본준 반도체 소자의 캐패시터 제조 방법
KR100230392B1 (ko) 1996-12-05 1999-11-15 윤종용 반도체 소자의 콘택 플러그 형성방법
US6245996B1 (en) * 1996-09-27 2001-06-12 Compaq Computer Corporation Electrical interconnect structure having electromigration-inhibiting segments
US6904675B1 (en) 1996-09-27 2005-06-14 Hewlett-Packard Development, L.P. Method of forming electrical interconnects having electromigration-inhibiting plugs
US5773360A (en) * 1996-10-18 1998-06-30 Taiwan Semiconductor Manufacturing Company, Ltd. Reduction of surface contamination in post-CMP cleaning
TW399259B (en) * 1998-08-18 2000-07-21 United Microelectronics Corp Planarization method for the surface of metal damascene
US6174803B1 (en) 1998-09-16 2001-01-16 Vsli Technology Integrated circuit device interconnection techniques
KR100546173B1 (ko) * 1998-09-21 2006-04-14 주식회사 하이닉스반도체 반도체소자의 금속배선 형성방법
US6204107B1 (en) * 1998-12-08 2001-03-20 United Microelectronics Corp. Method for forming multi-layered liner on sidewall of node contact opening
US6016011A (en) * 1999-04-27 2000-01-18 Hewlett-Packard Company Method and apparatus for a dual-inlaid damascene contact to sensor
US6399284B1 (en) 1999-06-18 2002-06-04 Advanced Micro Devices, Inc. Sub-lithographic contacts and vias through pattern, CVD and etch back processing
KR100652358B1 (ko) * 2000-07-31 2006-11-30 삼성전자주식회사 듀얼 다마신 형성방법
US6461963B1 (en) 2000-08-30 2002-10-08 Micron Technology, Inc. Utilization of disappearing silicon hard mask for fabrication of semiconductor structures
US7438997B2 (en) * 2004-05-14 2008-10-21 Intel Corporation Imaging and devices in lithography
KR102063808B1 (ko) 2013-07-15 2020-01-08 삼성전자주식회사 정보 저장 소자의 제조 방법

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60115221A (ja) * 1983-11-28 1985-06-21 Toshiba Corp 半導体装置の製造方法
US4789648A (en) * 1985-10-28 1988-12-06 International Business Machines Corporation Method for producing coplanar multi-level metal/insulator films on a substrate and for forming patterned conductive lines simultaneously with stud vias
JPS62165342A (ja) * 1986-01-17 1987-07-21 Nec Corp 半導体装置
US4966865A (en) * 1987-02-05 1990-10-30 Texas Instruments Incorporated Method for planarization of a semiconductor device prior to metallization
JPH03274732A (ja) * 1990-03-26 1991-12-05 Hitachi Ltd 半導体集積回路装置
US5272101A (en) * 1990-04-12 1993-12-21 Actel Corporation Electrically programmable antifuse and fabrication processes
JPH05144768A (ja) * 1991-11-18 1993-06-11 Nippon Steel Corp 半導体装置の製造方法
US5262354A (en) * 1992-02-26 1993-11-16 International Business Machines Corporation Refractory metal capped low resistivity metal conductor lines and vias
JPH06124948A (ja) * 1992-08-31 1994-05-06 Sony Corp 配線形成方法
JP3412843B2 (ja) * 1992-09-07 2003-06-03 三菱電機株式会社 多層配線の形成方法及び半導体装置
JPH0689896A (ja) * 1992-09-09 1994-03-29 Fujitsu Ltd 半導体装置の製造方法
US5286675A (en) * 1993-04-14 1994-02-15 Industrial Technology Research Institute Blanket tungsten etchback process using disposable spin-on-glass
US5393703A (en) * 1993-11-12 1995-02-28 Motorola, Inc. Process for forming a conductive layer for semiconductor devices
US5429989A (en) * 1994-02-03 1995-07-04 Motorola, Inc. Process for fabricating a metallization structure in a semiconductor device

Also Published As

Publication number Publication date
KR950034482A (ko) 1995-12-28
JPH07307385A (ja) 1995-11-21
US5663102A (en) 1997-09-02

Similar Documents

Publication Publication Date Title
KR0124644B1 (ko) 반도체소자의 다층금속배선의 형성방법
EP0798778A2 (en) Method of manufacturing a semiconductor device of multilayer wire structure
US6831007B2 (en) Method for forming metal line of Al/Cu structure
US5686358A (en) Method for forming a plug in a semiconductor device
KR100459723B1 (ko) 서로 다른 두께의 금속 배선막을 갖는 반도체 소자의 제조방법
KR19980028524A (ko) 배선 형성 방법
US6841471B2 (en) Fabrication method of semiconductor device
KR100557612B1 (ko) 반도체소자의 금속배선 형성방법
KR0150685B1 (ko) 반도체 소자의 다층금속배선 형성방법
KR960006694B1 (ko) 반도체 소자의 금속배선 형성방법
KR100373706B1 (ko) 반도체 소자의 배선 형성 방법
KR100539576B1 (ko) 다층 메탈 배선의 형성 방법
KR100265972B1 (ko) 반도체장치의다층배선형성방법
KR960000361B1 (ko) 반도체 장치의 다층배선 제조방법
KR100269662B1 (ko) 반도체 장치의 도전체 플러그 형성 방법
KR950011554B1 (ko) 다층금속배선형성방법
KR100582372B1 (ko) 대머신 타입 금속배선 형성방법
KR0135142B1 (ko) 반도체소자의 금속배선 형성방법
KR19990011236A (ko) 반도체장치의 다층배선 형성방법
KR20010003522A (ko) 전기도금을 이용한 구리배선 형성방법
KR20020058429A (ko) 반도체소자의 배선 및 그 형성방법
KR20000027826A (ko) 반도체 장치의 텅스텐 플러그 형성 방법
JPH08274098A (ja) 半導体装置及び半導体装置の製造方法
JP2000031271A (ja) 多層配線の半導体装置の製造方法
KR20020048530A (ko) 반도체 장치의 금속 배선 형성 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110825

Year of fee payment: 15

FPAY Annual fee payment

Payment date: 20120824

Year of fee payment: 16

LAPS Lapse due to unpaid annual fee