KR100546173B1 - 반도체소자의 금속배선 형성방법 - Google Patents

반도체소자의 금속배선 형성방법 Download PDF

Info

Publication number
KR100546173B1
KR100546173B1 KR1019980039081A KR19980039081A KR100546173B1 KR 100546173 B1 KR100546173 B1 KR 100546173B1 KR 1019980039081 A KR1019980039081 A KR 1019980039081A KR 19980039081 A KR19980039081 A KR 19980039081A KR 100546173 B1 KR100546173 B1 KR 100546173B1
Authority
KR
South Korea
Prior art keywords
metal wiring
forming
layer
copper film
semiconductor device
Prior art date
Application number
KR1019980039081A
Other languages
English (en)
Other versions
KR20000020469A (ko
Inventor
이상협
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1019980039081A priority Critical patent/KR100546173B1/ko
Publication of KR20000020469A publication Critical patent/KR20000020469A/ko
Application granted granted Critical
Publication of KR100546173B1 publication Critical patent/KR100546173B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic System
    • H01L21/2855—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic System by physical means, e.g. sputtering, evaporation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic System
    • H01L21/28556—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic System by chemical means, e.g. CVD, LPCVD, PECVD, laser CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/7684—Smoothing; Planarisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H01L21/76846—Layer combinations

Abstract

본 발명은 반도체소자의 금속배선 형성방법에 관한 것으로, 하부금속층이 형성된 반도체기판 상부에 하부절연층을 형성하는 공정과, 상기 하부절연층을 식각하여 콘택홀 및 금속배선 홈을 형성하는 공정과, 상기 콘택홀 및 금속배선 홈을 포함한 전체표면상부에 확산장벽층을 형성하는 공정과, 상기 확산장벽층 상부에 접합층을 형성하는 공정과, 상기 접합층 상부에 구리막을 형성하고 이를 평탄화시켜 구리막으로 금속배선을 형성하는 공정으로 동작특성 우수한 금속배선을 형성하여 반도체소자의 특성 및 신뢰성을 향상시킬 수 있는 기술이다.

Description

반도체소자의 금속배선 형성방법
본 발명은 반도체소자의 금속배선 형성방법에 관한 것으로, 특히 다마신(damascene) 공정으로 구리를 증착하여 금속배선으로 사용하는 경우에 있어서 확산장벽층의 증착후 알루미늄층을 접착층으로 사용하는 방법에 관한 것이다.
반도체 소자에서 금속배선 재료로는 알루미늄 또는 텅스텐을 사용하고 있다. 알루미늄 박막의 비저항은 2.7 ∼ 3.0 μΩ㎝ 에 비해 약 1/3 로서 배선저항을 낮추어 소자의 신호전달 속도를 증가시킬 수 있어 많이 사용된다. 반면, 구리의 비저항은 1.7 ∼ 2.0μΩ㎝ 로서 알루미늄과 비교하여 30% 이상 낮을 뿐만 아니라 전기이동도 ( electromigration ) 에 대한 저항성도 월등히 우수하다.
그러나 구리박막은 식각 ( etching ) 이 매우 어려운 물질로 알려져 있고 현재까지 미세 가공이 가능한 식각 기술을 확보하지 못한 상태이다. 이에 따라 식각을 하지 않고 미세패터닝을 할 수 있다는 다마신 ( damascene ) 공정이 개발되어 적용 상태에 있다. 이때 콘택과 배선홈을 함께 형성시키는 듀얼 다마신 ( dual damascene ) 공정이 현실성있는 공정으로 채택되엇다. 그리고 구리를 증착하고 화학기계연마 ( chemical mechanical polishing ) 를 하여 배선의 형성을 마치게 된다.
이렇듯 콘택과 배선홈이 형성된 곳에 구리를 공동 ( void ) 의 형성 없이 매립하기 위한 기술로서 화학기상증착 ( chemical vapor deposition, 이하에서 CVD 라 함 ) 방법과 물리기상증착 ( physical vapor deposition, 이하에서 PVD 라 함 ) 방법 그리고 EP ( electro plating ) 방법이 있다. 이중 EP에 의해 형성된 구리 박막은 접착력이 불량하기 때문에 접착력을 향상시키기 위한 접착층 ( seed layer ) 를 반드시 필요로 한다. 또 다른 방법인 CVD 에 의한 방법은 공정의 안정성 및 생산성이 매우 뒤떨어지며 생산 원가 역시 매우 높은 상태이다. 그리고 PVD 방법은 층덮힘 특성 ( step coverage ) 가 불량하여 듀얼 다마신 공정에 적합하지 않다. 더욱이 매우 빠른 확산 속도를 갖는 구리의 특성으로 인하여 구리 전체를 확산장벽으로 감싸주어야 하기 때문에 배선 단면적이 줄어들며, 확산장벽 물질의 개발 및 층덮힘 특성이 매우 우수한 확산장벽 형성기술의 개발을 필요로 한다. 이러한 문제점들은 배선의 폭이 감소할수록 극복하기 점차 어려운 난제로 남아있다.
본 발명은 상기한 종래기술의 문제점을 해결하기 위하여, 구리층의 접착층으로 알루미늄을 사용하고 후속공정으로 동작특성이 우수한 구리를 증착하여 금속배선을 형성함으로써 소자의 특성 및 신뢰성을 향상시킬 수 있는 반도체소자의 금속배선 형성방법을 제공하는데 그 목적이 있다.
이상의 목적을 달성하기 위해 본 발명에 따른 반도체소자의 금속배선 형성방법은,
하부금속층이 형성된 반도체기판 상부에 하부절연층을 형성하는 공정과,
상기 하부절연층을 식각하여 콘택홀 및 금속배선 홈을 형성하는 공정과,
상기 콘택홀 및 금속배선 홈을 포함한 전체표면상부에 확산장벽층을 형성하는 공정과,
상기 확산장벽층 상부에 알루미늄 접합층을 형성하는 공정과,
상기 접합층 상부에 구리막을 형성하고 이를 평탄화시켜 구리막으로 금속배선을 형성하는 공정을 포함하는 것을 제1특징으로 한다.
또한, 이상의 목적을 달성하기 위해 본 발명에 따른 반도체소자의 금속배선 형성방법은,
하부금속층이 형성된 반도체기판 상부에 하부절연층을 형성하는 공정과,
상기 하부절연층을 식각하여 콘택홀 및 금속배선 홈을 형성하는 공정과,
상기 콘택홀을 매립하는 알루미늄을 선택증착하는 공정과,
상기 금속배선 홈을 포함한 전체표면상부에 확산장벽층을 형성하는 공정과,
상기 확산장벽층 상부에 구리막을 형성하고 이를 평탄화시켜 구리막으로 금속배선을 형성하는 공정을 포함하는 것을 제2특징으로한다.
한편, 이상의 목적을 달성하기 위해, 구리 박막의 확산에 의한 소자의 파괴를 막고 금속 박막의 매립 특성을 향상시키며 배선 공정의 단가 및 생산성을 향상시키는 본 발명의 기술적 원리는 다음과 같다.
듀얼 다마신 방법에 의한 콘택홀과 금속배선 홈을 형성한 후, 금속 박막을 형성시키는 방법에 있어서, CVD 방법으로 얇은 알루미늄 층을 형성시킨 후 PVD 방법으로 콘택 홀 및 배선 홈을 충진시키는 기술이다. 즉 " 씨드 ( seed ) Al 과 벌크 ( bulk ) Cu " 로 금속 배선을 형성시키는 방법이다. 더욱이 "선택적인 ( selective ) Al 과 벌크 Cu " 기술을 이용하면 앞서 언급한 장점 이외에 전기적으로 우수한 금속 배선을 형성할 수 있다.
이하, 첨부된 도면을 참고로 하여 본 발명을 상세히 설명하기로 한다.
도 1a 내지 도 1d 는 본 발명의 제1실시예에 따른 반도체소자의 금속배선 형성방법을 도시한 단면도이다.
먼저, 하부금속층(13)이 형성된 반도체기판(11) 상부에 하부절연층(15)을 형성하고 듀얼 다마신 방법에 의해 콘택홀과 금속배선 홈(17)을 형성한다. (도 1a)
그 다음에, 상기 콘택홀과 금속배선 홈(17)을 포함한 전체표면상부에 확산장벽층(19)과 알루미늄(21)을 일정두께 형성한다. 이때, 상기 알루미늄(21)은 후속공정으로 형성된 구리막의 접착층으로 사용된 것으로, MOCVD ( metal-organic chemical vapor deposition ) 방법으로 500 ∼ 2000 Å 정도의 두께로 형성한 것이다.
여기서, 상기 MOCVD 방법은, DMAH ( di-methyl-aluminum hydride ) 또는 DMEAA ( di-methyl-ethyl-ammine alane ) 전구체 ( precurser ) 를 20 ∼ 200 sccm ( standard cubic centimeter per minute ) 정도의 유량 사용하여 150 ∼ 300 ℃ 정도에서 실시한다. (도 1b)
그리고, 상기 콘택홀과 금속배선 홈(17)을 매립하는 구리막(23)을 형성한다. 이때, 상기 구리막(23)은 200 ∼ 500 ℃ 정도의 온도에서 스퍼터링방법으로 3000 ∼ 20000 Å 정도의 두께 형성한다. 또한, 상기 구리막(23)은 금속 유기물 ( metal organic ) 전구체를 20 ∼ 200 sccm 정도의 유량으로 하여 150 ∼ 300 ℃ 정도의 온도에서 MOCVD 방법으로 형성할 수 있다. (도 1c)
그 다음에, 상기 하부절연층(15)이 노출되도록 평탄화식각공정을 실시하여 콘택홀과 금속배선 홈(17)을 매립하는 금속배선을 형성한다. (도 1d)
도 2a 내지 도 2d 는 본 발명의 제2실시예에 따른 반도체소자의 금속배선 형성방법을 도시한 단면도이다.
먼저, 하부금속층(33)이 형성된 반도체기판(31) 상부에 하부절연층(35)을 형성하고 듀어 다마신 방법에 의해 콘택홀과 금속배선 홈(37)을 형성한다. (도 2a)
그 다음에, 상기 콘택홀과 금속배선 홈(37)중에서 콘택홀을 매립하는 알루미늄(39)을 선택적으로 증착한다. 이때, 상기 알루미늄(39)은 MOCVD 방법으로 형성하되, DMAH ( di-methyl-aluminum hydride ) 또는 DMEAA ( di-methyl-ethyl-ammine alane ) 전구체 ( precurser ) 를 20 ∼ 200 sccm ( standard cubic centimeter per minute ) 정도의 유량 사용하여 150 ∼ 300 ℃ 정도에서 형성한다. (도 2b)
그리고, 상기 금속배선 홈을 포함한 전체표면상부에 확산장벽층(41)과 구리막(43)을 순차적으로 형성한다. 이때, 상기 구리막(43)은 200 ∼ 500 ℃ 정도의 온도에서 스퍼터링방법으로 3000 ∼ 20000 Å 정도의 두께 형성한다. 또한, 상기 구리막(23)은 금속 유기물 ( metal organic ) 전구체를 20 ∼ 200 sccm 정도의 유량으로 하여 150 ∼ 300 ℃ 정도의 온도에서 MOCVD 방법으로 형성할 수 있다. (도 1c)
그 다음에, 상기 하부절연층(15)이 노출되도록 화학기계연막방법으로 평탄화식각공정을 실시하여 콘택홀과 금속배선 홈(17)을 매립하는 금속배선을 형성한다. (도 2d)
이상에서 설명한 바와같이 본 발명에 따른 반도체소자의 금속배선 형성방법은, 구리 금속 배선을 듀얼 다마신 기술을 이용하여 사용하기 위해서 구리 박막의 증착 기술이외에 확산장벽의 형성기술, CMP, 저유전 층간절연막과의 적합성 등 주변 기술의 성숙을 필요로한다. 본 기술을 이용하면 공정 마진의 증가를 가져올 수 있으며, 공정 단가를 크게 감소시켜 생산단가를 낮출 수 있다. 또한 소자의 속도 및 신뢰성을 향상시킬 수 있는 효과가 있다.
도 1a 내지 도 1d 는 본 발명의 제1 실시예에 따른 반도체소자의 금속배선 형성방법을 도시한 단면도.
도 2a 내지 도 2d 는 본 발명의 제2 실시예에 따른 반도체소자의 금속배선 형성방법을 도시한 단면도.
< 도면의 주요부분에 대한 부호의 설명 >
11,31 : 반도체기판 13,33 : 하부금속층
15,35 : 하부절연층 17,37 : 콘택홀 및 금속배선 홈
19,41 : 확산장벽층 21,39 : 알루미늄층
23,43 : 구리막

Claims (11)

  1. 하부금속층이 형성된 반도체기판 상부에 하부절연층을 형성하는 공정과,
    상기 하부절연층을 식각하여 콘택홀 및 금속배선 홈을 형성하는 공정과,
    상기 콘택홀 및 금속배선 홈을 포함한 전체표면상부에 확산장벽층을 형성하는 공정과,
    상기 확산장벽층 상부에 알루미늄 접합층을 형성하는 공정과,
    상기 접합층 상부에 구리막을 형성하고 이를 평탄화시켜 구리막으로 금속배선을 형성하는 공정을 포함하는 반도체소자의 금속배선 형성방법.
  2. 제 1 항에 있어서,
    상기 알루미늄 접합층은 MOCVD 방법으로 형성하는 것을 특징으로하는 반도체소자의 금속배선 형성방법.
  3. 제 2 항에 있어서,
    상기 MOCVD 방법은, DMAH 나 DMEAA 전구체를 20 ∼ 200 sccm 정도의 유량 사용하여 150 ∼ 300 ℃ 정도에서 실시하는 것을 특징으로하는 반도체소자의 금속배선 형성방법.
  4. 제 1 항 또는 제 2 항에 있어서,
    상기 접합층은 500 ∼ 2000 Å 정도의 두께로 형성하는 것을 특징으로하는 반도체소자의 금속배선 형성방법.
  5. 제 1 항에 있어서,
    상기 구리막은 200 ∼ 500 ℃ 정도의 온도에서 스퍼터링방법으로 3000 ∼ 20000 Å 정도의 두께로 형성하는 것을 특징으로하는 반도체소자의 금속배선 형성방법.
  6. 제 1 항에 있어서,
    상기 구리막은 금속 유기물 전구체를 20 ∼ 200 sccm 정도의 유량으로 하여 150 ∼ 300 ℃ 정도의 온도에서 MOCVD 방법으로 형성하는 것을 특징으로하는 반도체소자의 금속배선 형성방법.
  7. 하부금속층이 형성된 반도체기판 상부에 하부절연층을 형성하는 공정과,
    상기 하부절연층을 식각하여 콘택홀 및 금속배선 홈을 형성하는 공정과,
    상기 콘택홀을 매립하는 알루미늄을 선택증착하는 공정과,
    상기 금속배선 홈을 포함한 전체표면상부에 확산장벽층을 형성하는 공정과,
    상기 확산장벽층 상부에 구리막을 형성하고 이를 평탄화시켜 구리막으로 금속배선을 형성하는 공정을 포함하는 반도체소자의 금속배선 형성방법.
  8. 제 7 항에 있어서,
    상기 알루미늄은 MOCVD 방법으로 형성하는 것을 특징으로하는 반도체소자의 금속배선 형성방법.
  9. 제 8 항에 있어서,
    상기 MOCVD 방법은, DMAH 나 DMEAA 전구체를 20 ∼ 200 sccm 정도의 유량 사용하여 150 ∼ 300 ℃ 정도에서 실시하는 것을 특징으로하는 반도체소자의 금속배선 형성방법.
  10. 제 7 항에 있어서,
    상기 구리막은 200 ∼ 500 ℃ 정도의 온도에서 스퍼터링방법으로 3000 ∼ 20000 Å 정도의 두께로 형성하는 것을 특징으로하는 반도체소자의 금속배선 형성방법.
  11. 제 7 항에 있어서,
    상기 구리막은 금속 유기물 전구체를 20 ∼ 200 sccm 정도의 유량으로 하여 150 ∼ 300 ℃ 정도의 온도에서 MOCVD 방법으로 형성하는 것을 특징으로하는 반도체소자의 금속배선 형성방법.
KR1019980039081A 1998-09-21 1998-09-21 반도체소자의 금속배선 형성방법 KR100546173B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019980039081A KR100546173B1 (ko) 1998-09-21 1998-09-21 반도체소자의 금속배선 형성방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019980039081A KR100546173B1 (ko) 1998-09-21 1998-09-21 반도체소자의 금속배선 형성방법

Publications (2)

Publication Number Publication Date
KR20000020469A KR20000020469A (ko) 2000-04-15
KR100546173B1 true KR100546173B1 (ko) 2006-04-14

Family

ID=19551374

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019980039081A KR100546173B1 (ko) 1998-09-21 1998-09-21 반도체소자의 금속배선 형성방법

Country Status (1)

Country Link
KR (1) KR100546173B1 (ko)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5391517A (en) * 1993-09-13 1995-02-21 Motorola Inc. Process for forming copper interconnect structure
KR960023218A (ko) * 1994-12-05 1996-07-18 김주용 확산방지용 금속층 형성방법
US5663102A (en) * 1994-05-10 1997-09-02 Lg Semicon Co., Ltd. Method for forming multi-layered metal wiring semiconductor element using cmp or etch back
KR100304395B1 (ko) * 1997-05-30 2001-11-02 포만 제프리 엘 복수레벨상호접속형성방법
KR100424024B1 (ko) * 1995-03-30 2004-06-23 지멘스 악티엔게젤샤프트 텅스텐/알루미늄층을사용하는집적회로내부배선및그제조방법

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5391517A (en) * 1993-09-13 1995-02-21 Motorola Inc. Process for forming copper interconnect structure
US5663102A (en) * 1994-05-10 1997-09-02 Lg Semicon Co., Ltd. Method for forming multi-layered metal wiring semiconductor element using cmp or etch back
KR960023218A (ko) * 1994-12-05 1996-07-18 김주용 확산방지용 금속층 형성방법
KR100424024B1 (ko) * 1995-03-30 2004-06-23 지멘스 악티엔게젤샤프트 텅스텐/알루미늄층을사용하는집적회로내부배선및그제조방법
KR100304395B1 (ko) * 1997-05-30 2001-11-02 포만 제프리 엘 복수레벨상호접속형성방법

Also Published As

Publication number Publication date
KR20000020469A (ko) 2000-04-15

Similar Documents

Publication Publication Date Title
KR100215846B1 (ko) 반도체장치의 배선형성방법
KR100623556B1 (ko) 상호 접속 구조 및 그 제조 방법
US20080128907A1 (en) Semiconductor structure with liner
JP2008522423A (ja) 集積回路ダイ上に相互接続構造を形成する方法
KR100226742B1 (ko) 반도체 소자의 금속배선 형성 방법
KR100332118B1 (ko) 반도체 소자의 금속 배선 형성 방법
US5783485A (en) Process for fabricating a metallized interconnect
US9269586B2 (en) Selective metal deposition over dielectric layers
KR100559030B1 (ko) 반도체 소자의 구리 금속 배선 형성 방법
US6518648B1 (en) Superconductor barrier layer for integrated circuit interconnects
KR20020076810A (ko) 반도체소자의 구리 배선 제조방법
KR20010048302A (ko) 반도체소자의 컨택 형성방법
KR100546173B1 (ko) 반도체소자의 금속배선 형성방법
KR100749367B1 (ko) 반도체 소자의 금속배선 및 그의 제조방법
KR100866138B1 (ko) 반도체 소자의 배선 및 그의 형성방법
US5948705A (en) Method of forming interconnection line
KR100283110B1 (ko) 반도체소자의 금속배선 형성방법
KR100424714B1 (ko) 반도체소자의 구리 배선 형성 방법
US6479898B1 (en) Dielectric treatment in integrated circuit interconnects
KR100462762B1 (ko) 반도체 소자의 구리 배선 형성 방법
KR100707092B1 (ko) 반도체 장치의 박막 및 금속 배선 형성 방법
KR20020053610A (ko) 반도체장치의 배선 및 배선연결부 제조방법
KR20010066720A (ko) 구리배선 형성방법
KR20100036008A (ko) 반도체 소자의 금속배선 형성방법
US6388330B1 (en) Low dielectric constant etch stop layers in integrated circuit interconnects

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20101224

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee