JP2008522423A - 集積回路ダイ上に相互接続構造を形成する方法 - Google Patents

Abstract

第１誘電体層（１１８）内に埋め込んだ第１相互接続層（１２３）を形成するステップと、この第１相互接続（１２３）の表面上に原子層堆積によって誘電性の窒化タンタルバリア（１５０）を形成するステップと、第１相互接続（１２３）およびバリア（１５０）上に第２誘電体層（１３４）を堆積させるステップと、この第２誘電体層（１３４）においてバリア（１５０）に達するビアホール（１５４）をエッチングするステップとを有する相互接続構造形成方法。このとき、バリア（１５０）に対して、ビアホール（１５４）を経て処理を加え、このビアホール（１５４）を誘電体相から導電体相（１８０）に相変化させ、またこの後ビアホール（１５４）を導電材料（１２３）で充填する。

Description

本発明は、全般的に、集積回路ダイ上に相互接続構造を形成する方法に関する。

速度、機能性およびコストを改善するためＵＬＳＩ（超高密度集積）回路における限界寸法を絶えず縮小してきたために、回路の相互接続部に関連する遅延およびクロストークが速度および論理的性能に対する制限要因となっている。比較的最近のアルミニウム相互接続方式から銅相互接続方式への置き換えによって、チップ上のワイヤ接続の抵抗が３０％減少するようになった。

添付図面の図１を参照して説明すると、第１の銅メタライゼーション（銅による金属部分）２３を誘電体層１８において形成した後、対金属（inter-metal）誘電体層２５を第１の銅メタライゼーション上に形成する。対金属誘電体層２５を貫通し、その下方の銅メタライゼーション２３に至るビアホール２７すなわちデュアルダマシン開孔部を形成する際に、下方の銅が若干飛散し、ビアホール２７の側壁（２９において）、すなわちデュアルダマシン開孔部に再堆積する。これは、対金属誘電体層２５を汚染することとなる。銅配線がビアホールのエッチングの間、および、エッチング後にむき出しとなったときにこの課題は起きる。通常は、ＳｉＣまたはＳｉＣＮのバリア（図示せず）を、銅配線上でキャップ層として使用するが、ビアホールの側壁上への銅の再スパッタリングを避けるために、非常に注意深く穴を開ける必要がある。

さらに、開通したビアホールの灰化および洗浄の間に、銅による汚染が発生し易く、特にアルゴン高周波（ＲＦ）による予浄化を行うとき、ビアホール側壁に相当量の銅の再スパッタリングが起きる。Ｈｅ／Ｈ₂直流プラズマに基づく反応型予浄化（ＲＰＣ）により、最小限の量の再スパッタリングでビアホール底部の酸化銅（ＣｕＯ）を減少させることができる。しかし、高分子化合物の残渣除去は、ＲＰＣにとってより大きな課題であり、潜在的な歩留りの損失を生ずる。

このため、いわゆる「バリア・ファースト（barrier first）」集積化プロセスが提案され、このプロセスでは上述の予浄化ステップを省略することができる。ビアホールを開通させた後、金属バリアを堆積し、これに続いて存在する全てのバリア残渣、および、ビアホールの底部のあらゆる酸化銅を取り除くための再スパッタリング工程を行う。つぎに、未到達、または誤整列ビアホールをカバーするために、追加的に薄いバリアを堆積する。しかし、ビアホールエッチング工程中における銅（Ｃｕ）による汚染の問題は依然として残っている。

欧州特許出願公開第１１０２３１５号は、ビアホールまたはデュアルダマシン構造のエッチング中に対金属誘電体層の銅による汚染を防止するための方法について記載している。ここでは、第１の対金属誘電体層において形成する銅メタライゼーションの上を覆って、また第１の対金属誘電体層の周辺上を覆って、導電性のキャップ層を堆積させる。つぎに、銅メタライゼーション以外の部分からキャップ層を除去し、第２の対金属誘電体層をこのキャップ層上に堆積させ、さらにこの第２の対金属誘電体層を貫通しキャップ層までビアホールをエッチングする。これによって、このキャップ層はエッチングの間に第２の対金属誘電体層が汚染されるのを防止する。しかし、この種のバリアは選択性の問題を有する。その理由は、金属配線間へのいかなる金属の堆積も、金属配線間の静電（容量）結合を増加させ、集積化のための付加的な開発が必要となることである。

欧州特許出願公開第１１０２３１５号に記載の方法のように、従来の全体的なシート状のＳｉＣＮまたはＳｉＣＮの膜の代わりに、金属配線の頂面にバリアを選択的に堆積する場合、ビアホールをエッチングする間の潜在的な銅（Ｃｕ）による汚染を回避できることが、当業界で知られている。さらに、ＳｉＣまたはＳｉＣＮのキャッピングとエッチングストッパ層を省略できるので、静電（容量）結合の面で相当の改善が得られる。

自己位置合わせした金属バリアの現在の集積化手法は、ほとんどの場合、例えば金属タングステンＣＶＤや無電解（化学）めっきにより堆積した合金（ＣｏＷＰ等）のような、選択的処理（プロセス）に基づいている。これらのバリアは、接着性、機械的強度、応力に起因する無能化およびエレクトロマイグレーションに対する耐性、ならびに銅の拡散および腐食に対する有効な効率性の点で、従来の誘電キャッピングと同程度の良好なバリア性能を有する。無電解析出（化学めっき）膜は、ＳｉＣキャッピングなどと比較して信頼性が改善された性能を示すが、銅拡散による望ましいバリア性能を得るためには、かなり厚い膜を堆積することが必要となる。さらに、これらのバリアも選択性の問題を有する。その理由は（上述したように）、金属配線の間のいかなる金属の堆積も、リーク電流特性をさらに劣化させる可能性があり、集積化のための付加的な開発が必要となる。さらに、無電解（化学メッキ）成長させた膜は、一般に、横方向に成長する傾向があり、このことにより誘電体間隔を減らし、配線間の静電（容量）結合を増加させる。代替方法として、最近新しいバリア（ＣｕＳｉＮ）が提案されており、これは銅表面の改質に基づいており、選択性に関する問題を軽減する一方、伝播性能の面では他の選択的堆積を用いるバリア技術と同等である。この方法に対する主要な懸案事項は、バリアを堆積する前のビアホール側壁に対する潜在的な銅の再スパッタリングおよび配線抵抗の潜在的な増加であることに変わりはない。
欧州特許出願公開第１１０２３１５号明細書

従って、本発明の目的は、集積回路ダイ上に相互接続構造を形成する方法であって、対金属誘電体層の銅による汚染を回避する方法を提供することである。この銅汚染は、従来技術により堆積する金属バリアで１００％の選択性が達成されない場合、潜在的なリーク経路を形成する。

本発明によれば、集積回路ダイ上に相互接続構造を形成する方法を提供し、この方法は、第１誘電体層に埋設した第１導電性相互接続部の表面上に誘電体バリアを選択的に堆積するステップと、前記第１誘電体層および前記誘電体バリア上に第２誘電体層を堆積させるステップと、前記第２誘電体層に前記誘電体バリアまでいたるビアホールをエッチングするステップと、前記誘電体バリアの誘電性材料を導電性材料に変質させるプロセスを実行して導電性の接続部分を形成するステップと、前記第２誘電体層内にエッチングした前記ビアホール内に導電性材料を導入して第２導電性相互接続部を形成するステップとを有することを特徴とする。

また、本発明は、上述の方法により形成した相互接続構造を有する集積回路ダイにも及ぶ。

このように、バリア層を堆積する際に、このバリア層は誘電体であるから、従来技術のように金属バリアを堆積するとき１００％の選択性が得られないとき生じ得る上述の問題は問題とならない。実際に導電性であることが必要な部分のバリアのみを（ビアホールを通じて）化学的変質プロセスに曝し、バリアのその部分のみが導電性となり、相互接続部間で誤って余分に堆積したバリア材料は誘電体のまま残るため、この構造の中での静電（容量）結合に影響しない。

１つの例示的実施形態において、誘電体バリアは原子層堆積プロセスを用いて堆積し、それによって、堆積プロセスの成長速度と選択性とを原子レベルのスケールで制御することができる。

他の例示的実施形態において、第１誘電体バリア層を導電性材料に変質させる前に、ビアホール側壁に第２誘電体バリア層を堆積する。これは、第２の誘電体層のｌｏｗ−ｋ誘電率が変質プロセスの間、影響を受けないという効果がある。さらにまた、導電性の相互接続配線を偶発的に再スパッタリングしても、第２の誘電体層上に劣化作用を生じない。１つの実施形態において、第２誘電体バリア層は、ビアホールの側壁および第１誘電体バリア層の上に（例えばＡＬＤまたはＣＶＤにより）堆積でき、第１誘電体バリア層上の第２誘電体層のみを除去ないし導電層に変質させ、ビアホールの側壁に誘電体バリア層のみが残る。

誘電体バリアは、窒化タンタルが有益であり、この窒化タンタルを、初期的に非導電性のＴａ_３Ｎ_５相の状態で導電性の相互接続部の表面に堆積する。窒化タンタルは、銅の拡散に対して優れたバリア性能を有することが広く知られているバリア材料である。さらに、窒化タンタルバリアは、既存の処理フローにおいて比較的容易に統合できる。原子層堆積プロセスは通常低い堆積温度で行うために、蒸気相から窒化タンタルを堆積させるとすぐに、非導電性のＴａ_３Ｎ_５相が常に得られる。

上述の理由のために、相互接続部は銅により形成すると有益であり、第１および第２の誘電体層は、ＳｉＯＣのようなシリコン酸化物を主成分とする誘電体により構成する。Ｔａ_３Ｎ_５相は、例えばソフトアルゴンプラズマ処理などのようなプラズマ処理により、導電性のＴａＮ相へと変質し、このことは、上記構造中の第１レベルの相互接続部と上位レベルのそれぞれの相互接続部との間を低抵抗性の接続にする必要がある場合に当然重要である。

そして、本発明のこれら及び他の特徴は、以下に説明する実施例から明らかとなるであろう。

発明の詳細な説明
このように、本発明の目的は、金属バリアに対向するよう、（好ましくは銅の）相互接続配線上に、誘電体バリアを選択的に堆積することによって達することができる。必要とされる１００％の選択性が得られない場合、この方法により、配線間にいかなる静電（容量）結合も生ずることを回避することができる。

原子層堆積（ＡＬＤ）は、成長速度およびこの堆積プロセスに対して原子レベルのスケールでの制御によってバリア層を堆積させる好ましい堆積技術である。ＡＬＤ堆積プロセスの他の利点としては、均一で等角（共形）的な堆積が得られる点がある。また、バリア材料としては窒化タンタルを選択する。この選択理由は、この材料は銅の拡散に対して優れたバリア性能を有することでよく知られたバリア材料だからである。さらに、窒化タンタルのバリアは、既存のプロセスフローに容易に統合できる。

ＡＬＤを用いて窒化タンタルを蒸気相から堆積するとき、非導電性のＴａ_３Ｎ_５相を常に得ることができ、これは原子層堆積では通常堆積温度が低いためである。この誘電体相の形成は、前駆体の選択（金属-有機物またはハロゲン化物）から独立している。しかしながら、膜（フィルム）の成長挙動は、表面の実際の結合状態に依存する。それぞれ２０〜１００サイクルの順次の前駆体曝露を行った後、Ｃｕ（銅）表面上に堆積するＴａ（タンタル）の量は、ＣＶＤ法によるＳｉＯＣ型の材料上への堆積量よりも５０〜２０倍多いことが観察されており、このことは銅上における堆積プロセスの選択性を示している。

図面中の図２ａを参照して説明すると、銅１２３をビアホール１２７の内部に堆積した後、また、標準的な手法により化学機械的研磨（ＣＭＰ）を行った後、ＡＬＤバリア層１５０を金属配線１２３および誘電体上に堆積させる。ＡＬＤは、表面を制御して薄膜を層ごとに堆積する良く知られたプロセスであり、精度の高い原子層を形成する。ＨＦクリーニング法は、Ｓｉ−ＯＨ結合を取り除くものであり、このＳｉ−ＯＨ結合はＳｉＯＣ誘電体１１８上に望ましくない前駆体吸着に関与する可能性がある。原子層堆積は、好ましくは前駆体としてペンタキス・ジメチル・アミド・タンタル（ＰＤＭＡＴＰ）およびＮＨ₃ を用いて、２００°Ｃ〜２７５°Ｃの温度範囲で実施する。前駆体曝露時間は、全ての反応部位を完全に飽和をさせるために、１パルスにつき０．３〜０．５秒より長い時間とするのが一般的である。１００サイクルの曝露を行った後、銅上に膜厚約５ｎｍの薄膜を得ることができ、これはキャッピングのためには十分な厚さである。銅に対する高い選択性のため、銅配線１２３はＴａ_３Ｎ_５の誘電体バリア（またはキャップ）１５０で、ほぼ完全に被覆される。ＳｉＯＣ誘電体上の配線間には極めて僅かな量（１５原子／ｃｍ^２以下）のＴａ_３Ｎ_５が堆積するのみである。Ｔａ_３Ｎ_５のアイランド（図２ｂの「１５２」）は、接続されておらず絶縁されているため、静電（容量）結合には関与しない。

前駆体吸着の選択性は、ＳｉＯＣ表面１１８上の反応性表面基団が少量であることから生じる（顕著に非反応性を示すメチル基が存在）。そのため、成長の初期段階に銅と比較して少量の前駆体分子がＳｉＯＣの表面に化学吸着され、このことで、ＡＬＤプロセスの選択性の説明がつく。多数のサイクルをＳｉＯＣに適用する場合は、既に堆積されている材料の上に顕著に堆積を生じ、アイランド状のタイプの成長挙動が生じる。反応表面基団の初期の密度が小さい場合、アイランドがそれぞれ相互に接触するまで多数のサイクルを要する。図２において、ＡＤＬ膜の表面の被覆率は、異なる表面前処理の関数であることが示される。アルゴンまたは水素のプラズマを使用すると、初期吸着部位の数を増加させることができる。何らのプラズマ表面処理も行わなければ、１サイクル当たりの成長速度は小さいままである。従って、選択的な誘電キャップの厚さが厚過ぎない限り、配線間の電気容量は最小化される。Ｔａ_３Ｎ_５相の絶縁性により、リーク電流は問題にならないことに留意すべきである。

誘電体バリア材料としてのＴａ_３Ｎ_５を、このように銅配線上に選択的に堆積することができる。Ｔａ_３Ｎ_５相を、ソフトなアルゴンプラズマ処理により、導電性のＴａＮ相に変質させることができる。このことは、金属レベルの上方に低抵抗性の接続を作製しなければならないときに重要である。膜合成におけるアルゴンプラズマの効果については従来研究されてきた。アルゴンプラズマを１２０秒間、３００ＷのＡＣバイアス下で印加することによって、Ｔａ／Ｎ比率が１．６から１．１に減少することが証明されている。ビアチェインまたはビア連鎖（via chain）に対して行ったパラメトリック試験結果で立証されたように、バリア膜の固有抵抗は著しく減少した。

しかし、使用できるプラズマの条件（例えば、直接／遠隔、異なる化学的性質、異なる電力、異なる適用時間、等）には大きな範囲があることは認識すべきであり、また、使用すべき好適な条件がいくつかの要因に依存することは、当業者にとって明らかである。例えば、エッチング処理中に使用したプラズマでさえも、表面を覆うＡＬＤ法によるＴａ_３Ｎ_５キャップ層を導電層に変質できるかもしれないが、これは、変質する必要があるＡＬＤ法によるＴａ_３Ｎ_５膜（フィルム）の厚さに依存する。厚さが比較的小さい場合（例えば５ナノメートル未満）、マイルドプラズマを使用して変質処理を行うことができる。しかし、この厚さが５ナノメートルより大きい場合（これは、ビアホールのエッチング処理中のエッチングストップとしての役割の観点からは望ましい）、変質処理のためには異なるプラズマ条件が必要となろう。もちろん、他方では、膜（フィルム）をできるだけ薄くして、低誘電率（ｌｏｗ−ｋ）側壁への損傷を回避し、また配線間の誘電体Ｔａ_３Ｎ_５の堆積を回避する（また、これによる静電（容量）結合を最小限にする）ことが好ましい。

図面の図３ａを参照して説明すると、キャッピング手順の後、低誘電率（ｌｏｗ−ｋ）の誘電体１３４を次の金属（相互接続）レベル用に堆積する（例えば、ＣＶＤ法によるＳｉＯＣ膜等）。ビアホールおよび配線のパターン形成１６０の後、Ｔａ_３Ｎ_５キャップ１５０に到達するまで、ビアホール１５４をエッチングする。エッチングはビアホール１５４の底部で停止し、再スパッタリングまたは低誘電率（ｌｏｗ−ｋ）誘電体１３４の汚染を起こさないようにする。

この時点で、他の誘電体バリア層（図示せず）をビアホール１５４の側壁、および、Ｔａ_３Ｎ_５キャップ１５０上に（例えば、ＡＬＤ法またはＣＶＤ法により）堆積させ、この後、この誘電体層をＴａ_３Ｎ_５キャップ１５０まで貫通するエッチングを施し、または導電層に変質させ、ただし、ビアホール１５４の側壁には誘電体バリア層を残すようにしなければならない。この誘電体バリア層には、この後に行うＴａ_３Ｎ_５キャップ１５０を金属相に変質させるプラズマ処理が、誘電体層１３４の低誘電率（ｌｏｗ−ｋ）に影響を及ぼさないようにするという効果がある。さらに、この結果、この誘電体バリア層はビアホール１５４の側壁の永続的なバリアとなり、いかなる偶発的な銅の再スパッタリングが生じても劣化作用を生じないようにする。

つぎに、誘電性のＴａ_３Ｎ_５バリア１５０を、３００Ｗで１２０秒間ソフトなアルゴンプラズマ処理１７０を加えることによって、金属質のＴａＮバリア１８０に変質させる（図３ｂ参照）。バリア層およびシード層は、バリアの再スパッタリング・ステップを行うか行わないかに関わらず、通常通りデュアルダマシン構造で堆積することができる。この方法を使用すると、銅配線を完全にカプセル封入しているために銅による汚染が起こり得ないという点で効果がある。

最後に、図３ｃに示すように、銅１２３をビアホール１５４に堆積し、また、標準的な手法に従ってＣＭＰを実施する。

この集積手法の利点は、以下の通りである。

誘電体キャップ層上でエッチングを停止することにより、ビアホールおよび溝側壁における銅の再スパッタリングが回避される。

アルゴンによる予浄化を行うことにより、銅の再スパッタリングの危険なしに、高分子残渣を側壁から除去することができる。側壁において再スパッタリングされるいかなるＴａ_３Ｎ_５材料も、導電性のＴａＮ相に変質する。

２回のエッチング工程の代わりに単独のエッチング工程を用いることができ、これはエッチングの停止位置がそれほど厳密でなくなったためである。従来のＳｉＣｉＮエッチング処理では、銅配線に開通する瞬間に停止するための多くのチューニングを必要とする。

誘電体の実効的な誘電率ｋの値は減少する。その理由は、上述の従来の処理における底部ＳｉＣ、ＳｉＮ層は上述の集積化手法から省略できるからである。

ほとんどの場合、湿式洗浄を使用して、ビアホールの側壁上のエッチング残渣および銅を除去する。従来技術の処理で多孔質の低誘電率（ｌｏｗ−ｋ）材料を使用する場合、クリーニング液を用いるのは非常に不利であった。なぜならば、その液体（溶解した銅を含有する）は容易に誘電体内に浸透し、それによって必然的に誘電体特性を劣化させるからである。本発明のプロセスでは、残渣を取り除くために、湿式洗浄をソフトスパッタ洗浄Ａｒ⁺に代えることができる。湿式洗浄が依然として必要であっても、クリーニング液体は少なくとも銅を含有することはない。

従来技術によるＳｉＮ及びＳｉＣのプラズマにより堆積したバリアのもう１つの問題は、銅配線とその上のバリアとの界面状態の悪さである。エレクトロマイグレーション耐性の減少に起因して、この界面状態の悪さが初期故障を引き起こし、この問題は従来技術で克服されるべきものであった。

上述の実施例は例示であって発明の範囲を限定するものではなく、当業者は添付の請求項に記載の特許請求の範囲を逸脱することなく、多くの変更例を設計できることに留意されたい。請求項において、括弧内に示したいかなる参照符号も請求項を制限するものではないと解釈されたい。「備える」および「含む」などの語は、任意の請求項に列挙せず、あるいは、明細書に全体として含んでいない要素またはステップの存在を除外するものではないと理解されたい。ある要素に関して単独であるとの言及も、複数存在の言及を除外せず、逆もまた同様である。本発明は、いくつかの異なった要素から成るハードウェアによって、そして、適切にプログラムしたコンピュータによって実装することができる。いくつかの手段を列挙している装置請求項において、これらの手段のいくつかは、ハードウェアの単一かつ同一の部材で実施できる。ある特定手法が相互に異なる従属請求項において詳述されるという単なる事実は、これらの手法の組み合わせを有効に使用することができないということを示すものではない。

従来技術による相互接続構造の線図的断面図である。 本発明による相互接続構造を形成する方法の段階を示す線図的断面図である。 本発明による相互接続構造を形成する方法の段階を示す線図的断面図である。 本発明による相互接続構造を形成する方法の段階を示す線図的断面図である。 本発明による相互接続構造を形成する方法の段階を示す線図的断面図である。 本発明による相互接続構造を形成する方法の段階を示す線図的断面図である。

Claims (8)

1. 集積回路ダイ上に相互接続構造を形成する方法において、
   第１誘電体層（１１８）に埋設した第１の導電性相互接続部（１２３）の表面上に誘電体バリア（１５０）を選択的に堆積するステップと、
   前記第１誘電体層（１１８）および前記誘電体バリア（１５０）の上に第２誘電体層（１３４）を堆積するステップと、
   前記第２誘電体層（１３４）に前記誘電体バリア（１５０）までいたるビアホール（１５４）をエッチングするステップと、
   前記誘電体バリア（１５０）の誘電性材料を導電性材料に変質させるプロセスを実行して導電性の接続部分（１８０）を形成するステップと、
   前記第２誘電体層（１３４）内にエッチングした前記ビアホールの（１５４）内に導電性材料（１２３）を導入して第２導電性相互接続部（１２３）を形成するステップと
   を有することを特徴とする相互接続構造形成方法。
2. 請求項１に記載の相互接続構造形成方法において、前記誘電体バリア（１５０）を、原子層堆積プロセスによって堆積することを特徴とする相互接続構造形成方法。
3. 請求項1に記載の相互接続構造形成方法において、前記変質プロセスを実行する前に、少なくともビアホール（１５４）の側壁に、他の誘電体バリアを堆積することを特徴とする相互接続構造形成方法。
4. 請求項１に記載の相互接続構造形成方法において、前記誘電体バリア（１５０）を窒化タンタルとし、この窒化タンタルを、初期的に非導電性のＴａ_３Ｎ_５相の状態で、導電性の相互接続部（１２３）の表面に堆積させるものとしたことを特徴とする相互接続構造形成方法。
5. 請求項１に記載の相互接続構造形成方法において、前記第１および第２の導電性の相互接続部（１２３）を銅としたことを特徴とする相互接続構造形成方法。
6. 請求項１に記載の相互接続構造形成方法において、前記第１および第２の誘電体層（１１８、１３４）は、シリコン酸化物を主成分とする誘電体を有するものとしたことを特徴とする相互接続構造形成方法。
7. 請求項４に記載の相互接続構造形成方法において、前記誘電体バリア（１５０）の前記Ｔａ_３Ｎ_５相をその後のプラズマ処理によって、導電性のＴａＮ相に変質させることを特徴とする相互接続構造形成方法。
8. 請求項１に記載の方法により形成した相互接続構造を有する集積回路ダイ。

Images