JP5947387B2 - ３ｄ集積回路積層体の層間通信 - Google Patents

３ｄ集積回路積層体の層間通信 Download PDF

Info

Publication number
JP5947387B2
JP5947387B2 JP2014533279A JP2014533279A JP5947387B2 JP 5947387 B2 JP5947387 B2 JP 5947387B2 JP 2014533279 A JP2014533279 A JP 2014533279A JP 2014533279 A JP2014533279 A JP 2014533279A JP 5947387 B2 JP5947387 B2 JP 5947387B2
Authority
JP
Japan
Prior art keywords
receiver
interconnect
coupling capacitor
transmitter
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2014533279A
Other languages
English (en)
Other versions
JP2015502651A (ja
Inventor
ドローギ、グイド
リンケウィッチ、ニクラス
シェファー、アンドレ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Intel Corp
Original Assignee
Intel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Intel Corp filed Critical Intel Corp
Publication of JP2015502651A publication Critical patent/JP2015502651A/ja
Application granted granted Critical
Publication of JP5947387B2 publication Critical patent/JP5947387B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/06—Arrangements for interconnecting storage elements electrically, e.g. by wiring
    • G11C5/063—Voltage and signal distribution in integrated semi-conductor memory access lines, e.g. word-line, bit-line, cross-over resistance, propagation delay
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
    • G11C7/1057—Data output buffers, e.g. comprising level conversion circuits, circuits for adapting load
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1078—Data input circuits, e.g. write amplifiers, data input buffers, data input registers, data input level conversion circuits
    • G11C7/1084—Data input buffers, e.g. comprising level conversion circuits, circuits for adapting load
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5222—Capacitive arrangements or effects of, or between wiring layers
    • H01L23/5223—Capacitor integral with wiring layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/642—Capacitive arrangements
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/02—Disposition of storage elements, e.g. in the form of a matrix array
    • G11C5/04—Supports for storage elements, e.g. memory modules; Mounting or fixing of storage elements on such supports
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6605—High-frequency electrical connections
    • H01L2223/6616—Vertical connections, e.g. vias
    • H01L2223/6622—Coaxial feed-throughs in active or passive substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06513—Bump or bump-like direct electrical connections between devices, e.g. flip-chip connection, solder bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06541—Conductive via connections through the device, e.g. vertical interconnects, through silicon via [TSV]
    • H01L2225/06544—Design considerations for via connections, e.g. geometry or layout

Description

本発明は、包括的には、集積回路に関し、特に、いわゆる３次元集積回路に関する。
本発明の実施形態は、同じ参照番号が同様の要素を指す添付図面の図において、限定ではなく例として示される。
ヘテロジニアス３次元集積回路モジュールを示す図である。 幾つかの実施形態によるヘテロジニアス３Ｄモジュールの側面図である。 幾つかの実施形態による、ＡＣ結合式層間通信を有する３Ｄモジュールの概念図である。 幾つかの実施形態による、図３の層間通信用のバスの実施態様を示すブロック図である。 幾つかの実施形態による、層間導電性インターコネクトに結合された信号ラインについて例示的な適度の値を含む容量性結合キャパシタンスを示す略図である。 幾つかの実施形態による、フィードバックキーパーを有する受信機回路を示す略図である。 幾つかの実施形態による、同軸インターコネクトから形成されるキャパシタを使用するＡＣ結合式層間通信を有する３Ｄモジュールの概念図である。 幾つかの実施形態による、同軸的に整列したＴＳＶ円柱を使用して得られる結合キャパシタの平断面図及び側断面図である。 幾つかの実施形態による、或る特定の結合キャパシタのためにバッファがどのように使用され得るかを示す図である。 幾つかの実施形態による、ＡＣ結合を有する同軸インターコネクト構造を使用する利点を強調する図である。 幾つかの実施形態による、ＡＣ結合を有する同軸インターコネクト構造を使用する利点を強調する図である。 幾つかの実施形態による、２つの隣接するＴＳＶから生じるキャパシタンスによって実装された結合キャパシタの例を示す図である。 幾つかの実施形態による、ダイ間キャパシタを示す図である。
複数のダイが、ダイ間の信号接続によって、３次元モジュール（又は「積層体（stacks）」）と一般に呼ばれるものに積層されることができ、回路コンポーネント容量が増加したＩＣモジュールをもたらす。
幾つかの実施形態は、３Ｄ積層モジュール用の容量性ＡＣ結合層間通信を提供する。容量性ＡＣ結合、例えば同調式ＡＣ結合は、特に導体インターコネクトの推定又は測定される容量特性を考慮すると、インダクタンス及びキャパシタンスによって通常左右される３Ｄ実施態様に好適であるとすることができる。容量性結合通信によって、積層ダイは、ＤＣの観点から、互いから減結合され、それにより、層間の独立したバイアス条件を可能にすることができる。こうしたＡＣ結合によって、ポイントツーポイント並びにポイントツーマルチポイントの信号送信を効率的に実施することができ、ダイ間通信領域における新しい機会を可能にする。さらに、ＡＣ結合は、２つの利点を組合せることができる。第１に、電力消費が、通常、周波数とともにスケーリングされることになる。そのため、インターコネクト上にトラフィックが全く存在しないとき、電力をほとんど又は全く消費しないことができる。第２に、ＡＣ結合は、エネルギー効率及び最大帯域幅を改善することができる、すなわち、例えば低電圧減結合信号送信アプローチと比較して、高い容量性負荷条件を有する高積層体の場合にそれらを改善することができる。
図１は、携帯電話、可搬型パーソナルコンピュータ、又はサーバコンピュータ等のコンピューティングデバイス用の例示的なヘテロジニアス３Ｄモジュールの概念図である。ヘテロジニアスモジュールは、２つ以上の異なるプロセス、例えば、利用可能なトランジスタ機構寸法、電源レベル等から形成される２つ以上の集積回路ダイを備えるモジュールである。例えば、コアロジックダイ用のプロセス又は技術は、通常、フラッシュメモリダイ用のプロセス又は技術と異なることになる。
示す３Ｄモジュールは、コアロジック層１０２、ＰＣＭ（相変化メモリ）層１０４、ＳＲＡＭ層１０６、ｅＤＲＡＭ層１０８、及びＤＲＡＭ層１１０を有する。３Ｄモジュールはまた、信号を相互接続するための多数の導電性インターコネクト（示す図では貫通シリコンビア（through-silicon via）「ＴＳＶ」）及び異なる電子層間の電源基準を有する。（ＴＳＶは、積層ダイのプロセス、機能的要求、及び負荷要求に応じて、異なる長さ、異なる幅、及び異なる電気特性とすることができる。）異なる層間の相互接続を実装するために、他のタイプのインターコネクト構造も存在する場合がある。さらに、ＴＳＶが示され論じられるが、他の適したインターコネクト構造を、以下のセクションで対処されるＡＣ結合式インターコネクトを実装するために使用することができる。
（ｅＤＲＡＭが、埋め込み式ＤＲＡＭ、すなわちＡＳＩＣ又はプロセッサと同じダイ上に集積され得るキャパシタベースのダイナミックランダムアクセスメモリを表すことに留意されたい。ｅＤＲＡＭは、通常、かなりリーク性であるが、従来のＤＲＡＭより高速である。ＰＣＭは相変化メモリを表す。ＰＣＭは、不揮発性コンピュータメモリのタイプである。現在のところ、ＰＣＭは、カルコゲナイドガラスの独特の挙動を主に利用する。）
図２は、３Ｄ積層体の一部分の側面図を示す。３Ｄ積層体は、再分配層及びマイクロバンプエリア層２０４を通してともに搭載されるダイ層２０２を備える。再分配層はそれぞれ、ダイの一部から形成され、一方、マイクロバンプ（パッド（図示せず）を含む）は、ダイの中間に配設される。
この図は、前面から背面に搭載されたダイ（例えば、前面アクティブ層が全て、同じ方向に、示す図で下方に向く）を示すが、幾つかの実施態様では、他の適したスキームが使用され得る。これらのラインに沿って、機能的ダイ層は、任意の適した順序であり得るが、ほとんどの熱を発生する層（例えば、コア／プロセッサ層（複数の場合もある））を、外側表面上に、例えば上部又は下部上に設置することが望ましい場合がある。同様に、帯域幅の改善のため、異なる層が、或る特定の他の層の近くになるように作られて、より高い優先度のチャネルについてより高速な転送レートを達成することができる。
図３は、幾つかの実施形態による、ビットライン用のＡＣ結合式層間リンク実施態様を示す概念図である。示されるのは、コア層３１０、ＰＣＭ層３１２、ＳＲＡＭ層３１４、ｅＤＲＡＭ層３１６、並びにＤＲＡＭ層３１８及び３２０を貫通して配設されるインターコネクト（例えば、ＴＳＶ）３０５である。（簡略化のために、単一ラインが示されるが、層間リンクが、データ信号、アドレス信号、及び／又は制御信号について複数ラインを備えることができることが認識されるであろう。）
示す実施形態では、各層は、送信機結合キャパシタ（ＣＣＴｘ）を通してＴＳＶに結合される送信機ドライバ３０２及び受信機結合キャパシタ（ＣＣＲｘ）を通してＴＳＶに結合される受信機ドライバ３０４を有する。示す実施形態では、コア層３１０用の受信機は、そのＤＣレベルを規定するために、データラインに直接接続される。これは、並列トポロジに好適であるとすることができ、接続された積重層の任意の２つ以上の層間の通信を可能にする。そのため、他の層デバイス（この実施形態ではメモリデバイス）は、ＤＣの観点から互いから分離されるため、それらの層デバイスの個々の要求されるＤＣバイアスを、他の層に不適切に影響を及ぼすことなくローカルに生成できる。
ＴＳＶに直接接続されたコア内に受信機を有することは単なる１つの実施態様であり、それが、もちろん必要とされないことが認識されるべきである。例えば、受信機段及び送信機段の全てが、キャパシタを使用して分離されることができ、ＴＳＶチェーンが、フローティングになるか又は更なる回路によってバイアスされることを許容される。これらのラインに沿って、幾つかの実施形態によれば、Ｒｘ側の結合キャパシタンスは必要とされない場合がある。例えば、受信機の一部又は全てが同じＤＣ電圧を使用する場合、少なくとも、共通受信機ＤＣバイアスレベルを有するモジュール内のＴｘ／Ｒｘネットワークについて、結合キャパシタを受信機側で省略することができる。そのため、異なるスキームが使用され得る。結合キャパシタは、全ての受信機で使用され得るか、又は共通インターコネクトのＤＣレベルを規定する受信機を除く全ての受信機で使用され得る（図３の実施形態）。代替的に、同じＤＣレベルで動作する受信機の１つ又は複数のネットワークグループは、結合キャパシタを省略し得る。
この実施形態では、信号ラインが双方向信号送信のために使用されるが、他の実施形態では、別個のラインが単方向受信及び送信のために使用され得る。さらに、概念は、シングルエンド型に適用されるとともに差動信号送信スキームのために適用され得、また、ポイントツーポイント又はポイントツーマルチポイントのリンクのために使用され得る。連続した又は区分化された（層から層へ直列に部分接続された）インターコネクト（穴を通して設置されたＴＳＶ等）を、各ラインについて使用することができることも留意されるべきである。２つ以上の導電性セグメントからなるインターコネクトは、導電性ＩＣモジュールトレースを通して部分方式でともに接続されると、通常、異なる反応（容量性、誘導性）特性を有するであろう。
図４は、幾つかの実施形態による、ＡＣ結合バスの実施態様を使用する層間通信を示すブロック図である。図４は、バス構成を使用してともにリンクされた異なる層を示す。すなわち、各機能層は、共通バス、例えば、幾つかのデータ、制御、及びアドレスのインターコネクトラインを有するバスに結合される。他の実施形態では、専用のポイントツーポイントバスリンクか若しくは専用のポイントツーマルチポイントバスリンク、又は専用バスリンクと共有バスリンクの組合せが実装され得る。
図５は、幾つかの実施形態による、図３の図用の送信機−受信機リンクの一部分を示す略図である。結合キャパシタ（ＣＣＴx，ＣＣＲx）が、等価送信機及び受信機キャパシタンス（Ｃｔx，Ｃｒx）とともに示される。同様に示されるのは、送信機及び受信機（３０２，３０４）に結合されるインターコネクト（例えば、ＴＳＶ）用の等価キャパシタンス（ＣＳｔａｃｋ）である。（インターコネクト「積層体」キャパシタンスは、ＴＳＶ、ＥＳＤデバイス、マイクロバンプ、金属積層体コンポーネント、再分配層等から生じる場合があることに留意されたい。）
受信機３０４は、この実施形態では、フィードバックキーパー回路５０５によって実装されるのが示され、フィードバックキーパー回路５０５は、受信機３０４とともに、インピーダンスＺ２及び可変インピーダンスＺ１を含む。便宜のためまた理解を容易にするため、例示的なキャパシタ値もまた示される。
３Ｄモジュールが更に高い積層体を有する場合、長いＴＳＶチェーンが生まれる場合があり、３Ｄモジュールが比較的高い容量性負荷を有することをもたらし得る。こうした容量性負荷は、ポイントツーマルチポイント構成の場合に更に増加する場合がある。積層体負荷と直列に結合キャパシタ（例えば、図５のＣＣＴx、ＣＣＲx）を設けることは、受信機と送信機との間の有効総キャパシタンスを実質的に低減し得る。
送信機３０２の観点から、結合キャパシタ（ＣＣＴx，ＣＣＲx）は、インターコネクトキャパシタンス（ＣＳｔａｃｋ）及び受信機減結合キャパシタンス（Ｃｒx）に対して電圧分割器を効果的に形成する。
幾つかの実施形態では、第１の分割器のキャパシタンス比ＣＣＴx対ＣＳｔａｃｋを、特に考慮することができる。例えば、例示的な容量値によって、キャパシタンス比（ＣＣＴx対ＣＳｔａｃｋの比）は、１：１０の程度とすることができ、それが、約１０：１のインピーダンス比に相当し、それにより、送信機から提供されかつ受信機によって見られる電圧フルスイングレベルを低減する。例えば、送信機ドライバ出力信号が１Ｖのスイングマグニチュードを有する場合、インターコネクト積層体（ＣＳｔａｃｋ）ノードにおけるスイングレベルは、約１００ｍＶまで低減されることになる。これは、電力消費及び速度に関する利点を提供することができる。幾つかの実施形態では、第２のキャパシタンス比（ＣＣＲｘ対ＣＲｘ）を、同様に考慮することができる。示す例では、第２のキャパシタンス比は約５：１である。この全体の回路によって、ＡＣ結合アプローチは、ＤＣ電力消費を実質的に回避し、同時に、チャネルキャパシタンスにおける電圧スイングを低減するため、広い周波数範囲にわたってエネルギー効率的であることができる。
積層体インターコネクト（例えば、ＴＳＶ）が、同様に、例えば約１０ｐＨ〜５０ｐＨの範囲の寄生インダクタンスを有する場合がある。こうしたインダクタンスを、例えば、送信機及び受信機について結合キャパシタ値を選択するときに考慮することができる。例えば、通常１００ｆＦ〜１ｐＦの（１積層ダイ当たりの）チャネルキャパシタンス（結合キャパシタ、積層体キャパシタンス、及び受信機／送信機キャパシタンスを考慮して）によって、また、上記で述べた範囲内の積層体寄生インダクタンスによって、約２０ＧＨｚ〜１６０ＧＨｚの共振周波数がもたらされる場合がある。こうした共振周波数は、共振ピークを通して適切に高い信号送信用カットオフ周波数を得ることをサポートする。
図６は、図５に示すフィードバックキーパー５０５のために使用され得るフィードバックキーパーの実装の実施形態を示す。図６は、差動信号送信の実装用のフィードバックキーパーの原理を示す。（この回路によって、差動センス増幅器が、シングルエンド型出力（Ｏｕｔｐｕｔ）とともに使用され、シングルエンド型出力には、通常、ラッチ段が続くべきであることに留意されたい。）回路は、トランジスタＰ１、Ｐ２、及びＮ１〜Ｎ４を備える受信機４０４と、トランジスタＮ５、Ｎ６を備えるインピーダンスＺ２と、トランジスタＰ３、Ｐ４、Ｐ５、Ｐ６、Ｐ７、及びＰ８、並びにインバータ６０８を備える制御可能インピーダンスＺ１とを含む。Ｚ１及びＺ２のトランジスタは、受信機入力トランジスタＮ１及びＮ２の入力（ＩｎＰ，ＩｎＮ）用のＤＣバイアス電圧を生成するように動作する。トランジスタＮ４、Ｎ５、及びＮ６は、インピーダンスＺ１、Ｚ２、及び受信機ドライバ４０４用の、バイアス信号（Ｂｉａｓ）によって制御される電流源として機能する。トランジスタＰ５及びＰ８は、インピーダンスＺ１用の抵抗器として機能する。
出力（Ｏｕｔｐｕｔ）のロジック状態に応じて、ＩｎＰ及びＩｎＮにおいてＺ１及びＺ２によって生成されることができる、２つのＤＣバイアスレベル、高レベルと低レベルが存在する。Ｏｕｔｐｕｔがハイである場合、Ｐ７がオンになり、ＩｎＰをより高いＤＣバイアスレベルに、また、ＩｎＮをより低いバイアスレベルにさせる。一方、Ｏｕｔｐｕｔがロジックローである場合、Ｐ４がオンになり、ＩｎＮはより高いバイアスレベルにあり、一方、ＩｎＰはより低いバイアスレベルを受ける。より低いＤＣバイアスレベル及びより高いＤＣバイアスレベルについての実際の（アナログ）値は、Ｐ６〜Ｐ８及びＮ６についての設計選択パラメータ並びにバイアス信号レベルによって決定される。
各入力における更なるＤＣオフセットは、その極性が受信機の出力状態に依存する差動入力（ＩｎＰ／ＩｎＮ）の両端に印加される差動ＤＣ入力を生成する。受信機は、長い一定パターン中でさえも受信機入力において定常状態を維持するように、正のフィードバックのために構成される。ほとんどの実施形態では、差動オフセットレベルは、ＡＣ信号スイングより小さいが、差動入力の分解能より高くあるべきである。したがって、特別なＤＣバランシング、コーディング、又はスクランブリングメカニズムは、一般に必要とされないことになる。
図７〜図１１は、結合キャパシタを実装するために、同軸的に構成されたインターコネクト（図のＴＳＶ）を使用する更なる実施形態を示す。更なる実施形態は、送信機及び／又は受信機結合キャパシタを実装するための例示的なアプローチを示す。図７及び図８は、送信機結合キャパシタが同軸インターコネクトキャパシタによって実装され、他のキャパシタ構成が受信機結合キャパシタのために使用される実施形態を示す。図８の平断面図及び側断面図に示すように、これらの実施形態によって、結合キャパシタは、内側ＴＳＶ構造の周りに同軸的に配設された導電性プレートから得ることができる。図９は、或る特定の結合キャパシタアプローチのためにバッファがどのように使用され得るかを示す。図１０及び図１１は、ＡＣ結合を有する同軸インターコネクト構造を使用する利点を強調する。図１０は、通常のＴＳＶ実施態様を示す。この設計によって、例えば熱応力により再分配層及び／又はマイクロバンプエリアからＴＳＶがせん断するリスクが存在する場合がある。対照的に、図１１の同軸インターコネクト設計はこの問題を回避する。ＤＣ結合式アプローチと比較して、外側及び内側円柱を薄くすることができるため、より小さな応力が生じる。
結合キャパシタを他の方法で形成することができる。例えば、結合キャパシタを、例えば約５００ｆＦキャパシタンス程度のダイ境界キャパシタから形成することができる。ＭＩＭキャパシタ及び／又はインターコネクト構造に隣接する寄生キャパシタンスが使用され得る。キャパシタンスを、他の方法で実装することもできる。例えば、図１２を参照して、キャパシタンスを、２つの隣接するＴＳＶから生じるキャパシタンスによって実装することができる。図１３に示すように、ダイ間キャパシタもまた使用され得る。ダイ間キャパシタは、２つの隣接するダイの金属パッドから形成することができる。パッドは、互いの上に存在し、プレートタイプキャパシタを形成する。しかし、こうしたキャパシタによって、他の実施形態の場合と同様に、更なるバッファリングが所望される場合がある。
インターコネクトのショート及びオープンが、３Ｄ積層体についての所望の歩留まりを制限する重要な因子であり得ることが述べられるべきである。運よく、本発明の実施形態の場合、これは、試験機器リンクの使用によって軽減され、試験機器リンクは、ＡＣ結合チャネルの１つ又は複数を通した接触を必要とすることなく実装され得るため簡略化されることができる。
本明細書で教示されるように、３Ｄ積層体に関してＡＣ結合を使用することについて入手可能な幾つかの異なる利益が存在する場合がある。例えば、異なる層におけるＤＣバイアス印加が互いから減結合され得るため、異なるバイアス要求を有する異なる技術が、好都合に混合され得る。さらに、幾つかの実施形態では、所望のエネルギー効率を、広い周波数範囲にわたって達成することができる。非常に少ない（ゼロに近づかない場合）静的電力消費が存在する場合がある。さらに、信号送信帯域幅は、キャパシタンス低減及び寄生インターコネクトインダクタンスによる共振効果によって増加することができる。大きな利益は、非接触プロービングを使用して試験を実施できることであるとすることができる。これは、薄化されたウェハに損傷を与え、したがって、歩留まりに影響を及ぼし得る直接プロービングと対照的である。同様に、ＥＳＤ問題が、通常、非接触プロービングによって軽減される。ＡＣ結合によって、受信機がＴＳＶのチェーンに直接接続されることが必要とされないことが認識されるべきである。
先行する説明及び添付特許請求の範囲において、以下の用語は、次のように解釈されるべきである。すなわち、用語「結合される（coupled）」及び「接続される（connected）」は、それらの派生物とともに使用されることができる。これらの用語が互いについての類義語として意図されないことが理解されるべきである。むしろ、特定の実施形態では、「接続される」は、２つ以上の要素が互いに直接物理接触状態又は直接電気接触状態にあることを示すために使用される。「結合される」は、２つ以上の要素が、互いに協働又は相互作用するが、直接物理接触状態又は直接電気接触状態にある場合もない場合もあることを示すために使用される。
本発明は、記載した実施形態に限定されるのではなく、添付特許請求項の趣旨及び範囲内の修正及び変更によって実施され得る。例えば、単方向並びに双方向の構成が使用され得る。１ビット当たり２つのデータラインが使用され得る。
本発明が、全てのタイプの半導体集積回路（「ＩＣ」）チップとともに使用するために適用可能であることが認識されるべきである。これらのＩＣチップの例は、プロセッサ、コントローラ、チップセットコンポーネント、プログラマブルロジックアレイ（ＰＬＡ）、メモリチップ、ネットワークチップ、及び同様なものを含むが、それに限定されない。
図面の幾つかにおいて、信号導体ラインがラインで示されることが認識されるべきである。幾つかの信号導体ラインは、より多くの構成信号経路を示すために肉厚であり、幾つかの構成信号経路を示すために番号ラベルを有し、かつ／又は、主要な情報の流れ方向を示すために１つ又は複数の端部において矢印を有することができる。しかし、これは、制限的な方法で解釈されるべきでない。むしろ、こうした付加的な詳細は、回路のより容易な理解を促進するために、１つ又は複数の例示的な実施形態と連携して使用されることができる。示す任意の信号ラインは、更なる情報を持っていても持っていなくても、複数の方向に移動することができる１つ又は複数の信号を実際に含むことができ、また、任意の適したタイプの信号スキーム、例えば、差動対で実装されるデジタル又はアナログライン並びに／又はシグルエンド型ラインで実装されることができる。
例示的なサイズ／モデル／範囲が与えられたが、本発明がこれらに限定されないことが認識されるべきである。製造技法（例えば、フォトリソグラフィ）が徐々に成熟していくにつれ、小さなサイズのデバイスが製造され得ることが予想される。さらに、ＩＣチップ及び他のコンポーネントに対するよく知られている電力／グラウンド接続は、例証及び論考を簡潔にするため、また、本発明を曖昧にしないために、図の中で示される場合も示されない場合もある。さらに、本発明を曖昧にすることを回避するため、また、ブロック図配置構成の実装に関する細目が、本発明がその中で実装されるプラットフォームに強く依存すること、すなわち、こうした細目が、十分に当業者の範囲内にあるべきであるということを考慮して、配置構成をブロック図の形態で示すことができる。本発明の例示的な実施形態を述べるために特定の詳細（例えば、回路）が述べられる場合、本発明が、これらの特定の詳細がない状態で又は特定の詳細の変形がある状態で実施され得ることが当業者に明らかになるべきである。したがって、説明は、限定的でなく例証的であると見なされる。
本実施形態の例を下記の各項目として示す。
［項目１］
同じ方向に向くアクティブ表面を有する２つ以上の積層ダイ層と、
前記２つ以上の積層ダイ層を貫通し、関連するキャパシタンスを有する少なくとも１つのインターコネクトと、
前記２つ以上の積層ダイ層のうちの少なくとも１つの上の少なくとも１つの受信機及び前記２つ以上の積層ダイ層のうちの少なくとも１つの上の少なくとも１つの送信機と、を備え、前記少なくとも１つの送信機は、結合キャパシタを通して前記少なくとも１つのインターコネクトに接続され、前記少なくとも１つの送信機及び前記少なくとも１つの受信機は、ＡＣ結合によって前記少なくとも１つのインターコネクトを通して互いに結合される、装置。
［項目２］
前記少なくとも１つの受信機は、フィードバックキーパー回路要素を備える、項目１に記載の装置。
［項目３］
前記少なくとも１つの受信機は差動受信機である、項目２に記載の装置。
［項目４］
前記少なくとも１つのインターコネクトは貫通シリコンビアを含む、項目１から３の何れか１項に記載の装置。
［項目５］
前記少なくとも１つのインターコネクトは部分接続式貫通シリコンビアを含む、項目１から３の何れか１項に記載の装置。
［項目６］
前記結合キャパシタは、前記少なくとも１つのインターコネクトの回りに同軸的に配設された導電性ピースから形成される、項目１から５の何れか１項に記載の装置。
［項目７］
ＴＸ結合キャパシタは、前記関連するインターコネクトキャパシタンスより小さいキャパシタンスを有する、項目１から６の何れか１項に記載の装置。
［項目８］
結合キャパシタを使用することなく、前記少なくとも１つのインターコネクトに直接結合された少なくとも１つの受信機を備える、項目１から７の何れか１項に記載の装置。
［項目９］
前記少なくとも１つのインターコネクトに直接結合された少なくとも１つの送信機を備える、項目１から８の何れか１項に記載の装置。
［項目１０］
前記２つ以上の積層ダイ層は、結合キャパシタによって互いから絶縁された異なるＤＣバイアス印加レベルを必要とするコアロジック層及び１つ又は複数のメモリ層を備える、項目１から９の何れか１項に記載の装置。
［項目１１］
異なる技術のコアロジック層及び１つ又は複数のメモリ層を含む少なくとも２つの集積回路（ＩＣ）層と、
前記少なくとも２つの層を互いに通信可能にリンクするバスと、を備え、前記バスは、前記少なくとも３つの層を貫通して接続された１つ又は複数のインターコネクトを含み、各層は、結合キャパシタを通して前記１つ又は複数のインターコネクトに結合された少なくとも１つのバスインタフェースを含む、装置。
［項目１２］
少なくとも２つの層用のバスインタフェースは異なるＤＣレベルにバイアスされる、項目１１に記載の装置。
［項目１３］
前記バスインタフェースは、前記結合キャパシタを通して前記１つ又は複数のインターコネクトに結合された送信機及び受信機を備える、項目１１または１２に記載の装置。
［項目１４］
前記結合キャパシタは、前記１つ又は複数のインターコネクトのキャパシタンスより小さいキャパシタンスを有し、受信機によって見られるＡＣ信号スイングは、関連する送信機によって送信されるスイングレベルから分圧される、項目１１から１３の何れか１項に記載の装置。
［項目１５］
前記結合キャパシタはオンダイ金属キャパシタンスによって実装される、項目１１から１４の何れか１項に記載の装置。
［項目１６］
前記結合キャパシタはＭＩＭキャパシタによって実装される、項目１１から１４の何れか１項に記載の装置。
［項目１７］
前記結合キャパシタは、２つの隣接するＴＳＶを使用して実装されたキャパシタによって実装される、項目１１から１４の何れか１項に記載の装置。
［項目１８］
前記結合キャパシタは、再分配層内で実装されたキャパシタによって実装される、項目１１から１４の何れか１項に記載の装置。
［項目１９］
前記結合キャパシタは、ＴＳＶと同軸的に配設された電極によって実装される、項目１１から１４の何れか１項に記載の装置。
［項目２０］
前記結合キャパシタは、ダイ間キャパシタとして実装される、項目１１から１４の何れか１項に記載の装置。
［項目２１］
同じ方向に向くアクティブ表面を有する２つ以上の積層ダイ層と、
前記２つ以上の積層ダイ層を貫通し、関連するキャパシタンスを有する少なくとも１つのインターコネクトと、
前記２つ以上の積層ダイ層上の受信機及び送信機と、を備え、前記受信機の少なくとも１つは結合キャパシタを通して前記少なくとも１つのインターコネクトに接続され、前記送信機及び前記受信機は、ＡＣ結合によって前記少なくとも１つのインターコネクトを通して互いに結合される、装置。
［項目２２］
前記少なくとも１つの受信機は、フィードバックキーパー回路要素を備える、項目２１に記載の装置。
［項目２３］
送信機結合キャパシタは、前記関連するインターコネクトキャパシタンスより小さいキャパシタンスを有する、項目２１または２２に記載の装置。
［項目２４］
前記送信機の少なくとも１つは、結合キャパシタを通して前記少なくとも１つのインターコネクトに接続される、項目２１から２３の何れか１項に記載の装置。

Claims (16)

  1. 同じ方向に向くアクティブ表面を有し、コアロジック層及び１つ又は複数のメモリ層を備える２つ以上の積層ダイ層と、
    前記２つ以上の積層ダイ層を貫通し、関連するキャパシタンスを有する少なくとも１つのインターコネクトと、
    前記１つ又は複数のメモリ層上の受信機及び送信機と、
    前記コアロジック層上の受信機及び送信機と、を備え、
    前記１つ又は複数のメモリ層の前記受信機及び前記送信機は、結合キャパシタを通して前記少なくとも１つのインターコネクトに接続され、前記１つ又は複数のメモリ層の前記送信機及び前記受信機は、ＡＣ結合によって前記少なくとも１つのインターコネクトを通して互いに結合され、
    前記コアロジック層の前記送信機は、結合キャパシタを通して前記少なくとも１つのインターコネクトに接続され、前記コアロジック層の前記受信機は、前記少なくとも１つのインターコネクトに直接結合される、
    装置。
  2. 前記受信機は、フィードバックキーパー回路要素を備える、請求項１に記載の装置。
  3. 前記受信機は差動受信機である、請求項２に記載の装置。
  4. 前記少なくとも１つのインターコネクトは貫通シリコンビアを含む、請求項１から３の何れか１項に記載の装置。
  5. 前記少なくとも１つのインターコネクトは部分接続式貫通シリコンビアを含む、請求項１から３の何れか１項に記載の装置。
  6. 前記結合キャパシタは、前記少なくとも１つのインターコネクトの回りに同軸的に配設された導電性プレートから形成される、請求項１から５の何れか１項に記載の装置。
  7. 前記結合キャパシタは、前記関連するインターコネクトキャパシタンスより小さいキャパシタンスを有する、請求項１から６の何れか１項に記載の装置。
  8. コアロジック層及び１つ又は複数のメモリ層を含む少なくとも２つの集積回路（ＩＣ）層と、
    前記少なくとも２つの層を互いに通信可能にリンクするバスと、を備え、
    前記バスは、前記少なくとも３つの層を貫通して接続された１つ又は複数のインターコネクトを含み、各層は、前記１つ又は複数のインターコネクトに結合された送信機及び受信機を備えた、少なくとも１つのバスインタフェースを含み、
    前記１つ又は複数のメモリ層の前記送信機及び前記受信機は、結合キャパシタを通して前記１つ又は複数のインターコネクトに結合され、
    前記コアロジック層の前記送信機は、結合キャパシタを通して前記１つ又は複数のインターコネクトに接続され、前記コアロジック層の前記受信機は、前記１つ又は複数のインターコネクトに直接結合される、
    装置。
  9. 少なくとも２つの層用のバスインタフェースは異なるＤＣレベルにバイアスされる、請求項８に記載の装置。
  10. 前記結合キャパシタは、前記１つ又は複数のインターコネクトのキャパシタンスより小さいキャパシタンスを有し、受信機によって見られるＡＣ信号スイングは、関連する送信機によって送信されるスイングレベルから分圧される、請求項８または９に記載の装置。
  11. 前記結合キャパシタはオンダイ金属キャパシタンスによって実装される、請求項８から１０の何れか１項に記載の装置。
  12. 前記結合キャパシタはＭＩＭキャパシタによって実装される、請求項８から１０の何れか１項に記載の装置。
  13. 前記結合キャパシタは、２つの隣接するＴＳＶを使用して実装されたキャパシタによって実装される、請求項８から１０の何れか１項に記載の装置。
  14. 前記結合キャパシタは、再分配層内で実装されたキャパシタによって実装される、請求項８から１０の何れか１項に記載の装置。
  15. 前記結合キャパシタは、ＴＳＶと同軸的に配設された電極によって実装される、請求項８から１０の何れか１項に記載の装置。
  16. 前記結合キャパシタは、ダイ間キャパシタとして実装される、請求項８から１０の何れか１項に記載の装置。
JP2014533279A 2011-09-30 2011-09-30 ３ｄ集積回路積層体の層間通信 Active JP5947387B2 (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/US2011/054440 WO2013048501A1 (en) 2011-09-30 2011-09-30 Interlayer communications for 3d integrated circuit stack

Publications (2)

Publication Number Publication Date
JP2015502651A JP2015502651A (ja) 2015-01-22
JP5947387B2 true JP5947387B2 (ja) 2016-07-06

Family

ID=47996232

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014533279A Active JP5947387B2 (ja) 2011-09-30 2011-09-30 ３ｄ集積回路積層体の層間通信

Country Status (7)

Country Link
US (2) US9000577B2 (ja)
EP (1) EP2761655B1 (ja)
JP (1) JP5947387B2 (ja)
KR (1) KR101589843B1 (ja)
CN (1) CN103828046B (ja)
TW (1) TWI476863B (ja)
WO (1) WO2013048501A1 (ja)

Families Citing this family (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2509075B1 (en) * 2006-12-14 2019-05-15 Rambus Inc. Multi-die memory device
KR101589843B1 (ko) 2011-09-30 2016-01-28 인텔 코포레이션 3d 집적 회로 적층을 위한 층간 통신들
JP5543567B2 (ja) * 2012-10-22 2014-07-09 誠 雫石 半導体素子の製造方法
US9287196B2 (en) * 2012-12-28 2016-03-15 Intel Corporation Resonant clocking for three-dimensional stacked devices
US9865550B2 (en) * 2013-11-21 2018-01-09 Taiwan Semiconductor Manufacturing Company, Ltd. Pattern generator having stacked chips
WO2015099668A1 (en) * 2013-12-23 2015-07-02 Intel Corporation Through-body-via isolated coaxial capacitor and techniques for forming same
US9698735B1 (en) * 2015-05-13 2017-07-04 The United States Of America As Represented By The Secretary Of The Air Force Low voltage differential signal receiver with fully integrated AC coupling and bias latching
US10468363B2 (en) 2015-08-10 2019-11-05 X-Celeprint Limited Chiplets with connection posts
KR20170030307A (ko) * 2015-09-09 2017-03-17 삼성전자주식회사 분리 배치된 커패시터를 갖는 메모리 장치
US10832127B2 (en) * 2015-11-30 2020-11-10 Samsung Electronics Co., Ltd. Three-dimensional integration of neurosynaptic chips
CN105470225B (zh) * 2015-12-09 2018-04-17 西安交通大学 基于穿硅电容的三维容性耦合互连结构的制作方法
US10122420B2 (en) 2015-12-22 2018-11-06 Intel IP Corporation Wireless in-chip and chip to chip communication
US10103069B2 (en) 2016-04-01 2018-10-16 X-Celeprint Limited Pressure-activated electrical interconnection by micro-transfer printing
US10168922B1 (en) * 2016-04-26 2019-01-01 International Business Machines Corporation Volatile and non-volatile memory in a TSV module
US20170345496A1 (en) * 2016-05-25 2017-11-30 Intel Corporation Asymmetrical write driver for resistive memory
US9875959B2 (en) * 2016-06-09 2018-01-23 International Business Machines Corporation Forming a stacked capacitor
US10222698B2 (en) 2016-07-28 2019-03-05 X-Celeprint Limited Chiplets with wicking posts
US11064609B2 (en) 2016-08-04 2021-07-13 X Display Company Technology Limited Printable 3D electronic structure
US10971440B2 (en) 2016-09-30 2021-04-06 Intel Coropration Semiconductor package having an impedance-boosting channel
CN107301455B (zh) * 2017-05-05 2020-11-03 中国科学院计算技术研究所 用于卷积神经网络的混合立方体存储系统及加速计算方法
US10134712B1 (en) 2017-08-23 2018-11-20 Micron Technology, Inc. Methods and systems for improving power delivery and signaling in stacked semiconductor devices
JP6892360B2 (ja) * 2017-09-19 2021-06-23 キオクシア株式会社 半導体装置
KR102589968B1 (ko) 2018-04-17 2023-10-16 삼성전자주식회사 3 차원 적층 구조를 갖는 뉴로모픽 회로 및 이를 포함하는 반도체 장치
US20200006306A1 (en) * 2018-07-02 2020-01-02 Shanghai Denglin Technologies Co. Ltd Configurable random-access memory (ram) array including through-silicon via (tsv) bypassing physical layer
CN109417075B (zh) * 2018-09-20 2020-06-26 长江存储科技有限责任公司 多堆叠层三维存储器件
JP7222481B2 (ja) * 2019-03-18 2023-02-15 本田技研工業株式会社 半導体装置
US11264361B2 (en) 2019-06-05 2022-03-01 Invensas Corporation Network on layer enabled architectures
US11217563B2 (en) 2019-10-24 2022-01-04 Apple Inc. Fully interconnected heterogeneous multi-layer reconstructed silicon device
KR20210072181A (ko) 2019-12-06 2021-06-17 삼성전자주식회사 반도체 패키지 및 그의 제조 방법
US11699091B2 (en) * 2020-03-02 2023-07-11 Massachusetts Institute Of Technology Qubit circuits with deep, in-substrate components
US11387178B2 (en) 2020-03-06 2022-07-12 X-Celeprint Limited Printable 3D electronic components and structures
US11490519B2 (en) 2021-01-11 2022-11-01 X-Celeprint Limited Printed stacked micro-devices

Family Cites Families (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59229686A (ja) * 1983-06-09 1984-12-24 Toshiba Corp Ｉｃカ−ド
US5818884A (en) * 1993-10-26 1998-10-06 General Datacomm, Inc. High speed synchronous digital data bus system having unterminated data and clock buses
US6104209A (en) 1998-08-27 2000-08-15 Micron Technology, Inc. Low skew differential receiver with disable feature
US5894230A (en) * 1997-02-20 1999-04-13 International Business Machines Corporation Modified keeper half-latch receiver circuit
TW586205B (en) * 2001-06-26 2004-05-01 Intel Corp Electronic assembly with vertically connected capacitors and manufacturing method
US6864733B2 (en) 2003-05-29 2005-03-08 Intel Corporation Data-enabled static flip-flop circuit with no extra forward-path delay penalty
US8441325B2 (en) * 2004-06-03 2013-05-14 Silicon Laboratories Inc. Isolator with complementary configurable memory
JP2006019455A (ja) * 2004-06-30 2006-01-19 Nec Electronics Corp 半導体装置およびその製造方法
JP2008522423A (ja) * 2004-12-01 2008-06-26 エヌエックスピー ビー ヴィ 集積回路ダイ上に相互接続構造を形成する方法
US8131250B2 (en) * 2005-02-18 2012-03-06 The Regents Of The University Of California Self-synchronized radio frequency interconnect for three-dimensional circuit integration
US7598630B2 (en) * 2005-07-29 2009-10-06 Intel Corporation IC with on-die power-gating circuit
US20070090517A1 (en) * 2005-10-05 2007-04-26 Moon Sung-Won Stacked die package with thermally conductive block embedded in substrate
EP2509075B1 (en) * 2006-12-14 2019-05-15 Rambus Inc. Multi-die memory device
JP2009277334A (ja) * 2008-04-14 2009-11-26 Hitachi Ltd 情報処理装置および半導体記憶装置
US8283771B2 (en) * 2008-06-30 2012-10-09 Intel Corporation Multi-die integrated circuit device and method
US7821108B2 (en) * 2008-07-04 2010-10-26 Micron Technology, Inc. Systems and methods for lowering interconnect capacitance through adjustment of relative signal levels
JP5331427B2 (ja) * 2008-09-29 2013-10-30 株式会社日立製作所 半導体装置
US20100121994A1 (en) 2008-11-10 2010-05-13 International Business Machines Corporation Stacked memory array
US8294240B2 (en) 2009-06-08 2012-10-23 Qualcomm Incorporated Through silicon via with embedded decoupling capacitor
US8227904B2 (en) 2009-06-24 2012-07-24 Intel Corporation Multi-chip package and method of providing die-to-die interconnects in same
US20100327419A1 (en) 2009-06-26 2010-12-30 Sriram Muthukumar Stacked-chip packages in package-on-package apparatus, methods of assembling same, and systems containing same
JP5358349B2 (ja) * 2009-08-26 2013-12-04 ザインエレクトロニクス株式会社 データ送信回路及びデータ通信装置
US8242604B2 (en) 2009-10-28 2012-08-14 International Business Machines Corporation Coaxial through-silicon via
US8276002B2 (en) 2009-11-23 2012-09-25 International Business Machines Corporation Power delivery in a heterogeneous 3-D stacked apparatus
US8363443B2 (en) * 2010-02-01 2013-01-29 Unity Semiconductor Corporation Circuits and techniques to compensate data signals for variations of parameters affecting memory cells in cross-point arrays
US9190738B2 (en) 2010-04-11 2015-11-17 Broadcom Corporation Projected artificial magnetic mirror
TWI401780B (zh) * 2010-07-20 2013-07-11 Ind Tech Res Inst 可測試直通矽晶穿孔的結構及方法
US8582373B2 (en) * 2010-08-31 2013-11-12 Micron Technology, Inc. Buffer die in stacks of memory dies and methods
US8547769B2 (en) * 2011-03-31 2013-10-01 Intel Corporation Energy efficient power distribution for 3D integrated circuit stack
KR101589843B1 (ko) 2011-09-30 2016-01-28 인텔 코포레이션 3d 집적 회로 적층을 위한 층간 통신들

Also Published As

Publication number Publication date
KR20140068106A (ko) 2014-06-05
US20130293292A1 (en) 2013-11-07
US9263422B2 (en) 2016-02-16
JP2015502651A (ja) 2015-01-22
US9000577B2 (en) 2015-04-07
TWI476863B (zh) 2015-03-11
KR101589843B1 (ko) 2016-01-28
EP2761655A1 (en) 2014-08-06
WO2013048501A1 (en) 2013-04-04
EP2761655A4 (en) 2015-04-15
CN103828046A (zh) 2014-05-28
EP2761655B1 (en) 2021-10-20
TW201332059A (zh) 2013-08-01
CN103828046B (zh) 2018-05-22
US20150130534A1 (en) 2015-05-14

Similar Documents

Publication Publication Date Title
JP5947387B2 (ja) ３ｄ集積回路積層体の層間通信
Pavlidis et al. Three-dimensional integrated circuit design
US9129935B1 (en) Multi-chip packages with reduced power distribution network noise
US11894324B2 (en) In-package RF waveguides as high bandwidth chip-to-chip interconnects and methods for using the same
CN109643704A (zh) 用于管理多芯片封装上的专用功率门控的方法和设备
JP4860637B2 (ja) 信号伝送方式及び半導体集積回路装置
US10062669B2 (en) Semiconductor device
Kumar et al. Ultra-high I/O density glass/silicon interposers for high bandwidth smart mobile applications
US20140054742A1 (en) Semiconductor Structure
US10916524B2 (en) Stacked dice systems
US20120153497A1 (en) Integrated circuit having a three dimensional stack package structure
US8410816B1 (en) Low-swing signaling scheme for data communication
US9274167B2 (en) Chip-to-chip signal transmission system and chip-to-chip capacitive coupling transmission circuit
Alam et al. Inter-strata connection characteristics and signal transmission in three-dimensional (3D) integration technology
Cho et al. Power distribution network (PDN) design and analysis of a single and double-sided high bandwidth memory (HBM) interposer for 2.5 D terabtye/s bandwidth system
Kalargaris et al. Interconnect design tradeoffs for silicon and glass interposers
Papistas et al. Contactless heterogeneous 3-D ICs for smart sensing systems
Li et al. Interconnect in the Era of 3DIC
Liu et al. Special considerations for 3DIC circuit design and modeling
Pantano et al. Technology optimization for high bandwidth density applications on 3D interposer
Cubillo et al. Through-silicon interposer (TSI) co-design optimization for high performance systems
US9692424B2 (en) Decoupling circuit and semiconductor device including the same
JP2008067288A (ja) 受信器及び半導体装置
Araga et al. Landside capacitor efficacy among multi-chip-module using Si-interposer
TWI529895B (zh) 三維積體電路

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20150611

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150804

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20151029

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20160405

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20160502

R155 Notification before disposition of declining of application

Free format text: JAPANESE INTERMEDIATE CODE: R155

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20160602

R150 Certificate of patent or registration of utility model

Ref document number: 5947387

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250