TWI476863B - 用於３ｄ積體電路堆疊之介層通訊 - Google Patents

用於３ｄ積體電路堆疊之介層通訊 Download PDF

Info

Publication number
TWI476863B
TWI476863B TW101132549A TW101132549A TWI476863B TW I476863 B TWI476863 B TW I476863B TW 101132549 A TW101132549 A TW 101132549A TW 101132549 A TW101132549 A TW 101132549A TW I476863 B TWI476863 B TW I476863B
Authority
TW
Taiwan
Prior art keywords
coupling
interconnect
layers
capacitors
receiver
Prior art date
Application number
TW101132549A
Other languages
English (en)
Other versions
TW201332059A (zh
Inventor
Guido Droege
Niklas Linkewitsch
Andre Schaefer
Original Assignee
Intel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Intel Corp filed Critical Intel Corp
Publication of TW201332059A publication Critical patent/TW201332059A/zh
Application granted granted Critical
Publication of TWI476863B publication Critical patent/TWI476863B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/06—Arrangements for interconnecting storage elements electrically, e.g. by wiring
    • G11C5/063—Voltage and signal distribution in integrated semi-conductor memory access lines, e.g. word-line, bit-line, cross-over resistance, propagation delay
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
    • G11C7/1057—Data output buffers, e.g. comprising level conversion circuits, circuits for adapting load
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1078—Data input circuits, e.g. write amplifiers, data input buffers, data input registers, data input level conversion circuits
    • G11C7/1084—Data input buffers, e.g. comprising level conversion circuits, circuits for adapting load
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5222—Capacitive arrangements or effects of, or between wiring layers
    • H01L23/5223—Capacitor integral with wiring layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/642—Capacitive arrangements
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/02—Disposition of storage elements, e.g. in the form of a matrix array
    • G11C5/04—Supports for storage elements, e.g. memory modules; Mounting or fixing of storage elements on such supports
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6605—High-frequency electrical connections
    • H01L2223/6616—Vertical connections, e.g. vias
    • H01L2223/6622—Coaxial feed-throughs in active or passive substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06513—Bump or bump-like direct electrical connections between devices, e.g. flip-chip connection, solder bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06541—Conductive via connections through the device, e.g. vertical interconnects, through silicon via [TSV]
    • H01L2225/06544—Design considerations for via connections, e.g. geometry or layout

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Logic Circuits (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

用於3D積體電路堆疊之介層通訊
本發明通常係關於積體電路，且特別是關於所謂的三維積體電路。
可將多個晶粒堆疊，其通常被稱為以信號連接於晶粒之間的三維模組(或「堆疊」)，使得IC模組具有增加的電路元件容量。
一些實施例提出用於3D堆疊模組的電容式AC耦合介層通訊。電容式AC耦合(例如，調諧AC耦合)可非常適用於3D實作，尤其是當考量到導體互連的估計或測得之電容特性時，其通常由電感和電容所支配。從DC的觀點來看，藉由電容式耦合通訊，堆疊的晶粒可能彼此去耦合，因此允許層間的獨立偏壓條件。藉由上述AC耦合，可有效地實作點對點以及點對多點發信，其使晶粒間通訊之區域中有新的機會。此外，AC耦合可結合兩項優點。第一，功率消耗通常將隨著頻率來縮放。因此，當互連上沒有傳輸時，可消耗很少功率或不消耗功率。第二，相較於例如低電壓DC耦合發信方法，可提高能量效率和最大頻寬，亦即，針對具有高電容負載條件的高堆疊。
第1圖係為用於如行動電話、可攜式個人電腦、或伺 服器電腦的運算裝置之示範性異質3D模組的概念圖。異質模組係為一種包含由兩個或多個不同程序(例如，可用的電晶體特徵尺寸、供應準位等)構成之兩個或多個積體電路晶粒的模組。例如，用於核心邏輯晶粒的程序或技術通常會與用於快閃記憶體晶粒的程序或技術不同。
所繪之3D模組具有一核心邏輯層102、PCM(相變記憶體)層104、SRAM層106、eDRAM層108、及DRAM層110。亦具有許多用來在不同電子層之間互連信號和供應參考基準的導電互連(所繪圖示中的穿透矽通孔「TSV」)(TSV可能會依據堆疊晶粒的程序、功能、和負載需求而有不同的長度、寬度和電特性)。可能也有用於實作不同層之間的互連之其它類型的互連結構。此外，當顯示和討論TSV時，其它適當的互連結構可用於實作AC耦合互連，其於下列段落中提出。
(請注意eDRAM代表可整合在相同晶粒上作為ASIC或處理器的嵌入式DRAM、電容器基礎動態隨機存取記憶體。這通常是十分易漏的但比傳統DRAM更快。PCM代表相變記憶體。這是一種非揮發性電腦記憶體的類型。目前，PCM有優勢地利用硫屬玻璃的特有特性。)
第2圖顯示一部分3D堆疊的側視圖。這包含經過重新分配而設置在一起的晶粒層202和微凸塊區域層204。每個重佈層係由一晶粒的部分構成，而微凸塊(包括未顯示的墊片)係設置於晶粒之間。
此圖繪示設置於前側至後側的晶粒(例如，前側活性 層在所繪之圖中皆面向相同方向(向下方向))，然而在一些實作中，可採用其他合適的架構。沿著這些線，功能性晶粒層可依任何適當的順序，儘管可能希望將產生最多熱的層(例如核心/處理器層)放置在外表面(例如，頂部或底部)上。同樣地，為了提高頻寬，可將不同層更接近某些其他層以對較高優先權的通道實現較快的傳輸率。
第3圖係為依照一些實施例之用於位元線的顯示AC耦合介層連結實作之概念圖。所顯示的係為設置通過一核心層310、一PCMS層312、SRAM層314、eDRAM層316、及DRAM層318和320的一互連(例如，TSV)305。(為求簡單起見而顯示單一線，但人們將了解到介層連結可包含用於資料、位址、及/或控制信號的複數條線。)
在所繪之實施例中，每層具有透過一傳送器耦合電容器(CCTx )耦接TSV的一傳送器驅動器302以及透過一接收器耦合電容器(CCRx )耦接TSV的一接收器驅動器304。在所繪之實施例中，用於核心層310的接收器係直接連接資料線以定義其DC準位。這可能非常適用於並聯拓樸，使能夠通訊於連接的堆疊層之任二個或多個層之間。於是，從DC的觀點來看，其它層裝置(本實施例中的記憶體裝置)係彼此分開，所以它們會局部地產生其個別所需的DC偏壓準位而不會不當地影響到其它層。
應了解到在直接連接TSV的核心中具有接收器只是一個實作，但這當然不是必需的。例如，透過能浮置或以額 外電路施以偏壓的TSV鏈，可使用電容器來分開所有接收器和傳送器階段。沿著這些線，基於一些實施例，可能不需要RX 側上的耦合電容。例如，若一些或所有的接收器使用相同的DC電壓，則至少針對具有共同接收器DC偏壓準位之模組中的TX /RX 網路，可省略在接收器側上的耦合電容器。於是，可採用不同架構。可在所有接收器上使用耦合電容器，或者可在除了定義共同互連(第3圖實施例)之DC準位的接收器以外的所有接收器上使用耦合電容器。替代地，以相同DC準位操作的接收器之一或多個網路群組可省略耦合電容器。
在本實施例中，信號線係用於雙向發信，雖然在其它實施例中，可使用分開的線來單向接收和傳送。另外，概念可適用於單端型以及用於差動發信架構且可用於點對點或點對多點連結。亦應注意到可對每條線使用連續或分段(從層到層的分段串聯)的互連(TSV、電鍍通孔等)。當由多於一個導電區段組成的互連通過導電IC模組軌跡以分段方式連接在一起時，一般將具有不同的反應(電感、電容)特性。
第4圖係為依照一些實施例之顯示使用一AC耦合匯流排實作的介層通訊之方塊圖。這描繪使用一匯流排配置而連結在一起的不同層。亦即，每個功能層耦接一共同匯流排，例如，具有一些資料、控制、及位址互連線的匯流排。在其它實施例中，可實作專用的點對點或點對多點、或專用和共享的匯流排連結之組合。
第5圖係依照一些實施例之顯示用於第3圖的圖之一部分的傳送器-接收器連結之示意圖。耦合電容器(CCTx 、CCRx )係連同等效傳送器和接收器電容(Ctx 、Crx )一起顯示。同樣顯示用於耦接傳送器和接收器(302、304)的互連(例如，TSV)之等效電容(CStack )。(請注意互連「堆疊」電容可由TSV、ESD裝置、微凸塊、金屬堆疊元件、重佈層等產生)。
在本實施例中，顯示接收器304係以與接收器304在一起的回授充電電路505來實作，回授充電電路505包括阻抗Z2和可變阻抗Z1。為了方便且容易理解，亦指出示範性電容器值。
透過具有較高堆疊的3D模組，可能會出現長TSV鏈，這會造成3D模組具有相對高的電容負載。這樣的電容負載甚至可能隨著點對多點的配置而增加。設置與堆疊負載串聯的耦合電容器(例如，第5圖中的CCTx 、CCRx )實質上能降低接收器與傳送器之間的有效總電容。
從傳送器302的觀點來看，耦合電容器(CCTx 、CCRx )係有效地形成有關互連電容(CStack )和接收器去耦合電容(Crx )的分壓器。
在一些實施例中，可特別考量第一分壓器之CCTx 與CStack 的電容比。例如，以示範性電容值，可能是1：10的級數(CCTx 與CStack 的比例)，這相當於約10：1的阻抗比，藉此降低從傳送器提供以及由接收器所見的全電壓擺幅準位。例如，若傳送器驅動器輸出信號具有1V的擺 幅量，則在互連堆疊(CStack )節點上的擺幅準位會降至約為100mV。這可能提供有關功率耗散及速度的優勢。在一些實施例中，亦可考量第二電容比(CCRx 與CRx )。在所繪之實例中，大約為5：1。藉由此整體電路，AC耦合方法可對於寬頻率範圍具有能量效率，因為其實質上避免DC功率消耗且同時減少在通道電容上的電壓擺幅。
堆疊互連(例如，TSV)亦可具有例如約為10到50pH之範圍的寄生電感。例如，當為傳送器和接收器選擇耦合電容器值時，可考慮上述電感。例如，藉由通常為100fF至1pF的通道電容(每堆疊晶粒)(考慮到耦合電容器、堆疊電容、和接收器/傳送器電容)以及藉由在前述範圍內的堆疊寄生電感，可能造成約為20到160GHz的共振頻率。這種共振頻率通過共振峰值而支援達到適當的高發信截止頻率。
第6圖顯示可用於第5圖所示之回授充電器505的回授充電器實作之實施例。這繪示出用於差動發信實作的回授充電器原理。(請注意藉由此電路，採用具有通常應接在閂鎖階段之後的單端型輸出(Output)之差動感測放大器。)電路包括一包含電晶體P1、P2及N1至N4的接收器404；包含電晶體N5、N6的阻抗Z2；以及包含電晶體P3、P4、P5、P6、P7、和P8、和反向器608的可控制阻抗Z1。Z1和Z2電晶體運作以產生用於接收器輸入電晶體N1和N2之輸入(InP、InN)的DC偏壓。電晶體N4、N5、和N6當作用於阻抗Z1、Z2及接收器驅動器404之 由偏壓信號(Bias)控制的電流源。電晶體P5和P8當作用於阻抗Z1的電阻器。
依據輸出(Output)之邏輯狀態而定，有兩個DC偏壓準位(一個高準位和一個低準位)，其可藉由在InP和InN上的Z1和Z2產生。若Output為高，則P7會導通，而導致InP變成位於較高的DC偏壓準位且InN變成位於較低的準位。另一方面，若Output為邏輯低，則P4會導通且InN位於較高的偏壓準位，而InP接收較低的偏壓準位。關於較低和較高的DC偏壓準位之實際(類比)值係由關於P6-P8和N6的設計選擇參數以及由Bias信號準位所決定。
在每個輸入上的額外DC偏移產生施加穿過差動輸入(InP/InN)的差動DC輸入，差動輸入(InP/InN)的極性係取決於接收器之輸出狀態而定。這是配置用於正回授，使得即使在長的常數模式期間，仍將維持在接收器輸入的穩定狀態。在多數實施例中，差動偏移準位應小於AC信號擺幅而高於差動輸入的解析度。因此，通常不需要特別的DC平衡、編碼、或攪碼機制。
第7至11圖顯示使用同軸配置的互連(圖中的TSV)來實作耦合電容器的另外實施例。它們繪示出用於實作傳送器及/或接收器耦合電容器的示範性方法。第7和8圖顯示具有以同軸互連電容器實作的傳送器耦合電容器、以及用於接收器耦合電容器的其它電容器配置之實施例。如第8圖之上視和側視剖面圖所示，藉由這些實施 例，耦合電容器可由同軸地設置在TSV結構內部周圍的導電片產生。第9圖繪示緩衝器能如何用於某些耦合電容器方法。第10和11圖強調使用具有AC耦合的同軸互連結構之優點。第10圖顯示一典型的TSV實作。基於此設計，可能會有從重佈層及/或微凸塊區域切斷TSV的風險，例如，由於熱應力。相比之下，第11圖之同軸互連設計能避免此問題。相較於DC耦合方法，隨著外部和內部圓柱可能愈來愈薄而產生較少的應力。
耦合電容器可以其它方式形成。例如，其可由具有例如約500fF電容之級數的晶粒邊界電容器構成。可使用毗連於互連結構的MIM電容器及/或寄生電容。電容還可以其它方式來實作。例如，參考第12圖，其可以由兩個相鄰的TSV產生之電容來實作。如第13圖所示，亦可採用晶粒間電容器。晶粒間電容器可由兩個相鄰的晶粒之金屬墊片構成。墊片係在彼此上面平放且形成一平板式電容器。然而，藉由上述電容器，如同其它實施例，可能希望有額外的緩衝。
應提及到互連短路和開路對於限制關於3D堆疊之希望的產量會是重大的因素。幸運的是，藉由本發明之實施例，這可藉由使用測試設備連結來減少，由於它們可不必通過一或多個AC耦合通道的接點來實作而可被簡化。
如本文中所教示，關於使用具有3D堆疊的AC耦合，可能有一些不同的好處。例如，可合宜地混合具有不同偏壓需求的不同技術，因為不同層中的DC偏壓會彼此 去耦合。另外，在一些實施例中，對於寬頻率範圍可實現希望的能量效率。可能有極小(若未接近零)的靜態功率耗散。此外，發信頻寬可透過電容降低及來自寄生互連電感的共振作用而增加。一個顯著的好處可能在於能使用非接觸式探測來進行測試。這與會損壞變薄的晶片而因此會影響產量的直接探測形成對比。而且，藉由非接觸式探測一般會減輕ESD問題。應了解到藉由AC耦合，接收器不必直接連接一連串的TSV。
在前述說明及下列申請專利範圍中，下列術語應解釋如下：可使用「耦接」和「連接」連同其衍生詞之術語。應了解到這些術語並不預期作為彼此的同義詞。而是，在特定實施例中，使用「連接」以表示兩個或多個元件係彼此直接實體或電性接觸。使用「耦接」以表示兩個或多個元件係彼此合作或互動，但它們可能會或可能不會直接實體或電性接觸。
本發明不侷限於所述之實施例，而是能以所附之申請專利範圍的精神及範圍內的修改及變化來實行。例如，可採用單向以及雙向配置。每位元可使用兩條資料線。
應了解到本發明可適用於所有類型的半導體積體電路(「IC」)晶片。這些IC晶片的實例包括(但不侷限於)處理器、控制器、晶片組元件、可程式化邏輯陣列(PLA)、記憶體晶片、網路晶片等。
亦應了解到在一些圖中，信號導體線係以線來表示。有些線可能較組，以表示較多的組成信號路徑，有些線具 有一數字標記，以表明一些組成信號路徑，且/或有些線在一或多個端點上具有箭頭，以指出主要資訊流方向。然而，這不應被解釋成限制性的。而是，可使用上述增加的細節與一或多個示範性實施例有關，以有助於更容易了解電路。任何所示之信號線(無論是否具有額外資訊)實際上可包含一或多個信號，其可在複數個方向上傳輸且可以任何適當類型的信號架構來實作，例如，以差動對實作的數位或類比線、及/或單端型的線。
應了解到可能已舉出實例大小/模型/數值/範圍，儘管本發明並不以此為限。由於製造技術(例如，光刻)隨著時間日趨成熟，預期可製造出較小型的裝置。另外，為了簡化說明及討論，連接至IC晶片及其它元件之熟知的電源/接地可能會或可能不會顯示於圖中，以不模糊本發明。再者，可以方塊圖形式來顯示佈置以避免模糊本發明，並且亦有鑒於關於實作這種方塊圖佈置的具體細節係高度依賴待實作之本發明內的平台，亦即，上述具體細節應適當地落在本領域之熟知技藝者的視界內。這裡提出具體細節(例如，電路)以說明本發明之實例實施例，本領域之熟知技藝者應了解到本發明能不以這些具體細節或以這些具體細節的變化來實行。因此本說明被視為是說明性而非限制性的。
102‧‧‧核心邏輯層
104‧‧‧PCM層
106‧‧‧SRAM層
108‧‧‧eDRAM層
110‧‧‧DRAM層
202‧‧‧晶粒層
204‧‧‧微凸塊區域層
302‧‧‧傳送器驅動器
304‧‧‧接收器驅動器
CCTx ‧‧‧傳送器耦合電容器
CCRx ‧‧‧接收器耦合電容器
310‧‧‧核心層
312‧‧‧PCMS層
314‧‧‧SRAM層
316‧‧‧eDRAM層
318‧‧‧DRAM層
320‧‧‧DRAM層
305‧‧‧互連
Ctx ‧‧‧電容
Crx ‧‧‧電容
CStack ‧‧‧電容
505‧‧‧回授充電電路
Z1‧‧‧阻抗
Z2‧‧‧阻抗
P1‧‧‧電晶體
P2‧‧‧電晶體
P3‧‧‧電晶體
P4‧‧‧電晶體
P5‧‧‧電晶體
P6‧‧‧電晶體
P7‧‧‧電晶體
P8‧‧‧電晶體
N1‧‧‧電晶體
N2‧‧‧電晶體
N3‧‧‧電晶體
N4‧‧‧電晶體
N5‧‧‧電晶體
N6‧‧‧電晶體
InP‧‧‧輸入
InN‧‧‧輸入
Output‧‧‧輸出
404‧‧‧接收器
608‧‧‧反向器
Bias‧‧‧偏壓信號
本發明之實施例係以實例方式(而不以限制方式)來 繪示在附圖的圖中，圖中的相同參考數字係指類似元件。
第1圖顯示一異質三維積體電路模組。
第2圖係依照一些實施例之異質3D模組的側視圖。
第3圖係依照一些實施例之具有AC耦合介層通訊的3D模組之概念圖。
第4圖係顯示依照一些實施例之用於第3圖的互連通訊之匯流排實作的方塊圖。
第5圖係顯示依照一些實施例之包括用於耦接至一介層導電互連的信號線之示範性合理值的電容式耦合電容之示意圖。
第6圖係顯示依照一些實施例之具有一回授充電器的接收器電路之示意圖。
第7圖係依照一些實施例之具有使用由同軸互連構成的電容器之AC耦合介層通訊的3D模組之概念圖。
第8圖顯示依照一些實施例之使用同軸排列的TSV圓柱所得之耦合電容器的上視和側視剖面圖。
第9圖繪示依照一些實施例之緩衝器能如何用於某些耦合電容器。
第10和11圖強調依照一些實施例之使用具有AC耦合的同軸互連結構之優點。
第12圖顯示依照一些實施例之以兩個相鄰的TSV所產生之電容實作的耦合電容器之實例。
第13圖顯示依照一些實施例之晶粒間電容器。
302‧‧‧傳送器驅動器
304‧‧‧接收器驅動器
310‧‧‧核心層
312‧‧‧PCMS層
314‧‧‧SRAM層
316‧‧‧eDRAM層
318‧‧‧DRAM層
320‧‧‧DRAM層

Claims (22)

  1. 一種用於3D積體電路之設備，包含：兩個或更多個堆疊晶粒層，具有面向相同方向的活性表面；至少一互連，通過該兩個或更多個晶粒層並具有一關聯電容；及至少一接收器，在該些堆疊晶粒層之至少一者上、以及至少一傳送器，在該些堆疊晶粒層之至少一者上，其中該至少一傳送器透過一耦合電容器來連接該互連，該至少一傳送器和接收器經由AC耦合透過該互連來彼此耦接，其中該耦合電容器具有比該互連之電容小的電容。
  2. 如申請專利範圍第1項所述之設備，其中該至少一接收器包含回授充電器電路。
  3. 如申請專利範圍第2項所述之設備，其中該些接收器係為差動接收器。
  4. 如申請專利範圍第1項所述之設備，其中該至少一互連包括一穿透矽通孔。
  5. 如申請專利範圍第1項所述之設備，其中該至少一互連包括一分段連接的穿透矽通孔。
  6. 如申請專利範圍第1項所述之設備，其中該些耦合電容器係由同軸地設置在該至少一互連周圍的導電片構成。
  7. 如申請專利範圍第1項所述之設備，包含至少一接收器，其不使用一耦合電容器來直接耦接該互連。
  8. 如申請專利範圍第1項所述之設備，包含至少一直接耦接該互連的傳送器。
  9. 如申請專利範圍第1項所述之設備，其中該兩個或多個晶粒層包含一核心邏輯層以及一或多個需要不同DC偏壓準位的記憶體層，該核心邏輯層和該一或多個記憶體層被耦合電容器彼此分開。
  10. 一種用於3D積體電路之設備，包含：至少兩個積體電路(IC)層，包括一核心邏輯層以及不同技術的一或多個記憶體層；及一匯流排，用來通訊地彼此連結該至少兩層，該匯流排包括連接通過該至少三層的一或多個互連，其中每層包括透過耦合電容器來耦接該些互連的至少一匯流排介面，其中該耦合電容器具有比該互連之電容小的電容。
  11. 如申請專利範圍第10項所述之設備，其中用於至少兩層的匯流排介面被施加不同DC準位的偏壓。
  12. 如申請專利範圍第10項所述之設備，其中該些匯流排介面包含傳送器和接收器，其透過該些耦合電容器耦接至該些互連。
  13. 如申請專利範圍第10項所述之設備，其中該些耦合電容器具有比該些互連之電容小的電容，其中該些接收器所見的AC信號擺幅會從關聯傳送器所傳送的擺幅準位被分割。
  14. 如申請專利範圍第10項所述之設備，其中該些耦合電容器係以在晶粒上的金屬電容來實作。
  15. 如申請專利範圍第10項所述之設備，其中該些耦合電容器係以MIM電容器實作。
  16. 如申請專利範圍第10項所述之設備，其中該些耦合電容器係以使用兩個相鄰TSV實作的電容器來實作。
  17. 如申請專利範圍第10項所述之設備，其中該些耦合電容器係以在重佈層中實作的電容器來實作。
  18. 如申請專利範圍第10項所述之設備，其中該些耦合電容器係以與TSV同軸設置的電極來實作。
  19. 如申請專利範圍第10項所述之設備，其中該些耦合電容器係實作成晶粒間電容器。
  20. 一種用於3D積體電路之設備，包含：兩個或更多個堆疊晶粒層，具有面向相同方向的活性表面；至少一互連，通過該兩個或多個晶粒層並具有一關聯電容；及接收器和傳送器，在該兩個或更多個層上，其中該些接收器之至少一者透過一耦合電容器來連接該互連，該些傳送器和接收器經由AC耦合透過該互連來彼此耦接，其中該耦合電容器具有比該互連之電容小的電容。
  21. 如申請專利範圍第20項所述之設備，其中該至少一接收器包含回授充電器電路。
  22. 如申請專利範圍第20項所述之設備，其中該些傳送器之至少一者透過一耦合電容器連接該互連。
TW101132549A 2011-09-30 2012-09-06 用於３ｄ積體電路堆疊之介層通訊 TWI476863B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/US2011/054440 WO2013048501A1 (en) 2011-09-30 2011-09-30 Interlayer communications for 3d integrated circuit stack

Publications (2)

Publication Number Publication Date
TW201332059A TW201332059A (zh) 2013-08-01
TWI476863B true TWI476863B (zh) 2015-03-11

Family

ID=47996232

Family Applications (1)

Application Number Title Priority Date Filing Date
TW101132549A TWI476863B (zh) 2011-09-30 2012-09-06 用於３ｄ積體電路堆疊之介層通訊

Country Status (7)

Country Link
US (2) US9000577B2 (zh)
EP (1) EP2761655B1 (zh)
JP (1) JP5947387B2 (zh)
KR (1) KR101589843B1 (zh)
CN (1) CN103828046B (zh)
TW (1) TWI476863B (zh)
WO (1) WO2013048501A1 (zh)

Families Citing this family (33)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP4254413A3 (en) * 2006-12-14 2023-12-27 Rambus Inc. Multi-die memory device
CN103828046B (zh) 2011-09-30 2018-05-22 英特尔公司 用于3d集成电路层叠的层间通信
JP5543567B2 (ja) * 2012-10-22 2014-07-09 誠 雫石 半導体素子の製造方法
US9287196B2 (en) * 2012-12-28 2016-03-15 Intel Corporation Resonant clocking for three-dimensional stacked devices
US9865550B2 (en) * 2013-11-21 2018-01-09 Taiwan Semiconductor Manufacturing Company, Ltd. Pattern generator having stacked chips
EP3087604A4 (en) * 2013-12-23 2017-09-06 Intel Corporation Through-body-via isolated coaxial capacitor and techniques for forming same
US9698735B1 (en) * 2015-05-13 2017-07-04 The United States Of America As Represented By The Secretary Of The Air Force Low voltage differential signal receiver with fully integrated AC coupling and bias latching
US10468363B2 (en) 2015-08-10 2019-11-05 X-Celeprint Limited Chiplets with connection posts
KR20170030307A (ko) * 2015-09-09 2017-03-17 삼성전자주식회사 분리 배치된 커패시터를 갖는 메모리 장치
US10832127B2 (en) * 2015-11-30 2020-11-10 Samsung Electronics Co., Ltd. Three-dimensional integration of neurosynaptic chips
CN105470225B (zh) * 2015-12-09 2018-04-17 西安交通大学 基于穿硅电容的三维容性耦合互连结构的制作方法
US10122420B2 (en) * 2015-12-22 2018-11-06 Intel IP Corporation Wireless in-chip and chip to chip communication
US10103069B2 (en) 2016-04-01 2018-10-16 X-Celeprint Limited Pressure-activated electrical interconnection by micro-transfer printing
US10168922B1 (en) * 2016-04-26 2019-01-01 International Business Machines Corporation Volatile and non-volatile memory in a TSV module
US20170345496A1 (en) * 2016-05-25 2017-11-30 Intel Corporation Asymmetrical write driver for resistive memory
US9875959B2 (en) * 2016-06-09 2018-01-23 International Business Machines Corporation Forming a stacked capacitor
US10222698B2 (en) 2016-07-28 2019-03-05 X-Celeprint Limited Chiplets with wicking posts
US11064609B2 (en) 2016-08-04 2021-07-13 X Display Company Technology Limited Printable 3D electronic structure
WO2018063381A1 (en) * 2016-09-30 2018-04-05 Intel Corporation Semiconductor package having an impedance-boosting channel
CN107301455B (zh) * 2017-05-05 2020-11-03 中国科学院计算技术研究所 用于卷积神经网络的混合立方体存储系统及加速计算方法
US10134712B1 (en) * 2017-08-23 2018-11-20 Micron Technology, Inc. Methods and systems for improving power delivery and signaling in stacked semiconductor devices
JP6892360B2 (ja) * 2017-09-19 2021-06-23 キオクシア株式会社 半導体装置
KR102589968B1 (ko) 2018-04-17 2023-10-16 삼성전자주식회사 3 차원 적층 구조를 갖는 뉴로모픽 회로 및 이를 포함하는 반도체 장치
US20200006306A1 (en) * 2018-07-02 2020-01-02 Shanghai Denglin Technologies Co. Ltd Configurable random-access memory (ram) array including through-silicon via (tsv) bypassing physical layer
CN111415941B (zh) 2018-09-20 2021-07-30 长江存储科技有限责任公司 多堆叠层三维存储器件
JP7222481B2 (ja) * 2019-03-18 2023-02-15 本田技研工業株式会社 半導体装置
US11264361B2 (en) * 2019-06-05 2022-03-01 Invensas Corporation Network on layer enabled architectures
US11217563B2 (en) 2019-10-24 2022-01-04 Apple Inc. Fully interconnected heterogeneous multi-layer reconstructed silicon device
KR20210072181A (ko) 2019-12-06 2021-06-17 삼성전자주식회사 반도체 패키지 및 그의 제조 방법
US11699091B2 (en) * 2020-03-02 2023-07-11 Massachusetts Institute Of Technology Qubit circuits with deep, in-substrate components
US11387178B2 (en) 2020-03-06 2022-07-12 X-Celeprint Limited Printable 3D electronic components and structures
US11973057B2 (en) 2020-12-15 2024-04-30 Analog Devices, Inc. Through-silicon transmission lines and other structures enabled by same
US11490519B2 (en) 2021-01-11 2022-11-01 X-Celeprint Limited Printed stacked micro-devices

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6104209A (en) * 1998-08-27 2000-08-15 Micron Technology, Inc. Low skew differential receiver with disable feature
US6864733B2 (en) * 2003-05-29 2005-03-08 Intel Corporation Data-enabled static flip-flop circuit with no extra forward-path delay penalty
US20100121994A1 (en) * 2008-11-10 2010-05-13 International Business Machines Corporation Stacked memory array
US20110095435A1 (en) * 2009-10-28 2011-04-28 International Business Machines Corporation Coaxial through-silicon via
US20110121811A1 (en) * 2009-11-23 2011-05-26 International Business Machines Corporation Power delivery in a heterogeneous 3-d stacked apparatus

Family Cites Families (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59229686A (ja) * 1983-06-09 1984-12-24 Toshiba Corp Ｉｃカ−ド
US5818884A (en) * 1993-10-26 1998-10-06 General Datacomm, Inc. High speed synchronous digital data bus system having unterminated data and clock buses
US5894230A (en) * 1997-02-20 1999-04-13 International Business Machines Corporation Modified keeper half-latch receiver circuit
TW586205B (en) * 2001-06-26 2004-05-01 Intel Corp Electronic assembly with vertically connected capacitors and manufacturing method
US8441325B2 (en) * 2004-06-03 2013-05-14 Silicon Laboratories Inc. Isolator with complementary configurable memory
JP2006019455A (ja) 2004-06-30 2006-01-19 Nec Electronics Corp 半導体装置およびその製造方法
EP1820214A2 (en) * 2004-12-01 2007-08-22 Koninklijke Philips Electronics N.V. A method of forming an interconnect structure on an integrated circuit die
US8131250B2 (en) * 2005-02-18 2012-03-06 The Regents Of The University Of California Self-synchronized radio frequency interconnect for three-dimensional circuit integration
US7598630B2 (en) * 2005-07-29 2009-10-06 Intel Corporation IC with on-die power-gating circuit
US20070090517A1 (en) * 2005-10-05 2007-04-26 Moon Sung-Won Stacked die package with thermally conductive block embedded in substrate
EP4254413A3 (en) * 2006-12-14 2023-12-27 Rambus Inc. Multi-die memory device
JP2009277334A (ja) * 2008-04-14 2009-11-26 Hitachi Ltd 情報処理装置および半導体記憶装置
US8283771B2 (en) * 2008-06-30 2012-10-09 Intel Corporation Multi-die integrated circuit device and method
US7821108B2 (en) * 2008-07-04 2010-10-26 Micron Technology, Inc. Systems and methods for lowering interconnect capacitance through adjustment of relative signal levels
JP5331427B2 (ja) * 2008-09-29 2013-10-30 株式会社日立製作所 半導体装置
US8294240B2 (en) 2009-06-08 2012-10-23 Qualcomm Incorporated Through silicon via with embedded decoupling capacitor
US8227904B2 (en) * 2009-06-24 2012-07-24 Intel Corporation Multi-chip package and method of providing die-to-die interconnects in same
US20100327419A1 (en) 2009-06-26 2010-12-30 Sriram Muthukumar Stacked-chip packages in package-on-package apparatus, methods of assembling same, and systems containing same
JP5358349B2 (ja) * 2009-08-26 2013-12-04 ザインエレクトロニクス株式会社 データ送信回路及びデータ通信装置
US8363443B2 (en) * 2010-02-01 2013-01-29 Unity Semiconductor Corporation Circuits and techniques to compensate data signals for variations of parameters affecting memory cells in cross-point arrays
US9190738B2 (en) 2010-04-11 2015-11-17 Broadcom Corporation Projected artificial magnetic mirror
TWI401780B (zh) * 2010-07-20 2013-07-11 Ind Tech Res Inst 可測試直通矽晶穿孔的結構及方法
US8582373B2 (en) * 2010-08-31 2013-11-12 Micron Technology, Inc. Buffer die in stacks of memory dies and methods
US8547769B2 (en) * 2011-03-31 2013-10-01 Intel Corporation Energy efficient power distribution for 3D integrated circuit stack
CN103828046B (zh) 2011-09-30 2018-05-22 英特尔公司 用于3d集成电路层叠的层间通信

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6104209A (en) * 1998-08-27 2000-08-15 Micron Technology, Inc. Low skew differential receiver with disable feature
US6864733B2 (en) * 2003-05-29 2005-03-08 Intel Corporation Data-enabled static flip-flop circuit with no extra forward-path delay penalty
US20100121994A1 (en) * 2008-11-10 2010-05-13 International Business Machines Corporation Stacked memory array
US20110095435A1 (en) * 2009-10-28 2011-04-28 International Business Machines Corporation Coaxial through-silicon via
US20110121811A1 (en) * 2009-11-23 2011-05-26 International Business Machines Corporation Power delivery in a heterogeneous 3-d stacked apparatus

Also Published As

Publication number Publication date
US9000577B2 (en) 2015-04-07
EP2761655A4 (en) 2015-04-15
US20150130534A1 (en) 2015-05-14
US20130293292A1 (en) 2013-11-07
WO2013048501A1 (en) 2013-04-04
US9263422B2 (en) 2016-02-16
EP2761655B1 (en) 2021-10-20
KR101589843B1 (ko) 2016-01-28
TW201332059A (zh) 2013-08-01
JP5947387B2 (ja) 2016-07-06
KR20140068106A (ko) 2014-06-05
CN103828046B (zh) 2018-05-22
CN103828046A (zh) 2014-05-28
EP2761655A1 (en) 2014-08-06
JP2015502651A (ja) 2015-01-22

Similar Documents

Publication Publication Date Title
TWI476863B (zh) 用於３ｄ積體電路堆疊之介層通訊
US20240104037A1 (en) Stacked Semiconductor Device Assembly in Computer System
US11894324B2 (en) In-package RF waveguides as high bandwidth chip-to-chip interconnects and methods for using the same
US9129935B1 (en) Multi-chip packages with reduced power distribution network noise
US8618629B2 (en) Apparatus and method for through silicon via impedance matching
US10020289B2 (en) Layout of transmission vias for memory device
US9006907B2 (en) Distributed on-chip decoupling apparatus and method using package interconnect
Li et al. Development of an optimized power delivery system for 3D IC integration with TSV silicon interposer
US20180122773A1 (en) Semiconductor device
Han Wireless Interconnect using Inductive Coupling in 3D-ICs.
Cho et al. Power distribution network (PDN) design and analysis of a single and double-sided high bandwidth memory (HBM) interposer for 2.5 D terabtye/s bandwidth system
TW201409644A (zh) 雙重矽晶穿孔結構
CN108364949B (zh) 一种实现芯片互联超高带宽的方法及芯片互联结构
Li et al. Interconnect in the Era of 3DIC
Liu et al. Special considerations for 3DIC circuit design and modeling
Baez et al. Electrical design and performance of a multichip module on a silicon interposer
US20230299044A1 (en) Passive electrical components in mold metal layers of a multi-die complex
TW202406085A (zh) 可配置為二維系統或三維系統的同質性小晶片
CN116995057A (zh) 系统、集成电路以及制造集成电路的方法
US20200266158A1 (en) High performance three-dimensional integrated circuits

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees