CN108364949B - 一种实现芯片互联超高带宽的方法及芯片互联结构 - Google Patents

一种实现芯片互联超高带宽的方法及芯片互联结构 Download PDF

Info

Publication number
CN108364949B
CN108364949B CN201810137133.1A CN201810137133A CN108364949B CN 108364949 B CN108364949 B CN 108364949B CN 201810137133 A CN201810137133 A CN 201810137133A CN 108364949 B CN108364949 B CN 108364949B
Authority
CN
China
Prior art keywords
interconnection
chip
bandwidth
chips
line
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201810137133.1A
Other languages
English (en)
Other versions
CN108364949A (zh
Inventor
许俊
段光生
郑晓阳
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Suzhou Centec Communications Co Ltd
Original Assignee
Centec Networks Suzhou Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Centec Networks Suzhou Co Ltd filed Critical Centec Networks Suzhou Co Ltd
Priority to CN201810137133.1A priority Critical patent/CN108364949B/zh
Publication of CN108364949A publication Critical patent/CN108364949A/zh
Application granted granted Critical
Publication of CN108364949B publication Critical patent/CN108364949B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0207—Geometrical layout of the components, e.g. computer aided design; custom LSI, semi-custom LSI, standard cell technique
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Engineering & Computer Science (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本发明揭示了一种实现芯片互联超高带宽的方法及芯片互联结构，方法包括采用位于晶圆顶部的至少两层金属层作为互联线的布线层，根据两层金属层的连线间距、互联线的线宽，以及每个互联线的带宽计算达到目标互联带宽时互联线需要占用芯片边长的长度，使两芯片上需要互联的端部相对设置，根据互联线需要占用芯片边长的长度将两芯片进行互联。本发明可使芯片互联后获得超过12.8Tbps的互联带宽，适用于边长为10mm～30mm的芯片互联。

Description

一种实现芯片互联超高带宽的方法及芯片互联结构
技术领域
本发明涉及一种集成电路技术领域，尤其是涉及一种实现芯片互联超高带宽的方法及芯片互联结构。
背景技术
随着集成电路的日益发展，芯片的集成越来越高，常采用系统级封装可以将多个相同或不同的芯片通过基板、硅基内插转接板或者硅通孔堆叠形成更高集成度的芯片，使得集成后的芯片可以满足更高的带宽要求。目前，集成后的单颗芯片内可以满足6.5Tbps的带宽。为了使芯片获得更高的带宽，如12.8Tbps，则需要通过芯片互联技术可以将2个或者多个芯片进行互联。通常，芯片互联的有效带宽可以通过带宽长度(um/Gbps)、带宽面积开销(um2/Gbps)，以及带宽功耗开销(mW/Gbps)来衡量，三者数值越小越好。下面分析芯片通过三种封装技术互联后所能达到的带宽。
以高速Serdes互联为例，在7nm工艺制程下，Serdes最高速率可达112Gbps，通常一对差分对在高度上至少需要7x148.5um＝1039.5um。若芯片的高度为26mm并且Serdes在摆放时Serdes之间不留空隙，则最多可以摆放Serdes的个数为26x1000/1039.5＝25个，即高度为26mm的芯片最多支持双向5.6Tbps(2x25x112Gbps)，无法满足双向12.8Tbps的互联带宽。若通过提高芯片的高度来摆放更多的Serdes，则导致最终的芯片尺寸过大，制作成本高。
同样的，在7nm工艺制程下，高速serdes通过凸块相连接，每对差分对的最大功耗为500毫瓦，一个芯片上集成的25个差分对需要消耗的功耗为12.5瓦，若单个芯片最大功耗为125瓦，则2个芯片之间为了通讯需要消耗的功耗占到总功耗的10％(12.5+12.5/125+125)。
进一步地，在7nm工艺制程下，高速Serdes每对差分对的面积是0.9平方毫米，25个差分对占用的面积为22.5平方毫米，相当于一个小芯片的尺寸。
又如一颗ASIC芯片通过硅基内插转接板和HBM2内存芯片互连，微凸块之间的间距是50um，每个信道包含212个信号线，其中有128个数据信号，每个数据信号速率最高可以达到2.5Gb/s，经过计算可以得知26mm的裸片高度上，如果采用这种技术，最高支持的带宽只能达到0.78Tbps，远远小于双向12.8Tbps的带宽要求。另外，微凸块互连技术由于要基于硅基内插转接板互连，封装的价格比较昂贵，良率低。
硅通孔3D封装技术是通过将多个硅片在垂直方向上直接叠放在一起，中间通过硅通孔和微凸块互连，通常用于将多个大容量的DRAM颗粒组装成单个更大容量的内存芯片。由于存在微凸块，同在存在带宽受限的问题，更重要的是，2个大的芯片通过微通孔互连，如果单个芯片的最大功耗过大，如超过100瓦，则封装后的芯片散热性低。
发明内容
本发明的目的在于克服现有技术的缺陷，提供一种实现芯片互联超高带宽的方法及芯片互联结构，可使芯片互联后获得超高的互联带宽，如使芯片互联后获得超过12.8Tbps的双向互联带宽。
为实现上述目的，本发明提出如下技术方案：一种实现芯片互联超高带宽的方法，包括
S1，采用位于晶圆顶部的至少两层金属层作为互联线的布线层，所述互联线用于两芯片之间的互联；
S2，根据两层金属层的连线间距、互联线的线宽，以及每个互联线的带宽计算达到目标互联带宽时互联线需要占用芯片边长的长度；
S3，将两芯片并排放置，并旋转其中一芯片，使两芯片上需要互联的两端两两对齐，根据互联线需要占用芯片边长的长度将两芯片进行互联。
优选地，所述两芯片完全相同。
优选地，所述芯片上设有复数发送信号引脚和接收信号引脚，所述发送信号引脚按编号顺序排布，接收信号引脚按编号逆序排布或所述发送信号引脚按编号逆序排布，接收信号引脚按编号顺序排布。
优选地，所述芯片的边长为10mm～30mm。
优选地，所述两层金属层的连线间距为720nm，每根互联线的线宽为360nm，每根互联线的带宽为大于1Gbps。
优选地，步骤S2中，达到目标互联带宽时互联线需要占用芯片边长的长度根据如下步骤计算：
S201，根据互联线的带宽计算达到目标互联带宽时所需互联线数量；
S202，根据互联线数量以及互联线的线宽计算达到目标互联带宽时互联线占用芯片边长的长度。
优选地，在步骤S3中，将芯片旋转180度使两芯片上需要互联的两端两两对齐。
优选地，一种芯片互联结构，采用上述方法互联形成。
本发明的有益效果是：
与现有技术相比，本发明所述的实现芯片互联超高带宽的方法及芯片互联结构，使得芯片互联后的带宽长度、带宽面积开销，以及带宽功耗开销达到最优，且使得芯片互联后超过12.8Tbps的超高带宽，适用于边长长度为10mm～30mm的芯片，封装成本低、散热好，工艺简单，提高芯片的良率。
附图说明
图1是本发明的实现芯片互联超高带宽的方法流程图；
图2是本发明的晶圆结构示意图；
图3是本发明的计算互联线需要占用芯片边长长度的方法流程图；
图4是本发明的两芯片排布，以及旋转示意图；
图5是本发明的两芯片互联后结构示意图。
具体实施方式
下面将结合本发明的附图，对本发明实施例的技术方案进行清楚、完整的描述。
本发明所揭示的一种实现芯片互联超高带宽的方法及芯片互联结构，适用于边长尺寸大于或等于10mm的芯片之间的互联，尤其适用于边长尺寸为10mm～30mm的芯片之间的互联，可使芯片互联后获得超高的互联带宽，如使芯片互联后获得超过12.8Tbps的双向互联带宽。
如图1所示，一种实现芯片互联超高带宽的方法，包括如下步骤：
S1，采用位于晶圆顶部的至少两层金属层作为互联线的布线层，所述互联线用于芯片之间的互联；
具体地，如图2所示，晶圆用于实现电子元器件之间的电气连接，晶圆的结构，其包括多层金属层，对于复杂的芯片设计，常用到10层以上的金属层，目的是为了提高晶体管之间的连通率。在晶圆中每两层金属层的连线间距可相同或不同，如图2中所示的第一金属层与第二金属的连线间距为80nm，第七金属层与第八金属层的连线间距为360nm，第N-1金属层与第N金属层的连线间距720nm，即位于晶圆顶部的两层金属层的连线间距为720nm。实施时，以位于晶圆顶部的两层金属层的连线间距为720nm为最佳。进一步地，本发明通过采用晶圆顶部至少两层金属层作为互联线的布线层，可减少了芯片封装的成本，简化封装工艺。
根据两层金属层的连线间距、互联线的线宽，以及每个互联线的带宽计算达到目标互联带宽时互联线需要占用芯片边长的长度；
具体地，两层金属层的连线间距和互联线的线宽可以通过供应商获得，如两层金属层的连线间距为720nm，互联线的线宽为360nm。不同的工艺有不同的尺寸，因此，本发明中两层金属层的连线间距不限于720nm，互联线的线宽为不限于360nm。具体实施时，以金属层的连线间距为720nm，互联线的线宽为360nm最佳。
进一步地，本发明中每根互联线的带宽大于1Gbps，互联线的带宽可以通过相应的工艺获得，如在7nm工艺条件下，每个互联线的带宽可以达到1.5Gbps。具体实施时，以每个互联线的带宽为1.5Gbps为最佳。
本实施例中，以金属层连线间距为720nm、互联线线宽为360nm，以及边长为20mm的芯片和边长为30mm的芯片，详细说明如何计算达到目标互联带宽时互联线需要占用芯片边长的长度。
实施例一(芯片边长为10mm，目标互联带宽为12.8Tbps)
当两个边长为10mm的芯片通过互联线连接后可达到的互联带宽为20.83Tbps，超过目标互联带宽，具体计算过程如下：
首先，根据芯片的边长，以及两层金属层的连线间距计算芯片所能够连接的互联线数量，即(10×1000000)÷720；
最后，根据互联线数量，以及每个互联线的带宽计算两芯片互联后所能够达到的互联带宽，即{((10×1000000)÷720)×1.5÷1000}＝20.83Tbps。
由上可知，边长为10mm的芯片互联后所能达到的互联带宽远远大于目标互联带宽，因此，在边长为10mm的芯片上实现目标互联带宽时只需计算互联线占用芯片边长的长度即可。如图3所示，互联线占用芯片边长的长度根据如下步骤计算获得：
首先，根据互联线的带宽计算达到目标互联带宽时所需互联线数量，即(12.8×1000)÷1.5；
最后，根据互联线数量以及互联线的线宽计算达到目标互联带宽时互联线占用芯片边长的长度，即{((12.8×1000)÷1.5)×720÷1000000}≈6.144mm。
通过上述计算可知，达到目标互联带宽12.8Tbps时互联线占用芯片边长的长度至少为6.144mm。
进一步地，根据互联线占用芯片边长的长度、带宽面积开销，以及带宽功耗开销计算面积开销和功耗开销。其中，带宽面积开销(um2/Gbps)是指每Gbps的带宽所占用芯片的面积；带宽功耗开销(mW/Gbps)是指每Gpbs的带宽所占用的功耗，两者均用于衡量芯片互联后的有效带宽。本实施例中，带宽面积开销为72um2/Gbps，带宽功耗开销为0.00241mW/Gbps，均可通过供应商获得，通过计算可知，面积开销为0.92平方毫米(72um2/Gbps×12.8Tbps÷1000)，功耗开销为30.85毫瓦(0.00241mW/Gbps×12.8Tbps×1000)，对于边长为10mm的芯片而言，面积开销和功耗开销都小于1％。其中，带宽面积开销72um2/Gbps，以及带宽功耗开销0.00241mW/Gbps可通过供应商获得。
实施例二(芯片边长为30mm，目标互联带宽为25.6Tbps)
当两个边长为30mm的芯片通过互联线连接后可达到的互联带宽为62.5Tbps，超过目标互联带宽，具体计算过程如下：
首先，根据芯片的边长，以及两层金属层的连线间距计算芯片所能够连接的互联线数量，即(30×1000000)÷720；
最后，根据互联线数量，以及每个互联线的带宽计算两芯片互联后所能够达到的互联带宽，即{((30×1000000)÷720)×1.5÷1000}＝62.5Tbps。
由上可知，边长为30mm的芯片互联后所能达到的互联带宽远远大于目标互联带宽，因此，在边长为30mm的芯片上实现目标互联带宽时只需计算互联线占用芯片边长的长度即可。如图3所示，互联线占用芯片边长的长度根据如下步骤计算获得：
首先，根据互联线的带宽计算达到目标互联带宽时所需互联线数量，即(25.6×1000)÷1.5；
其次，根据互联线数量以及互联线的线宽计算达到目标互联带宽时互联线占用芯片边长的长度，即{((25.6×1000)÷1.5)×720÷1000000}＝12.288mm。
通过上述计算可知，达到目标互联带宽25.6Tbps时互联线占用芯片边长的长度至少为12.288mm。
进一步地，根据互联线占用芯片边长的长度计算面积开销和功耗开销。通过计算可知，面积开销为1.84平方毫米(72um2/Gbps×25.6Tbps÷1000)，功耗开销为61.70毫瓦(0.00241mW/Gbps×25.6Tbps×1000)，相对于边长为30mm的芯片而言，面积开销和功耗开销均小于1％。
S3，将两芯片并排放置，并旋转其中一芯片，使两芯片上需要互联的两端两两对齐，根据互联线需要占用芯片边长的长度将两芯片进行互联。
结合图4和图5所示，本实施例中，互联的两个芯片完全相同，引脚排布也相同，芯片上需要互联的端部位于芯片的同侧，均位于芯片的右侧。
互联时，将两个需要互联的芯片并排放置，旋转其中一芯片，使两芯片上需要互联的两端两两对齐，即发送端对准接收端，一方面可以节省光罩工程的费用。优选地，将其中的一个芯片旋转180度使使两芯片上需要互联的两端两两对齐。进一步地，芯片上设有复数发送信号引脚和接收信号引脚，发送信号引脚和接收信号引脚的排布符合如下的规律：若芯片上发送信号引脚按照编号顺序排布，则同一芯片上接收信号引脚按照编号逆序排布或者芯片上发送信号引脚按照编号逆序排布，则同一芯片上接收信号引脚按照编号顺序排布。具体地，如图5所示，以第一芯片为例，发送信号引脚为TX1_0、TX1_1、TX1_2、TX1_3，接收信号引脚为RX1_0、RX1_1、RX1_2、RX1_3，若发送信号引脚按照TX1_0、TX1_1、TX1_2、TX1_3顺序排布，则接收信号引脚按照RX1_3、RX1_2、RX1_1、RX1_0逆序排布。
具体实施时，假设一片Wafer(硅片)上可以生产100颗芯片，若两芯片不需要互联，则最终成品包括100颗芯片；若两个芯片需要互联，则通过本发明的互联方法，只需做最顶层几层金属层的ECO(Engineering Change Order，工程改变命令)，既可以投入生产，最终成品包括50颗端口倍增的芯片(即每颗成品芯片中均包括2个芯片)。在两芯片互联时，若其中一芯片损坏，则最终可以封装成单倍带宽的芯片，进一步提高了良率。
如图5所示，一种芯片互联结构，通过本发明所述的方法获得。
本发明所述的实现芯片互联超高带宽的方法及芯片互联结构，不需要额外的硅基内插转接板和额外复杂的工艺处理，具有封装成本低的优点。
本发明的技术内容及技术特征已揭示如上，然而熟悉本领域的技术人员仍可能基于本发明的教示及揭示而作种种不背离本发明精神的替换及修饰，因此，本发明保护范围应不限于实施例所揭示的内容，而应包括各种不背离本发明的替换及修饰，并为本专利申请权利要求所涵盖。

Claims (7)

1.一种实现芯片互联超高带宽的方法，其特征在于，包括
S1，采用位于晶圆顶部的至少两层金属层作为互联线的布线层，所述互联线用于两芯片之间的互联；
S2，根据两层金属层的连线间距、互联线的线宽，以及每个互联线的带宽计算达到目标互联带宽时互联线需要占用芯片边长的长度，所述两层金属层的连线间距为720nm，每根互联线的线宽为360nm，每根互联线的带宽大于1Gbps；
S3，将两个芯片并排放置，并旋转其中一芯片，使两芯片上需要互联的两端两两对齐，根据互联线需要占用芯片边长的长度将两芯片进行互联。
2.根据权利要求1所述的方法，其特征在于，所述两芯片完全相同。
3.根据权利要求1所述的方法，其特征在于，所述芯片上设有复数发送信号引脚和接收信号引脚，所述发送信号引脚按编号顺序排布，接收信号引脚按编号逆序排布或所述发送信号引脚按编号逆序排布，接收信号引脚按编号顺序排布。
4.根据权利要求1所述的方法，其特征在于，所述芯片的边长为10mm～30mm。
5.根据权利要求1所述的方法，其特征在于，步骤S2中，达到目标互联带宽时互联线需要占用芯片边长的长度根据如下步骤计算：
S201，根据互联线的带宽计算达到目标互联带宽时所需互联线数量；
S202，根据互联线数量以及互联线的线宽计算达到目标互联带宽时互联线占用芯片边长的长度。
6.根据权利要求1所述的方法，其特征在于，在步骤S3中，将芯片旋转180度使两芯片上需要互联的两端两两对齐。
7.一种芯片互联结构，其特征在于，采用权利要求1～6任意一项所述的方法互联形成的芯片互联结构。
CN201810137133.1A 2018-02-10 2018-02-10 一种实现芯片互联超高带宽的方法及芯片互联结构 Active CN108364949B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201810137133.1A CN108364949B (zh) 2018-02-10 2018-02-10 一种实现芯片互联超高带宽的方法及芯片互联结构

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201810137133.1A CN108364949B (zh) 2018-02-10 2018-02-10 一种实现芯片互联超高带宽的方法及芯片互联结构

Publications (2)

Publication Number Publication Date
CN108364949A CN108364949A (zh) 2018-08-03
CN108364949B true CN108364949B (zh) 2020-06-19

Family

ID=63005773

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810137133.1A Active CN108364949B (zh) 2018-02-10 2018-02-10 一种实现芯片互联超高带宽的方法及芯片互联结构

Country Status (1)

Country Link
CN (1) CN108364949B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109240829B (zh) * 2018-08-29 2021-02-02 盛科网络（苏州）有限公司 用于交换芯片的申请、管理独占资源的方法及装置
CN117457619B (zh) * 2023-12-26 2024-04-05 北京奎芯集成电路设计有限公司 一种基于高带宽互联技术的半导体器件

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070207592A1 (en) * 2006-03-03 2007-09-06 Lu James J Wafer bonding of damascene-patterned metal/adhesive redistribution layers
US8907480B2 (en) * 2013-03-14 2014-12-09 Intel Mobile Communications GmbH Chip arrangements
CN103413796B (zh) * 2013-07-16 2016-01-06 中国科学院计算技术研究所 一种基板多芯片集成的大端口互连类芯片及实现方法
US8927412B1 (en) * 2013-08-01 2015-01-06 Taiwan Semiconductor Manufacturing Company, Ltd. Multi-chip package and method of formation
CN105826274A (zh) * 2015-01-09 2016-08-03 格科微电子（上海）有限公司 半导体封装方法、半导体封装件及动态随机存取存储器的制作方法

Also Published As

Publication number Publication date
CN108364949A (zh) 2018-08-03

Similar Documents

Publication Publication Date Title
EP4050652A1 (en) Embedded multi-die interconnect bridge with improved power delivery
US9418964B2 (en) Chip package structure
US20080315388A1 (en) Vertical controlled side chip connection for 3d processor package
CN102089826B (zh) 邻近光存储器模块
US8898365B2 (en) Micro-link high-bandwidth chip-to-chip bus
KR20100081272A (ko) 초고대역폭 메모리 다이 스택
US11127718B2 (en) Multi-chip stacked devices
CN108364949B (zh) 一种实现芯片互联超高带宽的方法及芯片互联结构
EP4105988A1 (en) Chipset and manufacturing method thereof
US11682627B2 (en) Semiconductor package including an interposer
KR101780145B1 (ko) 시스템 온 칩 상의 컴포넌트 파티션 방법 및 이의 디바이스
CN116108900A (zh) 加速器结构、生成加速器结构的方法及其设备
TW201209988A (en) Semiconductor integrated circuit
US20160049386A1 (en) Self-organizing network with chip package having multiple interconnection configurations
US9530756B2 (en) Semiconductor apparatus having electrical connections with through-via and a metal layer and stacking method thereof
US10658322B2 (en) High bandwidth memory package for high performance processors
US11257741B2 (en) Semiconductor package
US10833020B2 (en) High density interconnect structures configured for manufacturing and performance
US20190252321A1 (en) Interconnector with bundled interconnects
CN113488449A (zh) 用于高带宽存储器的集成电路封装
CN113451260A (zh) 一种基于系统总线的三维芯片及其三维化方法
CN117457619B (zh) 一种基于高带宽互联技术的半导体器件
US9875956B1 (en) Integrated interface structure
US20230343718A1 (en) Homogeneous chiplets configurable as a two-dimensional system or a three-dimensional system
US11901300B2 (en) Universal interposer for a semiconductor package

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CP03 Change of name, title or address

Address after: 215101 unit 13 / 16, 4th floor, building B, No. 5, Xinghan street, Suzhou Industrial Park, Jiangsu Province

Patentee after: Suzhou Shengke Communication Co.,Ltd.

Address before: Unit 13 / 16, 4th floor, building B, No.5 Xinghan street, Suzhou Industrial Park, 215000 Jiangsu Province

Patentee before: CENTEC NETWORKS (SU ZHOU) Co.,Ltd.

CP03 Change of name, title or address