CN102089826B - 邻近光存储器模块 - Google Patents

邻近光存储器模块 Download PDF

Info

Publication number
CN102089826B
CN102089826B CN200980122348.5A CN200980122348A CN102089826B CN 102089826 B CN102089826 B CN 102089826B CN 200980122348 A CN200980122348 A CN 200980122348A CN 102089826 B CN102089826 B CN 102089826B
Authority
CN
China
Prior art keywords
chip
memory
pad
optical
interface
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN200980122348.5A
Other languages
English (en)
Other versions
CN102089826A (zh
Inventor
C·S·弗里斯特
R·J·德罗斯特
R·霍
I·E·萨瑟兰德
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Oracle America Inc
Original Assignee
Oracle America Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Oracle America Inc filed Critical Oracle America Inc
Publication of CN102089826A publication Critical patent/CN102089826A/zh
Application granted granted Critical
Publication of CN102089826B publication Critical patent/CN102089826B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/02—Disposition of storage elements, e.g. in the form of a matrix array
    • G11C5/04—Supports for storage elements, e.g. memory modules; Mounting or fixing of storage elements on such supports
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/143—Detection of memory cassette insertion or removal; Continuity checks of supply or ground lines; Detection of supply variations, interruptions or levels ; Switching between alternative supplies
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
    • G11C7/1054—Optical output buffers
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1078—Data input circuits, e.g. write amplifiers, data input buffers, data input registers, data input level conversion circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1078—Data input circuits, e.g. write amplifiers, data input buffers, data input registers, data input level conversion circuits
    • G11C7/1081—Optical input buffers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/642—Capacitive arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0652—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next and on each other, i.e. mixed assemblies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H01L2225/06562—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking at least one device in the stack being rotated or offset
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/167—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits comprising optoelectronic devices, e.g. LED, photodiodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01067—Holmium [Ho]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Optical Communication System (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)

Abstract

存储器模块由固定在衬底上的多个存储器芯片和光接口芯片形成。芯片通过邻近通信(PxC)互连，其中每个芯片包括发送和接收元件，诸如电焊盘，当芯片与其焊盘彼此相对放置在一起时，该电焊盘形成电容性耦合链路。PxC链路可以直接位于芯片之间或者通过中间无源桥接芯片而位于芯片之间。接口芯片耦合到外部光通道并且包括光信号与电信号之间的转换器、控制电路、缓冲器和用于与存储器芯片通信的PxC元件。存储器阵列可以是在接口芯片周围形成冗余PxC网络的线性或二维阵列，可选具有冗余PxC连接。多个矩形存储器芯片可以将其窄边呈现给接口芯片以最大化带宽。

Description

邻近光存储器模块
技术领域
本发明总体上涉及组合成存储器模块的多个集成电路存储器芯片的集成。具体地，本发明涉及包括存储器芯片、光接口和链接它们的邻近通信系统的存储器模块。
背景技术
当今的计算机系统遭受着处理能力与存储器带宽之间的差异。由于增加的晶体管数量和速度(其由晶体管尺寸的光刻缩放支持)，在过去的二十多年片上处理性能每年改进大约40％。相反，由于封装管脚数、板布线密度和通道速度的有限改进，主存储器的片外带宽的增长要缓慢得多，在此期间每年大约10％。减少性能上的这种差距的技术挑战在于提高主存储器的带宽。
通常对于所有高性能计算机系统都存在这种问题，但是该问题在多核处理器中尤其严重。在这些处理器中，单个芯片同时执行数十个软件线程。带宽的改进对于防止这些线程必须得在存储器上等待来自不同线程的访问是至关重要的。另外，多核处理器要求的存储器空间比单核处理器要大得多，用于支持许多独立线程的同时执行。由于将存储器模块对接到存储器控制器存在困难，现有存储器模块在扩展到数百吉字节存储器方面存在挑战。
现有存储器模块技术，诸如双倍数据速率2(DDR2)或双倍数据速率3(DDR3)双线存储器模块(DIMM)，通常包括安装在小印刷电路板上的多个存储器芯片(通常为动态随机访问存储器(DRAM))和存储器接口芯片，该小印刷电路板包括在该板中形成的电互连。然而，这种模块受印刷电路板中的带宽、功率以及布线通道与连接器的数量的限制。
将串行链路覆盖在这些通道上的技术，诸如全缓冲DIMM(FBDIMM)和Rambus存储器模块，按通道改进电信令性能，但仍然受板布线通道或缆线通道以及带宽对功率与带宽对距离的电权衡的限制。可以在光全缓冲模块中用存储器控制器与存储器模块之间的光接口替代电接口。光通信向该接口提供功率和带宽度量方面的很大改进，但是会容易地超过模块中受常规面向管脚的连接限制的存储器芯片的I/O带宽。
存储器模块的常规设计的带宽受多种因素限制。例如，印刷电路板中接口与多个存储器芯片之间的并行电互连的数量(即，总线宽度)受线中并行连接器节距的限制，当前受限于140至190微米的节距。有限的互连数量促使典型DRAM芯片的设计包括针对芯片上多个存储器体的单个I/O端口，在存储器周期期间只可以访问该多个存储器体中的一个存储器体。
因此，期望将存储器模块的内部带宽与光通道提供的较大外部带宽相匹配。
发明内容
本发明的某些实施方式提供了多芯片存储器系统，该多芯片存储器系统包括具有光I/O端口的接口芯片和通过邻近通信互连的电存储器芯片，该邻近通信包括在芯片上形成的成对的发送和接收元件，并且当芯片堆叠在一起时，使得在该成对的发送和接收元件之间通信。该接口芯片在外部光通道与内部邻近通信系统之间进行转译。该接口芯片可以连接到一个或多个外部光纤或其他光通道，并且包括光电转换器和电光转换器。
在某些实施方式中，该接口芯片还可以包括针对输入和输出两者的电子缓冲器。
在某些实施方式中，发送和接收元件是在芯片表面上形成的金属焊盘，并且当芯片装配有中间电介质层时，该金属焊盘形成电容器。
在某些实施方式中，所有芯片置于衬底上，并且桥接芯片置于该芯片的相邻芯片之上以及它们之间，用于形成有源芯片与桥接芯片之间的邻近通信系统。该桥接芯片可以是无源的，并且仅作为通信路径。
在其他实施方式中，某些芯片在其电容性焊盘朝上的情况下置于衬底上，并且其他芯片在其电容性焊盘朝下的情况下置于朝上芯片的相邻芯片上和其之间，用于作为有源桥接芯片并且形成芯片之间的邻近通信系统。
在某些实施方式中，以多个存储器芯片的线性阵列来形成接口芯片和存储器芯片，该多个存储器芯片布置在接口芯片的两个相对边的每一边上并且通过邻近通信系统互连。
在一个实施方式中，存储器芯片置于接口芯片四边的每一边上，并且通过相应的邻近通信通道与该接口芯片耦合。
在其他实施方式中，存储器芯片以二维阵列布置在接口芯片周围，并且通过邻近通信网络相互连接并且与接口芯片的四边连接。该邻近通信网络可以包括到存储器芯片的一边、两边、三边或四边的链路，用于形成冗余网络。
在其他实施方式中，多个接口芯片置于存储器芯片的二维阵列中的衬底上，形成冗余邻近通信网络。
在某些实施方式中，多个存储器芯片置于接口芯片的一个或更多边的每一边上，并且通过相应的邻近通信通道与该接口芯片连接。
在其他实施方式中，连接到接口芯片的边的多个存储器芯片具有高长宽比的矩形形状，其窄边面对该接口芯片并通过相应的邻近通信通道连接到该接口芯片。
附图说明
图1是根据本发明实施方式的线性邻近光存储器模块的平面电路图。
图2是根据本发明实施方式的包括光缆的邻近光缓冲器芯片的电路图。
图3是图1的邻近光存储器模块的物理实施方式的平面视图。
图4是图3的物理实施方式的截面图。
图5是图1邻近光存储器模块的另一物理实施方式的平面视图。
图6是两个芯片之间邻近光通信链路的物理实现的截面图。
图7是可与本发明实施方式一起使用的光缆芯片实施方式的截面图。
图8是根据本发明实施方式的二维邻近光存储器模块的平面电路图。
图9是根据本发明实施方式的冗余二维邻近光存储器模块的平面电路图。
图10是根据本发明实施方式的基于集线器的邻近光存储器模块的平面电路图。
图11是根据本发明另一实施方式的使用拉长存储器芯片的基于集线器的邻近光存储器模块的平面电路图。
具体实施方式
呈现以下描述用于使本领域技术人员能够制造并使用所公开的实施方式，并且在具体应用及其要求的上下文中提供。所公开实施方式的各种修改对于本领域技术人员而言是容易理解的，并且这里定义的通用原则可以应用于其他实施方式和应用，而不脱离本描述的精神和范围。因此，本描述不旨在限制于所示的实施方式，而是符合与这里公开的原则与特征一致的最宽范围。
根据本发明的一个实施方式，邻近光存储器模块(POMM)利用单个模块中的存储器芯片将邻近通信通道与光通信通道的两个高带宽通信技术组合在一起，提供了改进的带宽、功率、成本和容量。
邻近通信(PxC)是最近开发的技术，其中两个集成电路芯片通过无线通道耦合在一起，该无线通道包括在每个芯片的主要的基本平面的表面上形成的金属板。装配芯片以将其放在该板旁边，用于在板之间形成电容器，从而提供经装配芯片之间的电容性通信链路，而不需要另外布线。Drost等人在“Proximity Communication”，IEEE Journal ofSolid-State Circuits，第39卷，序号9，第1529-1536页，2004年9月中描述了邻近通信系统。可以以密集二维阵列形成这种链路，该二维密集阵列的板节距低至15至20微米。邻近通信指的是彼此靠近放置的芯片之间的数据传输。虽然该讨论关注于电容性耦合，但邻近通信还可以采用电感、光或传导耦合。
已知光纤通信链路用于在计算机系统中提供高速数据总线。
向存储器芯片添加邻近通信还提供了其他优势。第一，其针对每个I/O通道降低功耗。第二，其潜在提供了相比于导线键合或倒装芯片焊球键合更加经济并且更加可靠的封装方法。第三，邻近通信提供了能够以较低速度运行的大量I/O通道，这可以通过存储器技术中可获得的晶体管和金属化简单实现。
图1的电路图中示出了邻近光存储器模块10的一个实施方式。其包括安装在衬底16的主表面上的存储器芯片12的线性向量和一个邻近光缓冲器芯片14，该邻近光缓冲器芯片14也被称作接口芯片。衬底16可以是类似于DIMM存储器模块的印刷电路板的板。存储器芯片12是通常由硅制成的半导体电子集成电路。动态随机访问存储器(DRAM)是广泛使用的存储器芯片的一个示例，而本发明可应用于存储器芯片的其他形式和设计。
芯片12、芯片14使用邻近通信(PxC)链路18在相邻边缘之间通信。另一方面，邻近光缓冲器芯片14通过一对或更多对光通道20、22与计算机系统控制器和其他存储器模块进行通信。
如图2的示意图中所示，接口芯片14可以执行多种功能。将两个光通道20、22结合或者耦合到接口芯片14来覆在芯片中形成的两个光耦合器32、34上，例如，接口芯片14中耦合到光波导的衍射光栅。光电转换器36将从存储器控制器接收的光信号转换成电形式，而电光转换器38将向存储器控制器发送的电信号转换成光形式。模块控制器40与存储器系统控制器通信，并且控制存储器模块10的操作。输入缓冲器42是相对大的电子存储器，用于临时存储接收到的信号并且作为来自存储器系统控制器与存储器芯片的数据信号之间的缓冲器。在模块控制器40的控制下，将要存储的数据信号从输入缓冲器42通过邻近通信区域44输出到存储器芯片12，例如形成电容性耦合PxC链路18一半电容器的金属板或焊盘的阵列。类似地，输出缓冲器46通过邻近通信区域44从存储器芯片12接收数据，并且缓冲用于向存储器系统控制器输出的数据。
图3的平面视图和图4的截面图中示出了存储器模块10的一个物理实施方式。存储器芯片12和邻近光缓冲器芯片14在使其主表面中形成的PxC焊盘朝上的情况下固定到衬底16。桥接芯片48固定到邻接的芯片12、芯片14对，其中位于桥接芯片48相对端的主表面上的PxC焊盘朝下并且面向相邻两个芯片12、芯片14的PxC焊盘。在一个实现中，桥接芯片48是无源的并且仅包含金属布线结构，因此仅提供有源芯片12、有源芯片14之间的电互连。然而，如果期望，可以在桥接芯片48中形成有源电路。
桥接芯片48因此可以提供一组密集的包括通过存储器芯片12的中间连接的互连，从而将邻近光缓冲器芯片14连接到所有存储器芯片12。
在图5的截面图所示的另一物理实施方式中，邻近光缓冲器芯片14和朝上存储器芯片12U在使其PxC焊盘朝上的情况下固定到衬底16。朝下存储器芯片12D在使其PxC焊盘朝下的情况下固定到邻近光缓冲器芯片14和朝上存储器芯片12U的相邻芯片，用于不仅作为存储器还作为桥接芯片。
图6的截面图中示出了将接口芯片14连接到邻接的朝下存储器芯片12D的PxC通信链路的示例性结构。每个芯片12D、芯片14已经在其主表面之一附近形成了焊盘52的阵列。某些焊盘52由驱动器54驱动以发送来自这些焊盘52的信号，而其他焊盘52连接到接收器56以接收并放大这些焊盘52上接收到的信号。驱动器54和接收器56形成芯片12D、芯片14中形成的电子集成电路的一部分。薄电介质层58、60(例如无源层)形成在相应芯片12D、芯片14的表面上并且覆盖焊盘52。芯片12D、芯片14固定在一起(例如，以机械夹具)，使下面接口芯片14的焊盘52与覆盖在朝下存储器芯片12D上的焊盘对齐。Drost等人在美国专利申请公开2006/0017147中描述了若干芯片装配方法。跨过中间电介质层58、60，相对的焊盘52形成相应的电容器。这些电容器实现在两个芯片12D、芯片14之间的电容性耦合通信路径或PxC通道。最后，某些PxC通道用作存储器位置及其控制电路的输入通道，而其他PxC通道用作存储器位置的输出通道。
可以针对图5的朝上与朝下存储器芯片12U、12D之间的PxC链路形成类似结构。图3和图4的有源芯片与桥接芯片48之间的PxC链路不一定需要桥接芯片48中的放大器与接收器。同样，如果通道穿过作为中间芯片的存储器芯片12，那么还可以针对那些通道省略放大器和接收器，该通道继而变成中间芯片中的无源通道。此外，穿过中间存储器芯片12的PxC通道不需要穿过用于访问该芯片上存储器位置的一个或更多存储器I/O端口。相反，穿过通道可以直接连接在中间存储器芯片上的输入焊盘与输出焊盘之间，其间可能存在放大器。
如图7的截面图中所示，光通道可以有利地连接到存储器模块。一个或更多光通道64连接到光缆芯片66的顶表面。在示例性物理实施方式中，光通道64可以是光纤，该光纤利用环氧树脂珠68连接到芯片66。光缆芯片66可以包括任何所需的光耦合器和光电(O/E)转换器或电光(E/O)转换器。光缆芯片66的底表面包括PxC焊盘，当将该光缆芯片66放到具有类似经布置焊盘的光邻近缓冲器芯片14旁边时，使得在它们之间形成PxC通信链路。该设计假设图1的邻近光缓冲器芯片14不包括图2的光耦合器32、光耦合器34、O/E转换器36或E/O转换器38。备选地，具有朝上PxC焊盘的光缆芯片66可以直接安装在衬底16上，并且由PxC通信链路通过中间芯片连接到邻近光缓冲器芯片14。
在一个可能的具体实现中，每秒1太比特(每秒1×1012比特)光接口14与16个存储器芯片12通信，每个存储器芯片包含8个存储器体，该存储器体具有128位体宽和10ns的列地址感测(CAS)周期时间。通常，合计带宽将是16存储器芯片128位/10ns＝200Gbps，但是给定的带宽和I/O受PxC影响，该PxC提供了足够的数据路径来分别链接至对接到所述存储器体的不同存储器体的多个I/O端口，同时与每个芯片上的所有体进行通信变得可能，因此避免将它们复用到每个存储器芯片12上的单个I/O端口的必要性。这支持1.6Tbps的峰值存储器带宽，该峰值存储器带宽由针对光通道20、光通道22的1Tbps和针对邻近通信链路18的2Tbps的峰值带宽良好地提供。在该布置中，存储器芯片具有沿一个或两个相对芯片边缘的邻近接口。该示例性配置的带宽、堆积(banking)和存储器周期时间参数只为说明目的列出，并且不限制本发明。许多其他性能、成本和可制造性的权衡可以通过这些参数的一个或更多参数的变化达到。
图1的线性布置可能对于大量存储器芯片的封装而言变得物理上困难或昂贵。例如，如果光和邻近接口提供的带宽超过存储器体的带宽，或者如果某人针对每个存储器模块要求更大的容量，可以启用更大的存储器芯片组。图8的平面视图中示出的二维邻近光存储器模块70包括一个邻近光缓冲器芯片14(优选位于衬底16的中心)以及多个存储器芯片12，该多个存储器芯片12以由接口芯片14与存储器芯片12的相邻芯片之间的PxC链路18链接在一起的二维阵列布置在该邻近光缓冲器芯片14周围。PxC通信链路18的形式可以自由选择并且可以遵循图3或图5的形式。在该实施方式中，接口芯片14沿其四个边缘与四个PxC通信链路18连接，并且许多存储器芯片12利用四个邻近通信链路18连接到该存储器芯片的四个邻接芯片。通信链路18的数量大于连接性所需的数量，但是多个通信链路18是有优势的，因为它们提供了接口芯片14与任何存储器芯片12之间的备选路径，因此向缺陷和隔离的故障提供冗余和容错。
其他布置可以将光接口置于衬底上从中心位置偏移的位置，甚至位于存储器阵列或向量的任何一端来简化物理封装。此外，图9的平面视图中所示的二维邻近光存储器模块74包括两个接口芯片14，每个接口芯片都具有其自己的外部光通道20、光通道22并且通过PxC链路18连接到存储器芯片12的单个网络。两个或更多个接口芯片14增加了带宽并且提供了针对缓冲器芯片14的故障的冗余和容错。可以移除某些PxC链路18，使得在衬底16上形成两个邻近光缓冲器芯片14周围的两个分离的网络。
到目前为止描述的芯片布置假设中间存储器芯片12支持避免中间存储器芯片12上的I/O端口的旁路通道，以及在其他存储器芯片12与邻近光缓冲器14之间传输数据。在备选的设计中，图10的平面电路图中所示的基于集线器的存储器模块78的实施方式包括多个存储器芯片12，该多个存储器芯片12通过相应的PxC链路18位于邻近光缓冲器芯片14的至少一个边缘上并且优选在所有四个边缘上。在所示的设计中，所有存储器芯片12直接围绕邻近光缓冲器芯片14，使得没有穿过通道从而简化了存储器芯片12的设计。
常规RAM存储器芯片12具有近似正方形形状。然而，通过将邻近通信集成到RAM芯片上，重新设计RAM芯片的形式以具有非正方形的矩形长宽比并且沿窄端放置PxC焊盘可以是有利的。该I/O焊盘放置利用PxC焊盘的小区域要求，并且在常规的宽I/O总线的情况下，该I/O焊盘放置是不可能的。图11的平面电路图中所示的基于集线器的存储器模块80的另一实施方式包括耦合到邻近光缓冲器芯片14的拉长存储器芯片82。拉长存储器芯片82的高长宽比允许更多数量的拉长存储器芯片直接连接到固定大小的邻近光缓冲器芯片14。
仅针对说明和描述的目的呈现了实施方式的前文描述。不旨在穷尽或限制本描述到所公开的形式。因此，许多修改和变化对于本领域技术人员而言是显而易见的。因此，上文公开不旨在限制本描述。本描述的范围由所附权利要求来限定。

Claims (14)

1.一种邻近光存储器模块，包括：
衬底；
至少一个外部光通道；
接口芯片，其布置在所述衬底上并且被配置为在所述外部光通道与内部邻近通信系统之间进行转译，所述接口芯片通过电光和光电转换器耦合到所述光通道，并且进一步包括并入其中的邻近通信发送和接收元件；以及
多个存储器芯片，其布置在所述衬底上并且通过邻近通信互连，每个存储器芯片包括并入其中的邻近通信发送和接收元件，并且电耦合到所述接口芯片的邻近通信发送和接收元件来形成邻近通信通道。
2.根据权利要求1所述的存储器模块，其中所述邻近通信发送和接收元件包括金属焊盘，当耦合到邻接芯片的焊盘时，所述金属焊盘形成相应的电容器。
3.根据权利要求1所述的存储器模块，其中所述接口芯片进一步包括电子输入缓冲器和电子输出缓冲器，缓冲所述至少一个光通道与所述存储器芯片之间的数据。
4.根据权利要求1所述的存储器模块，
其中所述接口芯片和所述存储器芯片具有朝上的金属焊盘；以及
进一步包括具有朝下的金属焊盘并且位于所述接口芯片和所述存储器芯片顶上的桥接芯片，用于在所述接口芯片和所述存储器芯片之间形成邻近通信通道。
5.根据权利要求1所述的存储器模块，其中多个存储器芯片以线性阵列布置，并且其中邻近通信通道在所述存储器芯片的相邻芯片之间形成。
6.根据权利要求5所述的存储器模块，
其中所述接口芯片和所述存储器芯片具有朝上的金属焊盘；以及
进一步包括具有朝下的金属焊盘并且位于所述接口芯片和所述存储器芯片顶上的桥接芯片，用于在所述接口芯片和所述存储器芯片之间形成邻近通信通道。
7.根据权利要求1所述的存储器模块，其中多个存储器芯片以二维阵列布置在所述接口芯片周围。
8.根据权利要求7所述的存储器模块，其中至少某些所述存储器芯片由邻近通信通道耦合到四个相邻的存储器芯片。
9.根据权利要求7所述的存储器模块，其中四个存储器芯片通过至少四个相应的邻近通信通道耦合到所述接口芯片的相应边。
10.根据权利要求7所述的存储器模块，包括由多个所述存储器芯片以所述二维阵列围绕的第二接口芯片，其中所有所述存储器芯片和所述两个接口芯片由邻近通信网络互连。
11.根据权利要求1所述的存储器模块，其中多个所述存储器芯片布置成邻接所述接口芯片多个边的每个边并且通过相应邻近通信通道与所述接口芯片连接。
12.根据权利要求1所述的存储器模块，其中所述存储器芯片具有窄边和大于所述窄边的宽边，并且其中所述多个存储器芯片使其窄边邻接所述接口芯片的边布置，以沿所述窄边形成邻近通信通道。
13.根据权利要求1所述的存储器模块，其中：
所述接口芯片包括：
用于耦合到至少两个光通道的光耦合器，
耦合到一个所述光耦合器的光电转换器，
耦合到另一所述光耦合器的电光转换器，
电耦合到所述光电转换器的输入缓冲器，
电耦合到所述电光转换器的输出缓冲器，
连接到所述输入缓冲器的第一焊盘组，和
连接到所述输出缓冲器的第二焊盘组；以及
所述存储器芯片包括：
多个存储器位置，
在输入路径上连接到所述存储器位置的多个第一焊盘，和
在输出路径上连接到所述存储器位置的多个第二焊盘；
其中，当所述存储器芯片与所述接口芯片的主表面并排时，所述并排的第一存储器焊盘配置用于形成在所述接口芯片与所述存储器芯片之间的电容性耦合链路，并且所述并排的第二存储器焊盘配置用于形成在所述接口芯片与所述存储器芯片之间的电容性耦合链路。
14.根据权利要求1所述的存储器模块，其中：
所述接口芯片包括：
用于耦合到至少两个光纤的光耦合器，
耦合到一个所述光耦合器的光电转换器，
耦合到另一所述光耦合器的电光转换器，
电耦合到所述光电转换器的输入缓冲器，
电耦合到所述电光转换器的输出缓冲器，
连接到所述输入缓冲器的第一焊盘组；和
连接到所述输出缓冲器的第二焊盘组；
所述存储器芯片包括：
多个存储器位置，
在输入路径上连接到所述存储器位置的多个第三焊盘，和
在输出路径上连接到所述存储器位置的多个第四焊盘；以及
至少一个桥接芯片，其布置于在其与所述衬底相对的侧上的所述接口芯片与所述存储器芯片两者上，并且包括：
多个第五焊盘，与所述第一焊盘对应相对，并在它们之间形成电容性耦合链路，
多个第六焊盘，与所述第二焊盘对应相对，并在它们之间形成电容性耦合链路，
多个第七焊盘，与所述第三焊盘对应相对，并在它们之间形成电容性耦合链路，
多个第八焊盘，与所述第四焊盘对应相对，并在它们之间形成电容性耦合链路，和
信号通道，链接所述第五焊盘与第七焊盘的对应焊盘和所述第六焊盘和第八焊盘的对应焊盘，由此所述接口芯片与所述存储器芯片通过所述桥接芯片进行通信。
CN200980122348.5A 2008-05-06 2009-05-05 邻近光存储器模块 Active CN102089826B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US12/115,989 2008-05-06
US12/115,989 US7786427B2 (en) 2008-05-06 2008-05-06 Proximity optical memory module having an electrical-to-optical and optical-to-electrical converter
PCT/US2009/042800 WO2009137450A1 (en) 2008-05-06 2009-05-05 Proximity optical memory module

Publications (2)

Publication Number Publication Date
CN102089826A CN102089826A (zh) 2011-06-08
CN102089826B true CN102089826B (zh) 2017-06-16

Family

ID=40847900

Family Applications (1)

Application Number Title Priority Date Filing Date
CN200980122348.5A Active CN102089826B (zh) 2008-05-06 2009-05-05 邻近光存储器模块

Country Status (4)

Country Link
US (1) US7786427B2 (zh)
EP (1) EP2286409B1 (zh)
CN (1) CN102089826B (zh)
WO (1) WO2009137450A1 (zh)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102006050882A1 (de) * 2006-10-27 2008-05-08 Qimonda Ag Platine, insbesondere für ein Speichermodul, Speichermodul, Speichermodul-System, und Verfahren zur Herstellung einer Platine, insbesondere für ein Speichermodul
US8358155B2 (en) * 2008-01-29 2013-01-22 Oracle America, Inc. Circuit that facilitates proximity communication
WO2012015431A1 (en) 2010-07-30 2012-02-02 Hewlett-Packard Development Company, L.P. Computer system and method for sharing computer memory
WO2012015430A1 (en) 2010-07-30 2012-02-02 Hewlett-Packard Development Company, L.P. Computer system and method for sharing computer memory
US9076663B2 (en) * 2011-10-05 2015-07-07 Oracle International Corporation Determining spacing using a spatially varying charge distribution
US8792786B2 (en) 2012-03-15 2014-07-29 Massachusetts Institute Of Technology Photonically-enabled in-flight data reorganization
KR20130143210A (ko) * 2012-06-21 2013-12-31 삼성전자주식회사 메모리 확장 장치
US9297971B2 (en) * 2013-04-26 2016-03-29 Oracle International Corporation Hybrid-integrated photonic chip package with an interposer
WO2015034802A1 (en) 2013-09-06 2015-03-12 Massachusetts Institute Of Technology Isa extensions for synchronous coalesced accesses
KR20150081808A (ko) 2014-01-07 2015-07-15 삼성전자주식회사 편광제어 광 채널 및 이를 포함하는 메모리 시스템
IT201600084419A1 (it) * 2016-08-10 2018-02-10 St Microelectronics Srl Procedimento per realizzare dispositivi a semiconduttore, dispositivo e circuito corrispondenti
JP2019087938A (ja) * 2017-11-09 2019-06-06 ルネサスエレクトロニクス株式会社 半導体装置、半導体システム及び半導体装置の制御方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000268006A (ja) * 1999-03-15 2000-09-29 Fuji Xerox Co Ltd マルチプロセッサシステム
US7067910B2 (en) 2004-04-13 2006-06-27 Sun Microsystems, Inc. Method and apparatus for using capacitively coupled communication within stacks of laminated chips
US7970990B2 (en) * 2006-09-22 2011-06-28 Oracle America, Inc. Memory module with optical interconnect that enables scalable high-bandwidth memory access

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
Drost, R.;Forrest, C.;Guenin, B.;Ho, R.;Krishnamoorthy, A.V..《Challenges in building a flat-bandwidth memory hierarchy for a large-scale computer with proximity communication 》.《High Performance Interconnects, 2005. Proceedings. 13th Symposium on 》.2005, *

Also Published As

Publication number Publication date
US20090279341A1 (en) 2009-11-12
US7786427B2 (en) 2010-08-31
CN102089826A (zh) 2011-06-08
EP2286409B1 (en) 2015-06-24
WO2009137450A1 (en) 2009-11-12
EP2286409A1 (en) 2011-02-23

Similar Documents

Publication Publication Date Title
CN102089826B (zh) 邻近光存储器模块
US7385281B2 (en) Semiconductor integrated circuit device
US7994623B2 (en) Semiconductor device with offset stacked integrated circuits
US7791175B2 (en) Method for stacking serially-connected integrated circuits and multi-chip device made from same
US7102905B2 (en) Stacked memory, memory module and memory system
US5786979A (en) High density inter-chip connections by electromagnetic coupling
US7830692B2 (en) Multi-chip memory device with stacked memory chips, method of stacking memory chips, and method of controlling operation of multi-chip package memory
US8536693B2 (en) Tiered integrated circuit assembly and a method for manufacturing the same
US20140048947A1 (en) System package
US20200402959A1 (en) Stacked semiconductor package having an interposer
KR101495635B1 (ko) 스택 메모리 장치, 이를 포함하는 메모리 시스템, 및 스택메모리 장치의 제어 방법
JP7149647B2 (ja) 半導体モジュール
US7294936B2 (en) Semiconductor device
US7573720B1 (en) Active socket for facilitating proximity communication
US11855043B1 (en) Complex system-in-package architectures leveraging high-bandwidth long-reach die-to-die connectivity over package substrates
US20080116572A1 (en) Semiconductor memory modules, methods of arranging terminals therein, and methods of using thereof
CN111508921A (zh) 具有双面对外接点的半导体芯片组
US12095494B1 (en) Lateral escape using triangular structure of transceivers
JP2004318451A (ja) 方向性結合素子を使用したメモリバスシステム

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant