KR20130143210A - 메모리 확장 장치 - Google Patents

메모리 확장 장치 Download PDF

Info

Publication number
KR20130143210A
KR20130143210A KR1020120066523A KR20120066523A KR20130143210A KR 20130143210 A KR20130143210 A KR 20130143210A KR 1020120066523 A KR1020120066523 A KR 1020120066523A KR 20120066523 A KR20120066523 A KR 20120066523A KR 20130143210 A KR20130143210 A KR 20130143210A
Authority
KR
South Korea
Prior art keywords
controller
interface
optical
electrical
signal
Prior art date
Application number
KR1020120066523A
Other languages
English (en)
Inventor
조인성
김세진
윤하룡
하경호
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020120066523A priority Critical patent/KR20130143210A/ko
Priority to US13/804,076 priority patent/US20130346678A1/en
Publication of KR20130143210A publication Critical patent/KR20130143210A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0604—Improving or facilitating administration, e.g. storage management
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/16—Handling requests for interconnection or transfer for access to memory bus
    • G06F13/1668—Details of memory controller
    • G06F13/1694—Configuration of memory controller to different memory types
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
    • G06F12/023—Free address space management
    • G06F12/0238—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory
    • G06F12/0246—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory in block erasable memory, e.g. flash memory
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Human Computer Interaction (AREA)
  • Optical Communication System (AREA)
  • Memory System (AREA)

Abstract

본 발명에 따른 메모리 확장 장치는, 메인 메모리 장치와 보조 메모리 장치가 모듈로 구현된 메모리 확장 장치를 구비한다. 메인 메모리 장치는 외부와 광 인터페이스를 통해 접속되도록 하고, 보조 메모리 장치는 외부와 전기 인터페이스를 통해 접속되도록 한다. 이를 통해, 고속의 광 인터페이스 기술을 이용하여 전력 소모가 작으면서 DRAM 등의 메인 메모리 장치가 사용하는 대역폭 급의 고속 링크를 지원하여 외장 장치에 존재하는 대용량 메인 메모리 장치를 CPU가 직접 활용할 수 있도록 한다. 또한, 모듈 형태의 보조 메모리 장치를 외장하도록 함으로써, 개인 정보 및 데이터를 휴대 가능하도록 한다.

Description

메모리 확장 장치 {MEMORY EXPANDING DEVICE}
본 발명은 메모리 카드 등의 메모리 확장 장치에 관한 것이다.
마이크로 프로세서 유닛(MPU; Micro Processor Unit)과 메모리 칩의 급속한 기술 발전에 의한 시스템 모듈 내부의 데이터 처리 용량은 급증하고 있다. 이에 증가된 데이터를 처리하기 위하여 중앙 처리 장치(CPU; Central Processing Unit)와 메인 메모리 모듈 사이에서의 고속 및 고밀도화된 인터페이싱(Interfacing) 기술이 요구된다.
본 발명의 일 목적은 고속의 광 연결 기술을 이용하여 전력 소모가 작으면서 DRAM(Dynamic Random Access Memory) 등과 같은 메인 메모리가 사용하는 대역폭 급의 고속 링크를 지원하여 외장 장치에 존재하는 대용량 메인 메모리를 CPU가 직접 활용할 수 있도록 하는 메모리 확장 장치를 제공하는 데 있다.
본 발명의 다른 목적은 전원을 끄더라도 데이터가 보존되는 플래시 메모리 등과 같은 보조 메모리를 모듈 형태로 구성하여 확장 장치에 구현함으로써, 개인 정보 및 데이터를 휴대 가능하도록 하는 메모리 확장 장치를 제공하는 데 있다.
상기와 같은 목적을 달성하기 위하여, 본 발명의 일 실시 예에 따른 메모리 확장 장치는 입출력부, 컨트롤러, 메인 메모리 모듈 및 보조 메모리 모듈을 포함한다.
상기 입출력부는 외부 광 인터페이스와 접속되고, 상기 컨트롤러는 상기 입출력부와 제1 내부 광 인터페이스를 통해 접속된다. 상기 메인 메모리 모듈은 상기 컨트롤러와 제2 내부 광 인터페이스를 통해 접속되고, 상기 보조 메모리 모듈은 상기 컨트롤러와 제1 내부 전기 인터페이스를 통해 접속된다.
상기 입출력부는 외부 전기 인터페이스와 추가로 접속될 수 있으며, 상기 보조 메모리 모듈과는 상기 외부 전기 인터페이스를 통해 정보를 교환할 수 있다.
상기 컨트롤러는 제2 내부 전기 인터페이스를 통해 상기 메인 메모리 모듈과 추가로 접속될 수 있다.
상기 컨트롤러와 상기 메인 메모리 모듈은 상기 제2 광 인터페이스를 통해 데이터를 송수신할 수 있고, 상기 컨트롤러와 상기 메인 메모리 모듈은 상기 제2 전기 인터페이스를 통해 데이터를 제외한 정보를 송수신할 수 있다.
상기 컨트롤러는 상기 제1 내부 광 인터페이스를 통해 상기 입출력부와 접속된 신호 처리부와, 제3 내부 광 인터페이스를 통해 상기 신호 처리부와 접속된 메인 메모리 컨트롤러와, 제3 내부 전기 인터페이스를 통해 상기 신호 처리부와 접속된 보조 메모리 컨트롤러를 포함할 수 있다.
상기 신호 처리부는 광 신호를 전기 신호로 또는 전기 신호를 광 신호로 변환하는 데이터 변환부를 포함할 수 있다.
상기 메인 메모리 모듈은 DRAM 모듈 또는 MRAM 모듈을 포함할 수 있다.
본 발명의 일 실시 예에 따른 메모리 확장 장치는, 입출력부, 컨트롤러, DRAM 모듈, 플래시 메모리 모듈을 포함한다.
상기 입출력부는 외부 광 인터페이스와 접속되고, 상기 컨트롤러는 상기 입출력부와 제1 내부 광 인터페이스를 통해 접속된다. 상기 DRAM 모듈은 상기 컨트롤러와 제2 내부 광 인터페이스를 통해 접속되고, 상기 플래시 메모리 모듈은 상기 컨트롤러와 제1 내부 전기 인터페이스를 통해 접속된다.
상기 컨트롤러는 상기 제1 내부 광 인터페이스를 통해 상기 입출력부와 접속된 신호 처리부와, 제3 내부 광 인터페이스를 통해 상기 신호 처리부와 접속된 DRAM 컨트롤러와, 제2 내부 전기 인터페이스를 통해 상기 신호 처리부와 접속된 플래시 메모리 컨트롤러를 포함할 수 있다.
상기 신호 처리부는 상기 입출력부로부터 제공되는 광 신호와 상기 플래시 메모리로부터 제공되는 전기 신호 사이에서, 상기 광 신호를 상기 전기 신호로 또는 상기 전기 신호를 상기 광 신호로 변환하는 데이터 변환부를 포함할 수 있다.
본 발명의 일 실시 예에 따른 메모리 확장 장치는, 입출력부, 컨트롤러, DRAM 모듈 및 플래시 메모리 모듈을 포함한다.
상기 입출력부는 외부 광 인터페이스와 접속되고, 상기 컨트롤러는 상기 입출력부와 제1 내부 광 인터페이스를 통해 접속된다. 상기 DRAM 모듈은 상기 컨트롤러와 제2 내부 광 인터페이스 및 제1 내부 전기 인터페이스를 통해 접속되고, 상기 플래시 메모리 모듈은 상기 컨트롤러와 제2 내부 전기 인터페이스를 통해 접속된다.
상기 컨트롤러는 상기 제1 내부 광 인터페이스를 통해 상기 입출력부와 접속된 신호 처리부와, 제3 내부 광 인터페이스 및 제2 내부 전기 인터페이스를 통해 상기 신호 처리부와 접속된 DRAM 컨트롤러와, 제4 내부 전기 인터페이스를 통해 상기 신호 처리부와 접속된 플래시 메모리 컨트롤러를 포함할 수 있다.
상기 신호 처리부는 상기 입출력부로부터 제공되는 광 신호와 상기 DRAM 및 플래시 메모리로부터 제공되는 전기 신호 사이에서, 상기 광 신호를 상기 전기 신호로 또는 상기 전기 신호를 상기 광 신호로 변환하는 데이터 변환부를 포함할 수 있다.
상기 신호 처리부와 상기 DRAM은 상기 제3 내부 광 인터페이스를 통해 데이터를 송수신할 수 있고, 상기 신호 처리부와 상기 DRAM은 상기 제2 내부 전기 인터페이스를 통해 데이터를 제외한 정보를 송수신할 수 있다.
본 발명의 일 실시 예에 따른 메모리 확장 장치는, 제1 입출력부, 제2 입출력부, 컨트롤러, DRAM 모듈 및 플래시 메모리 모듈을 포함한다.
상기 제1 입출력부는 외부 광 인터페이스와 접속되고, 상기 제2 입출력부는 외부 전기 인터페이스와 접속된다. 상기 컨트롤러는 상기 제1 입출력부와 제1 내부 광 인터페이스를 통해 접속되고, 상기 제2 입출력부와 제1 전기 인터페이스를 통해 접속된다. 상기 DRAM 모듈은 상기 컨트롤러와 제2 내부 광 인터페이스를 통해 접속되고, 상기 플래시 메모리 모듈은 상기 컨트롤러와 제2 내부 전기 인터페이스를 통해 접속된다.
상기 컨트롤러는 상기 제1 내부 광 인터페이스를 통해 상기 제1 입출력부와 접속되고, 상기 제2 입출력부와 상기 제1 전기 인터페이스를 통해 접속된 신호 처리부와, 제3 내부 광 인터페이스를 통해 상기 신호 처리부와 접속된 DRAM 컨트롤러와, 제3 내부 전기 인터페이스를 통해 상기 신호 처리부와 접속된 플래시 메모리 컨트롤러를 포함할 수 있다.
본 발명의 일 실시 예에 따른 메모리 확장 장치는, 제1 입출력부, 제2 입출력부, 컨트롤러, DRAM 모듈 및 플래시 메모리 모듈을 포함한다.
상기 제1 입출력부는 외부 광 인터페이스와 접속되고, 상기 제2 입출력부는 외부 전기 인터페이스와 접속된다. 상기 컨트롤러는 상기 제1 입출력부와 제1 내부 광 인터페이스를 통해 접속되고, 상기 제2 입출력부와 제1 전기 인터페이스를 통해 접속된다. 상기 DRAM 모듈은 상기 컨트롤러와 제2 내부 광 인터페이스 및 제2 전기 인터페이스를 통해 접속되고, 상기 플래시 메모리 모듈은 상기 컨트롤러와 제3 내부 전기 인터페이스를 통해 접속된다.
상기 컨트롤러는 상기 제1 내부 광 인터페이스를 통해 상기 제1 입출력부와 접속되고, 상기 제2 입출력부와 상기 제1 전기 인터페이스를 통해 접속된 신호 처리부와, 제3 내부 광 인터페이스 및 제4 내부 전기 인터페이스를 통해 상기 신호 처리부와 접속된 DRAM 컨트롤러와, 제5 내부 전기 인터페이스를 통해 상기 신호 처리부와 접속된 플래시 메모리 컨트롤러를 포함할 수 있다.
상기 신호 처리부와 상기 DRAM 모듈은 상기 제2 내부 광 인터페이스를 통해 데이터를 송수신할 수 있고, 상기 제2 내부 전기 인터페이스를 통해 데이터를 제외한 정보를 송수신할 수 있다.
본 발명에 따르면, 메모리 확장 장치는 광 인터페이스를 통해 시스템과 연결되어 추가 메모리 요구 시 고속의 메모리 확장이 가능하도록 한다.
본 발명에 따르면, 메모리 확장 장치는 개인 정보 및 데이터를 휴대 가능하도록 한다.
도 1은 본 발명의 실시 예들에 따른 메모리 확장 장치를 도시한 블록도이다.
도 2는 도 1의 메모리 확장 장치에 포함되는 광 입출력부의 일 예를 도시한 도면이다.
도 3은 도 1의 메모리 확장 장치에 포함되는 컨트롤러의 일 예를 도시한 도면이다.
도 4는 도 3의 컨트롤러에 포함되는 신호 처리부의 일 예를 도시한 도면이다.
도 5A 및 5B는 도 4의 신호 처리부에 포함되는 데이터 변환부의 일 예를 도시한 도면이다.
도 6A 및 6B는 DRAM 컨트롤러와 DRAM 모듈을 포함하는 메모리 시스템을 간략히 도시한 도면이다.
도 7A 및 7B는 플래시 컨트롤러와 플래시 모듈을 포함하는 메모리 시스템을 간략히 도시한 도면이다.
도 8은 본 발명의 실시 예들에 따른 메모리 확장 장치를 도시한 블록도이다.
도 9는 도 8의 메모리 확장 장치에 포함되는 컨트롤러의 일 예를 도시한 도면이다.
도 10은 도 9의 컨트롤러에 포함되는 신호 처리부의 일 예를 도시한 도면이다.
도 11A 및 11B는 DRAM 컨트롤러와 DRAM 모듈을 포함하는 메모리 시스템을 간략히 도시한 도면이다.
도 12는 본 발명의 실시 예들에 따른 메모리 확장 장치를 도시한 블록도이다.
도 13은 도 12의 메모리 확장 장치에 포함되는 전기 입출력부의 일 예를 도시한 도면이다.
도 14는 도 12의 메모리 확장 장치에 포함되는 컨트롤러의 일 예를 도시한 도면이다.
도 15는 도 14의 컨트롤러에 포함되는 신호 처리부의 일 예를 도시한 도면이다.
도 16은 본 발명의 실시 예들에 따른 메모리 확장 장치를 도시한 블록도이다.
도 17은 도 16의 메모리 확장 장치에 포함되는 컨트롤러의 일 예를 도시한 도면이다.
도 18은 도 17의 컨트롤러에 포함되는 신호 처리부의 일 예를 도시한 도면이다.
도 19는 본 발명의 실시 예들에 따른 메모리 확장 장치를 전자 장치로 구현한 예를 도시한 도면이다.
도 20은 본 발명의 실시 예들에 따른 메모리 확장 장치를 다른 전자 장치로 구현한 예를 도시한 도면이다.
도 21은 본 발명의 실시 예들에 따른 메모리 확장 장치를 모바일 폰에 적용한 예를 도시한 도면이다.
이하에서는 본 발명의 바람직한 실시 예가, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 본 발명의 철저한 이해를 제공할 의도 외에는 다른 의도 없이, 첨부한 도면들을 참조로 하여 상세히 설명될 것이다.
본문에 개시되어 있는 본 발명의 실시예들에 대해서, 특정한 구조적 내지 기능적 설명들은 단지 본 발명의 실시예를 설명하기 위한 목적으로 예시된 것으로, 본 발명의 실시예들은 다양한 형태로 실시될 수 있으며 본문에 설명된 실시예들에 한정되는 것으로 해석되어서는 아니 된다.
본 발명은 다양한 변경을 가할 수 있고 여러 가지 형태를 가질 수 있는바, 특정 실시예들을 도면에 예시하고 본문에 상세하게 설명하고자 한다. 그러나 이는 본 발명을 특정한 개시 형태에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변경, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다.
제 1, 제 2 등의 용어는 다양한 구성요소들을 설명하는데 사용될 수 있지만, 상기 구성요소들은 상기 용어들에 의해 한정되어서는 안 된다. 상기 용어들은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로 사용될 수 있다. 예를 들어, 본 발명의 권리 범위로부터 이탈되지 않은 채 제 1 구성요소는 제 2 구성요소로 명명될 수 있고, 유사하게 제 2 구성요소도 제 1 구성요소로 명명될 수 있다.
어떤 구성요소가 다른 구성요소에 "연결되어" 있다거나 "접속되어" 있다고 언급된 때에는, 그 다른 구성요소에 직접적으로 연결되어 있거나 또는 접속되어 있을 수도 있지만, 중간에 다른 구성요소가 존재할 수도 있다고 이해되어야 할 것이다. 반면에, 어떤 구성요소가 다른 구성요소에 "직접 연결되어" 있다거나 "직접 접속되어" 있다고 언급된 때에는, 중간에 다른 구성요소가 존재하지 않는 것으로 이해되어야 할 것이다. 구성요소들 간의 관계를 설명하는 다른 표현들, 즉 "~사이에"와 "바로 ~사이에" 또는 "~에 이웃하는"과 "~에 직접 이웃하는" 등도 마찬가지로 해석되어야 한다.
본 출원에서 사용한 용어는 단지 특정한 실시예를 설명하기 위해 사용된 것으로, 본 발명을 한정하려는 의도가 아니다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. 본 출원에서, "포함하다" 또는 "가지다" 등의 용어는 설명된 특징, 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.
다르게 정의되지 않는 한, 기술적이거나 과학적인 용어를 포함해서 여기서 사용되는 모든 용어들은 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에 의해 일반적으로 이해되는 것과 동일한 의미이다. 일반적으로 사용되는 사전에 정의되어 있는 것과 같은 용어들은 관련 기술의 문맥상 가지는 의미와 일치하는 의미인 것으로 해석되어야 하며, 본 출원에서 명백하게 정의하지 않는 한, 이상적이거나 과도하게 형식적인 의미로 해석되지 않는다.
도 1은 본 발명의 실시 예들에 따른 메모리 확장 장치를 도시한 블록도이다.
도 1을 참조하면, 메모리 확장 장치(10)는 외부 광 인터페이스(OPText, Optical interface)와 접속되어 외부의 기기와 광 신호를 이용하여 정보를 교환한다. 여기서, 상기 정보는 데이터(Data), 커맨드(Command), 클럭 신호(Clock signal), 전원(Power supply), 어드레스(Address) 등을 포함할 수 있다. 외부 광 인터페이스(OPText)는 광 케이블(Optical fiber) 또는 실리콘 기판에 구현된 실리콘 포토닉(Silicon photonic) 소자를 포함할 수 있다. 메모리 확장 장치(10)는 메모리 카드를 포함할 수 있다.
메모리 확장 장치(10)는 외부 광 인터페이스(OPText)와 접속된 입출력부(11, Optical Input/Output)와, 컨트롤러(12)와, 복수의 DRAM 모듈(13a, 13b) 및 복수의 플래시 모듈(14a, 14b)을 포함한다.
여기서, DRAM 모듈들(13a, 13b)은 주 기억 장치의 기능을 수행하는 메모리 즉, 메인 메모리(Main memory)를 나타내는 바, DRAM 이외의 SRAM(Static Random Access Memory) 등의 휘발성 메모리 또는 MRAM(Magnetic Random Access Memory) 등의 비휘발성 메모리를 포함할 수 있다.
또한, 플래시 모듈(14a, 14b)은 대용량 저장 장치 기능을 수행하는 보조 메모리(Subsidiary memory)를 나타내는 바, 상기의 플래시 메모리 이외에 RRAM(Resistive Random Access Memory) 또는 PRAM(Phase change Random Access Memory) 등의 비휘발성 메모리를 포함할 수 있다.
컨트롤러(12)는 입출력부(11)와 제1 내부 광 인터페이스(OPT1)를 통해 연결된다. 또한, 컨트롤러(12)는 DRAM 모듈(13a, 13b)과는 제2 내부 광 인터페이스(OPT2)를 통해 연결되며, 플래시 모듈(14a, 14b)과는 내부 전기(Electrical) 인터페이스(ELECT)를 통해 연결된다.
메모리 확장 장치(10) 내부의 광 인터페이스(OPT1, OPT2)는 광 케이블 또는 실리콘 포토닉 소자를 포함할 수 있다. 예컨대, DRAM 모듈(13a, 13b)의 경우 광 인터페이스와의 접속을 위해 모듈 외부에서만 광 케이블을 통해 접속되고, 모듈에 소켓 및 광전/전광 변환소자를 구비할 수 있다. 이 때, 모듈까지만 실리콘 포토닉 또는 광 케이블을 통해 광 신호로 전송되고 모듈 내의 DRAM 칩에서는 전기 신호로 접속될 수 있다. 아울러, DRAM 칩 내부의 일부 또는 전체가 실리콘 포토닉 소자를 이용한 광 인터페이스를 통해 구현될 수 있다.
플래시 모듈(14a, 14b)의 경우 DRAM에 비해 비교적 동작 속도가 낮기 때문에 내부 전기 인터페이스(ELECT)를 통해 접속된다. 한편, 도면에 도시되지는 않았지만, 플래시 모듈(14a, 14b) 내에서도 빠른 동작 속도 확보가 필요한 일부의 정보 예컨대, 데이터의 경우만 광 인터페이스를 통해 구현할 수 있을 것이다.
상기 모듈들(13a, 13b, 14a, 14b)은 손쉽게 사용자가 교환할 수 있도록 구현이 가능하며, 탈착이 불가능한 보드(Board)의 경우에는 별도의 커낵터(Connector)를 통해 접속될 수 있다.
전술한 구성을 갖는 메모리 확장 장치(10)를 통해 기존 시스템에 장착된 DRAM의 용량, HDD(Hard Disk Drive)의 속도 및 용량에 제한되지 않고 상기 시스템의 성능을 높일 수 있을 것이다. 또한, 개인 정보 등은 플래시 메모리에 저장하여 간편한 휴대가 가능하기 때문에, 공용 컴퓨터를 사용하거나 여러 대의 컴퓨터 및 모바일 기기 등을 사용할 때 데이터의 관리에 유용할 수 있다.
도 2는 도 1의 메모리 확장 장치에 포함되는 광 입출력부의 일 예를 도시한 도면이다.
도 2를 참조하면, 광 입출력부(11)는 외부 광 인터페이스(OPText)에 각각 접속된 광 수신부(11a)와 광 송신부(11b)를 포함한다. 광 수신부(11a)와 광 송신부(11b)는 외부 광 인터페이스(OPText)와 제1 내부 광 인터페이스(OPT1) 사이의 정보 교환 시, 구동(Driving)과 버퍼링(Buffering) 및 동기화(Synchronization) 등의 기능을 수행한다.
도 3은 도 1의 메모리 확장 장치에 포함되는 컨트롤러의 일 예를 도시한 도면이다.
도 3을 참조하면, 컨트롤러(12)는 입출력부(도 1의 11)와 내부 광 인터페이스를 통해 접속된 신호 처리부(31, Signal processor)와, 신호 처리부(31)와 광 인터페이스를 통해 접속된 DRAM 컨트롤러(32)와, 신호 처리부(31)와 전기 인터페이스를 통해 접속된 플래시 컨트롤러(33)를 포함한다.
신호 처리부(31)는 DRAM 관련 정보는 광 인터페이스를 통해 접속되고, 플래시 관련 정보는 전기 인터페이스를 통해 접속된다, 따라서, 신호 처리부(31)는 두 인터페이스를 모두 지원하며, 아울러 두 인터페이스 정보를 서로 변환할 수 있도록 구현된다.
도 4는 도 3의 컨트롤러에 포함되는 신호 처리부의 일 예를 도시한 도면이다.
도 4를 참조하면, 신호 처리부(31)는 광 인터페이스를 통해 입출력부(도 1의 11)와 접속된 광 인터페이스부(41)와, 광 인터페이스부(41)와 접속된 프로세서(43)와, 프로세서(43)와 DRAM 사이에서 광 신호를 전달하는 광 인터페이스부(45)와, 프로세서(43)와 광 신호를 교환하며, 광 신호를 전기 신호로 변환하거나 전기 신호를 광 신호로 변환하는 데이터 변환부(44, Data converter)와, 데이터 변환부(44)와 플래시 메모리 사이에서 전기 신호를 전달하는 전기 인터페이스부(46)를 포함한다.
프로세서(43)와 데이터 변환부(44) 사이는 광 인터페이스를 통해 정보 교환이 이루어진다. 컨트롤러(42)는 제어신호(CTRL)을 통해 각 블록을 제어한다. 이 때, 제어신호(CTRL) 전송을 위해 전기 인터페이스 또는 광 인터페이스를 사용할 수 있다.
도 5A 및 5B는 도 4의 신호 처리부에 포함되는 데이터 변환부의 일 예를 도시한 도면이다.
도 5A는 데이터 변환부(44)를 도시한 상세 블록도이다.
프로세서(43)와 데이터 변환부(44) 사이에서도 광 신호 전송이 이루어질 수 있고, 데이터 변환부(44)는 도 2에 도시된 광 수신부(11a)와 광 송신부(11b)를 각각 포함할 수 있다.
상기 광 수신부와 광 송신부는 각각 방향 제어 회로(51, Direction control circuit)와 레벨 시프터(52, Level shifter) 및 광 모듈(53, Optical module)을 포함한다. 여기서, 광 수신부와 광 송신부는 내부 구성 요소는 동일하며, 서로 대칭 구조를 가질 수 있다. 따라서, 광 수신부의 동작은 광 송신기의 역 동작과 같으므로 광 송신부의 동작 위주로 설명하며, 이와 유사한 부분은 생략한다.
전기 신호를 기반으로 하는 USB(Universal Serial Bus) 등의 시스템에서, 업스트림(Upstream) 데이터와 다운스트림(Downstream) 데이터는 동일한 채널로 전송될 수 있다. 그러나, 광 전송 인터페이스에서는 업스트림 데이터와 다운스트림 데이터는 동일한 버스 라인(Bus line)을 공유하더라도 서로 다른 채널을 통해 전송되는 것이 바람직하다.
방향 제어 회로(51)는 컨트롤러(42)로부터 입력된 데이터를 분리(Isolate)한다. 구체적으로, 방향 제어 회로(51)는 데이터를 업스트림 데이터와 다운 스트림 데이터로 분리하여 레벨 시프터(52)로 전송한다.
레벨 시프터(52)는 방향 제어 회로(51)로부터 전송된 데이터의 레벨을 변환한다. 컨트롤러(42) 및 방향 제어 회로(51)에서 사용되는 구동 IC와 광 모듈(53)에서 사용되는 구동 IC의 신호 레벨은 서로 상이하다. 레벨 시프터(52)는 두 신호 레벨을 매칭(Matching)시킨다.
광 모듈(53)은 레벨 시프터(52)에서 조절된 데이터를 광 신호로 변환한다. 광 모듈(53)은 전광 변환(Electrical-to-optical convert)을 위한 포토다이오드를 포함할 수 있다. 광 모듈(53)은 변환된 광 신호를 출력한다.
도 5B는 광 모듈의 내부 블록을 도시한 도면이다.
도 5B를 참조하면, 광 모듈(53)은 포토다이오드(532)와, 레이저 다이오드(531)와, 리시버 IC(534) 및 드라이버 IC(533)를 포함한다. 광 모듈(53)은 포토다이오드(532) 및 리시버 IC(534)를 이용하여 광 신호를 고속 전기 신호로 변환한다. 광 모듈(53)에서 변환된 전기 신호는 전기 인터페이스(46)로 전송된다.
포토다이오드(532)는 광 신호에 반응하여, 입력된 광 신호를 그에 대응하는 전기 신호로 변환한다. 리시버 IC(534)는 포토다이오드(532)에서 변환된 전기 신호를 증폭 및 복원한다. 포토다이오드(532)에서 출력되는 전기 신호는 그 크기가 미세하다. 따라서, 전기 인터페이스(46) 이후에서 전기 신호를 신뢰성 있게 처리하기 위해서 출력된 전기 신호를 증폭되어야 한다.
리시버 IC(534)는 전치 증폭기(Pre-amplifier) 및 제한 증폭기(Limiting amplifier)를 포함하여 구성될 수 있다. 전치 증폭기 및 제한 증폭기는 포토다이오드(532)에서 변환된 전기 신호를 증폭한다. 전치 증폭기 및 제한 증폭기는 증폭 과정에서 발생되는 잡음 및 크로스토크(Crosstalk)를 방지한다.
광 모듈(53)은 레이저 다이오드(531) 및 드라이버 IC(533)를 이용하여 고속 전기 신호를 광 신호로 변환한다. 광 모듈(53)에서 변환된 광 신호는 광 인터페이스를 통해 프로세서(43)로 전송된다.
레이저 다이오드(531)는 전기 신호에 반응하여, 입력된 전기 신호를 그에 대응하는 광 신호로 변환한다. 본 실시 예에서 레이저 다이오드(531)는 광 인터페이스(46)로부터 입력된 전기 신호를 광 신호로 변환한다. 이 때 드라이버 IC(533)는 레이저 다이오드(531)와 전기적으로 연결되어 레이저 다이오드(531)를 구동한다.
리시버 IC(534) 및 드라이버 IC(533)는 SI(System Integrated) 칩으로 구현될 수 있다. 리시버 IC(534) 및 드라이버 IC(533)는 공통되는 부분 기능을 가진다. 따라서, 리시버 IC(5340 및 드라이버 IC(533)는 공통되는 부분을 공유하도록 하나의 송수신 모듈로 구현될 수 있다.
전술한 바와 같이, 데이터 변환부(44)는 프로세서(43)로부터 전송된 광 신호를 전기 신호로 변환하여 전기 인터페이스부(46)로 전송한다. 또한, 데이터 변환부(44)는 전기 인터페이스부(46)로부터 전송된 전기 신호를 광 신호로 변환하여 프로세서(43)로 전송한다. 즉, 데이터 변환부(44)는 전기 신호를 광 신호로, 광 신호를 전기 신호로 변환하는 양방향 변환이 가능하다.
데이터 변환부(44)에서 광 신호로부터 변환된 전기 신호는 광 인터페이스를 통해 통신되는 광 신호의 신호 체계에 대응된다. 따라서, 컨트롤러(42)로부터 플래시 메모리와 그 컨트롤러가 제어되기 위해서는 상기 변환된 전기 신호가 컨트롤러(42)에서 사용되는 전기 신호 체계로 변환되어야 한다. 따라서, 데이터 변환부(44) 또는 전기 인터페이스부(46)는 서데스(SerDes; Serializer and Deserializer), 먹스(Mux; Multiplexer) 등을 포함할 수 있다. 이를 통해 전기 신호는 분할 또는 취합되며, 광 신호와 매칭된다. 그 역의 경우에도 적용된다.
도 6A 및 6B는 DRAM 컨트롤러와 DRAM 모듈을 포함하는 메모리 시스템을 간략히 도시한 도면이다.
도 6A를 참조하면, 메모리 시스템(60)은 DRAM 컨트롤러(32)와 DRAM 모듈(13a, 13b)을 포함한다. DRAM 컨트롤러(32)와 DRAM 모듈(13a, 13b) 사이는 광 인터페이스를 통해 접속된다. 광 인터페이스는 DRAM 모듈(13a, 13b) 외부에 배치된 광 케이블, DRAM 모듈(13a, 13b) 내부 또는 DRAM 칩 내부까지 확장된 실리콘 포토닉 소자를 포함할 수 있다.
도 6B를 참조하면, 메모리 시스템(60)은 DRAM 컨트롤러(32)와 복수의 DRAM 칩(61)을 구비하는 DRAM 모듈(13a)을 포함한다. DRAM 컨트롤러(32)와 복수의 DRAM 칩(61) 사이에는 커맨드/어드레스(C/A)와 클럭(CLK)과 데이터 스트로브(DQS) 및 데이터(DQ) 등의 정보가 상호 교환되며, 이는 광 인터페이스를 통해 이루어진다.
도 7A 및 7B는 플래시 컨트롤러와 플래시 모듈을 포함하는 메모리 시스템을 간략히 도시한 도면이다.
도 7A를 참조하면, 메모리 시스템(70)은 플래시 컨트롤러(33)와 플래시 모듈(14a, 14b)을 포함한다. 플래시 컨트롤러(33)와 플래시 모듈들(14a, 14b)은 전기 인터페이스를 통해 접속된다.
도 7B를 참조하면, 메모리 시스템(70)은 플래시 컨트롤러(33)와 복수의 플래시 칩(71)을 구비하는 플래시 모듈(14a)을 포함한다. 플래시 컨트롤러(33)와 복수의 플래시 칩(71) 사이에는 커맨드/어드레스(CMD/ADD)와 데이터(DATA1/DATA2) 등의 정보가 상호 교환되며, 이는 전기 인터페이스를 통해 이루어진다.
도 8은 본 발명의 실시 예들에 따른 메모리 확장 장치를 도시한 블록도이다. 도 8의 실시 예는 도 1의 실시 예와 유사한 구성을 포함하고 있는 바, 중복되는 구성에 대해서는 상세한 설명은 생략한다.
도 8을 참조하면, 메모리 확장 장치(80)는 외부 광 인터페이스(OPText)를 통해 외부와 정보를 교환한다. 메모리 확장 장치(80)는 외부 광 인터페이스(OPText)와 접속된 입출력부(81)와, 컨트롤러(82)와, 복수의 DRAM 모듈(83a, 83b)과 복수의 플래시 모듈(84a, 84b)을 포함한다.
컨트롤러(82)는 입출력부(81)와 제1 내부 광 인터페이스(OPT1)를 통해 연결된다. 또한, 컨트롤러(82)는 DRAM 모듈(83a, 83b)과는 제2 내부 광 인터페이스(OPT1) 및 제1 내부 전기 인터페이스(ELECT1)를 통해 연결되며, 플래시 모듈(84a, 84b)과는 제2 내부 전기 인터페이스(ELECT2)를 통해 연결된다. 될
DRAM 모듈(83a, 83b)의 경우 특정 정보 예컨대, 데이터 교환을 위한 광 인터페이스와의 접속을 위해 모듈 외부에서만 광 케이블을 통해 접속되고, 모듈에 소켓 및 광전 변환소자를 구비할 수 있으며, 다른 정보 예컨대, 전원, 커맨드 등은 전기 인터페이스를 통해 교환될 수 있다.
플래시 모듈(84a, 84b)의 경우 전기 인터페이스를 통해 접속된다. 한편, 도면에 도시되지는 않았지만, 플래시 모듈(84a, 84b) 내에서도 빠른 동작 속도 확보가 필요한 일부의 정보 예컨대, 데이터의 경우만 광 인터페이스를 통해 구현할 수 있을 것이다.
상기 모듈들(83a, 83b, 84a, 84b)은 손쉽게 사용자가 교환할 수 있도록 구현이 가능하며, 탈착이 불가능한 보드의 경우에는 별도의 커낵터를 통해 접속될 수 있다.
한편, 광 입출력부(81)의 구성은 전술한 도 2의 구성과 실질적으로 동일하므로, 그 상세한 구성 설명은 생략한다.
도 9는 도 8의 메모리 확장 장치에 포함되는 컨트롤러의 일 예를 도시한 도면이다.
도 9를 참조하면, 컨트롤러(82)는 광 입출력부(도 8의 81)와 내부 광 인터페이스를 통해 접속된 신호 처리부(91)와, 신호 처리부(91)와 광 인터페이스 및 전기 인터페이스를 통해 접속된 DRAM 컨트롤러(92)와, 신호 처리부(91)와 전기 인터페이스를 통해 접속된 플래시 컨트롤러(93)를 포함한다.
신호 처리부(91)는 DRAM 관련 정보 중 고속 동작을 요하는 정보 예컨대, 데이터는 광 인터페이스를 통해 접속되고, 저속 동작을 요하는 정보 예컨대, 전원 등은 전기 인터페이스를 통해 접속된다. 아울러, 플래시 관련 정보는 전기 인터페이스를 통해 접속된다. 따라서, 신호 처리부(91)는 전기 및 광 인터페이스를 모두 지원하며, 두 인터페이스 정보를 서로 변환할 수 있도록 구현된다.
도 10은 도 9의 컨트롤러에 포함되는 신호 처리부의 일 예를 도시한 도면이다.
도 10을 참조하면, 신호 처리부(91)는 입출력부(도 9의 91)와 접속된 광 인터페이스부(101)와, 광 인터페이스부(101)와 접속된 프로세서(103)와, 프로세서(103)와 DRAM 사이에서 광 신호를 전달하는 광 인터페이스부(105)와, 프로세서(103)와 DRAM 및 플래시 메모리 사이에서 전기 신호를 전달하는 전기 인터페이스부(106)를 포함한다. 아울러, 신호 처리부(91)는 프로세서(103)와 광 신호를 교환하며, 상기 광 신호를 전기 신호로 변환하거나 전기 신호를 광 신호로 변환하는 데이터 변환부(104)를 포함한다.
프로세서(103)와 데이터 변환부(104) 사이는 광 인터페이스를 통해 정보 교환이 이루어진다. 컨트롤러(102)는 제어신호(CTRL)을 통해 각 블록을 제어한다.
데이터 변환부(104)에 대한 동작은 전술한 도 5의 구성 설명을 통해 대체할 수 있으므로, 구성 설명은 생략한다.
도 11A 및 11B는 DRAM 컨트롤러와 DRAM 모듈을 포함하는 메모리 시스템을 간략히 도시한 도면이다.
도 11A를 참조하면, 메모리 시스템(110)은 DRAM 컨트롤러(92)와 DRAM 모듈(83a, 83b)을 포함한다. DRAM 컨트롤러(92)와 DRAM 모듈(83a, 83b)은 광 인터페이스 및 전기 인터페이스를 통해 접속된다.
광 인터페이스는 DRAM 모듈(83a, 83b) 외부에 배치된 광 케이블, DRAM 모듈(83a, 83b) 내부 또는 DRAM 칩 내부까지 확장된 실리콘 포토닉 소자를 포함할 수 있다. 또한, 광 인터페이스는 데이터 등과 같이 고속 전송이 필요한 정보를 전송하는데 사용될 수 있다.
상기 광 인터페이스와 같이 구비된 전기 인터페이스는 커맨드, 어드레스, 전원 등 상기 데이터에 비해 상대적으로 저속 전송을 위해 사용될 수 있다.
도 11B를 참조하면, 메모리 시스템(110)은 DRAM 컨트롤러(92)와 복수의 DRAM 칩(111)을 구비하는 DRAM 모듈(83a)을 포함한다. DRAM 컨트롤러(92)와 복수의 DRAM 칩(111) 사이에는 커맨드/어드레스(C/A)와 클럭(CLK)과 데이터 스트로브(DQS) 및 데이터(DQ) 등의 정보가 상호 교환된다.
여기서, 데이터(DQ)는 광 인터페이스, 커맨드/어드레스(C/A)와 클럭(CLK) 및 데이터 스트로브(DQS)는 전기 인터페이스를 통해 이루어진다. 한편, 전기 인터페이스는 전술한 구성 외에 다양한 형태로 변형이 가능할 것이다. 예컨대, 데이터 스트로브(DQS)와 커맨드/어드레스(C/A) 및 클럭(CLK) 등이 모두 광 인터페이스를 사용하고, 전원 만을 전기 인터페이스로 전송할 수 있다.
한편, 플래시 컨트롤러와 플래시 모듈을 포함하는 메모리 시스템의 구성은 도 7에 도시된 구성과 실질적으로 동일하므로 도면 및 상세한 설명은 생략한다.
도 12는 본 발명의 실시 예들에 따른 메모리 확장 장치를 도시한 블록도이다. 도 12에서 예시된 실시 예는 도 1 및 도 8에서 예시된 실시 예와 유사한 구성을 포함하고 있는 바, 중복되는 구성에 대해서는 상세한 설명은 생략한다.
도 12를 참조하면, 메모리 확장 장치(120)는 외부 광 인터페이스(OPText) 및 외부 전기 인터페이스(ELECText)를 통해 정보를 교환한다. 이를 위해, 메모리 확장 장치(120)는 외부 광 인터페이스(OPText)와 접속된 광 입출력부(121)와, 외부전기 인터페이스(ELECText)와 접속된 전기 입출력부(122)를 포함한다. 또한, 메모리 확장 장치(120)는 컨트롤러(123)와 복수의 DRAM 모듈(124a, 124b)과 복수의 플래시 모듈(125a, 125b)을 포함한다.
DRAM 모듈들(124a, 124b)은 주 기억 장치의 기능을 수행하는 주 기억 장치 즉, 메인 메모리를 나타낸다. 플래시 모듈(125a, 125b)은 대용량 저장 장치 기능을 수행하는 보조 메모리 즉, 보조 기억 장치를 나타낸다.
컨트롤러(123)는 광 입출력부(121)와 제1 내부 광 인터페이스(OPT1)를 통해 연결되며, 전기 입출력부(122)와 제1 내부 전기 인터페이스(ELECT1)를 통해 연결된다. 또한, 컨트롤러(123)는 DRAM 모듈(124a, 124b)과 제2 내부 광 인터페이스(OPT2)를 통해 연결되며, 플래시 모듈(125a, 125b)과는 제2 내부 전기 인터페이스(ELECT2)를 통해 연결된다.
상기 모듈들(124a, 124b, 125a, 125b)은 손쉽게 사용자가 교환할 수 있도록 구현이 가능하며, 탈착이 불가능한 보드의 경우에는 별도의 커낵터를 통해 접속될 수 있다. 한편, 광 입출력부(121)의 구성은 전술한 도 2의 구성과 실질적으로 동일하므로, 그 상세한 구성 설명은 생략한다.
도 13은 도 12의 메모리 확장 장치에 포함되는 전기 입출력부의 일 예를 도시한 도면이다.
도 13을 참조하면, 전기 입출력부(122)는 외부 전기 인터페이스(ELECText)에 각각 접속된 전기 수신부(122a)와 전기 송신부(122b)를 포함한다. 전기 수신부(122a)와 전기 송신부(122b)는 외부 전기 인터페이스(ELECText)와 제1 내부 전기 인터페이스(ELECT1) 사이의 정보 교환 시, 구동과 버퍼링 및 동기화 등의 기능을 수행한다.
도 14는 도 12의 메모리 확장 장치에 포함되는 컨트롤러의 일 예를 도시한 도면이다.
도 14를 참조하면, 컨트롤러(123)는 광 입출력부(도 12의 121) 및 전기 입출력부(도 12의 122)와 각각 내부 광 인터페이스 및 내부 전기 인터페이스를 통해 접속된 신호 처리부(141)와, 신호 처리부(141)와 광 인터페이스를 통해 접속된 DRAM 컨트롤러(142)와, 신호 처리부(141)와 전기 인터페이스를 통해 접속된 플래시 컨트롤러(143)를 포함한다.
신호 처리부(141)는 DRAM 관련 정보는 광 인터페이스를 통해 접속되고, 플래시 메모리 관련 정보는 전기 인터페이스를 통해 접속된다. 따라서, 신호 처리부(141)는 전기 및 광 인터페이스를 모두 지원한다.
도 15는 도 14의 컨트롤러에 포함되는 신호 처리부의 일 예를 도시한 도면이다.
도 15를 참조하면, 신호 처리부(141)는 광 입출력부(도 12의 121)와 접속된 광 인터페이스부(151)와, 광 인터페이스부(151)와 접속된 프로세서(154)와, 프로세서(154)와 DRAM 사이에서 광 신호를 전달하는 광 인터페이스부(155)를 포함한다. 아울러, 신호 처리부(141)는 전기 입출력부(도 12의 122)와 접속된 전기 인터페이스부(152)와, 프로세서(154)와 플래시 메모리 사이에서 전기 신호를 전달하는 전기 인터페이스부(156)를 포함한다.
컨트롤러(153)는 제어신호(CTRL)을 통해 각 블록을 제어한다. 이 때, 전기 인터페이스 또는 광 인터페이스를 사용할 수 있다.
도 16은 본 발명의 실시 예들에 따른 메모리 확장 장치를 도시한 블록도이다. 도 16의 실시 예는 도 1, 도 8 및 도 12의 실시 예와 유사한 구성을 포함하고 있는 바, 중복되는 구성에 대해서는 상세한 설명은 생략한다.
도 16을 참조하면, 메모리 확장 장치(160)는 외부와 광 인터페이스(OPText) 및 전기 인터페이스(ELECText)를 통해 정보를 교환한다. 이를 위해, 메모리 확장 장치(160)는 외부 광 인터페이스(OPText)와 접속된 광 입출력부(161)와, 외부 전기 인터페이스(ELECText)와 접속된 전기 입출력부(162)를 포함한다. 또한, 메모리 확장 장치(160)는 컨트롤러(163)와 복수의 DRAM 모듈(164a, 164b)과 복수의 플래시 모듈(165a, 165b)을 포함한다.
컨트롤러(163)는 광 입출력부(161)와 제1 내부 광 인터페이스(OPT1)를 통해 연결되며, 전기 입출력부(162)와 제1 내부 전기 인터페이스(ELECT1)를 통해 연결된다. 또한, 컨트롤러(163)는 DRAM 모듈(164a, 164b)과 제2 내부 광 인터페이스(OPT2) 및 제2 내부 전기 인터페이스(ELECT2)를 통해 연결되며, 플래시 모듈(165a, 165b)과는 제3 내부 전기 인터페이스(ELECT3)를 통해 연결된다.
DRAM 모듈(164a, 164b)의 경우, 데이터와 같이 고속 전송이 필요한 정보는 광 인터페이스를, 커맨드, 어드레스, 전원 등과 같이 저속 전송을 해도 무관한 정보의 경우 전기 인터페이스를 통해 각각 전송될 수 있다.
도 17은 도 16의 메모리 확장 장치에 포함되는 컨트롤러의 일 예를 도시한 도면이다.
도 17을 참조하면, 컨트롤러(163)는 광 입출력부(도 16의 161) 및 전기 입출력부(도 16의 162)와 각각 내부 광 인터페이스 및 내부 전기 인터페이스를 통해 접속된 신호 처리부(171)와, 신호 처리부(171)와 광 인터페이스 및 전기 인터페이스를 통해 접속된 DRAM 컨트롤러(172)와, 신호 처리부(171)와 전기 인터페이스를 통해 접속된 플래시 컨트롤러(173)를 포함한다.
신호 처리부(171)는 DRAM 관련 정보는 필요한 전송 속도에 따라 광 인터페이스 및 전기 인터페이스를 통해 각각 접속되고, 플래시 메모리 관련 정보는 전기 인터페이스를 통해 접속된다. 따라서, 신호 처리부(171)는 전기 및 광 인터페이스를 모두 지원한다.
도 18은 도 17의 컨트롤러에 포함되는 신호 처리부의 일 예를 도시한 도면이다.
도 18을 참조하면, 신호 처리부(171)는 광 입출력부(도 16의 161)와 접속된 광 인터페이스부(181)와, 광 인터페이스부(181)와 접속된 프로세서(184)와, 프로세서(184)와 DRAM 사이에서 광 신호를 전달하는 광 인터페이스부(185)를 포함한다. 아울러, 신호 처리부(171)는 전기 입출력부(도 16의 162)와 접속된 전기 인터페이스부(182)와, 프로세서(184)와 플래시 메모리 및 DRAM 메모리 사이에서 전기 신호를 전달하는 전기 인터페이스부(186)를 포함한다.
컨트롤러(183)는 제어신호(CTRL)을 통해 각 블록을 제어한다. 이 때, 전기 인터페이스 또는 광 인터페이스를 사용할 수 있다.
도 19는 본 발명의 실시 예들에 따른 메모리 확장 장치를 전자 장치로 구현한 예를 도시한 도면이다. 여기서, 전자 장치(190)는 퍼스널 컴퓨터(PC)로 구현되거나, 노트북 컴퓨터 또는 카메라 등을 포함할 수 있다.
도 19를 참조하면, 전자 장치(190)는 메모리 확장 장치(197), 호스트 인터페이스(194), 전원 장치(196), 보조 전원 장치(195), 중앙처리장치(191), DRAM(192), 및 사용자 인터페이스(193)을 포함한다.
호스트 인터페이스(194)는 메모리 확장 장치(197)와 광 인터페이스(I/F_7)를 통해 접속되므로, 내부와 광전/전광 변환 장치를 포함할 수 있다. 전술한 바와 같이 메모리 확장 장치(197)는 실시 예들에 따라 외부 전기 인터페이스와 직접 접속될 수 있다. 이 때, 인터페이스(I/F_7)는 전기 인터페이스를 더 포함할 수 있다.
상기의 각 블록들은 각 별도의 내부 인터페이스(I/F_1~I/F_6)를 통해 시스템 버스에 연결된다. 상기 내부 인터페이스들(I/F_1~I/F_6)은 각각 전기 또는 광 인터페이스를 포함할 수 있다.
메모리 확장 장치(197)는 입출력부(1971), 컨트롤러(1972), DRAM 모듈들(1973a, 1973b) 및 플래시 모듈들(1974a, 1974b)을 포함한다. 여기서는 도 16에 도시된 메모리 확장 장치와 같이 DRAM 모듈들(1973a, 1973b)에 전기 및 광 인터페이스를 모두 포함하는 것을 그 예로 하였으나, 도 1, 도 8 또는 도 12에 도시된 메모리 확장 장치도 적용이 가능할 것이다.
전술한 바와 같이, 본 발명에 따른 전자 장치(190)는 광 인터페이스 및/또는 전기 인터페이스를 통해 메모리 확장 장치를 외장 함으로써, 주기억 장치 및 보조 기억 장치를 확장한다. 메모리 확장 장치는 연결 및 제거가 자유로우므로 휴대용 전자 장치에 더욱 유용하다.
도 20은 본 발명의 실시 예들에 따른 메모리 확장 장치를 다른 전자 장치로 구현한 예를 도시한 도면이다. 여기서, 전자 장치(200)는 휴대폰, 스마트 폰, 넷 북, 태블릿 PC, 모바일 폰, 전자 사전 또는 PDA(Personal Digital Assistant) 등과 같은 휴대용 전자 장치를 포함할 수 있다.
도 20을 참조하면, 전자 장치(200)는 메모리 확장 장치(206), 호스트 인터페이스(204), 전원 시스템(205), 중앙처리장치(201), DRAM(202), 및 사용자 인터페이스(203)을 포함한다.
호스트 인터페이스(204)는 메모리 확장 장치(206)와 광 인터페이스(I/F_6)를 통해 접속되므로, 내부와 광전/전광 변환 장치를 포함할 수 있다. 전술한 바와 같이 메모리 확장 장치(206)는 실시 예들에 따라 외부 전기 인터페이스와 직접 접속될 수 있으므로, 이 경우에는 인터페이스(I/F_6)는 전기 인터페이스를 더 포함할 수 있다.
상기의 각 블록들은 각 별도의 내부 인터페이스(I/F_1~I/F_5)를 통해 시스템 버스에 연결된다. 상기 내부 인터페이스들(I/F_1~I/F_5)은 각각 전기 또는 광 인터페이스를 포함할 수 있다.
메모리 확장 장치(206)는 입출력부(2061), 컨트롤러(2062), DRAM 모듈들(2063a, 206b) 및 플래시 모듈들(2064a, 2064b)을 포함한다. 여기서는 도 16에 도시된 메모리 확장 장치와 같이 DRAM 모듈들(2063a, 2063b)에 전기 및 광 인터페이스를 모두 포함하는 것을 그 예로 하였으나, 도 1, 도 8 또는 도 12에 도시된 메모리 확장 장치도 적용이 가능할 것이다.
도 21은 본 발명의 실시 예들에 따른 메모리 확장 장치를 모바일 폰에 적용한 예를 도시한 도면이다. 도 21을 참조하면, 메모리 확장 장치(211)는 모바일 폰(210)에 외장된다.
전술한 바와 같이, 본 발명의 실시 예에 따른 모바일 폰(210)은 광 인터페이스 및/또는 전기 인터페이스를 통해 메모리 확장 장치(211)을 외장하여 주 기억 장치 및 보조 기억 장치를 확장한다. 모바일 폰(210)은 프로세스가 진행됨에 따라 주 기억 장치 및 보조 기억 장치의 확장이 요구되면, 메모리 확장 장치(211)를 외장하여 처리 속도를 증가시키며, 아울러 메모리 저장 용량을 늘릴 수 있다.
모바일 폰(210)은 프로세스가 종료되어 주 기억 장치의 확장이 요구되지 않으면 메모리 확장 장치(211)와의 연결을 제거할 수 있다.
전술한 바와 같이, 메모리 확장 장치(211)는 고속의 광 인터페이스를 사용하면서도 연결 및 제거가 자유로우므로, 주 기억 장치 및 보조 기억 장치와 같은 메모리의 확장이 요구되는 때에만 모바일 폰과 연결되면 되어 특히 휴대용 모바일 폰에 있어 유용하다. 메모리 확장 장치(211)는 무선 광 인터페이스 또는 유선 광 인터페이스를 통해 모바일 폰(210)과 연결될 수 있다.
상기한 실시 예의 설명은 본 발명의 더욱 철저한 이해를 위하여 도면을 참조로 예를 든 것에 불과하므로, 본 발명을 한정하는 의미로 해석되어서는 안될 것이다. 또한, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에게 있어 본 발명의 기본적 원리를 벗어나지 않는 범위 내에서 다양한 변화와 변경이 가능함은 명백하다 할 것이다.
10, 80, 120, 160: 메모리 확장 장치
11, 81, 121, 122, 161, 162: 입출력부
12, 82, 123, 163: 컨트롤러
13a, 13b, 83a, 83b, 124a, 124b, 164a, 164b: DRAM 모듈
14a, 14b, 84a, 84b, 125a, 125b, 165a, 165b: 플래시 모듈

Claims (10)

  1. 외부 광 인터페이스와 접속된 입출력부;
    상기 입출력부와 제1 내부 광 인터페이스를 통해 접속된 컨트롤러;
    상기 컨트롤러와 제2 내부 광 인터페이스를 통해 접속된 메인 메모리 모듈; 및
    상기 컨트롤러와 제1 내부 전기 인터페이스를 통해 접속된 보조 메모리 모듈
    을 포함하는 메모리 확장 장치.
  2. 제1항에 있어서,
    상기 입출력부는 외부 전기 인터페이스와 추가로 접속되며, 상기 보조 메모리 모듈과는 상기 외부 전기 인터페이스를 통해 정보를 교환하는 메모리 확장 장치.
  3. 제1항에 있어서,
    상기 컨트롤러는 제2 내부 전기 인터페이스를 통해 상기 메인 메모리 모듈과 추가로 접속된 메모리 확장 장치.
  4. 제3항에 있어서,
    상기 컨트롤러와 상기 메인 메모리 모듈은 상기 제2 광 인터페이스를 통해 데이터를 송수신하는 메모리 확장 장치.
  5. 제4항에 있어서,
    상기 컨트롤러와 상기 메인 메모리 모듈은 상기 제2 전기 인터페이스를 통해 데이터를 제외한 정보를 송수신하는 메모리 확장 장치.
  6. 제1항에 있어서,
    상기 컨트롤러는 상기 제1 내부 광 인터페이스를 통해 상기 입출력부와 접속된 신호 처리부와, 제3 내부 광 인터페이스를 통해 상기 신호 처리부와 접속된 메인 메모리 컨트롤러와, 제3 내부 전기 인터페이스를 통해 상기 신호 처리부와 접속된 보조 메모리 컨트롤러를 포함하는 메모리 확장 장치.
  7. 제6항에 있어서,
    상기 신호 처리부는 광 신호를 전기 신호로 또는 전기 신호를 광 신호로 변환하는 데이터 변환부를 포함하는 메모리 확장 장치.
  8. 제1항에 있어서,
    상기 메인 메모리 모듈은 DRAM 모듈 또는 MRAM 모듈을 포함하는 메모리 확장 장치.
  9. 외부 광 인터페이스와 접속된 입출력부;
    상기 입출력부와 제1 내부 광 인터페이스를 통해 접속된 컨트롤러;
    상기 컨트롤러와 제2 내부 광 인터페이스를 통해 접속된 DRAM 모듈; 및
    상기 컨트롤러와 제1 내부 전기 인터페이스를 통해 접속된 플래시 메모리 모듈
    을 포함하는 메모리 확장 장치.
  10. 외부 광 인터페이스와 접속된 입출력부;
    상기 입출력부와 제1 내부 광 인터페이스를 통해 접속된 컨트롤러;
    상기 컨트롤러와 제2 내부 광 인터페이스 및 제1 내부 전기 인터페이스를 통해 접속된 DRAM 모듈; 및
    상기 컨트롤러와 제2 내부 전기 인터페이스를 통해 접속된 플래시 메모리 모듈
    을 포함하는 메모리 확장 장치.
KR1020120066523A 2012-06-21 2012-06-21 메모리 확장 장치 KR20130143210A (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020120066523A KR20130143210A (ko) 2012-06-21 2012-06-21 메모리 확장 장치
US13/804,076 US20130346678A1 (en) 2012-06-21 2013-03-14 Memory expanding device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020120066523A KR20130143210A (ko) 2012-06-21 2012-06-21 메모리 확장 장치

Publications (1)

Publication Number Publication Date
KR20130143210A true KR20130143210A (ko) 2013-12-31

Family

ID=49775423

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020120066523A KR20130143210A (ko) 2012-06-21 2012-06-21 메모리 확장 장치

Country Status (2)

Country Link
US (1) US20130346678A1 (ko)
KR (1) KR20130143210A (ko)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20130109426A (ko) * 2012-03-27 2013-10-08 삼성전자주식회사 메모리 확장 장치 및 그것을 사용하는 휴대용 모바일 장치
US20150106547A1 (en) * 2013-10-14 2015-04-16 Micron Technology, Inc. Distributed memory systems and methods
KR102249416B1 (ko) 2014-06-11 2021-05-07 삼성전자주식회사 메모리 시스템 및 메모리 시스템의 구동 방법
WO2016082182A1 (zh) * 2014-11-28 2016-06-02 华为技术有限公司 具有光接口的内存系统的配置方法及内存系统

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6650808B1 (en) * 1999-10-14 2003-11-18 Raytheon Company Optical high speed bus for a modular computer network
US7716411B2 (en) * 2006-06-07 2010-05-11 Microsoft Corporation Hybrid memory device with single interface
US8122319B2 (en) * 2007-01-24 2012-02-21 Charles I. Peddle Page-based failure management for flash memory
US7786427B2 (en) * 2008-05-06 2010-08-31 Oracle America, Inc. Proximity optical memory module having an electrical-to-optical and optical-to-electrical converter
US8601394B2 (en) * 2009-11-06 2013-12-03 Bose Corporation Graphical user interface user customization
CN102812518B (zh) * 2010-01-28 2015-10-21 惠普发展公司，有限责任合伙企业 存储器存取方法和装置
US8938589B2 (en) * 2010-01-28 2015-01-20 Hewlett-Packard Development Company, L. P. Interface methods and apparatus for memory devices using arbitration

Also Published As

Publication number Publication date
US20130346678A1 (en) 2013-12-26

Similar Documents

Publication Publication Date Title
TWI484345B (zh) 用於通訊之設備與系統及輸入板運算裝置
KR101220464B1 (ko) 광 연결을 이용한 고속 인터페이스 장치
US9325414B2 (en) Data processing systems, systems on chip, and data processing systems comprising systems on chip
CN110018975B (zh) 移动装置及其接口方法
US20110206381A1 (en) Optical serializing/deserializing apparatus and method and method of manufacturing same
TW201005534A (en) Solid-state disk with wireless functionality
US9385809B2 (en) Optical interface module for coherent reception, optical memory module, and optical memory system comprising same
KR20130143210A (ko) 메모리 확장 장치
JP2021149931A (ja) 双方向性の情報チャンネルのドリフトを監視するための単方向性の情報チャネル
US20130279916A1 (en) Server system and method of performing memory hierarchy control in server system
KR20170072415A (ko) 대기 상태 시 전력을 절감하는 송신 회로
KR102101840B1 (ko) 범용 직렬 인터페이스 및 이를 포함하는 반도체 장치
CN101777033A (zh) 存储卡扩展装置
US20130235675A1 (en) Output driving circuit capable of decreasing noise, and semiconductor memory device including the same
KR20220006927A (ko) 메모리 컨트롤러, 및 이를 포함하는 스토리지 장치, 및 메모리 시스템
US20110008048A1 (en) Optical system using optical signal and solid state drive module using the optical signal
CN104106021A (zh) 利用封装上输入/输出接口的封装中的多芯片互连
US20120102251A1 (en) Serial attached small computer system interface (sas) domain access through a universal serial bus interface of a data processing device
US20140270785A1 (en) Electro-photonic memory system
KR20110053535A (ko) 광 연결을 이용한 고속 대용량 저장 장치
US8966136B2 (en) Expansion module and cloud device thereof
US20160259751A1 (en) Motherboard
US20110258492A1 (en) Device for testing serial interface
KR20150001188A (ko) 디디알 에스디램 모듈 및 그 구성 방법
KR20130109426A (ko) 메모리 확장 장치 및 그것을 사용하는 휴대용 모바일 장치

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid