JP2019087938A - 半導体装置、半導体システム及び半導体装置の制御方法 - Google Patents

半導体装置、半導体システム及び半導体装置の制御方法 Download PDF

Info

Publication number
JP2019087938A
JP2019087938A JP2017216518A JP2017216518A JP2019087938A JP 2019087938 A JP2019087938 A JP 2019087938A JP 2017216518 A JP2017216518 A JP 2017216518A JP 2017216518 A JP2017216518 A JP 2017216518A JP 2019087938 A JP2019087938 A JP 2019087938A
Authority
JP
Japan
Prior art keywords
signal
signal path
circuit
semiconductor device
input
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2017216518A
Other languages
English (en)
Inventor
剛 和氣
Takeshi Waki
剛 和氣
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Electronics Corp
Original Assignee
Renesas Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Electronics Corp filed Critical Renesas Electronics Corp
Priority to JP2017216518A priority Critical patent/JP2019087938A/ja
Priority to US16/116,546 priority patent/US11011668B2/en
Priority to CN201811241258.5A priority patent/CN109768793A/zh
Publication of JP2019087938A publication Critical patent/JP2019087938A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/12—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof structurally associated with, e.g. formed in or on a common substrate with, one or more electric light sources, e.g. electroluminescent light sources, and electrically or optically coupled thereto
    • H01L31/16—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof structurally associated with, e.g. formed in or on a common substrate with, one or more electric light sources, e.g. electroluminescent light sources, and electrically or optically coupled thereto the semiconductor device sensitive to radiation being controlled by the light source or sources
    • H01L31/167—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof structurally associated with, e.g. formed in or on a common substrate with, one or more electric light sources, e.g. electroluminescent light sources, and electrically or optically coupled thereto the semiconductor device sensitive to radiation being controlled by the light source or sources the light sources and the devices sensitive to radiation all being semiconductor devices characterised by at least one potential or surface barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/167—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits comprising optoelectronic devices, e.g. LED, photodiodes
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/78—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used using opto-electronic devices, i.e. light-emitting and photoelectric devices electrically- or optically-coupled
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/94—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the way in which the control signals are generated
    • H03K17/945—Proximity switches
    • H03K17/955—Proximity switches using a capacitive detector
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements
    • H03K19/017509—Interface arrangements
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements
    • H03K19/017509—Interface arrangements
    • H03K19/017518—Interface arrangements using a combination of bipolar and field effect transistors [BIFET]
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/01—Details
    • H03K3/012—Modifications of generator to improve response time or to decrease power consumption
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/353—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of field-effect transistors with internal or external positive feedback
    • H03K3/356—Bistable circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/153—Arrangements in which a pulse is delivered at the instant when a predetermined characteristic of an input signal is present or at a fixed time interval after this instant
    • H03K5/1534—Transition or edge detectors

Abstract

【課題】消費電力を低減することが可能な半導体装置、半導体システム及び半導体装置の制御方法を提供すること。【解決手段】一実施の形態によれば、半導体装置１は、外部から供給された入力信号Ｄｉｎの変化を検出した場合にのみ、所定期間、第１信号経路に電流を流すフォトカプラ制御回路１４と、第１信号経路に電流が流れることにより、入力信号Ｄｉｎの変化を示すパルス信号を、第１信号経路から、第１信号経路と絶縁された第２信号経路に伝達する、絶縁回路１３と、絶縁回路１３によって第２信号経路に伝達されたパルス信号から入力信号Ｄｉｎを再生信号である入力再生信号Ｄｉｎ’を生成する保持回路１５と、保持回路１５によって生成された入力再生信号Ｄｉｎ’が入力される内部回路１１と、を備える。【選択図】図１

Description

本発明は、半導体装置、半導体システム及び半導体装置の制御方法に関し、例えば消費電力を低減するのに適した半導体装置、半導体システム及び半導体装置の制御方法に関する。
一般的に、産業ネットワークの末端において用いられるリモートＩ／Ｏ機器の入出力部には、リモートＩ／Ｏ機器と外部機器との間を絶縁させるための絶縁回路が設けられている。例えば、リモートＩ／Ｏ機器の入出力部には、Ｉ／Ｏのチャンネル数分のフォトカプラが絶縁回路として設けられている。しかしながら、これらフォトカプラには常時電流が流れているため、リモートＩ／Ｏ機器では消費電力が増大してしまうという問題があった。その結果、この産業ネットワークの仕組みが採用されている工場等では、消費電力が増大してしまうという問題があった。
このような問題に対する解決策が、特許文献１に開示されている。特許文献１に開示された絶縁信号伝送回路は、フォトカプラの発光ダイオードに直列接続されたスイッチのオンオフを周期的に切り替えることにより、当該発光ダイオードに流れる電流を抑制し、その結果、フォトカプラの消費電力を低減させている。
特開２０１５−１１９４３４号公報
しかしながら、特許文献１の構成では、入力信号が変化しているか否かに関わらず周期的にスイッチがオンするため、入力信号が電源電圧レベル（Ｈレベル）に固定されている場合には、スイッチがオンするたびに発光ダイオードに電流が流れてしまう。つまり、特許文献１の構成では、依然として消費電力が増大してしまうという問題があった。その他の課題と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
一実施の形態によれば、半導体装置は、外部から供給された第１入力信号の変化を検出した場合にのみ、所定期間、第１電源系統の第１信号経路に電流を流す第１制御回路と、前記第１信号経路に電流が流れることにより、前記第１入力信号の変化を示す第１パルス信号を、前記第１信号経路から、前記第１信号経路と絶縁された第２電源系統の第２信号経路に伝達する、第１絶縁部と、前記第１絶縁部によって前記第２信号経路に伝達された前記第１パルス信号から前記第１入力信号を再生する第１保持回路と、前記第１保持回路によって再生された前記第１入力信号が入力される第１内部回路と、を備える。
他の実施の形態によれば、半導体装置の制御方法は、外部から供給された第１入力信号の変化を検出した場合にのみ、所定期間、第１電源系統の第１信号経路に電流を流し、前記第１信号経路に電流が流れることにより、前記第１入力信号の変化を示す第１パルス信号を、前記第１信号経路から、前記第１信号経路と絶縁された第２電源系統の第２信号経路に伝達し、前記第２信号経路に伝達された前記第１パルス信号から前記第１入力信号を再生し、再生された前記第１入力信号を第１内部回路に供給する。
前記一実施の形態によれば、消費電力を低減することが可能な半導体装置、半導体システム及び半導体装置の制御方法を提供することができる。
実施の形態１にかかる半導体装置が搭載された半導体システムの構成例を示すブロック図である。 図１に示す半導体装置に設けられた絶縁信号伝送回路の第１の具体的な構成例を示す図である。 図２に示す絶縁信号伝送回路の受信動作を示すタイミングチャートである。 図２に示す絶縁信号伝送回路を用いた半導体装置の受信動作を示すフローチャートである。 図１に示す半導体装置に設けられた絶縁信号伝送回路の第２の具体的な構成例を示す図である。 図５に示す絶縁信号伝送回路の受信動作を示すタイミングチャートである。 図１に示す半導体装置及びそれを備えた半導体システムの第１の変形例を示すブロック図である。 図１に示す半導体装置及びそれを備えた半導体システムの第２の変形例を示すブロック図である。 図１に示す半導体装置及びそれを備えた半導体システムの第３の変形例を示すブロック図である。 実施の形態２にかかる半導体装置が搭載された半導体システムの構成例を示すブロック図である。 図１０に示す半導体装置に設けられた送信側の絶縁信号伝送回路の具体的な構成例を示す図である。 図１１に示す絶縁信号伝送回路を用いた半導体装置の送信動作を示すフローチャートである。 図１０に示す半導体装置及びそれを備えた半導体システムの第１の変形例を示すブロック図である。 図１０に示す半導体装置及びそれを備えた半導体システムの第２の変形例を示すブロック図である。 図１０に示す半導体装置及びそれを備えた半導体システムの第３の変形例を示すブロック図である。 実施の形態３にかかる半導体装置が搭載された半導体システムの構成例を示すブロック図である。
以下、図面を参照しつつ、実施の形態について説明する。なお、図面は簡略的なものであるから、この図面の記載を根拠として実施の形態の技術的範囲を狭く解釈してはならない。また、同一の要素には、同一の符号を付し、重複する説明は省略する。
以下の実施の形態においては便宜上その必要があるときは、複数のセクションまたは実施の形態に分割して説明するが、特に明示した場合を除き、それらはお互いに無関係なものではなく、一方は他方の一部または全部の変形例、応用例、詳細説明、補足説明等の関係にある。また、以下の実施の形態において、要素の数等（個数、数値、量、範囲等を含む）に言及する場合、特に明示した場合および原理的に明らかに特定の数に限定される場合等を除き、その特定の数に限定されるものではなく、特定の数以上でも以下でもよい。
さらに、以下の実施の形態において、その構成要素（動作ステップ等も含む）は、特に明示した場合および原理的に明らかに必須であると考えられる場合等を除き、必ずしも必須のものではない。同様に、以下の実施の形態において、構成要素等の形状、位置関係等に言及するときは、特に明示した場合および原理的に明らかにそうでないと考えられる場合等を除き、実質的にその形状等に近似または類似するもの等を含むものとする。このことは、上記数等（個数、数値、量、範囲等を含む）についても同様である。
＜実施の形態１＞
図１は、実施の形態１にかかる半導体装置１が搭載された半導体システムＳＹＳ１の構成例を示すブロック図である。半導体装置１は、例えば産業ネットワークの末端において用いられるリモートＩ／Ｏ機器であって、外部装置から供給された入力信号をフォトカプラ等の絶縁回路を介して受信する。ここで、半導体装置１は、外部装置から供給された入力信号の変化を検出した場合にのみ絶縁回路を駆動することにより、絶縁回路によって消費される電力を低減させることができる。以下、具体的に説明する。
図１に示すように、半導体システムＳＹＳ１は、半導体装置１と、外部装置５と、を備える。
半導体装置１は、例えば一つ又は複数の半導体チップをパッケージ化したものであって、内部回路１１と、Ｉ／Ｏコネクタ１２と、絶縁回路（絶縁部）１３と、フォトカプラ制御回路１４と、保持回路１５と、絶縁回路１７と、を備える。絶縁回路１３、フォトカプラ制御回路１４及び保持回路１５によって、絶縁信号伝達回路１０が構成される。
外部装置５は、半導体装置１のパッケージ外部に設けられ、半導体装置１との間で信号の受け渡しを行う。外部装置５は、例えば半導体装置１と同様の絶縁回路の仕組みが採用されている。
半導体装置１において、Ｉ／Ｏコネクタ１２は、外部装置５のＩ／Ｏコネクタ５１に接続され、半導体装置１と外部装置５との間で送受信される信号のインターフェースを行う。図１の例では、外部装置５からの入力信号ＤｉｎがＩ／Ｏコネクタ１２を介して半導体装置１に供給されている。また、半導体装置１の内部回路１１によって生成された出力信号ＤｏｕｔがＩ／Ｏコネクタ１２を介して外部装置５に対して出力されている。
絶縁信号伝達回路１０は、外部装置５から供給された入力信号Ｄｉｎを、当該入力信号Ｄｉｎの信号経路と絶縁された別の信号経路に入力再生信号Ｄｉｎ’として伝達する。絶縁信号伝達回路１０を介して当該別の信号経路に伝達された入力再生信号Ｄｉｎ’は、内部回路１１に入力される。
絶縁信号伝達回路１０において、フォトカプラ制御回路１４は、入力信号Ｄｉｎの論理レベルの変化を検出した場合に、絶縁回路１３に対して所定期間、電源電圧ＶＤＤ１を供給する。絶縁回路１３は、フォトカプラ制御回路１４によって電源電圧ＶＤＤ１が供給された場合に駆動され、入力信号Ｄｉｎの変化（換言すると、入力信号Ｄｉｎの変化を示すパルス信号）を、電源電圧ＶＤＤ１が供給される信号経路から、電源電圧ＶＤＤ２が供給される別の信号経路に伝達する。ここで、所定期間とは、絶縁回路１３が入力信号Ｄｉｎの変化を一方の信号経路から別の信号経路に伝達させるのに十分な期間のことである。保持回路１５は、絶縁回路１３によって伝達された入力信号Ｄｉｎの変化から、入力信号Ｄｉｎの再生信号である入力再生信号Ｄｉｎ’を生成する。保持回路１５によって生成された入力再生信号Ｄｉｎ’は、内部回路１１に入力される。ここで、絶縁信号伝達回路１０は、入力信号Ｄｉｎの変化を検出場合にのみ絶縁回路１３を駆動しているため、絶縁回路１３によって消費される電力を低減させることができる。
（絶縁信号伝達回路１０の第１具体的構成例）
図２は、絶縁信号伝達回路１０の第１具体的構成例を絶縁信号伝達回路１０ａとして示す図である。図３は、絶縁信号伝達回路１０ａの動作を示すタイミングチャートである。図２の例では、絶縁信号伝達回路１０ａを構成する絶縁回路１３、フォトカプラ制御回路１４及び保持回路１５の第１具体的構成例が、絶縁回路１３ａ、フォトカプラ制御回路１４ａ及び保持回路１５ａとして示されている。
フォトカプラ制御回路１４ａは、インバータＩＶ１と、抵抗素子Ｒ１と、容量素子Ｃ１と、否定排他的論理和回路（ＸＮＯＲ回路と称す）ＥＸ１と、を有する。インバータＩＶ１は、入力信号Ｄｉｎの反転信号を出力する。ここで、インバータＩＶ１の出力信号（ノードＮ１１の電圧レベル）は、入力信号Ｄｉｎが変化してから（図３の時刻ｔ１１，ｔ１３，ｔ１５）、抵抗素子Ｒ１の抵抗値及び容量素子Ｃ１の容量値によって決まる時定数に応じた時間、遅れて変化する（図３の時刻ｔ１２，ｔ１４，ｔ１６）。ＸＮＯＲ回路ＥＸ１は、入力信号Ｄｉｎと、入力信号Ｄｉｎの反転信号を遅延させた信号（ノードＮ１１の電圧）と、の否定排他的論理和を出力する。つまり、フォトカプラ制御回路１４ａは、入力信号Ｄｉｎの変化を検出した場合、出力信号を所定期間アクティブ（Ｈレベル）にする（図３の時刻ｔ１１〜ｔ１２、時刻ｔ１３〜ｔ１４、時刻ｔ１５〜ｔ１６）。換言すると、フォトカプラ制御回路１４ａは、入力信号Ｄｉｎの変化を検出した場合、出力信号にパルスを発生させる。
絶縁回路１３ａは、例えばフォトカプラであって、発光ダイオードＰＤ１１と、フォトトランジスタＰＴ１１と、抵抗素子Ｒ１１，Ｒ１２と、スイッチトランジスタＳＴ１１と、を有する。
発光ダイオードＰＤ１１、抵抗素子Ｒ１１及びスイッチトランジスタＳＴ１１は、電源電圧ＶＤＤ１が供給される電源電圧端子（以下、電源電圧端子ＶＤＤ１と称す）と、接地電圧ＧＮＤが供給される接地電圧端子（以下、接地電圧端子ＧＮＤと称す）と、の間の信号経路（第１信号経路）上に直列に設けられている。スイッチトランジスタＳＴ１１のコレクタ−エミッタ間に流れる電流は、フォトカプラ制御回路１４ａの出力信号（ノードＮ１２の電流）によって制御される。具体的には、入力信号Ｄｉｎの変化を検出してフォトカプラ制御回路１４ａの出力信号がアクティブ（Ｈレベル）になっている期間中、スイッチトランジスタＳＴ１１のコレクタ−エミッタ間には電流が流れ、それ以外では、電流は流れない。発光ダイオードＰＤ１１は、スイッチトランジスタＳＴ１１がオンして自身に電流が流れている期間中に発光する。
フォトトランジスタＰＴ１１及び抵抗素子Ｒ１１は、電源電圧ＶＤＤ１とは異なる電源電圧ＶＤＤ２が供給される電源電圧端子（以下、電源電圧端子ＶＤＤ２と称す）と接地電圧端子ＧＮＤとの間の、第１信号経路と絶縁された別の信号経路（第２信号経路）上に直列に設けられている。発光ダイオードＰＤ１１が発光している場合、フォトトランジスタＰＴ１１のコレクタ−エミッタ間には電流が流れる。このとき、抵抗素子Ｒ１２にも電流が流れるため、フォトトランジスタＰＴ１１と抵抗素子Ｒ１２との間のノードＮ１３の電圧は、電源電圧ＶＤＤ２レベル（Ｈレベル）を示す。それに対し、発光ダイオードＰＤ１１が発光していない場合、フォトトランジスタＰＴ１１のコレクタ−エミッタ間に電流は流れない。このとき、抵抗素子Ｒ１２には電流が流れないため、ノードＮ１３の電圧は、接地電圧レベル（Ｌレベル）を示す。つまり、ノードＮ１２の電圧は、絶縁回路１３ａを介して、ノードＮ１３に伝達される。このノードＮ１３の電圧は、絶縁回路１３ａの出力信号として出力される。
保持回路１５ａは、例えばフリップフロップＦＦ１を有する。フリップフロップＦＦ１の入力端子Ｄは、内部においてプルアップされており、電源立ち上げ時には、電源電圧ＶＤＤ２レベル（Ｈレベル）に設定される。その後、フリップフロップＦＦ１は、絶縁回路１３ａの出力信号（ノードＮ１３の電圧）の立ち上がりに同期して、フリップフロップＦＦ１の出力信号Ｑの反転信号ＱＢを取り込んで出力する。つまり、フリップフロップＦＦ１は、絶縁回路１３ａの出力信号の立ち上がりに同期して、出力信号Ｑを反転させる（図３の時刻ｔ１１，ｔ１３，ｔ１５）。保持回路１５ａは、このフリップフロップＦＦ１の出力信号Ｑを、入力信号Ｄｉｎの再生信号Ｄｉｎ’として内部回路１１に対して出力する。
図１に戻り、説明を続ける。
絶縁回路１７は、内部回路１１によって生成された出力信号Ｄｏｕｔを、当該出力信号Ｄｏｕｔの信号経路と絶縁された別の信号経路に出力再生信号Ｄｏｕｔ’として伝達する。絶縁回路１７を介して当該別の信号経路に伝達された出力再生信号Ｄｏｕｔ’は、Ｉ／Ｏコネクタ１２を介して、外部装置５に出力される。
内部回路１１は、外部装置５から受信した入力信号Ｄｉｎに基づいて所定の処理を実行したり、その処理結果を出力信号Ｄｏｕｔとして外部装置５に送信したりする。内部回路１１は、例えば、ＣＰＵ(Central processing Unit)１１１、ＲＴＯＳアクセラレータ(Real Time OS)１１２、ＲＡＭ(Random Access Memory)１１３及びＧＰＩＯ(General Purpose Input/Output)１１４を有する。
内部回路１１において、ＣＰＵ１１１は、例えば、ＲＡＭ１１３に格納された複数のプログラムの中から指定されたアドレスのプログラムを実行する。ＲＡＭ１１３には、ＣＰＵ１１１によって実行される複数のプログラムのほか、ＣＰＵ１１１による処理結果、及び、外部から供給される入力信号Ｄｉｎ（具体的には、絶縁信号伝達回路１０を介して得られた入力再生信号Ｄｉｎ’）等が格納される。ＲＴＯＳアクセラレータ１１２は、内部回路１１のリアルタイム性を確保するために、例えば割り込みに対する応答やタスク切り替えの速度を改善する機能を有する。なお、ＲＴＯＳアクセラレータ１１２は、例えばハードウエアにより実装されている。ＧＰＩＯ１１４は、汎用入出力ポートであって、内部回路１１とその外部との間で送受信される信号のインターフェースを行う。例えば、入力再生信号Ｄｉｎ’は、ＧＰＩＯ１１４を介してＲＡＭ１１３に格納され、ＲＡＭ１１３から読み出されたデータは、ＧＰＩＯ１１４を介して出力信号Ｄｏｕｔとして出力される。なお、内部回路１１は、上記した構成要素に限られず、他の構成要素を備えていてもよい。
（フローチャート）
続いて、図４を用いて、半導体装置１の受信動作を説明する。図４は、半導体装置１の受信動作を示すフローチャートである。
図４の例では、まず、外部装置５からの入力信号Ｄｉｎが半導体装置１に供給される（ステップＳ１０１）。入力信号Ｄｉｎの論理レベルが変化しない場合（ステップＳ１０２のＮＯ）、絶縁信号伝達回路１０は、スイッチングトランジスタＳＴ１１がオンしないため動作しない。それに対し、入力信号Ｄｉｎの論理レベルの変化を検出した場合（ステップＳ１０２のＹＥＳ）、絶縁信号伝達回路１０は、スイッチングトランジスタＳＴ１１が所定期間オンするため、その所定期間動作する（ステップＳ１０３）。それにより、入力信号Ｄｉｎの変化（換言すると、入力信号Ｄｉｎの変化を示すパルス信号）は、絶縁回路１３を介して、電源電圧ＶＤＤ１が供給される信号経路から電源電圧ＶＤＤ２が供給される別の信号経路に伝達される（ステップＳ１０４）。保持回路１５は、絶縁回路１３を介して伝達された入力信号Ｄｉｎの変化から、入力信号Ｄｉｎの再生信号である入力再生信号Ｄｉｎ’を生成する（ステップＳ１０５）。保持回路１５によって生成された入力再生信号Ｄｉｎは、内部回路１１に入力される。
このように、本実施の形態にかかる半導体装置１及びそれを備えた半導体システムＳＹＳ１は、入力信号Ｄｉｎの変化を検出した場合にのみ絶縁回路１３を駆動しているため、絶縁回路１３によって消費される電力を低減させることができる。
なお、特許文献１の構成では、入力信号が変化しているか否かに関わらず周期的に絶縁回路が駆動されるため、入力信号が電源電圧レベル（Ｈレベル）に固定されている場合には、絶縁回路が駆動されるたびに発光ダイオードに電流が流れてしまう。それに対し、本実施の形態にかかる半導体装置１及び半導体システムＳＹＳ１の構成では、入力信号の変化を検出した場合にのみ絶縁回路が駆動されるため、発光ダイオードに無駄に電流が流れるのを防ぐことができる。また、入力信号の変化を検出し損なうこともない。この結果、フォトカプラの消費電力を低減させることが可能になる。
絶縁信号伝達回路１０は、図２に示す構成例に限られない。以下では、絶縁信号伝達回路１０の他の具体的な構成例について説明する。
（絶縁信号伝達回路１０の第２具体的構成例）
図５は、絶縁信号伝達回路１０の第２具体的構成例を絶縁信号伝達回路１０ｂとして示す図である。図６は、絶縁信号伝達回路１０ｂの動作を示すタイミングチャートである。図５の例では、絶縁信号伝達回路１０ｂを構成する絶縁回路１３、フォトカプラ制御回路１４及び保持回路１５の第２具体的構成例が、絶縁回路１３ｂ，１３ｃ、フォトカプラ制御回路１４ｂ及び保持回路１５ｂとして示されている。
図５の例では、外部装置５から半導体装置１に対して、入力信号Ｄｉｎだけでなくトリガ信号ＴＲＧが供給されている。トリガ信号ＴＲＧは、入力信号Ｄｉｎの変化時に所定期間アクティブになる信号であって、トリガ信号生成回路を備えた外部装置５から直接供給されてもよいし、半導体装置１において入力信号Ｄｉｎを基に生成されてもよい。
フォトカプラ制御回路１４ｂは、電源電圧端子ＶＤＤ１と発光ダイオードＰＤ１１、ＰＤ１２との間に設けられたスイッチ素子ＳＷ１を有する。スイッチ素子ＳＷ１は、トリガ信号ＴＲＧがアクティブの場合（パルス発生時）にオンし、それ以外でオフする。即ち、スイッチ素子ＳＷ１は、入力信号Ｄｉｎが変化した場合に、所定期間オンし、絶縁回路１３ｂ，１３ｃに対して電源電圧ＶＤＤ１を供給する（図６の時刻ｔ２１〜ｔ２２、時刻ｔ２３〜ｔ２４、時刻ｔ２５〜ｔ２６）。
絶縁回路１３ｂは、絶縁回路１３と同一の回路構成を有する。ただし、スイッチトランジスタＳＴ１１のオンオフは、入力信号Ｄｉｎによって制御される。
例えば、入力信号Ｄｉｎが立ち上がると、それに応じて、スイッチトランジスタＳＴ１１がオンする。また、入力信号Ｄｉｎが立ち上がると同時にトリガ信号ＴＲＧが立ち上がるため、スイッチ素子ＳＷ１が所定期間オンする。そのため、発光ダイオードＰＤ１１には電流が流れる。それにより、発光ダイオードＰＤ１１は発光する（時刻ｔ２１〜ｔ２２，時刻ｔ２５〜ｔ２６）。それに対し、入力信号Ｄｉｎが立ち下がるタイミングでもトリガ信号ＴＲＧが立ち上がり、スイッチ素子ＳＷ１が所定期間オンするが、スイッチトランジスタＳＴ１１がオフしているため、発光ダイオードＰＤ１１には電流が流れない。そのため、発光ダイオードＰＤ１１は発光しない（時刻ｔ２３〜ｔ２４）。
発光ダイオードＰＤ１１が発光している期間中、フォトトランジスタＰＴ１１に電流が流れるため、フォトトランジスタＰＴ１１及び抵抗素子Ｒ１２間のノードＮ１３ｂの電圧Ｄｍは、Ｈレベルを示す。それに対し、発光ダイオードＰＤ１１が発光していない期間中、フォトトランジスタＰＴ１１に電流が流れないため、電圧ＤｍはＬレベルを示す。それにより、入力信号Ｄｉｎの立ち上がりの情報（パルス信号）は、絶縁回路１３ｂを介して、ノードＮ１３ｂに伝達される（時刻ｔ２１〜ｔ２２，時刻ｔ２５〜ｔ２６）。このノードＮ１３ｂの電圧Ｄｍは、絶縁回路１３ｂの出力信号として出力される。
絶縁回路１３ｃは、発光ダイオードＰＤ１２と、フォトトランジスタＰＴ１２と、抵抗素子Ｒ１３，Ｒ１４と、スイッチトランジスタＳＴ１２と、を有する。なお、発光ダイオードＰＤ１２、フォトトランジスタＰＴ１２、抵抗素子Ｒ１３，Ｒ１４及びスイッチトランジスタＳＴ１２は、それぞれ、発光ダイオードＰＤ１１、フォトトランジスタＰＴ１１、抵抗素子Ｒ１１，Ｒ１２及びスイッチトランジスタＳＴ１１に対応する。ただし、スイッチトランジスタＳＴ１２のオンオフは、トリガ信号ＴＲＧによって制御される。
例えば、入力信号Ｄｉｎの変化によりトリガ信号ＴＲＧにパルスが発生すると、それに応じて、スイッチトランジスタＳＴ１２が所定期間オンし、かつ、スイッチ素子ＳＷ１が所定期間オンするため、発光ダイオードＰＤ１２には所定期間電流が流れる。そのため、発光ダイオードＰＤ１２は発光する（時刻ｔ２１〜ｔ２２，時刻ｔ２３〜ｔ２４，時刻ｔ２５〜ｔ２６）。
発光ダイオードＰＤ１２が発光している期間中、フォトトランジスタＰＴ１２に電流が流れるため、フォトトランジスタＰＴ１２及び抵抗素子Ｒ１４間のノードＮ１３ｃの電圧は、Ｈレベルを示す。それに対し、発光ダイオードＰＤ１２が発光していない期間中、フォトトランジスタＰＴ１２に電流が流れないため、ノードＮ１３ｃの電圧は、Ｌレベルを示す。それにより、トリガ信号ＴＲＧ（即ち、入力信号Ｄｉｎの変化の情報）は、絶縁回路１３ｃを介して、ノードＮ１３ｃに伝達される（時刻ｔ２１〜ｔ２２，時刻ｔ２３〜ｔ２４，時刻ｔ２５〜ｔ２６）。このノードＮ１３ｃの電圧は、絶縁回路１３ｃの出力信号（トリガ信号ＴＲＧ’とも称す）として出力される。
保持回路１５ｂは、例えばフリップフロップＦＦ１を有する。フリップフロップＦＦ１の入力端子Ｄは、内部においてプルアップされており、電源立ち上げ時には、電源電圧ＶＤＤ２レベル（Ｈレベル）に設定される。その後、フリップフロップＦＦ１は、絶縁回路１３ｃの出力信号（ノードＮ１３ｃの電圧）の立ち上がりに同期して、絶縁回路１３ｂの出力信号（ノードＮ１３ｂの電圧）を取り込んで出力する。保持回路１５ｂは、このフリップフロップＦＦ１の出力信号Ｑを、入力信号Ｄｉｎの再生信号Ｄｉｎ’として内部回路１１に対して出力する。
なお、図５の構成では、一つの入力信号Ｄｉｎに対して一つのトリガ信号ＴＲＧが用いられる場合を例に説明したが、これに限られない。複数ビットの入力信号Ｄｉｎのグループに対して共通のトリガ信号ＴＲＧが用いられる構成にも適宜変更可能である。例えば、４ビット幅の入力信号Ｄｉｎの各ビットに対して共通のトリガ信号ＴＲＧが用いられる場合、絶縁信号伝達回路１０ｂの構成要素のうち、絶縁回路１３ｂ及び保持回路１５ｂがそれぞれ４つずつ設けられるのに対し、フォトカプラ制御回路１４ｂ及び絶縁回路１３ｃはそれぞれ１つずつ設けるだけで良い。
（半導体システムＳＹＳ１の第１変形例）
図７は、半導体システムＳＹＳ１の第１変形例を半導体システムＳＹＳ１ａとして示すブロック図である。
半導体システムＳＹＳ１ａは、半導体装置１ａと、外部装置５と、備える。半導体装置１ａは、半導体装置１と比較して、内部回路１１に設けられたＲＡＭ１１３の一部を保持回路１５の代わりに用いている。また、フォトカプラ制御回路１４は、トリガ信号ＴＲＧを生成するトリガ信号生成回路（不図示）を備える。このトリガ信号ＴＲＧは、絶縁回路及びＧＰＩＯ１１４を介して、内部回路１１に供給される。入力再生信号Ｄｉｎ’は、ＧＰＩＯ１１４介して、内部回路１１に供給され、例えばトリガ信号ＴＲＧの立ち上がりに同期してＲＡＭ１１３に取り込まれる。半導体装置１ａのその他の構成については、半導体装置１と同様であるため、その説明を省略する。
半導体装置１ａ及びそれを備えた半導体システムＳＹＳ１ａでも、半導体装置１及びそれを備えた半導体システムＳＹＳ１と同等程度の効果を奏することができる。さらに、半導体装置１ａ及びそれを備えた半導体システムＳＹＳ１ａは、保持回路１５を備える必要がないため、回路規模を縮小させることができる。
なお、半導体システムＳＹＳ１ａには、絶縁信号伝達回路１０ｂの構成が採用されてもよい。その場合、入力再生信号Ｄｉｎ’は、絶縁信号伝達回路１０ｂにおいて生成されたトリガ信号ＴＲＧ’の立ち上がりに同期してＲＡＭ１１３に取り込まれる。
（半導体システムＳＹＳ１の第２変形例）
図８は、半導体システムＳＹＳ１の第２変形例を半導体システムＳＹＳ１ｂとして示すブロック図である。半導体システムＳＹＳ１には、１つの外部装置５が設けられていた。それに対し、半導体システムＳＹＳ１ｃには、２つの外部装置５，６が設けられている。以下、具体的に説明する。
半導体システムＳＹＳ１ｂは、半導体装置１ｂと、外部装置５，６と、を備える。外部装置５，６は、何れも半導体装置１のパッケージ外部に設けられ、半導体装置１との間で信号の受け渡しを行う。各外部装置５，６は、例えば、半導体装置１と同様の絶縁回路の仕組みが採用されている。
半導体装置１ｂは、内部回路１１と、Ｉ／Ｏコネクタ１２＿１，１２＿２と、絶縁回路１３＿１，１３＿２と、絶縁回路１３＿１，１３＿２と、フォトカプラ制御回路１４＿１，１４＿２と、保持回路１５＿１，１５＿２と、絶縁回路１７＿１，１７＿２と、を備える。絶縁回路１３＿１、フォトカプラ制御回路１４＿１及び保持回路１５＿１によって、絶縁信号伝達回路１０＿１が構成される。絶縁回路１３＿２、フォトカプラ制御回路１４＿２及び保持回路１５＿２によって、絶縁信号伝達回路１０＿２が構成される。
半導体装置１ｃにおいて、Ｉ／Ｏコネクタ１２＿１は、外部装置５のＩ／Ｏコネクタ５１に接続され、半導体装置１ｃと外部装置５との間で送受信される信号のインターフェースを行う。また、Ｉ／Ｏコネクタ１２＿２は、外部装置６のＩ／Ｏコネクタ６１に接続され、半導体装置１ｃと外部装置６との間で送受信される信号のインターフェースを行う。
絶縁信号伝達回路１０＿１，１０＿２は、何れも、例えば図５に示す絶縁信号伝達回路１０ｂと同様の回路構成を有する。但し、トリガ信号ＴＲＧ（入力信号Ｄｉｎ＿１，Ｄｉｎ＿２の変化を示すパルス信号）は、絶縁信号伝達回路１０＿１，１０＿２の内部において生成されているものとする。まず、絶縁信号伝達回路１０＿１は、外部装置５から供給された入力信号Ｄｉｎ＿１を、当該入力信号Ｄｉｎ＿１の信号経路と絶縁された別の信号経路に入力再生信号Ｄｉｎ＿１’として伝達する。絶縁信号伝達回路１０＿１を介して当該別の信号経路に伝達された入力再生信号Ｄｉｎ＿１’は、内部回路１１に入力される。また、絶縁信号伝達回路１０＿２は、外部装置６から供給された入力信号Ｄｉｎ＿２を、当該入力信号Ｄｉｎ＿２の信号経路と絶縁された別の信号経路に入力再生信号Ｄｉｎ＿２’として伝達する。絶縁信号伝達回路１０＿２を介して当該別の信号経路に伝達された入力再生信号Ｄｉｎ＿２’は、内部回路１１に入力される。
具体的には、絶縁信号伝達回路１０＿１において、フォトカプラ制御回路１４＿１は、入力信号Ｄｉｎ＿１の論理レベルの変化を検出した場合に、絶縁回路１３＿１に対して所定期間、電源電圧ＶＤＤ１を供給する。絶縁回路１３＿１は、フォトカプラ制御回路１４＿１によって電源電圧ＶＤＤ１が供給された場合に駆動され、入力信号Ｄｉｎ＿１の変化（換言すると、入力信号Ｄｉｎ＿１の変化を示すパルス信号）を、電源電圧ＶＤＤ１が供給される信号経路から、電源電圧ＶＤＤ２が供給される別の信号経路に伝達する。保持回路１５＿１は、絶縁回路１３＿１によって伝達された入力信号Ｄｉｎ＿１の変化から、入力信号Ｄｉｎ＿１の再生信号である入力再生信号Ｄｉｎ＿１’を生成する。保持回路１５＿１によって生成された入力再生信号Ｄｉｎ＿１’は、内部回路１１に入力される。ここで、絶縁信号伝達回路１０＿１は、入力信号Ｄｉｎ＿１の変化を検出した場合にのみ絶縁回路１３＿１を駆動しているため、絶縁回路１３＿１によって消費される電力を低減させることができる。
また、絶縁信号伝達回路１０＿２において、フォトカプラ制御回路１４＿２は、入力信号Ｄｉｎ＿２の論理レベルの変化を検出した場合に、絶縁回路１３＿２に対して所定期間、電源電圧ＶＤＤ１を供給する。絶縁回路１３＿２は、フォトカプラ制御回路１４＿２によって電源電圧ＶＤＤ１が供給された場合に駆動され、入力信号Ｄｉｎ＿２の変化（換言すると、入力信号Ｄｉｎ＿２の変化を示すパルス信号）を、電源電圧ＶＤＤ１が供給される信号経路から、電源電圧ＶＤＤ２が供給される別の信号経路に伝達する。保持回路１５＿２は、絶縁回路１３＿２によって伝達された入力信号Ｄｉｎ＿２の変化から入力信号Ｄｉｎ＿２の再生信号である入力再生信号Ｄｉｎ＿２’を生成する。保持回路１５＿２によって生成された入力再生信号Ｄｉｎ＿２’は、内部回路１１に入力される。ここで、絶縁信号伝達回路１０＿２は、入力信号Ｄｉｎ＿２の変化を検出した場合にのみ絶縁回路１３＿２を駆動しているため、絶縁回路１３＿２によって消費される電力を低減させることができる。
図８の例では、２つの外部装置５，６が設けられた場合について説明したが、これに限られず、半導体装置１ｂとの間で信号の受け渡しを行う３つ以上の外部装置が設けられてもよい。また、図８の例では、インプット及びアウトプットが共通のコネクタ（所謂Ｉ／Ｏコネクタ）である場合について説明したがこれに限られず、インプット及びアウトプットが別々のコネクタであってもよい。
（半導体システムＳＹＳ１の第３変形例）
図９は、半導体システムＳＹＳ１の第３変形例を半導体システムＳＹＳ１ｃとして示すブロック図である。
半導体システムＳＹＳ１ｃは、半導体装置１ｃと、外部装置５，６と、を備える。半導体装置１ｃは、半導体装置１ｂと比較して、２つの受信経路のそれぞれに設けられた２つのフォトカプラ制御回路１４＿１，１４＿２に代えて、２つの受信経路によって共用される１つのフォトカプラ制御回路１４を備える。半導体装置１ｃのその他の構成については、半導体装置１ｂと同様であるため、その説明を省略する。
半導体装置１ｃ及びそれを備えた半導体システムＳＹＳ１ｃは、入力信号Ｄｉｎ＿１，Ｄｉｎ＿２の何れかの変化を検出した場合にのみ絶縁回路１３＿１，１３＿２を駆動しているため、絶縁回路１３＿１，１３＿２によって消費される電力を低減させることができる。なお、半導体装置１ｃ及びそれを備えた半導体システムＳＹＳ１ｃは、半導体装置１ｂ及びそれを備えた半導体システムＳＹＳ１ｂよりも消費電力の削減効果は劣るものの、フォトカプラ制御回路の数を減らすことができるため、回路規模の増大を抑制することができる。
＜実施の形態２＞
図１０は、実施の形態２にかかる半導体装置２が搭載された半導体システムＳＹＳ２の構成例を示すブロック図である。半導体装置２は、外部装置から供給された入力信号の変化を検出した場合にのみ受信側の絶縁回路を駆動するだけでなく、内部回路により生成された出力信号の変化を検出した場合にのみ送信側の絶縁回路を駆動する。それにより、受信側の絶縁回路だけでなく、送信側の絶縁回路によって消費される電力を低減させることができる。以下、具体的に説明する。
半導体システムＳＹＳ２は、半導体装置２と、外部装置５と、を備える。半導体装置２は、半導体装置１と比較して、送信経路上に設けられた絶縁回路１７に代えて、絶縁信号伝達回路２０を備える。絶縁信号伝達回路２０は、絶縁回路２７と、フォトカプラ制御回路２８と、保持回路２９と、を有する。半導体装置２のその他の構成については、半導体装置１の場合と同様であるため、その説明を省略する。
絶縁信号伝達回路２０において、フォトカプラ制御回路２８は、出力信号Ｄｏｕｔの論理レベルの変化を検出した場合に、絶縁回路２７に対して所定期間、電源電圧ＶＤＤ２を供給する。絶縁回路２７は、フォトカプラ制御回路２８によって電源電圧ＶＤＤ２が供給された場合に駆動され、内部回路１１によって生成された出力信号Ｄｏｕｔの変化（換言すると、出力信号Ｄｏｕｔの変化を示すパルス信号）を、電源電圧ＶＤＤ２が供給される信号経路から、電源電圧ＶＤＤ１が供給される別の信号経路に伝達する。ここで、所定期間とは、絶縁回路２７が出力信号Ｄｏｕｔの変化を一方の信号経路から別の信号経路に伝達させるのに十分な期間のことである。保持回路２９は、絶縁回路２７によって伝達された出力信号Ｄｏｕｔの変化から出力信号Ｄｏｕｔの再生信号である出力再生信号Ｄｏｕｔ’を生成する。保持回路２９によって生成された出力再生信号Ｄｏｕｔ’は、Ｉ／Ｏコネクタ１２を介して外部に出力される。ここで、絶縁信号伝達回路２０は、出力信号Ｄｏｕｔの変化を検出した場合にのみ絶縁回路２７を駆動しているため、絶縁回路２７によって消費される電力を低減させることができる。
（絶縁信号伝達回路２０の具体的構成例）
図１１は、絶縁信号伝達回路２０の具体的構成例を絶縁信号伝達回路２０ａとして示す図である。図１１の例では、絶縁信号伝達回路２０ａを構成する絶縁回路２７、フォトカプラ制御回路２８及び保持回路２９の具体的構成例が、絶縁回路２７ａ、フォトカプラ制御回路２８ａ及び保持回路２９ａとして示されている。
フォトカプラ制御回路２８ａは、インバータＩＶ２と、抵抗素子Ｒ２と、容量素子Ｃ２と、否定排他的論理和回路（ＸＮＯＲ回路と称す）ＥＸ２と、を有する。インバータＩＶ２は、出力信号Ｄｏｕｔの反転信号を出力する。ここで、インバータＩＶ２の出力信号（ノードＮ２１の電圧レベル）は、出力信号Ｄｏｕｔが変化してから、抵抗素子Ｒ２の抵抗値及び容量素子Ｃ２の容量値によって決まる時定数に応じた時間、遅れて変化する。ＸＮＯＲ回路ＥＸ２は、出力信号Ｄｏｕｔと、出力信号Ｄｏｕｔの反転信号を遅延させた信号（ノードＮ２１の電圧）と、の否定排他的論理和を出力する。つまり、フォトカプラ制御回路２８ａは、出力信号Ｄｏｕｔの変化を検出した場合、フォトカプラ制御回路２８ａの出力信号を所定期間アクティブ（Ｈレベル）にする。換言すると、フォトカプラ制御回路２８ａは、出力信号Ｄｏｕｔの変化を検出した場合、フォトカプラ制御回路２８ａの出力信号にパルスを発生させる。
絶縁回路２７ａは、例えばフォトカプラであって、発光ダイオードＰＤ２１と、フォトトランジスタＰＴ２１と、抵抗素子Ｒ２１，Ｒ２２と、スイッチトランジスタＳＴ２１と、を有する。
発光ダイオードＰＤ２１、抵抗素子Ｒ２１及びスイッチトランジスタＳＴ２１は、電源電圧端子ＶＤＤ２と接地電圧端子ＧＮＤとの間の信号経路（第３信号経路）上に直列に設けられている。スイッチトランジスタＳＴ２１のコレクタ−エミッタ間に流れる電流は、フォトカプラ制御回路２８ａの出力信号（ノードＮ２２の電流）によって制御される。具体的には、出力信号Ｄｏｕｔの変化を検出してフォトカプラ制御回路２８ａの出力信号がアクティブ（Ｈレベル）になっている期間中、スイッチトランジスタＳＴ２１のコレクタ−エミッタ間には電流が流れ、それ以外では、電流は流れない。発光ダイオードＰＤ２１は、スイッチトランジスタＳＴ２１がオンして自身に電流が流れている期間中に発光する。
フォトトランジスタＰＴ２１及び抵抗素子Ｒ２１は、電源電圧端子ＶＤＤ１と接地電圧端子ＧＮＤとの間の、第３信号経路と絶縁された別の信号経路（第４信号経路）上に直列に設けられている。発光ダイオードＰＤ２１が発光している場合、フォトトランジスタＰＴ２１のコレクタ−エミッタ間には電流が流れる。このとき、抵抗素子Ｒ２２にも電流が流れるため、フォトトランジスタＰＴ２１と抵抗素子Ｒ２２との間のノードＮ２３の電圧は、電源電圧ＶＤＤ１レベル（Ｈレベル）を示す。それに対し、発光ダイオードＰＤ２１が発光していない場合、フォトトランジスタＰＴ２１のコレクタ−エミッタ間には電流が流れない。このとき、抵抗素子Ｒ２２には電流が流れないため、ノードＮ２３の電圧は、接地電圧レベル（Ｌレベル）を示す。つまり、ノードＮ２２の電圧は、絶縁回路２７ａを介して、ノードＮ２３に伝達される。このノードＮ２３の電圧は、絶縁回路２７ａの出力信号として出力される。
保持回路２９ａは、例えばフリップフロップＦＦ２を有する。フリップフロップＦＦ２の入力端子Ｄは、内部においてプルアップされており、電源立ち上げ時には、電源電圧ＶＤＤ１レベル（Ｈレベル）に設定される。その後、フリップフロップＦＦ２は、絶縁回路２７ａの出力信号（ノードＮ２３の電圧）の立ち上がりに同期して、フリップフロップＦＦ２の出力信号Ｑの反転信号ＱＢを取り込んで出力する。つまり、フリップフロップＦＦ２は、絶縁回路２７ａの出力信号の立ち上がりに同期して、出力信号Ｑを反転させる。保持回路２９ａは、このフリップフロップＦＦ２の出力信号Ｑを、出力信号Ｄｏｕｔの再生信号Ｄｏｕｔ’として外部に出力する。
なお、絶縁信号伝達回路２０は、図１１に示す絶縁信号伝達回路２０ａの構成に限られず、例えば、絶縁信号伝達回路１０の第２の具体的構成例である絶縁信号伝達回路１０ｂに対応する回路構成（絶縁信号伝達回路２０ｂ）であってもよい。
（フローチャート）
続いて、図１２を用いて、半導体装置２の送信動作を説明する。図１２は、半導体装置２の送信動作を示すフローチャートである。
図１２の例では、まず、内部回路１１により出力信号Ｄｏｕｔが生成される（ステップＳ２０１）。出力信号Ｄｏｕｔの論理レベルが変化しない場合（ステップＳ２０２のＮＯ）、絶縁信号伝達回路２０は、スイッチングトランジスタＳＴ２１がオンしないため動作しない。それに対し、出力信号Ｄｏｕｔの論理レベルの変化を検出した場合（ステップＳ２０２のＹＥＳ）、絶縁信号伝達回路２０は、スイッチングトランジスタＳＴ２１が所定期間オンするため、その所定期間動作する（ステップＳ２０３）。それにより、出力信号Ｄｏｕｔの変化（換言すると、出力信号Ｄｏｕｔの変化を示すパルス信号）は、絶縁回路２７を介して、電源電圧ＶＤＤ２が供給される信号経路から電源電圧ＶＤＤ１が供給される別の信号経路に伝達される（ステップＳ２０４）。保持回路２９は、絶縁回路２７を介して伝達された出力信号Ｄｏｕｔの変化から出力信号Ｄｏｕｔの再生信号である出力再生信号Ｄｏｕｔ’を生成する（ステップＳ２０５）。保持回路２９によって生成された出力再生信号Ｄｏｕｔ’は、Ｉ／Ｏコネクタ１２を介して外部に出力される。
このように、本実施の形態にかかる半導体装置２及びそれを備えた半導体システムＳＹＳ２は、入力信号Ｄｉｎの変化を検出した場合にのみ受信側の絶縁回路１３を駆動するだけでなく、出力信号Ｄｏｕｔの変化を検出した場合にのみ送信側の絶縁回路２７を駆動する。それにより、受信側の絶縁回路１３だけでなく、送信側の絶縁回路２７によって消費される電力を低減させることができる。
続いて、半導体システムＳＹＳ１の変形例を、図１３〜図１５を用いて説明する。
（半導体システムＳＹＳ２の第１変形例）
図１３は、半導体システムＳＹＳ２の第１変形例を半導体システムＳＹＳ２ａとして示すブロック図である。
半導体システムＳＹＳ２ａは、半導体装置２ａと、外部装置５ａと、備える。半導体装置２ａは、半導体装置２と比較して、内部回路１１に設けられたＲＡＭ１１３の一部を、保持回路１５の代わりに用いている。さらに、半導体装置２ａは、半導体装置２と比較して、外部装置５ａに設けられた保持回路５２を、保持回路２９の代わりに用いている。外部装置５ａに設けられた保持回路５２は、例えば、ＲＡＭ等であってもよい。半導体装置１ａのその他の構成については、半導体装置１と同様であるため、その説明を省略する。
半導体装置２ａ及びそれを備えた半導体システムＳＹＳ２ａでも、半導体装置２及びそれを備えた半導体システムＳＹＳ２と同等程度の効果を奏することができる。さらに、半導体装置２ａ及びそれを備えた半導体システムＳＹＳ２ａは、保持回路１５，２９を備える必要が無いため、回路規模を縮小させることができる。
（半導体システムＳＹＳ２の第２変形例）
図１４は、半導体システムＳＹＳ２の第２変形例を半導体システムＳＹＳ２ｂとして示すブロック図である。半導体システムＳＹＳ２には、１つの外部装置５が設けられていた。それに対し、半導体システムＳＹＳ２ｃには、２つの外部装置５，６が設けられている。以下、具体的に説明する。
半導体システムＳＹＳ２ｂは、半導体装置２ｂと、外部装置５，６と、を備える。半導体装置２ｂは、半導体装置１ｂと比較して、絶縁回路１７＿１の代わりに絶縁信号伝達回路２０＿１を備え、絶縁回路１７＿２の代わりに絶縁信号伝達回路２０＿２を備える。
絶縁信号伝達回路２０＿１は、例えば絶縁信号伝達回路２０ｂと同様の回路構成を有し、内部回路１１と外部装置５との間を絶縁させた状態で、内部回路１１により生成された出力信号Ｄｏｕｔ＿１を、当該出力信号Ｄｏｕｔ＿１の信号経路と絶縁された別の信号経路に出力再生信号Ｄｏｕｔ＿１’として伝達する。絶縁信号伝達回路２０＿１を介して当該別の信号経路に伝達された出力再生信号Ｄｏｕｔ＿１’は、外部装置５に出力される。但し、トリガ信号ＴＲＧ（出力信号Ｄｏｕｔ＿１の変化を示すパルス信号）は、絶縁信号伝達回路２０＿１の内部において生成されているものとする。絶縁信号伝達回路２０＿２は、例えば絶縁信号伝達回路２０ｂと同様の回路構成を有し、内部回路１１と外部装置６との間を絶縁させた状態で、内部回路１１によって生成された出力信号Ｄｏｕｔ＿２を、当該出力信号Ｄｏｕｔ＿２の信号経路と絶縁された別の信号経路に出力再生信号Ｄｏｕｔ＿２’として伝達する。絶縁信号伝達回路２０＿２を介して当該別の信号経路に伝達された出力再生信号Ｄｏｕｔ＿２’は、外部装置６に出力される。但し、トリガ信号ＴＲＧ（出力信号Ｄｏｕｔ＿２の変化を示すパルス信号）は、絶縁信号伝達回路２０＿２の内部において生成されているものとする。
半導体装置２ｂのその他の構成については、半導体装置１ｂの場合と同様であるため、その説明を省略する。
半導体装置２ｂ及びそれを備えた半導体システムＳＹＳ２ｂでも、半導体装置１ｂ及びそれを備えた半導体システムＳＹＳ１ｂと同等程度の効果を奏することができる。さらに、半導体装置２ｂ及びそれを備えた半導体システムＳＹＳ２ｂにおいて、絶縁信号伝達回路２０＿１は、出力信号Ｄｏｕｔ＿１の変化を検出した場合にのみ絶縁回路２７＿１を駆動しているため、絶縁回路２７＿１によって消費される電力を低減させることができる。また、絶縁信号伝達回路２０＿２は、出力信号Ｄｏｕｔ＿２の変化を検出した場合にのみ絶縁回路２７＿２を駆動しているため、絶縁回路２７＿２によって消費される電力を低減させることができる。
図１４の例では、２つの外部装置５，６が設けられた場合について説明したが、これに限られず、半導体装置２ｂとの間で信号の受け渡しを行う３つ以上の外部装置が設けられてもよい。
（半導体システムＳＹＳ２の第３変形例）
図１５は、半導体システムＳＹＳ２の第３変形例を半導体システムＳＹＳ２ｃとして示すブロック図である。
半導体システムＳＹＳ２ｃは、半導体装置２ｃと、外部装置５，６と、を備える。半導体装置２ｃは、半導体装置２ｂと比較して、２つの受信経路のそれぞれに設けられた２つのフォトカプラ制御回路１４＿１，１４＿２に代えて、２つの受信経路によって共用される１つのフォトカプラ制御回路１４を備える。さらに、半導体装置２ｃは、半導体装置２ｂと比較して、２つの送信経路のそれぞれに設けられた２つのフォトカプラ制御回路２８＿１，２８＿２に代えて、２つの送信経路によって共用される１つのフォトカプラ制御回路２８を備える。半導体装置２ｃのその他の構成については、半導体装置２ｂと同様であるため、その説明を省略する。
半導体装置２ｃ及びそれを備えた半導体システムＳＹＳ２ｃでも、半導体装置１ｃ及びそれを備えた半導体システムＳＹＳ１ｃと同等程度の効果を奏することができる。さらに、半導体装置２ｃ及びそれを備えた半導体システムＳＹＳ２ｃでは、出力信号Ｄｏｕｔ＿１，Ｄｏｕｔ＿２の何れかの変化を検出した場合にのみ絶縁回路２７＿１，２７＿２を駆動しているため、絶縁回路２７＿１，２７＿２によって消費される電力を低減させることができる。なお、半導体装置２ｃ及びそれを備えた半導体システムＳＹＳ２ｃは、半導体装置２ｂ及びそれを備えた半導体システムＳＹＳ２ｂよりも消費電力の削減効果は劣るものの、フォトカプラ制御回路の数を減らすことができるため、回路規模の増大を抑制することができる。
＜実施の形態３＞
図１６は、実施の形態３にかかる半導体装置３が搭載された半導体システムＳＹＳ３の構成例を示すブロック図である。
図１６に示すように、半導体システムＳＹＳ３は、半導体装置３と、外部装置５と、外部装置７と、を備える。外部装置５は、例えば各種センサやリモートＩ／Ｏ等である。外部装置７は、イーサネット（登録商標）上の機器であって、半導体装置３は、外部装置５から絶縁回路を介して受信した入力信号Ｄｉｎに基づいて、外部装置７との間でイーサネット通信を行う。具体的には、半導体装置３は、半導体装置１と比較して、内部回路１１に代えて内部回路３１を備える。内部回路３１は、内部回路１１と比較して、イーサコントローラ３１５をさらに備える。
イーサコントローラ３１５は、ＣＰＵ１１１の処理結果をイーサネット通信によりイーサネット上の装置に送信したり、イーサネット上の装置からのデータをイーサネット通信により受信したりする。
外部装置７は、例えば、上位装置であって、内部回路３１に入力信号Ｄｉｎの入力が必要であるか否かを決定する機能を有する。イーサコントローラ３１５は、上位装置である外部装置７から、内部回路３１に入力信号Ｄｉｎの入力が不要である旨の指示を取得すると、その指示内容をＣＰＵ１１１に伝える。このとき、ＣＰＵ１１１は、入力信号Ｄｉｎの変化に関わらず、フォトカプラ制御回路１４による絶縁回路１３の駆動を停止させる。そのため、入力信号Ｄｉｎは、外部装置５から絶縁回路１３を介して内部回路３１に伝達されない。
半導体装置３のその他の構成、及び、上位装置から入力信号Ｄｉｎの入力が必要である旨の指示を取得した場合における半導体装置３の動作については、半導体装置１の場合と同様であるため、その説明を省略する。
このように、本実施の形態にかかる半導体装置３及び半導体システムＳＹＳ３は、イーサネット通信により、上位装置により送信された入力信号Ｄｉｎが不要である旨の情報を取得する。そして、その取得した情報に基づいて、絶縁回路１３を駆動するか否かを制御する。それにより、本実施の形態にかかる半導体装置３及び半導体システムＳＹＳ３は、入力信号Ｄｉｎが不要である場合に絶縁回路１３を駆動させないことができるため、絶縁回路１３により消費される電力を低減させることができる。
なお、半導体装置３とイーサネット通信を行う外部装置は、上位装置に限られず、それ以外の他の機器であってもよい。
以上のように、上記実施の形態１〜３にかかる半導体装置及びそれを備えた半導体システムは、入力信号Ｄｉｎの変化を検出した場合にのみ絶縁回路を駆動しているため、絶縁回路によって消費される電力を低減させることができる。
以上、本発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明は既に述べた実施の形態に限定されるものではなく、その要旨を逸脱しない範囲において種々の変更が可能であることはいうまでもない。
例えば、上記の実施の形態に係る半導体装置では、半導体基板、半導体層、拡散層（拡散領域）などの導電型（ｐ型もしくはｎ型）を反転させた構成としてもよい。そのため、ｎ型、及びｐ型の一方の導電型を第１の導電型とし、他方の導電型を第２の導電型とした場合、第１の導電型をｐ型、第２の導電型をｎ型とすることもできるし、反対に第１の導電型をｎ型、第２の導電型をｐ型とすることもできる。
１，１ａ，１ｂ，１ｃ 半導体装置
２，２ａ，２ｂ，２ｃ 半導体装置
３ 半導体装置
５，５ａ 外部装置
６ 外部装置
７ 外部装置
１０ 絶縁信号伝達回路
１１，３１ 内部回路
１２，１２＿１，１２＿２ Ｉ／Ｏコネクタ
１３，１３＿１，１３＿２ 絶縁回路
１３ａ，１３ｂ，１３ｃ 絶縁回路
１４，１４＿１，１４＿２ フォトカプラ制御回路
１４ａ，１４ｂ フォトカプラ制御回路
１５，１５＿１，１５＿２ 保持回路
１５ａ，１５ｂ 保持回路
１７，１７＿１，１７＿２ 絶縁回路
２０ 絶縁信号伝達回路
２７，２７＿１，２７＿２ 絶縁回路
２８，２８＿１，２８＿２ フォトカプラ制御回路
２９，２９＿１，２９＿２ 保持回路
５１ Ｉ／Ｏコネクタ
５２ 保持回路
１１１ ＣＰＵ
１１２ ＲＴＯＳ
１１３ ＲＡＭ
１１４ ＧＰＩＯ
３１５ イーサコントローラ
Ｃ１，Ｃ２ 容量素子
ＥＸ１，ＥＸ２ 否定排他的論理和回路（ＸＮＯＲ回路）
ＦＦ１，ＦＦ２ フリップフロップ
ＩＶ１，ＩＶ２ インバータ
ＰＤ１１，ＰＤ１２，ＰＤ２１ 発光ダイオード
ＰＴ１１，ＰＴ１２，ＰＴ２１ フォトトランジスタ
Ｒ１，Ｒ２ 抵抗素子
Ｒ１１〜Ｒ１４ 抵抗素子
Ｒ２１，Ｒ２２ 抵抗素子
ＳＴ１１，ＳＴ１２，ＳＴ２１ スイッチトランジスタ
ＳＷ１ スイッチ素子
ＳＹＳ１ 半導体システム
ＳＹＳ１ａ〜ＳＹＳ１ｃ 半導体システム
ＳＹＳ２ 半導体システム
ＳＹＳ２ａ〜ＳＹＳ２ｃ 半導体システム
ＳＹＳ３ 半導体システム

Claims (17)

  1. 外部から供給された第１入力信号の変化を検出した場合にのみ、所定期間、第１電源系統の第１信号経路に電流を流す第１制御回路と、
    前記第１信号経路に電流が流れることにより、前記第１入力信号の変化を示す第１パルス信号を、前記第１信号経路から、前記第１信号経路と絶縁された第２電源系統の第２信号経路に伝達する、第１絶縁部と、
    前記第１絶縁部によって前記第２信号経路に伝達された前記第１パルス信号から前記第１入力信号を再生する第１保持回路と、
    前記第１保持回路によって再生された前記第１入力信号が入力される第１内部回路と、
    を備えた、半導体装置。
  2. 前記第１絶縁部は、フォトカプラである、
    請求項１に記載の半導体装置。
  3. 前記第１内部回路は、
    書き込み可能に構成された記憶回路を有し、
    前記記憶回路は、前記第１保持回路として用いられる、
    請求項１に記載の半導体装置。
  4. 外部から供給された第２入力信号の変化を検出した場合にのみ、所定期間、第１電源系統の第３信号経路に電流を流す第２制御回路と、
    前記第３信号経路に電流が流れることにより、前記第２入力信号の変化を示す第２パルス信号を、前記第３信号経路から、前記第３信号経路と絶縁された第２電源系統の第４信号経路に伝達する、第２絶縁部と、
    前記第２絶縁部によって前記第４信号経路に伝達された前記第２パルス信号から前記第２入力信号を再生する第２保持回路と、をさらに備え、
    前記第１内部回路には、前記第２保持回路によって再生された前記第２入力信号がさらに入力される、請求項１に記載の半導体装置。
  5. 前記第１制御回路は、前記第１入力信号の変化を検出した場合に加えて、外部から供給された第２入力信号の変化を検出した場合に、所定期間、第１電源系統の前記第１信号経路及び第３信号経路に電流を流すように構成され、
    前記半導体装置は、
    前記第３信号経路に電流が流れることにより、前記第２入力信号の変化を示す第２パルス信号を、前記第３信号経路から、前記第３信号経路と絶縁された第２電源系統の第４信号経路に伝達する、第２絶縁部と、
    前記第２絶縁部によって前記第４信号経路に伝達された前記第２パルス信号から前記第２入力信号を再生する第２保持回路と、をさらに備え、
    前記第１内部回路には、前記第２保持回路によって再生された前記第２入力信号がさらに入力される、請求項１に記載の半導体装置。
  6. 請求項１に記載の半導体装置と、
    前記第１入力信号を生成し、前記半導体装置に対して出力する外部装置と、
    を備えた、半導体システム。
  7. 前記外部装置は、
    前記半導体装置から供給された出力信号の変化を検出した場合にのみ、所定期間、第３電源系統の第３信号経路に電流を流す第２制御回路と、
    前記第３信号経路に電流が流れることにより、前記出力信号の変化を示す第２パルス信号を、前記第３信号経路から、前記第３信号経路と絶縁された第４電源系統の第４信号経路に伝達する、第２絶縁部と、
    前記第２絶縁部によって前記第４信号経路に伝達された前記第２パルス信号から前記出力信号を再生する第２保持回路と、
    前記第２保持回路によって再生された前記出力信号が入力される第２内部回路と、
    を備えた、請求項６に記載の半導体システム。
  8. 前記第２絶縁部は、フォトカプラである、
    請求項７に記載の半導体システム。
  9. 前記第１内部回路により生成された出力信号の変化を検出した場合にのみ、所定期間、第２電源系統の第３信号経路に電流を流す第２制御回路と、
    前記第３信号経路に電流が流れることにより、前記出力信号の変化を示す第２パルス信号を、前記第３信号経路から、前記第３信号経路と絶縁された第１電源系統の第４信号経路に伝達する、第２絶縁部と、
    前記第２絶縁部によって前記第４信号経路に伝達された前記第２パルス信号から前記出力信号を再生する第２保持回路と、をさらに備え、
    前記第２保持回路によって再生された前記出力信号が外部に出力される、
    請求項１に記載の半導体装置。
  10. 前記第２絶縁部は、フォトカプラである、
    請求項９に記載の半導体装置。
  11. 前記第１内部回路により生成された出力信号の変化を検出した場合にのみ、所定期間、第２電源系統の第３信号経路に電流を流す第２制御回路と、
    前記第３信号経路に電流が流れることにより、前記出力信号の変化を示す第２パルス信号を、前記第３信号経路から、前記第３信号経路と絶縁された第１電源系統の第４信号経路に伝達する、第２絶縁部と、をさらに備え、
    外部装置に設けられた保持回路を用いることにより、前記第２絶縁部によって伝達された前記第２パルス信号から前記出力信号が再生される、
    請求項１に記載の半導体装置。
  12. 請求項１１に記載の半導体装置と、
    前記外部装置と、
    を備えた、半導体システム。
  13. 請求項１に記載の半導体装置と、
    前記第１入力信号を生成し、前記半導体装置に対して出力する外部装置と、
    前記半導体装置とイーサネット通信を行う上位装置と、
    を備え、
    前記半導体装置は、
    前記上位装置から前記第１入力信号の入力が不要である旨の指示を取得した場合には、前記第１入力信号が変化しているか否かに関わらず、前記第１制御回路による前記第１絶縁部への電流の供給を停止させる、半導体システム。
  14. 前記第１絶縁部は、
    前記第１信号経路上に設けられ、前記第１制御回路によって前記第１入力信号の変化が検出された場合に所定期間オンするスイッチと、
    前記第１信号経路上において前記スイッチに直列に設けられ、前記スイッチがオンすることによって前記第１信号経路に電流が流れた場合に、当該電流を光に変換する発光ダイオードと、
    前記第２信号経路上に設けられ、前記発光ダイオードの光を受光した場合にオンするフォトトランジスタと、
    前記フォトトランジスタに流れる電流を電圧に変換して、前記第１パルス信号として出力する抵抗素子と、
    を有する、請求項１に記載の半導体装置。
  15. 前記第１絶縁部は、
    第１絶縁回路と、
    第２絶縁回路と、を備え、
    前記第１絶縁回路は、
    前記第１信号経路上に設けられ、前記第１入力信号の変化が検出された場合に所定期間オンする第１スイッチと、
    前記第１信号経路上において前記第１スイッチと直列に設けられ、前記第１スイッチがオンし、かつ、前記第１制御回路によって前記第１信号経路に所定期間電流が供給された場合に、当該電流を光に変換する第１発光ダイオードと、
    前記第２信号経路上に設けられ、前記第１発光ダイオードの光を受光した場合にオンする第１フォトトランジスタと、
    前記第１フォトトランジスタに流れる電流を電圧に変換して、前記第１パルス信号として出力する第１抵抗素子と、を有し、
    前記第２絶縁回路は、
    前記第１信号経路に並列に設けられた第３信号経路上に設けられ、前記第１入力信号がＨレベルを示す期間中オンする第２スイッチと、
    前記第３信号経路上において前記第２スイッチと直列に設けられ、前記第２スイッチがオンし、かつ、前記第１制御回路によって前記第３信号経路に所定期間電流が供給された場合に、当該電流を光に変換する第２発光ダイオードと、
    第２電源系統の第４信号経路上に設けられ、前記第２発光ダイオードの光を受光した場合にオンする第２フォトトランジスタと、
    前記第２フォトトランジスタに流れる電流を電圧に変換して、第２パルス信号として出力する第２抵抗素子と、を有し、
    前記第１保持回路は、前記第１パルス信号の立ち上がりに同期して、前記第２パルス信号を取り込むことにより、前記第１入力信号を再生する、
    請求項１に記載の半導体装置。
  16. 外部から供給された第１入力信号の変化を検出した場合にのみ、所定期間、第１電源系統の第１信号経路に電流を流し、
    前記第１信号経路に電流が流れることにより、前記第１入力信号の変化を示す第１パルス信号を、前記第１信号経路から、前記第１信号経路と絶縁された第２電源系統の第２信号経路に伝達し、
    前記第２信号経路に伝達された前記第１パルス信号から前記第１入力信号を再生し、
    再生された前記第１入力信号を第１内部回路に供給する、
    半導体装置の制御方法。
  17. 前記第１内部回路により生成された出力信号の変化を検出した場合にのみ、所定期間、第２電源系統の第３信号経路に電流を流し、
    前記第３信号経路に電流が流れることにより、前記出力信号の変化を示す第２パルス信号を、前記第３信号経路から、前記第３信号経路と絶縁された第１電源系統の第４信号経路に伝達し、
    前記第４信号経路に伝達された前記第２パルス信号から前記出力信号を再生し、
    再生された前記出力信号を外部に出力する、
    請求項１６に記載の半導体装置の制御方法。
JP2017216518A 2017-11-09 2017-11-09 半導体装置、半導体システム及び半導体装置の制御方法 Pending JP2019087938A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2017216518A JP2019087938A (ja) 2017-11-09 2017-11-09 半導体装置、半導体システム及び半導体装置の制御方法
US16/116,546 US11011668B2 (en) 2017-11-09 2018-08-29 Semiconductor device, semiconductor system, and method of controlling the semiconductor device
CN201811241258.5A CN109768793A (zh) 2017-11-09 2018-10-24 半导体装置、半导体系统以及控制半导体装置的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2017216518A JP2019087938A (ja) 2017-11-09 2017-11-09 半導体装置、半導体システム及び半導体装置の制御方法

Publications (1)

Publication Number Publication Date
JP2019087938A true JP2019087938A (ja) 2019-06-06

Family

ID=66328961

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017216518A Pending JP2019087938A (ja) 2017-11-09 2017-11-09 半導体装置、半導体システム及び半導体装置の制御方法

Country Status (3)

Country Link
US (1) US11011668B2 (ja)
JP (1) JP2019087938A (ja)
CN (1) CN109768793A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112311382A (zh) * 2020-10-24 2021-02-02 浙江华博文化科技股份有限公司 一种多导信号耦合器
CN113422600A (zh) * 2021-08-23 2021-09-21 南京志杰通信技术有限公司 一种适用于数字隔离器的分析方法

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2019087938A (ja) * 2017-11-09 2019-06-06 ルネサスエレクトロニクス株式会社 半導体装置、半導体システム及び半導体装置の制御方法
KR20210038142A (ko) 2019-09-30 2021-04-07 삼성전자주식회사 이퀄라이징 회로를 포함하는 전자 장치 및 그 동작 방법
CN113687707B (zh) * 2021-10-26 2022-03-04 苏州浪潮智能科技有限公司 一种主板的供电电压的控制装置及服务器

Family Cites Families (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH079456B2 (ja) * 1988-10-07 1995-02-01 三菱電機株式会社 放射線測定装置
US5068545A (en) * 1989-04-20 1991-11-26 Elsag International B.V. Digital/frequency input for industrial control applications
US5579144A (en) * 1995-06-30 1996-11-26 Siemens Components, Inc. Data access arrangement having improved transmit-receive separation
JP2000165323A (ja) * 1998-11-30 2000-06-16 Nec Corp 光出力断検出回路
US6750463B1 (en) * 2000-02-29 2004-06-15 Hill-Rom Services, Inc. Optical isolation apparatus and method
JP4606561B2 (ja) * 2000-10-18 2011-01-05 ローム株式会社 インターフェース回路
US6922531B2 (en) * 2002-03-21 2005-07-26 Nortel Networks Limited Method and system for encoding optical communication information during automatic laser shutdown restart sequence
JP2005143002A (ja) * 2003-11-10 2005-06-02 Smc Corp 入力回路
US7019318B2 (en) * 2003-12-29 2006-03-28 Schneider Automation, Sas Dual current-source digital-input circuit for an industrial automation system
JP2007073621A (ja) * 2005-09-05 2007-03-22 Sharp Corp 光結合装置及びこれを用いた電子機器
US7732795B2 (en) * 2006-01-26 2010-06-08 Vega Grieshaber Kg Circuit arrangement for the electrical isolation of signal lines
DE112007001098T5 (de) * 2006-05-05 2009-04-09 Pepperl + Fuchs Gmbh Datensignal-Isolationsvorrichtung
JP5084379B2 (ja) * 2007-07-12 2012-11-28 富士通コンポーネント株式会社 信号検出回路および信号検出方法、ならびに状態検出回路
JP4503059B2 (ja) * 2007-09-14 2010-07-14 株式会社東芝 光結合装置
US7786427B2 (en) * 2008-05-06 2010-08-31 Oracle America, Inc. Proximity optical memory module having an electrical-to-optical and optical-to-electrical converter
CN102160396B (zh) * 2008-09-22 2014-04-02 大金工业株式会社 通信模块、通信系统、以及空调机
US20100327194A1 (en) * 2009-06-26 2010-12-30 Jian Xu Multi-bit use of a standard optocoupler
US20100327195A1 (en) * 2009-06-29 2010-12-30 Lei Huang Low-power optocoupler
US8222591B2 (en) * 2009-07-07 2012-07-17 Intersil Americas Inc. Proximity sensors with improved ambient light rejection
JP2011108036A (ja) * 2009-11-18 2011-06-02 Panasonic Electric Works Co Ltd デジタル入力回路
CN103141038B (zh) * 2010-09-13 2015-11-25 微动公司 光隔离电路
TW201249046A (en) * 2011-05-31 2012-12-01 Hon Hai Prec Ind Co Ltd Power reset circuit
US9214935B2 (en) * 2012-05-17 2015-12-15 Rockwell Automation Technologies, Inc. Output module for industrial control with sink and source capability and low heat dissipation
JP5885586B2 (ja) * 2012-05-22 2016-03-15 ルネサスエレクトロニクス株式会社 半導体装置
EP2770637B1 (de) * 2013-02-22 2015-08-19 Siemens Aktiengesellschaft Optokoppleranordnung und Ein- und/oder Ausgabebaugruppe
TWI516028B (zh) * 2013-06-20 2016-01-01 財團法人工業技術研究院 高低壓隔離內埋功率模組
JP2015119434A (ja) 2013-12-20 2015-06-25 アズビル株式会社 絶縁信号伝送回路
JP6274099B2 (ja) * 2014-12-26 2018-02-07 株式会社デンソーウェーブ 信号出力回路
US10670639B2 (en) * 2017-02-21 2020-06-02 Canon Kabushiki Kaisha Apparatus for detecting alternating current zero cross and voltage
JP2019087938A (ja) * 2017-11-09 2019-06-06 ルネサスエレクトロニクス株式会社 半導体装置、半導体システム及び半導体装置の制御方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112311382A (zh) * 2020-10-24 2021-02-02 浙江华博文化科技股份有限公司 一种多导信号耦合器
CN113422600A (zh) * 2021-08-23 2021-09-21 南京志杰通信技术有限公司 一种适用于数字隔离器的分析方法

Also Published As

Publication number Publication date
US11011668B2 (en) 2021-05-18
CN109768793A (zh) 2019-05-17
US20190140131A1 (en) 2019-05-09

Similar Documents

Publication Publication Date Title
JP2019087938A (ja) 半導体装置、半導体システム及び半導体装置の制御方法
KR102423168B1 (ko) 메모리 디바이스의 단일 핀에서 별개 신호 멀티플렉싱
KR102376350B1 (ko) 메모리 디바이스 액세스 또는 동작을 위한 가변 변조 방식
KR102300933B1 (ko) 듀얼 모드 변조를 지원하는 메모리 시스템
KR20200037885A (ko) 메모리 시스템에서 다중 동시 변조 방식
KR20200040313A (ko) 적층 메모리 다이와 데이터 통신
US11567695B2 (en) Buffer circuit with data bit inversion
US20190089619A1 (en) Self-test engine for network on chip
KR20110129149A (ko) 3ｄ 반도체 장치
US20090273960A1 (en) System for providing on-die termination of a control signal bus
TWI578740B (zh) 會聚適應性補償方案
JP2016004327A (ja) 伝送装置
US10031870B2 (en) Semiconductor device and control method thereof
US9413565B1 (en) Termination circuit, and interface circuit and system including the same
US20170005648A1 (en) Control chip and control system utilizing the same
KR20160092111A (ko) 선택적으로 동작하는 복수의 디램 장치를 포함하는 메모리 시스템
US9568934B2 (en) Semiconductor device and semiconductor system including the same
US9317056B2 (en) Active driver and semiconductor device having the same
US9379725B2 (en) Digital to analog converter
US9015392B2 (en) Multi-chip package and operating method thereof
US8912832B2 (en) Signal transmission/reception system
JP2014232414A (ja) Ｉ２ｃ通信スレーブ装置
US11880332B2 (en) Bus system with controllable communication priority
US9502081B2 (en) Internal voltage generating circuit for generating internal voltage according to temperature and process variation
US9990323B2 (en) Configuring a communication interconnect for electronic devices