CN113422600A - 一种适用于数字隔离器的分析方法 - Google Patents

一种适用于数字隔离器的分析方法 Download PDF

Info

Publication number
CN113422600A
CN113422600A CN202110964928.1A CN202110964928A CN113422600A CN 113422600 A CN113422600 A CN 113422600A CN 202110964928 A CN202110964928 A CN 202110964928A CN 113422600 A CN113422600 A CN 113422600A
Authority
CN
China
Prior art keywords
signal
circuit
digital isolator
signals
pulse
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202110964928.1A
Other languages
English (en)
Other versions
CN113422600B (zh
Inventor
马少华
徐秀兵
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nanjing Zhijie Communication Technology Co ltd
Original Assignee
Nanjing Zhijie Communication Technology Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nanjing Zhijie Communication Technology Co ltd filed Critical Nanjing Zhijie Communication Technology Co ltd
Priority to CN202110964928.1A priority Critical patent/CN113422600B/zh
Publication of CN113422600A publication Critical patent/CN113422600A/zh
Application granted granted Critical
Publication of CN113422600B publication Critical patent/CN113422600B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0008—Arrangements for reducing power consumption
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/003—Modifications for increasing the reliability for protection
    • H03K19/00346—Modifications for eliminating interference or parasitic voltages or currents
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/06—Continuously compensating for, or preventing, undesired influence of physical parameters
    • H03M1/0617—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/06—Continuously compensating for, or preventing, undesired influence of physical parameters
    • H03M1/0617—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence
    • H03M1/0626—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence by filtering

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Theoretical Computer Science (AREA)
  • Logic Circuits (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

本发明提供了一种适用于数字隔离器的分析方法，包括，输入1ns的脉冲信号至数字隔离器；通过数字隔离器的输入端的降噪模块滤除脉冲信号中的干扰信号；利用设计的滤波电路将脉冲信号分为高频信号和低频信号；结合反相器、看门狗定时器电路和场效应管搭建刷新电路，利用刷新电路定期刷新高频信号和低频信号，获得第一信号；构建编解码模块，提取第一信号的边沿信息并输出对应的解码脉冲信号；设置仿真参数，对解码脉冲信号进行仿真分析。本发明通过设计降噪模块滤除了脉冲信号中大部分干扰信号，并通过改进的滤波电路进一步滤除信号中的噪声；同时通过设计刷新电路，降低了编码的误码率；最后通过编解码模块实现了信号的快速准确传输。

Description

一种适用于数字隔离器的分析方法
技术领域
本发明涉及集成电路的技术领域，尤其涉及一种适用于数字隔离器的分析方法。
背景技术
数字隔离器被广泛应用于工业控制、汽车电子、医疗电子等各种需要对高压域和低压域进行隔离的场合，以保护在低压域的系统和用户免受高压域的电压伤害。在工业电子领域中，电子设备需要在强磁场、高浪涌、大噪声等非常严苛的环境中稳定的可靠的工作。在这种严苛的环境中保证要数字隔离器持续传输准确的数据，对数字隔离器电路的设计提出了很大的挑战。
常见的数字隔离器有光耦隔离器、电容隔离器、磁耦数字隔离器等，传统的光耦数字隔离器其工作原理是利用光和电进行转换来传输信号，在功耗、传输速率上存在明显的缺陷，其不能传输高速数据，功耗较高；而电容隔离器能够传输高频信号，但难以传输低频信号，磁耦数字隔离器不使用LED，消除了光耦隔离器的部分可靠性问题，改善了绝缘能力，但由于磁耦数字隔离器的接收元件较为敏感，易受容性耦合效应影响，从而导致其在使用过程中失效。
发明内容
本发明实施例提供一种适用于数字隔离器的分析方法，能够对解决传统的数字隔离器存在的数据传输错误、传输时间长及功耗大的问题。
为解决上述技术问题，本发明提供如下技术方案，包括：输入1ns的脉冲信号至数字隔离器；通过数字隔离器的输入端的降噪模块滤除脉冲信号中的干扰信号；利用设计的滤波电路将脉冲信号分为高频信号和低频信号；结合反相器、看门狗定时器电路和场效应管搭建刷新电路，利用所述刷新电路定期刷新所述高频信号和低频信号，获得第一信号；构建编解码模块，提取第一信号的边沿信息并输出对应的解码脉冲信号；设置仿真参数，对所述解码脉冲信号进行仿真分析。
本发明实施例提供一种适用于数字隔离器的分析方法，可选地，其一种可能实现方式中，所述降噪模块包括施密特触发器和D触发器；通过所述施密特触发器的迟滞比较器抑制脉冲信号中的噪声，而后通过所述D触发器延迟脉冲信号的翻转时间，进而滤除所述脉冲信号中的干扰信号。
本发明实施例提供一种适用于数字隔离器的分析方法，可选地，其一种可能实现方式中，所述D触发器包括，所述D触发器内嵌延迟单元，所述延迟单元分别由两个PMOS管和三个NMOS管构成，其中，PMOS管A与PMOS管B串联连接，NMOS管A分别与NMOS管B和所述PMOS管B串联、并联连接，所述NMOS管C与NMOS管A串联连接。
本发明实施例提供一种适用于数字隔离器的分析方法，可选地，其一种可能实现方式中，所述滤波电路包括瞬态抑制二极管和RC高通滤波器；通过所述瞬态抑制二极管驱动所述RC高通滤波器对电容进行充电，通过所述RC高通滤波器滤除脉冲信号中小于5μs的脉冲信号，以划分为所述高频信号和低频信号。
本发明实施例提供一种适用于数字隔离器的分析方法，可选地，其一种可能实现方式中，所述刷新电路包括，通过所述反相器将所述高频信号和低频信号进行反转处理；而后通过所述场效应管将反转的高频信号和低频信号放大，并将放大信号输入至所述看门狗定时器电路，通过所述看门狗定时器电路输出所述第一信号。
本发明实施例提供一种适用于数字隔离器的分析方法，可选地，其一种可能实现方式中，所述看门狗定时器电路包括，设置刷新周期为1μs；若所述放大信号不是直流信号，则通过看门狗定时电器电路的输入端PF进行跳变所述放大信号，获得高电平信号；否则，不做任何处理。
本发明实施例提供一种适用于数字隔离器的分析方法，可选地，其一种可能实现方式中，所述编解码模块包括编码电路和解码电路；所述编码电路包括所述反相器、RS锁存器和与非门；若所述第一信号为所述高电平信号，则通过所述RS锁存器对所述第一信号添加延时时间，而后通过反相器获得下降沿信号；否则，则通过所述反相器和所述与非门获得第二信号；将所述第二信号和所述下降沿信号进行合成，获得编码信号，所述第一信号的边沿信息。
本发明实施例提供一种适用于数字隔离器的分析方法，可选地，其一种可能实现方式中，所述解码电路包括所述看门狗定时器电路、三态缓冲器、积分型单稳态电路和D触发器；设置看门狗定时器电路的定时时间为1μs，将所述编码信号输入至所述解码电路，通过所述积分型单稳态电路生成第三信号，并将所述第三信号发送至所述D触发器，利用所述D触发器的CLK端触发上升沿，输出解码脉冲信号。
本发明实施例提供一种适用于数字隔离器的分析方法，可选地，其一种可能实现方式中，所述数字隔离器包括，通过封装键合线将两个电容进行串联连接，作为数字隔离器的隔离栅。
本发明实施例提供一种适用于数字隔离器的分析方法，可选地，其一种可能实现方式中，还包括，加入0.7V的三角波和锯齿波干扰信号。
本发明的有益效果：本发明通过设计隔离栅，有效地提高了数字隔离器的耐压能力；通过设计降噪模块滤除掉脉冲信号中大部分干扰信号，并通过改进的滤波电路进一步滤除信号中的噪声；同时通过设计刷新电路定期刷新脉冲信号，降低了编码的误码率；最后通过编解码模块实现了信号的快速准确传输。
附图说明
图1为本发明第一个实施例所述的一种基于滤波器的通信方法的流程示意图；
图2为本发明第一个实施例所述的一种基于滤波器的通信方法的滤波电路结构示意图；
图3为本发明第一个实施例所述的一种基于滤波器的通信方法的刷新电路结构示意图；
图4为本发明第一个实施例所述的一种基于滤波器的通信方法的编码信号仿真波形示意图；
图5为本发明第二个实施例所述的一种基于滤波器的通信方法的方波波形示意图。
具体实施方式
为使本发明实施例的目的、技术方案和优点更加清楚，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
本发明的说明书和权利要求书及上述附图中的术语“第一”、“第二”、“第三”“第四”等（如果存在）是用于区别类似的对象，而不必用于描述特定的顺序或先后次序。应该理解这样使用的数据在适当情况下可以互换，以便这里描述的本发明的实施例能够以除了在这里图示或描述的那些以外的顺序实施。
应当理解，在本发明的各种实施例中，各过程的序号的大小并不意味着执行顺序的先后，各过程的执行顺序应以其功能和内在逻辑确定，而不应对本发明实施例的实施过程构成任何限定。
应当理解，在本发明中，“包括”和“具有”以及他们的任何变形，意图在于覆盖不排他的包含，例如，包含了一系列步骤或单元的过程、方法、系统、产品或设备不必限于清楚地列出的那些步骤或单元，而是可包括没有清楚地列出的或对于这些过程、方法、产品或设备固有的其它步骤或单元。
应当理解，在本发明中，“多个”是指两个或两个以上。“和/或”仅仅是一种描述关联对象的关联关系，表示可以存在三种关系，例如，和/或B，可以表示：单独存在A，同时存在A和B，单独存在B这三种情况。字符“/”一般表示前后关联对象是一种“或”的关系。“包含A、B和C”、“包含A、B、C”是指A、B、C三者都包含，“包含A、B或C”是指包含A、B、C三者之一，“包含A、B和/或C”是指包含A、B、C三者中任1个或任2个或3个。
应当理解，在本发明中，“与A对应的B”、“与A相对应的B”、“A与B相对应”或者“B与A相对应”，表示B与A相关联，根据A可以确定B。根据A确定B并不意味着仅仅根据A确定B，还可以根据A和/或其他信息确定B。A与B的匹配，是A与B的相似度大于或等于预设的阈值。
取决于语境，如在此所使用的“若”可以被解释成为“在……时”或“当……时”或“响应于确定”或“响应于检测”。
下面以具体地实施例对本发明的技术方案进行详细说明。下面这几个具体的实施例可以相互结合，对于相同或相似的概念或过程可能在某些实施例不再赘述。
实施例1
参照图1~图4，为本发明的第一个实施例，该实施例提供了一种适用于数字隔离器的分析方法，包括：
S1：输入1ns的脉冲信号至数字隔离器。
需要说明的是，数字隔离器为电容隔离，其隔离栅由两个电容组成，具体的，这两 个电容通过封装键合线进行串联连接，其中，封装键合线为25μm的金丝，共有27根，具有高 强度的耐压能力，可达
Figure 663967DEST_PATH_IMAGE001
。
S2：通过数字隔离器的输入端的降噪模块滤除脉冲信号中的干扰信号。
降噪模块由施密特触发器和D触发器组成，首先，通过施密特触发器的迟滞比较器抑制脉冲信号中的噪声，较佳的是，由于施密特触发器无法滤除高电平信号，因此设计D触发器，延迟脉冲信号的翻转时间，使得输出波形错位，进而滤除脉冲信号中的高电平干扰信号。
具体的，D触发器由两个异或门和一个延迟单元组成；为了精确控制翻转时间，分 别采用两个PMOS管（PMOS管A、PMOS管B）和三个NMOS管（NMOS管A、NMOS管B、NMOS管C）设计延 迟单元，PMOS管A与PMOS管B串联连接，NMOS管A分别与NMOS管B和PMOS管B串联、并联连接， NMOS管C与NMOS管A串联连接；信号从施密特触发器获得翻转电压
Figure 643425DEST_PATH_IMAGE002
，而后进入D触发器， 分别获得电容充、放电延迟时间，电容充、放电延迟时间的表达式如下：
Figure 518102DEST_PATH_IMAGE003
通过设置电容值、充放电电流值即可获得精确的翻转时间
Figure 100262DEST_PATH_IMAGE004
；
其中，
Figure 852317DEST_PATH_IMAGE005
为充电延迟时间，
Figure 557669DEST_PATH_IMAGE006
为放电延迟时间，C为电容值，Vdd为5V的电源电压， I为充放电电流。
S3：利用设计的滤波电路将脉冲信号分为高频信号和低频信号。
输入的脉冲信号在经过降噪模块的处理后还是会残留一些毛刺，且为了保证后续分析的正确性，因此设计滤波电路；参照图2，该滤波电路由瞬态抑制二极管和RC高通滤波器组成，其中，本实施例的RC高通滤波器由两个反相器A、B和多个电容C、电阻R构成，反相器A和反相器B都由四个单输入反相器构成，单输入反相器之间通过并联连接；其工作原理为：首先将脉冲信号输入至瞬态抑制二极管，降低阻抗并驱动RC高通滤波器对电容充电，接着通过RC高通滤波器滤除脉冲信号中小于5μs的脉冲信号，此处将大于5μs的脉冲信号定义为高频信号，小于5μs的信号定义为低频信号，进而完成高、低频信号的划分；其中需要说明的是，当瞬态抑制二极管的两极受到反向瞬态高能量冲击时，它能以皮秒量级的速度，将其两极间的高阻抗变为低阻抗，吸收瞬间大电流，使两极间的电压钳位于一个预定值，能够有效地保护后端的电子元器件不被损坏。
较佳的是，本实施例通过设计滤波电路能够有效消除容抗和阻抗对电路的影响，去除信号中残留的毛刺，精确划分高、低频信号。
S4：结合反相器、看门狗定时器电路和场效应管搭建刷新电路，利用刷新电路定期刷新高频信号和低频信号，获得第一信号。
由于外部干扰容易对低频信号和高频信号产生影响，从而导致编码错误，因此设计刷新电路，以降低后续编码的误码率。
参照图3，刷新电路由反相器、看门狗定时器电路和场效应管组成，首先通过反相器对高频信号和低频信号进行反转处理，而后通过场效应管将反转的高频信号和低频信号进行放大，以能够触发看门狗定时器电路，接着通过看门狗定时器电路输出第一信号，具体的，设置刷新周期为1μs；若放大信号不是直流信号，则通过看门狗定时电器电路的输入端PF对放大信号进行跳变，即驱动使能端将放大信号置“1”，从而获得高电平信号，其中，该信号的振荡周期为1μs；否则，不对该信号做任何处理。
S5：构建编解码模块，提取第一信号的边沿信息并输出对应的解码脉冲信号。
编解码模块包括编码电路和解码电路；具体的，编码电路由反相器、RS锁存器和多个与非门组成；其工作原理为：若第一信号为高电平信号，则通过RS锁存器对第一信号添加延时时间，接着通过反相器进行将信号进行反转获得下降沿信号；否则，则通过反相器和与非门获得第二信号，即上升沿信号；进一步的，将第二信号和下降沿信号进行合成，从而获得编码信号，即获得第一信号的边沿信息；其中，在RS锁存器中加入时钟信号以控制延时时间，当RS锁存器被赋予钟信号时，S、R才起作用，当时钟信号为1时，R、S翻转；当时钟信号为0时，S=R=0。
解码电路由看门狗定时器电路、三态缓冲器、积分型单稳态电路和D触发器组成；其工作原理为：首先设置看门狗定时器电路的定时时间（为1μs），当电路发生故障时（1μs内未接收到编码信号），则看门狗定时器电路发出控制信号令D触发器停止工作；接着，积分型单稳态电路将接收到编码信号生成第三信号，使得电路进入暂稳态，以防止外部电磁信号的干扰，其中第三信号的脉冲宽度等于内部电容从开始放电的一刻下降到阈值电压的时间；最后，将第三信号发送至D触发器，利用D触发器的CLK端触发上升沿，输出解码脉冲信号；同时，为了不影响数字隔离器的数据传输，因此加入三态缓冲器，当使能输出有效时，电路实现正常逻辑状态输出（逻辑0、逻辑1），当使能输入无效时，输出处于高阻状态；从而为电路提供高阻态和驱动力。
S6：设置仿真参数，对解码脉冲信号进行仿真分析。
使用Cadence virtuoso进行仿真验证，设置阈值电压为2.5V，占空比为50%，并加入0.7V的三角波和锯齿波干扰信号，将解码脉冲信号输入至Cadence virtuoso中，获得仿真波形，如图4所示，由图可见，信号能够准确传输，且波形无毛刺。
实施例2
为了对本方法中采用的技术效果加以验证说明，本实施例选择传统的数字隔离器和采用本方法进行对比测试，以科学论证的手段对比试验结果，以验证本方法所具有的真实效果。
传统的数字隔离器抗干扰能力差，导致数据不能快速准确地传输，同时产生了较大的功耗，可靠性较低。
为验证本方法相对传统的数字隔离器具有强大的抗干扰能力、低功耗以及能够保证数据传输的实时性和准确性。本实施例中将采用传统的数字隔离器和本方法分别对数据传输效果进行仿真分析对比。
采用Cadence virtuoso进行仿真分析，设置参数：Vdd1=5V，Vdd2=4.5V，在输入端加入5V的方波信号（参照图5）作为激励信号，并输入占空比为50%的周期信号模拟传输信号进行仿真，其仿真结果如下表所示。
表1：数据传输仿真分析对比。
Figure 949336DEST_PATH_IMAGE007
由表1可见，本方法相比于传统的数字隔离器具有明显的优势，传输和耐压性能均优于光耦隔离器、电容隔离器。
本实施例还提供一种可读存储介质，可读存储介质中存储有计算机程序，计算机程序被处理器执行时用于实现上述的各种实施方式提供的方法。
其中，可读存储介质可以是计算机存储介质，也可以是通信介质，通信介质包括便于从一个地方向另一个地方传送计算机程序的任何介质，计算机存储介质可以是通用或专用计算机能够存取的任何可用介质；例如，可读存储介质耦合至处理器，从而使处理器能够从该可读存储介质读取信息，且可向该可读存储介质写入信息。
当然，可读存储介质也可以是处理器的组成部分，处理器和可读存储介质可以位于专用集成电路(Application Specific Integrated Circuits，简称：ASIC)中，另外，该ASIC可以位于用户设备中，当然，处理器和可读存储介质也可以作为分立组件存在于通信设备中，可读存储介质可以是只读存储器（ROM）、随机存取存储器（RAM）、CD-ROM、磁带、软盘和光数据存储设备等。
本发明还提供一种程序产品，该程序产品包括执行指令，该执行指令存储在可读存储介质中，设备的至少一个处理器可以从可读存储介质读取该执行指令，至少一个处理器执行该执行指令使得设备实施上述的各种实施方式提供的方法。
在上述设备的实施例中，应理解，处理器可以是中央处理单元（英文：CentralProcessing Unit，简称：CPU），还可以是其他通用处理器、数字信号处理器（英文：DigitalSignal Processor，简称：DSP）、专用集成电路（英文：Application Specific IntegratedCircuit，简称：ASIC），通用处理器可以是微处理器或者该处理器也可以是任何常规的处理器，结合本发明所公开的方法的步骤可以直接体现为硬件处理器执行完成，或者用处理器中的硬件及软件模块组合执行完成。
最后应说明的是：以上各实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述各实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分或者全部技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的范围。

Claims (10)

1.一种适用于数字隔离器的分析方法，其特征在于，包括：
输入1ns的脉冲信号至数字隔离器；
通过数字隔离器的输入端的降噪模块滤除脉冲信号中的干扰信号；
利用设计的滤波电路将脉冲信号分为高频信号和低频信号；
结合反相器、看门狗定时器电路和场效应管搭建刷新电路，利用所述刷新电路定期刷新所述高频信号和低频信号，获得第一信号；
构建编解码模块，以提取第一信号的边沿信息并输出对应的解码脉冲信号；
设置仿真参数，对所述解码脉冲信号进行仿真分析。
2.根据权利要求1所述的适用于数字隔离器的分析方法，其特征在于，所述降噪模块包括施密特触发器和D触发器；
通过所述施密特触发器的迟滞比较器抑制脉冲信号中的噪声，而后通过所述D触发器延迟脉冲信号的翻转时间，进而滤除所述脉冲信号中的干扰信号。
3.根据权利要求2所述的适用于数字隔离器的分析方法，其特征在于，所述D触发器包括，
所述D触发器内嵌延迟单元，所述延迟单元分别由两个PMOS管和三个NMOS管构成，其中，PMOS管A与PMOS管B串联连接，NMOS管A分别与NMOS管B和所述PMOS管B串联、并联连接，所述NMOS管C与NMOS管A串联连接。
4.根据权利要求1或2所述的适用于数字隔离器的分析方法，其特征在于，所述滤波电路包括瞬态抑制二极管和RC高通滤波器；
通过所述瞬态抑制二极管驱动所述RC高通滤波器对电容进行充电，通过所述RC高通滤波器滤除脉冲信号中小于5μs的脉冲信号，以划分为所述高频信号和低频信号。
5.根据权利要求4所述的适用于数字隔离器的分析方法，其特征在于，所述刷新电路包括，
通过所述反相器将所述高频信号和低频信号进行反转处理；
而后通过所述场效应管将反转的高频信号和低频信号放大，并将放大信号输入至所述看门狗定时器电路，通过所述看门狗定时器电路输出所述第一信号。
6.根据权利要求5所述的适用于数字隔离器的分析方法，其特征在于，所述看门狗定时器电路包括，
设置刷新周期为1μs；
若所述放大信号不是直流信号，则通过看门狗定时电器电路的输入端PF对所述放大信号进行跳变，获得高电平信号；否则，不做任何处理。
7.根据权利要求1或6所述的适用于数字隔离器的分析方法，其特征在于，所述编解码模块包括编码电路和解码电路；
所述编码电路包括所述反相器、RS锁存器和与非门；
若所述第一信号为所述高电平信号，则通过所述RS锁存器对所述第一信号添加延时时间，而后通过反相器获得下降沿信号；否则，则通过所述反相器和所述与非门获得第二信号；
将所述第二信号和所述下降沿信号进行合成，获得编码信号，即获得所述第一信号的边沿信息。
8.根据权利要求7所述的适用于数字隔离器的分析方法，其特征在于，所述解码电路包括所述看门狗定时器电路、三态缓冲器、积分型单稳态电路和D触发器；
设置看门狗定时器电路的定时时间为1μs，将所述编码信号输入至所述解码电路，通过所述积分型单稳态电路生成第三信号，并将所述第三信号发送至所述D触发器，利用所述D触发器的CLK端触发上升沿，输出解码脉冲信号。
9.根据权利要求1所述的适用于数字隔离器的分析方法，其特征在于，所述数字隔离器包括，
通过封装键合线将两个电容进行串联连接，作为数字隔离器的隔离栅。
10.根据权利要求9所述的适用于数字隔离器的分析方法，其特征在于，还包括，
加入0.7V的三角波和锯齿波干扰信号。
CN202110964928.1A 2021-08-23 2021-08-23 一种适用于数字隔离器的分析方法 Active CN113422600B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202110964928.1A CN113422600B (zh) 2021-08-23 2021-08-23 一种适用于数字隔离器的分析方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110964928.1A CN113422600B (zh) 2021-08-23 2021-08-23 一种适用于数字隔离器的分析方法

Publications (2)

Publication Number Publication Date
CN113422600A true CN113422600A (zh) 2021-09-21
CN113422600B CN113422600B (zh) 2021-11-16

Family

ID=77719158

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110964928.1A Active CN113422600B (zh) 2021-08-23 2021-08-23 一种适用于数字隔离器的分析方法

Country Status (1)

Country Link
CN (1) CN113422600B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114013955A (zh) * 2021-10-27 2022-02-08 北方魏家峁煤电有限责任公司 一种基于红外摄像机的皮带纵向撕裂检测方法及系统
CN117471225A (zh) * 2023-12-26 2024-01-30 南京灿能电力自动化股份有限公司 一种风电电能数据采集方法及装置

Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1533061A (zh) * 2003-03-21 2004-09-29 华为技术有限公司 一种看门狗电路输入脉冲时间间隔监控装置及其监控方法
CN105719652A (zh) * 2016-01-19 2016-06-29 成都远东高科科技有限公司 防噪型编解码器
CN105790754A (zh) * 2015-11-06 2016-07-20 成都芯源系统有限公司 一种数字隔离电路及其控制方法
CN105897251A (zh) * 2016-05-20 2016-08-24 西安矽源半导体有限公司 一种数字信号隔离器及其方法
CN207039557U (zh) * 2017-06-29 2018-02-23 北京广利核系统工程有限公司 基于看门狗芯片的降频装置
CN107919866A (zh) * 2016-10-08 2018-04-17 北京中科格励微科技有限公司 一种数字信号隔离器
CN107919861A (zh) * 2016-10-08 2018-04-17 北京中科格励微科技有限公司 一种数字信号隔离器
CN109004927A (zh) * 2018-10-18 2018-12-14 重庆线易电子科技有限责任公司 脉冲信号传输电路及脉冲信号刷新电路
CN109525227A (zh) * 2018-12-25 2019-03-26 西安航天民芯科技有限公司 一种数字隔离通信电路
JP2019087938A (ja) * 2017-11-09 2019-06-06 ルネサスエレクトロニクス株式会社 半導体装置、半導体システム及び半導体装置の制御方法
CN110417401A (zh) * 2019-07-31 2019-11-05 重庆线易电子科技有限责任公司 基于电荷寄存的数字隔离器
CN110690888A (zh) * 2019-09-29 2020-01-14 北京中科格励微科技有限公司 用于数字信号的隔离器

Patent Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1533061A (zh) * 2003-03-21 2004-09-29 华为技术有限公司 一种看门狗电路输入脉冲时间间隔监控装置及其监控方法
CN105790754A (zh) * 2015-11-06 2016-07-20 成都芯源系统有限公司 一种数字隔离电路及其控制方法
CN105719652A (zh) * 2016-01-19 2016-06-29 成都远东高科科技有限公司 防噪型编解码器
CN105897251A (zh) * 2016-05-20 2016-08-24 西安矽源半导体有限公司 一种数字信号隔离器及其方法
CN107919866A (zh) * 2016-10-08 2018-04-17 北京中科格励微科技有限公司 一种数字信号隔离器
CN107919861A (zh) * 2016-10-08 2018-04-17 北京中科格励微科技有限公司 一种数字信号隔离器
CN207039557U (zh) * 2017-06-29 2018-02-23 北京广利核系统工程有限公司 基于看门狗芯片的降频装置
JP2019087938A (ja) * 2017-11-09 2019-06-06 ルネサスエレクトロニクス株式会社 半導体装置、半導体システム及び半導体装置の制御方法
CN109004927A (zh) * 2018-10-18 2018-12-14 重庆线易电子科技有限责任公司 脉冲信号传输电路及脉冲信号刷新电路
CN109525227A (zh) * 2018-12-25 2019-03-26 西安航天民芯科技有限公司 一种数字隔离通信电路
CN110417401A (zh) * 2019-07-31 2019-11-05 重庆线易电子科技有限责任公司 基于电荷寄存的数字隔离器
CN110690888A (zh) * 2019-09-29 2020-01-14 北京中科格励微科技有限公司 用于数字信号的隔离器

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
彭锐等: "一种用于磁隔离驱动电路的编解码方案设计", 《微电子学与计算机》 *
雷乃清等: "中频电源中微处理器的抗干扰措施", 《电子测量技术》 *

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114013955A (zh) * 2021-10-27 2022-02-08 北方魏家峁煤电有限责任公司 一种基于红外摄像机的皮带纵向撕裂检测方法及系统
CN117471225A (zh) * 2023-12-26 2024-01-30 南京灿能电力自动化股份有限公司 一种风电电能数据采集方法及装置

Also Published As

Publication number Publication date
CN113422600B (zh) 2021-11-16

Similar Documents

Publication Publication Date Title
CN113422600B (zh) 一种适用于数字隔离器的分析方法
TWI657366B (zh) 觸控驅動單元及其驅動方法、觸控驅動電路、觸控裝置
CN109709475A (zh) 输入/输出总线中的毛刺检测
WO2017160681A1 (en) Self-referenced on-die voltage droop detector
US9160317B2 (en) Semiconductor circuit and method of operating the same
US9118315B2 (en) Scheme to improve the performance and reliability in high voltage IO circuits designed using low voltage devices
JP2653177B2 (ja) 雑音除去回路
CN107276579B (zh) 基于sabl逻辑的功耗平衡译码器
US8169246B2 (en) Dynamic-to-static converter latch with glitch suppression
JP2004336110A (ja) 緩衝バッファ回路
CN209072443U (zh) 一种mipi中消除随机码抖动噪声的发送电路
CN113676163B (zh) 消除毛刺的电路
CN107317579B (zh) 一种芯片的功能切换控制电路及芯片
JPH04504338A (ja) 二進情報を復号化するための回路
CN110146746B (zh) 一种宽量程高精度单粒子瞬态参数测试装置、方法
US11474789B2 (en) Power supplier circuit and operation method
JPH05504212A (ja) アモルファスシリコンの自己走査マトリックスアレイに関する論理回路
CN112202433A (zh) 上电复位电路
WO2023221230A1 (zh) 一种延时电路和存储器
CN103413568A (zh) 参考电压提供电路
TWI787034B (zh) 無短時脈衝波的低通濾波電路與使用其的系統電路
CN102385933A (zh) 一种存储器老化测试装置
CN103647528A (zh) 非交叠时钟产生电路
US20240036090A1 (en) Frequency detection device for clock signal and detection method thereof
TWI820783B (zh) 時脈信號的頻率偵測裝置及其偵測方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant