CN112202433A - 上电复位电路 - Google Patents

Abstract

公开了一种上电复位电路，包括依次连接的转换电路和逻辑链电路，转换电路将电源电压转换为控制电压，该控制电压经过逻辑链电路提供复位信号输出，还包括连接逻辑链电路的输入端与反馈节点的正反馈网络，该正反馈网络可提高逻辑链电路的输出态翻转所需要的输入电压电平的上限，降低输出态翻转所需要的输入电压电平的下限，稳定逻辑链电路的输入端的电平状态，避免电源噪声引起的控制电压的波动通过逻辑链电路传递至其输出端，避免反复触发逻辑链电路的输出态的翻转，保障上电复位电路的输出态的稳定性，进而保障采用本发明的上电复位电路的片上系统的复位效果。

Description

上电复位电路

技术领域

本发明涉及电子电路技术领域，特别涉及一种上电复位电路。

背景技术

随着先进工艺发展，片上系统(System On Chip，SOC)集成了超大规模集成电路，MOS(metal-oxide semiconductor，金属氧化物半导体)管的数量达到亿级，SOC功能大幅度增加，但是在上电过程中，SOC的初始状态难以预料，给SOC带来了隐患。

SOC内部包含大量的寄存器，寄存器在上电之后是未知态，指令或数据都是错误的，上电复位电路(Power On Reset，POR)便是在上电过程中，为SOC提供复位信号，使得SOC所有寄存器均有确定的初始状态。在电源电压爬升到SOC可正常工作的电压之前，POR持续输出有效复位信号；当电源电压超过该阈值时，POR输出信号翻转为无效，复位无效，SOC开始正常工作。

实际应用中，电源上具有噪声，当电源爬升到POR的阈值电压附近时，电源噪声会频繁触发POR输出信号的反复翻转；当电源噪声频率很高时，POR反应速度跟不上电源噪声触发速度，从而在POR输出端产生窄脉冲或毛刺，影响SOC复位效果。

发明内容

鉴于上述问题，本发明的目的在于提供一种上电复位电路，从而降低电源噪声对上电复位电路输出的复位信号的影响，保障该复位信号的可靠性，保障片上系统的复位效果，满足片上系统的应用需求。

根据本发明的一方面，提供一种上电复位电路，包括：

转换电路，用于将电源电压转换为控制电压；

逻辑链电路，与所述转换电路连接，包括接收所述控制电压的输入端和提供复位信号输出的输出端；

正反馈网络，所述正反馈网络的两端分别连接所述逻辑链电路的输入端和所述逻辑链电路中的反馈节点，所述逻辑链电路的反馈节点的逻辑与所述逻辑链电路的输入端的逻辑同相。

可选地，还包括：

滤波网络，连接在所述转换电路与所述逻辑链电路的输入端之间，用于接收所述控制电压，滤除所述控制电压中的噪声信号的高频分量，输出除去高频分量的控制电压。

可选地，所述滤波网络包括：

第二电阻，连接在所述滤波网络的输入端与输出端之间；

电容器，一端连接至所述滤波网络的输出端，另一端接地，

其中，所述滤波网络的输入端接收所述转换电路提供的控制电压，输出端提供除去高频分量的控制电压。

可选地，所述正反馈网络包括：

第二晶体管，所述第二晶体管的源端和漏端分别为所述正反馈网络的两端，所述第二晶体管为常导通状态。

可选地，所述第二晶体管为PMOS管，所述第二晶体管的栅极接地。

可选地，所述转换电路包括：

依次串联在电源与地之间的第一晶体管和第一电阻，所述第一晶体管与所述第一电阻的中间节点输出所述控制电压。

可选地，所述第一晶体管为PMOS管，所述第一晶体管的栅极接地。

可选地，所述逻辑链电路包括：

依次串联在所述逻辑链电路的输入端与输出端之间的第一反相器、第二反相器和第三反相器，所述第二反相器与所述第三反相器的中间节点为所述反馈节点。

本发明提供的上电复位电路包括依次连接的转换电路和逻辑链电路，转换电路将电源电压转换为控制电压，该控制电压经过逻辑链电路提供复位信号输出，以及连接逻辑链电路的输入端与反馈节点的正反馈网络，该正反馈网络可提高逻辑链电路的输出态翻转所需要的输入电压电平的上限，降低输出态翻转所需要的输入电压电平的下限，稳定逻辑链电路的输入端的电平状态，避免电源噪声引起的控制电压的波动通过逻辑链电路传递至其输出端，避免反复触发逻辑链电路的输出态的翻转，保障上电复位电路的输出态的稳定性，进而保障采用本发明的上电复位电路的片上系统的复位效果。

附图说明

通过以下参照附图对本发明实施例的描述，本发明的上述以及其他目的、特征和优点将更为清楚，在附图中：

图1示出了根据现有技术的上电复位电路的结构示意图；

图2示出了图1所示的上电复位电路的部分信号的时序图；

图3示出了根据本发明实施例的上电复位电路的结构示意图；

图4示出了图3所示的上电复位电路的部分信号的时序图；

图5示出了根据本发明实施例的另一种上电复位电路的结构示意图；

图6示出了图1所示的上电复位电路的部分信号的仿真波形图；

图7示出了根据本发明实施例的上电复位电路的部分信号的仿真波形图。

具体实施方式

以下将参照附图更详细地描述本发明的各种实施例。在各个附图中，相同的元件采用相同或类似的附图标记来表示。为了清楚起见，附图中的各个部分没有按比例绘制。

下面结合附图和实施例，对本发明的具体实施方式作进一步详细描述。

图1示出了根据现有技术的上电复位电路的结构示意图，图2示出了图1所示的上电复位电路的部分信号的时序图。

参照图1和图2，现有技术的上电复位电路100包括第一晶体管M1、第一电阻R1、第一反相器X1、第二反相器X2和第三反相器X3。

第一晶体管M1和第一电阻R1依次串联在电源与公共接地端VSS之间，在本实施例中，第一晶体管M1为PMOS(positive channel Metal Oxide Semiconductor，P型金属氧化物半导体)管，第一晶体管M1的栅极接公共接地端VSS。公共接地端VSS还可以是电源负端。

第一晶体管M1与第一电阻R1的中间节点a点的电位跟随电源电压VDD。

第一反相器X1、第二反相器X2和第三反相器X3依次串联在a点至输出端Y之间，在输出端Y输出复位信号，在输出端Y＝1时，SOC复位；Y＝0时，SOC使能。

在理想状态下，如图2所示，当电源电压VDD大于第一晶体管M1的源栅电压VSG1时，晶体管M1导通，a点电压迅速上升。当a点电压大于第一反相器X1的翻转阈值电压时，第一反相器X1的输出态翻转，c点为低电平，Y点也随之被拉低，SOC使能工作。

在掉电过程中，当VDD<VSG1时，a点电压迅速下降。当a点电压低于第一反相器X1的翻转阈值电压时，c点为高电平，Y点也随之被拉高，SOC被复位。

当电源电压VDD上具有较大噪声时，若第一晶体管M1处于开启状态，则噪声被第一晶体管M1放大(共栅放大)传到a点。若a点电位处于第一反相器X1的翻转阈值电压附近，则a点的噪声会使第一反相器X1的输出态频繁翻转，当噪声的频率很高甚至大于第一反相器X1的翻转频率时，c点的波形可能为窄脉冲或毛刺。c点波形传到Y端，使Y端的波形也有可能是窄脉冲或毛刺，从而影响SOC的复位效果。

图3示出了根据本发明实施例的上电复位电路的结构示意图，图4示出了图3所示的上电复位电路的部分信号的时序图。

参照图3和图4，本发明实施例的上电复位电路200包括第一晶体管M1、第二晶体管M2、第一电阻R1、第二电阻R2、电容器C1、第一反相器X1、第二反相器X2和第三反相器X3。

第一晶体管M1和第一电阻R1依次串联在电源与公共接地端VSS之间，在本实施例中，第一晶体管M1为PMOS管，第一晶体管M1的栅极接公共接地端VSS，第一晶体管M1与第一电阻R1的中间节点a点的电位跟随电源电压VDD。第一晶体管M1和第一电阻R1组成转换电路201，将电源电压VDD转换为控制电压，在a点输出至后级电路，后级电路根据该控制电压输出复位信号。

第一反相器X1、第二反相器X2和第三反相器X3依次串联在a点至输出端Y之间，构成逻辑链电路230，输入端接收转换电路201提供的控制信号，在输出端Y输出复位信号，在输出端Y＝1时，SOC复位；Y＝0时，SOC使能。

第二电阻R2连接在a点与第一反相器X1的输入端(对应节点b)之间，电容器C1连接在b点与公共接地端VSS之间，第二电阻R2和电容器C1组成滤波网络210，a点的电信号通过该滤波网络到达b点时，a点的高频分量会被滤掉，传递至b点的信号中的噪声信号仅包含低频分量。b点的电压数值接近a点电压的平均值。

第二晶体管M2串联连接在b点与第二反相器X2的输出端的d点之间，即第二晶体管M2的源端和漏端连接逻辑链电路230的输入端和反馈节点，在本实施例中，第二晶体管M2为PMOS管，栅极连接至公共接地端VSS，在系统工作中为常导通状态。

第二晶体管M2形成正反馈网络220，两端连接在b点与第三反相器X3的输入端之间。

在本实施例中，b点对应逻辑链电路230中的逻辑与逻辑链电路230的输入端的逻辑同相的反馈节点，在其它可选实施例中，逻辑链电路230不限为仅包括三个反相器，但其中包括逻辑与其输入端的逻辑同相的反馈节点，以便通过正反馈网络220实现正反馈功能，其中，反相器还可以选择采用非门实现。

本发明实施例的上电复位电路200在b点为低电平时，第一反相器X1的输出端对应的c点为高电平，第二反相器X2的输出端对应的d点为低电平，d点通过第二晶体管M2反馈至b点，使b点电压拉低，从而实现正反馈。

参照图4，在电源电压VDD足够高时，即电源电压VDD大于第三阈值电压V3，才能将b点电压拉高成高电平，通过三个反相器使输出端Y的输出态翻转为低电平，Y＝0，SOC使能。

掉电中，在电源电压VDD足够低时，即电源电压VDD小于第二阈值电压V2，才能将b点电压拉低成低电平，通过三个反相器使输出端Y的输出态翻转为高电平，Y＝1，SOC复位。

第二阈值电压V2与第三阈值电压V3之间的差距为迟滞电压ΔVDD＝V3-V2，该迟滞电压ΔVDD大于除去高频分量的噪声的振幅，该指标对应本发明的上电复位电路对噪声的容忍度。

图5示出了根据本发明实施例的另一种上电复位电路的结构示意图。

参照图5和图3，本发明实施例的另一种上电复位电路300与图3所示的上电复位电路200相比，省略了滤波网络210，该设计对应在噪声信号的高频分量的振幅小于迟滞电压ΔVDD时，可以不设置滤波网络210，a点电压直接提供至b点，无高频分量的噪声信号不足以使加载了正反馈网络220的逻辑链电路230的输出态受噪声影响而反复翻转，可适用于一些对噪声敏感度小的片上系统。

图6示出了图1所示的上电复位电路的部分信号的仿真波形图，图7示出了根据本发明实施例的上电复位电路的部分信号的仿真波形图。其中，对电源电压VDD加上了峰峰值为200毫伏的随机噪声，该噪声的最高频率为14MHz，在该噪声的设定下，对本发明实施例的上电复位电路的测试电路可以是图3和图5所示的上电复位电路中的任意一种。

参照图6，现有技术的上电复位电路100在电源电压VDD上升至翻转阈值电压附近时，噪声会频繁触发上电复位电路100的输出端Y的输出信号的输出态翻转，使输出端Y的输出信号在由电源电压VDD翻转至0的时间点的短时间范围内出现窄脉冲或毛刺。

参照图7，本发明实施例的上电复位电路100在电源电压VDD上升至翻转阈值电压附近时，输出端Y的输出信号从电源电压VDD翻转至0时没有出现窄脉冲或毛刺，输出态翻转前后的状态稳定。

本发明实施例的上电复位电路200在第一晶体管M1与第一电阻R1的中间节点a点至输出端Y之间依次设置滤波网络210、正反馈网络220和第三反相器X3。

正反馈网络220的输入端(b点)与输出端(d点)之间串联第一反相器X1和第二反相器X2，并通过第二晶体管M2连通b点和d点，在b点电压不够高时，将d点电压正反馈至b点，拉低b点电压，提高正反馈网络220的输出态翻转的高电平阈值电压(由低电平翻转至高电平的输入端电压的阈值电压，对应第三阈值电压V3)；在b点电压降低过程中，在b点电压不够低时，将d电压正反馈至b点，拉高b点电压，降低正反馈网络220的输出态翻转的低电平阈值电压(由高电平翻转至低电平的输入端电压的阈值电压，对应第二阈值电压V2)。

且通过滤波网络210除去噪声信号的高频分量，避免噪声的高频分量使输出至b点的电源电压VDD的波动范围超出第二阈值电压V2至第三阈值电压V3的范围，干扰正反馈网络220的输出态翻转的稳定性。稳定正反馈网络220的输出态，进而稳定了第三反相器X3的输入端的状态，阻断了电源噪声至第三反相器X3的输入端的传递，保障的第三反相器X3的输出端提供的复位信号的稳定性，提高了本发明实施例的上电复位电路200的噪声容忍性，保障了本发明实施例的上电复位电路200提供的复位信号的可靠性。

正反馈网络220的输出端通过第三反相器X3后在上电复位电路200的输出端Y提供复位信号输出，保障输出端Y的输出态的稳定性，进而保障SOC的复位控制的稳定性。

本发明的上电复位电路在电源电压至第三反相器的输入端的传递路径上依次设置有滤波网络和正反馈网络，滤波网络除去噪声的高频分量，正反馈网络提高正反馈网络的输出端的输出态翻转所需的输入电压的上限，且降低正反馈网络的输出端的输出态翻转所需的输入电压的下限，使该正反馈网络的输出态翻转所需的输入电压产生一个迟滞电压，避免该迟滞电压范围内的电压波动导致该正反馈网络的输出态的不当翻转，稳定提供至第三反相器的输入端的电压的稳定性，提高了本发明的上电复位电路对电源噪声的抗性，保障第三反相器输出端提供的复位信号的可靠性，进而可保障片上系统的上电复位的可靠性。

依照本发明的实施例如上文所述，这些实施例并没有详尽叙述所有的细节，也不限制该发明仅为所述的具体实施例。显然，根据以上描述，可作很多的修改和变化。本说明书选取并具体描述这些实施例，是为了更好地解释本发明的原理和实际应用，从而使所属技术领域技术人员能很好地利用本发明以及在本发明基础上的修改使用。本发明仅受权利要求书及其全部范围和等效物的限制。

Claims (8)

1.一种上电复位电路，其特征在于，包括：

转换电路，用于将电源电压转换为控制电压；

逻辑链电路，与所述转换电路连接，包括接收所述控制电压的输入端和提供复位信号输出的输出端；

正反馈网络，所述正反馈网络的两端分别连接所述逻辑链电路的输入端和所述逻辑链电路中的反馈节点，所述逻辑链电路的反馈节点的逻辑与所述逻辑链电路的输入端的逻辑同相。

2.根据权利要求1所述的上电复位电路，其特征在于，还包括：

滤波网络，连接在所述转换电路与所述逻辑链电路的输入端之间，用于接收所述控制电压，滤除所述控制电压中的噪声信号的高频分量，输出除去高频分量的控制电压。

3.根据权利要求2所述的上电复位电路，其特征在于，所述滤波网络包括：

第二电阻，连接在所述滤波网络的输入端与输出端之间；

电容器，一端连接至所述滤波网络的输出端，另一端接地，

其中，所述滤波网络的输入端接收所述转换电路提供的控制电压，输出端提供除去高频分量的控制电压。

4.根据权利要求1所述的上电复位电路，其特征在于，所述正反馈网络包括：

第二晶体管，所述第二晶体管的源端和漏端分别为所述正反馈网络的两端，所述第二晶体管为常导通状态。

5.根据权利要求4所述的上电复位电路，其特征在于，

所述第二晶体管为PMOS管，所述第二晶体管的栅极接地。

6.根据权利要求1所述的上电复位电路，其特征在于，所述转换电路包括：

依次串联在电源与地之间的第一晶体管和第一电阻，所述第一晶体管与所述第一电阻的中间节点输出所述控制电压。

7.根据权利要求6所述的上电复位电路，其特征在于，

所述第一晶体管为PMOS管，所述第一晶体管的栅极接地。

8.根据权利要求1所述的上电复位电路，其特征在于，所述逻辑链电路包括：

依次串联在所述逻辑链电路的输入端与输出端之间的第一反相器、第二反相器和第三反相器，所述第二反相器与所述第三反相器的中间节点为所述反馈节点。

Images