CN203166853U

CN203166853U - 一种上电复位电路

Info

Publication number: CN203166853U
Application number: CN 201320183889
Authority: CN
Inventors: 金湘亮; 彭伟娣
Original assignee: Xiangtan University
Current assignee: Xiangtan University
Priority date: 2013-04-13
Filing date: 2013-04-13
Publication date: 2013-08-28
Anticipated expiration: 2023-04-13

Abstract

本实用新型公开了一种上电复位电路，包括脉冲产生模块、延时整形模块和正反馈模块，所述脉冲产生模块通过低电源上电和反相器翻转产生脉冲信号，所述整形延时模块通过级联反相器整形和电容延时，所述正反馈模块通过复位信号自身反馈加强复位动作的稳定性。本实用新型设有第一反相器，第一NMOS管的漏极电压达到第一反相器的翻转电平，则第一反相器进行翻转，第一PMOS管的栅极电压从低电平变成高电平，从而第一PMOS管变成截止状态，第一PMOS管的漏极电压从高转为低，并通过第二反相器、第五反相器、第六反相器输出复位信号，通过调节第一反相器的翻转电压就可以设置复位电路的起拉电压，电路中电容的大小可以设置复位电路的复位时间。

Description

一种上电复位电路

技术领域

本实用新型涉及一种上电复位电路，特别涉及起拉电压和复位时间可控的上电复位电路。

背景技术

目前，传统的上电复位电路通常由延时电路和脉冲产生电路组成。现在参考图1，该图示出了传统的上电复位电路结构。一般采取RC电路控制上电复位电路的延时。但是因为此电路中没有器件限制电容2的充电时间，如果电源的上电时间远远大于RC充电时间时，上电复位信号的起拉电压不能保证足够高，复位时间不确定，从而不能正确初始化内部电路。参考图2，该图示出了改进过的上电复位电路结构。这种“充电箝位”上电复位电路，采用N个MOS管组成的“充电箝位”电路来提高起拉电平高度，但是由于级联结构的 NMOS晶体管4，5，6需要电源电压高于N倍阈值电压, 所以这种电路结构不适合低电源电压芯片。参考图3，该图示出了另一种简单的上电复位电路结构，包括脉冲产生模块24和施密特电路25，通过施密特电路25给脉冲信号整形，输出复位信号。但是由于施密特的翻转电压与P管、N管的阈值电压密切相关，且脉冲宽度和高度对复位电路的要求较高，在各种工艺角和温度的情况下，施密特电路很有可能不进行翻转，导致复位不理想甚至失败。

实用新型内容

为了解决上述技术问题，本实用新型提供一种起拉电压和复位时间可控的上电复位电路。

本实用新型解决上述问题的技术方案是：一种上电复位电路，包括脉冲产生模块、延时整形模块和正反馈模块，其特征在于：所述脉冲产生模块包括：第一NMOS管、第二NMOS管，所述第一NMOS管的栅极与第二NMOS管的栅极连接，源极接低电源，漏极与第一反相器的输入端连接，所述第二NMOS管的源极接低电源；第一PMOS管，所述第一PMOS管的栅极与第一反相器的输出端连接，其源极接地，漏极与所述第二NMOS管的漏极连接；

所述正反馈模块包括：第二PMOS管、第三PMOS管，所述第二PMOS管的栅极与第三PMOS管的栅极连接，其源极接地，漏极与第一NMOS管的漏极相连，所述第三PMOS管的源极接地，漏极与第二反相器的输入端连接；第三反相器，其输入端接低电源，输出端与第二PMOS管的栅极相连；与非门，其有两个输入端，一个输入端连接所述第二反相器的输出端，另一个输入端连接所述第三反相器的输出端，其输出端与第四反相器的输入端连接；第三NMOS管、第四NMOS管，第三NMOS管的栅极与第四NMOS管的栅极相连，其源极接低电源，漏极与第一反相器的输入端连接，第四NMOS管的栅极连接第四反相器的输出端，其源极接低电源，漏极连接第二反相器的输入端；

所述延时整形模块包括：第二反相器、第五反相器、第六反相器，所述第二反相器、第五反相器、第六反相器依次串接，第二反相器的输入端与第一PMOS管的漏极相连；第一电容，其一端连接第二反相器的输入端，另一端与第四PMOS管的漏极连接，所述第四PMOS管的源极接地，栅极与第五PMOS管的栅极连接，所述第五PMOS管的源极接地，漏极与第四PMOS管的漏极连接；第二电容，其一端接低电源，另一端连接所述第一PMOS管的栅极；第三电容，其一端接地，另一端连接所述第一NMOS管的漏极；第四电容，其一端接低电源，另一端与所述第一NMOS管的栅极连接；第五电容，其一端接低电源，另一端与所述第二PMOS管的栅极连接；第六电容，其一端接低电源，另一端与所述第三NMOS管的栅极连接；第七电容，其一端接低电源，另一端与第二反相器的输出端连接。

上述上电复位电路还包括第六PMOS管、第七PMOS管和第五NMOS管，所述第六PMOS管的源极接地，其栅极和漏极与第七PMOS管的源极连接，所述第七PMOS管栅极与第五NMOS管的栅极相连，第七PMOS管的漏极与第五NMOS管的漏极相连，第五NMOS管的源极接低电源。

本实用新型的有益效果在于：本实用新型设有第一反相器，第一NMOS管的漏极电压达到第一反相器的翻转电平，则第一反相器进行翻转，第一PMOS管的栅极电压从低电平变成高电平，从而第一PMOS管变成截止状态，第一PMOS管的漏极电压从高转为低，并通过第二反相器、第五反相器、第六反相器输出复位信号，通过调节第一反相器的翻转电压就可以设置复位电路的起拉电压，电路中电容的大小可以设置复位电路的复位时间。

附图说明

图1为传统的上电复位电路结构示意图。

图2为改进过的上电复位电路结构示意图。

图3为简单的脉冲加施密特电路的上电复位电路结构示意图。

图4为新型的上电复位电路结构示意图。

具体实施方式

下面结合附图和实施例对本实用新型作进一步的说明。

图1为传统的上电复位电路。电源电压开始上升通过PMOS管1给电容2充电，此时反相器3输出的复位信号为低电平，当电容上的电压达到第二级反相器的阈值电压的时候，反相器输出高电平，复位结束。

图2为改进的上电复位电路。随着NMOS管6，NMOS管5，NMOS管4依次导通后，NMOS管7导通，通过电容8对B点充电。当B点的电压达到反相器9的翻转电压后，反相器输出高电平，复位结束。

图3为改进的另一种上电复位电路结构。包括脉冲发生器24、施密特触发器25以及反相器22、反相器23。脉冲发生器24为经典的脉冲发生电路，其左端的PMOS管10、PMOS管11栅极接地充当电阻，下面的NMOS管12源漏极接地充当电容，右端的PMOS管15源漏极接VDD充当电容，下面的两个NMOS管13、NMOS管14的栅极接C点，充当电阻。当VDD开始上电的时候，通过等效电阻电容给C点充电，同时VDD通过等效电容给D点充电，在VDD较小时D点的电压逐渐升高。当VDD较大使得C点充电电压达到右边NMOS管的阈值的时候，NMOS管导通，D点通过电阻放电。D点的电压在整个工作工程中先上升后下降，形成一个脉冲。MOS管16，MOS管17，MOS管18，MOS管19，MOS管20，MOS管21组成施密特触发器电路。D点的脉冲信号通过施密特电路25形成具有复位时间的复位脉冲信号，施密特电路的翻转电压控制复位时间。施密特的输出信号通过反相器22、反相器23整形输出。VDD上电初期阶段，施密特触发器保持初始态，输出端提供复位信号至内部电路，直到D点脉冲电压到达翻转电压后，施密特发生翻转，上电复位结束。

图4为本实用新型中上电复位电路结构示意图。此上电复位电路结构包括脉冲产生模块、延时整形模块、正反馈模块。

所述脉冲产生模块包括：第一NMOS管37、第二NMOS管39，所述第一NMOS管37的栅极与第二NMOS管39的栅极连接，源极接低电源，漏极与第一反相器34的输入端连接，所述第二NMOS管39的源极接低电源；第一PMOS管32，所述第一PMOS管32的栅极与第一反相器34的输出端连接，其源极接地，漏极与所述第二NMOS管39的漏极连接；

所述正反馈模块包括：第二PMOS管36、第三PMOS管41，所述第二PMOS管36的栅极与第三PMOS管41的栅极连接，其源极接地，漏极与第一NMOS管37的漏极相连，所述第三PMOS管41的源极接地，漏极与第二反相器49的输入端连接；第三反相器48，其输入端接低电源，输出端与第二PMOS管36的栅极相连；与非门46，其有两个输入端，一个输入端连接所述第二反相器49的输出端，另一个输入端连接所述第三反相器48的输出端，其输出端与第四反相器45的输入端连接；第三NMOS管42、第四NMOS管44，第三NMOS管42的栅极与第四NMOS管44的栅极相连，其源极接低电源，漏极与第一反相器34的输入端连接，第四NMOS管44的栅极连接第四反相器45的输出端，其源极接低电源，漏极连接第二反相器49的输入端；

所述延时整形模块包括：第二反相器49、第五反相器50、第六反相器51，所述第二反相器49、第五反相器50、第六反相器51依次串接，第二反相器49的输入端与第一PMOS管32的漏极相连；第一电容30，其一端连接第二反相器49的输入端，另一端与第四PMOS管29的漏极连接，所述第四PMOS管29的源极接地，栅极与第五PMOS管31的栅极连接，所述第五PMOS管31的源极接地，漏极与第四PMOS管29的漏极连接；第二电容33，其一端接低电源，另一端连接所述第一PMOS管32的栅极；第三电容35，其一端接地，另一端连接所述第一NMOS管37的漏极；第四电容38，其一端接低电源，另一端与所述第一NMOS管37的栅极连接；第五电容40，其一端接低电源，另一端与所述第二PMOS管36的栅极连接；第六电容43，其一端接低电源，另一端与所述第三NMOS管42的栅极连接；第七电容47，其一端接低电源，另一端与第二反相器49的输出端连接。

图4中还包括第六PMOS管26、第七PMOS管27和第五NMOS管28，所述第六PMOS管26的源极接地，其栅极和漏极与第七PMOS管27的源极连接，所述第七PMOS管27栅极与第五NMOS管28的栅极相连，第七PMOS管27的漏极与第五NMOS管28的漏极相连，第五NMOS管28的源极接低电源。

复位电路的高低电源电压分别为地和低电源。低电源电压上电后，第一NMOS管37，第二NMOS管39工作在亚阈值区，处于导通状态，第一NMOS管37的漏极电压E尾随低电源从0V开始下降，第三电容35的大小影响E点电压的下降时间。E点电压下降达到第一反相器34的翻转电平时，第一PMOS管32的栅极电压F从低电平变成高电平，第二电容33的大小影响G点电压的变化速度。F电压的变化促使第一PMOS管32在第一反相器34翻转后，从导通状态变为截止状态，第一PMOS管32的漏极电压G从高转为低，产生脉冲信号。第一电容30影响了G点的变化趋势。G点电压通过第二反相器49、第五反相器50、第六反相器51整形输出复位信号。第二反相器49、第五反相器50、第六反相器51和电路中的电容共同构成整形延时模块。

低电源通过第三反相器48反相后的高电平电压和第五电容40同时控制第二PMOS管36，第三PMOS管41的栅极。设置合适电容值，在低电源上电过程中，第二PMOS管36、第三PMOS管41先导通，最终截止。第三PMOS管41的漏极电压影响G点的变化趋势。复位成功时，G点输出的低电平通过第二反相器49输出高电平，同时和低电源通过第二反相器49输出的高电平经与非门46输出低电平，最后通过第四反相器45输出高电平控制第三NMOS管42、第四NMOS管44的导通，使G点输出低电平的趋势加强。这部分电路结构形成正反馈电路，加强整个复位动作的稳定性。

电路如果需要获得较长的复位时间，可以调节第一反相器34的翻转电平和对复位时间影响较大的电容。由于E点电压随低电源的变化而变化，E点电压达到第一反相器34翻转电平以后，第一反相器34进行翻转，复位信号慢慢结束，所以可以设置较低的翻转电平，在低电源电压达到一个合适的范围之后结束复位，同时电容也在一定程度内影响整个复位电路的起拉电平的范围。

以上上电复位电路结构仅仅是示例性的，本领域的技术人员现在可以意识到，根据前面的描述，可以将此实用新型用于任意需要上电复位的芯片中，实际上，可将此实用新型用于任意需要复位的数字电路或者模拟电路中。

Claims

1.一种上电复位电路，包括脉冲产生模块、延时整形模块和正反馈模块，其特征在于：所述脉冲产生模块包括：第一NMOS管（37）、第二NMOS管（39），所述第一NMOS管（37）的栅极与第二NMOS管（39）的栅极连接，源极接低电源，漏极与第一反相器（34）的输入端连接，所述第二NMOS管（39）的源极接低电源；第一PMOS管（32），所述第一PMOS管（32）的栅极与第一反相器（34）的输出端连接，其源极接地，漏极与所述第二NMOS管（39）的漏极连接；

所述正反馈模块包括：第二PMOS管（36）、第三PMOS管（41），所述第二PMOS管（36）的栅极与第三PMOS管（41）的栅极连接，其源极接地，漏极与第一NMOS管（37）的漏极相连，所述第三PMOS管（41）的源极接地，漏极与第二反相器（49）的输入端连接；第三反相器（48），其输入端接低电源，输出端与第二PMOS管（36）的栅极相连；与非门（46），其有两个输入端，一个输入端连接所述第二反相器（49）的输出端，另一个输入端连接所述第三反相器（48）的输出端，其输出端与第四反相器（45）的输入端连接；第三NMOS管（42）、第四NMOS管（44），第三NMOS管（42）的栅极与第四NMOS管（44）的栅极相连，其源极接低电源，漏极与第一反相器（34）的输入端连接，第四NMOS管（44）的栅极连接第四反相器（45）的输出端，其源极接低电源，漏极连接第二反相器（49）的输入端；

所述延时整形模块包括：第二反相器（49）、第五反相器（50）、第六反相器（51），所述第二反相器（49）、第五反相器（50）、第六反相器（51）依次串接，第二反相器（49）的输入端与第一PMOS管（32）的漏极相连；第一电容（30），其一端连接第二反相器（49）的输入端，另一端与第四PMOS管（29）的漏极连接，所述第四PMOS管（29）的源极接地，栅极与第五PMOS管（31）的栅极连接，所述第五PMOS管（31）的源极接地，漏极与第四PMOS管（29）的漏极连接；第二电容（33），其一端接低电源，另一端连接所述第一PMOS管（32）的栅极；第三电容（35），其一端接地，另一端连接所述第一NMOS管（37）的漏极；第四电容（38），其一端接低电源，另一端与所述第一NMOS管（37）的栅极连接；第五电容（40），其一端接低电源，另一端与所述第二PMOS管（36）的栅极连接；第六电容（43），其一端接低电源，另一端与所述第三NMOS管（42）的栅极连接；第七电容（47），其一端接低电源，另一端与第二反相器（49）的输出端连接。

2.如权利要求1所述的上电复位电路，其特征在于：还包括第六PMOS管（26）、第七PMOS管（27）和第五NMOS管（28），所述第六PMOS管（26）的源极接地，其栅极和漏极与第七PMOS管（27）的源极连接，所述第七PMOS管（27）栅极与第五NMOS管（28）的栅极相连，第七PMOS管（27）的漏极与第五NMOS管（28）的漏极相连，第五NMOS管（28）的源极接低电源。