CN107707232B - 复位阈值电平可变的上电复位电路 - Google Patents

Abstract

本发明公开了一种低功耗高精度的复位阈值电平可变的上电复位电路，包括第一电阻、第二电阻、第三电阻、第四电阻、第一PMOS管、第二PMOS管、第一三极管、第二三极管、第三三极管和第一复位输出端，其中第一电阻、第二电阻、第一PMOS管、第二PMOS管、第一三极管、第二三极管和第三三极管构成类带隙基准结构，通过加入第三电阻后，可调节第一电阻与第三电阻的比值，实现复位阈值电平的改变，另外，可通过调节第一电阻、第二电阻和第三电阻、第一三极管、第二三极管、第三三极管之间的比值关系实现温度补偿，以保证复位阈值电平的高精度。本发明电路结构简单、占用面积小、功耗低，复位阈值电平可变且精度高，可满足SOC要求。

Description

复位阈值电平可变的上电复位电路

技术领域

本发明涉及集成电路技术领域，特别涉及一种低功耗高精度的复位阈值电平可变的上电复位电路。

背景技术

随着集成电路技术的发展，片上系统(System-On-Chip，简称SOC)已经获得了广泛的应用，如今，低功耗、面积小已经成为SOC的发展需求。作为SOC的重要组成部分，上电复位电路在电源电压上升到某一复位阈值电平后为整个系统提供内部复位信号，以保证整个系统正常工作。

如图1a所示，传统的上电复位电路常利用电阻R和电容C组成的RC(阻容)电路构成复位电路，其中非门电路A1、A2用于整形以提高电路抗干扰能力，在上电过程中，随着电源VDD的电压值上升，输出端Vo将输出一个由低到高的复位信号，该电路的优点是结构简单且静态功耗低，缺点则是复位阈值电平随PVT变化，并且在慢上电中可能因为复位电平过低而无法正确产生复位信号。如图1b所示，分压电阻对电源VDD的电压分压后作为比较器的一端输入，带隙基准电压电路则提供参考电平作为比较器另一端的输入，在上电过程中，随着电源VDD电压值的上升，比较器根据两输入端电压大小的比较在输出端Vo产生复位信号，带隙基准电压电路所提供的参考电平精度高，故该复位电路的优点在于其复位阈值电平基本不随PVT变化，缺点则在于功耗和面积都比较大，无法满足SOC的发展需求。

发明内容

针对上述现有技术所存在的缺陷，本发明的目的是提供一种低功耗高精度的复位阈值电平可变的上电复位电路，以满足SOC发展的需求。

本发明通过下述技术方案来解决上述技术问题：

本发明提供一种复位阈值电平可变的上电复位电路，其特点是，包括第一电阻、第二电阻、第三电阻、第四电阻、第一PMOS管、第二PMOS管、第一三极管、第二三极管、第三三极管和第一复位输出端；

所述第一电阻的一端分别与所述第一PMOS管的源极、所述第二PMOS管的源极、电源正极连接，所述第一电阻的另一端分别与所述第二电阻的一端、所述第三电阻的一端、所述第二三极管的基极连接，所述第二电阻的另一端分别与所述第一三极管的基极、所述第三三极管的集电极、所述第三三极管的基极连接，所述第三电阻的另一端与电源负极连接，所述第一PMOS管的栅极分别与所述第一PMOS管的漏极、所述第二PMOS管的栅极、所述第一三极管的集电极连接，所述第二PMOS管的漏极分别与所述第二三极管的集电极、所述第一复位输出端连接，所述第四电阻的一端分别与所述第一三极管的发射极、所述第二三极管的发射极连接，所述第四电阻的另一端与电源负极连接。

本方案中，首先通过所述第一电阻、所述第二电阻、所述第一三极管、所述第二三极管、所述第三三极管构成类带隙基准结构，所述第一三极管和所述第二三极管除了用于类带隙基准结构外，实际上，还和所述第一PMOS管、所述第二PMOS管构成的电流镜以及所述第四电阻一起构成比较器用于输出复位信号，其中，所述第四电阻用于作为尾电流电阻进行限流，以降低电路功耗；通过加入所述第三电阻后，可调节所述第一电阻与所述第三电阻的比值，实现复位阈值电平的改变；此外，所述第三三极管的基极-发射极之间电压差为负温度系数，而所述第一三极管和所述第二三极管以及所述第二电阻则可产生正温度系数的PTAT电流，这时可通过调节所述第一电阻、所述第二电阻和所述第三电阻之间的关系来进行正负温度系数之间的补偿，从而实现复位阈值电平基本不随PVT变化。因此，本方案不仅具有基于带隙基准的上电复位电路的功耗低、复位阈值不随PVT变化且复位阈值电平精度高的特点，还具有集成电路面积小、复位阈值电平可变的特点，从而为SOC提供合适的上电复位电路。

较佳地，所述第一三极管的发射极面积为所述第二三极管的发射极面积的N倍，其中N为整数且N≥2，由于所述第一三极管的发射极面积比所述第二三极管的发射极面积大，有利于在上电初始阶段所述第一三极管比所述第二三极管优先导通。

较佳地，所述复位阈值电平可变的上电复位电路还包括施密特触发器、反相器和第二复位输出端，所述施密特触发器的输入端与所述第一复位输出端连接，所述施密特触发器的输出端与所述反相器的输入端连接，所述反相器的输出端与所述第二复位输出端连接。

本方案中，所述施密特触发器用于抑制上电复位电路的输出端电源抖动，从而提高整个上电复位电路的抗干扰能力；所述反相器用于将原先输出的复位信号进行反相，实现从低电平到高电平的转换，并且为整个电路提供驱动能力，以驱动后级的负载。

较佳地，所述施密特触发器包括第三PMOS管、第四PMOS管、第五PMOS管、第一NMOS管、第二NMOS管和第三NMOS管；

所述第三PMOS管的栅极分别与所述第一NMOS管的栅极连接后作为所述施密特触发器的输入端，所述第三PMOS管的源极、所述第四PMOS管的源极、所述第五PMOS管的源极均与电源正极连接，所述第三PMOS管的漏极分别与所述第一NMOS管的漏极、所述第四PMOS管的栅极、所述第二NMOS管的栅极、所述第五PMOS管的漏极、所述第三NMOS管的漏极连接，所述第四PMOS管的漏极分别与所述第二NMOS管的漏极、所述第五PMOS管的栅极、所述第三NMOS管的栅极连接后作为所述施密特触发器的输出端。

较佳地，所述反相器包括第六PMOS管和第四NMOS管；

所述第六PMOS管的栅极分别与所述第四NMOS管的栅极连接后作为所述反相器的输入端，所述第六PMOS管的源极与电源正极连接，所述第六PMOS管的漏极与所述第四NMOS管的漏极连接后作为所述反相器的输出端，所述第四NMOS管的源极与电源负极连接。

本发明的有益效果在于：本发明采用类带隙基准的结构，复位阈值电平可变，满足不同复位阈值要求，而且复位阈值电平基本不随PVT变化，保证了复位阈值精度，其结构简单，功耗低和面积小，很好地满足了SOC的发展需求。

附图说明

图1a为现有技术中传统RC电路构成的上电复位电路的结构示意图。

图1b为现有技术中利用电阻分压、带隙基准和比较器构成的上电复位电路的结构示意图。

图2为本发明较佳实施例的复位阈值电平可变的上电复位电路的结构示意图。

具体实施方式

下面通过实施例的方式进一步说明本发明，但并不因此将本发明限制在所述的实施例范围之中。

本实施例涉及的一种复位阈值电平可变的上电复位电路，如图2所示，包括第一电阻R1、第二电阻R2、第三电阻R3、第四电阻R4、第一PMOS管M1、第二PMOS管M2、第一三极管Q1、第二三极管Q2、第三三极管Q3和第一复位输出端VOUTC；第一电阻R1的一端分别与第一PMOS管M1的源极、第二PMOS管M2的源极、电源正极VDD连接，第一电阻R1的另一端分别与第二电阻R2的一端、第三电阻R3的一端、第二三极管Q2的基极连接，第二电阻R2的另一端分别与第一三极管Q1的基极、第三三极管Q3的集电极、第三三极管Q3的基极连接，第三电阻R3的另一端与电源负极VSS连接，第一PMOS管M1的栅极分别与第一PMOS管M1的漏极、第二PMOS管M2的栅极、第一三极管Q1的集电极连接，第二PMOS管M2的漏极分别与第二三极管Q2的集电极、第一复位输出端VOUTC连接，第四电阻R4的一端分别与第一三极管Q1的发射极、第二三极管Q2的发射极连接，第四电阻R4的另一端与电源负极VSS连接。

本实施例的具体工作过程如下：在上电初始阶段，由于流经电阻R2的电流较小，此时A点和B点之间的电压差较小，三极管Q1比Q2就先导通，流过Q1的电流大于Q2的电流，PMOS管M1和M2构成电流镜，则此时VOUTC输出就接近VDD。随着电源电压的继续上升，A点和B点之间的电压差逐渐增大，流过Q2的电流逐渐接近Q1的电流。当电源电压上升到复位阈值电平V_TH时，流过Q2的电流将等于Q1的电流。当电源电压继续上升，则流过Q2的电流将大于Q1的电流，此时VOUTC将输出低电平，实现从高电平到低电平的转换。

在上述上电过程中，当VDD＝V_TH时，流过Q2的电流等于Q1的电流，电阻R1、R2和三极管Q1、Q2、Q3实际上为类带隙基准结构，三极管Q3则用于产生负温度系数电压V_BE，三极管Q1、Q2和R2用于产生正温度系数PTAT电流，电阻R3用于实现可变复位阈值电平V_TH。另外，三极管Q1、Q2除了用于类带隙基准结构外，实际上，它们还和PMOS管M1和M2所构成的电流镜以及用于限流的尾电流电阻R4构成比较器，用于输出复位信号。

根据电路分析，复位阈值电平V_TH的计算公式如下：

公式中，V_BE为三极管Q3的基极-发射极电压差，根据三极管的特性可知，该电压差为负温度系数；

为正温度系数，其中k为波尔茨曼常数，k约为1.38×10^-23J/K，T为热力学温度，单位为K(开尔文)，常温时对应的绝对温度约为300K，q为电子电荷，q取值为1.6×10^-19C，N为第一三极管Q1的发射极面积与第二三极管Q2的发射极面积之比，具体实施时一般可优选N＝8。

根据上述公式，通过调节电阻R1和R3的比值可以改变复位阈值电平V_TH，而调节电阻R1、R2和R3之间的关系就可以对负温度系数的电压V_BE和正温度系数的电流

进行相互补偿，补偿后，其复位阈值电平基本不随PVT变化，使得复位阈值电平的精度可做得很高。

进一步，本实施例中，所述复位阈值电平可变的上电复位电路还包括施密特触发器1、反相器2和第二复位输出端VOUT，所述施密特触发器1的输入端与所述第一复位输出端VOUTC连接，所述施密特触发器1的输出端与所述反相器2的输入端连接，所述反相器2的输出端与所述第二复位输出端VOUT连接。这样，所述施密特触发器1就用于抑制上电复位电路的输出端电源抖动，从而提高整个上电复位电路的抗干扰能力；所述反相器2就用于将原先输出的复位信号进行反相，实现从低电平到高电平的转换，并且为整个电路提供驱动能力，以驱动后级的负载(负载未在图中标识)。

具体实施时，所述施密特触发器1包括第三PMOS管M3、第四PMOS管M4、第五PMOS管M5、第一NMOS管M6、第二NMOS管M7和第三NMOS管M8；第三PMOS管M3的栅极分别与第一NMOS管M6的栅极连接后作为所述施密特触发器1的输入端，第三PMOS管M3的源极、第四PMOS管M4的源极、第五PMOS管M5的源极均与电源正极VDD连接，第三PMOS管M3的漏极分别与第一NMOS管M6的漏极、第四PMOS管M4的栅极、第二NMOS管M7的栅极、第五PMOS管M5的漏极、第三NMOS管M8的漏极连接，第四PMOS管M4的漏极分别与第二NMOS管M7的漏极、第五PMOS管M5的栅极、第三NMOS管M8的栅极连接后作为所述施密特触发器1的输出端。

具体实施时，所述反相器2包括第六PMOS管M9和第四NMOS管M10；第六PMOS管M9的栅极分别与第四NMOS管M10的栅极连接后作为所述反相器2的输入端，第六PMOS管M9的源极与电源正极VDD连接，第六PMOS管M9的漏极与第四NMOS管M10的漏极连接后作为所述反相器2的输出端，第四NMOS管M10的源极与电源负极VSS连接。

这样，MOS管M3～M8构成施密特触发器1，可有效地抑制VOUTC处的电源抖动，增加整个上电复位电路的抗干扰能力；MOS管M9～M10构成反相器2，用于将VOUTC输出的高电平到低电平的复位信号进行反相，这时VOUT输出的就为低电平到高电平的复位信号，并且为整个电路提供驱动能力，以驱动后级的负载。

本实施例涉及的复位阈值电平可变的上电复位电路，通过采用类带隙基准的结构，不仅实现了复位阈值电平可变且基本不随PVT变化，保证了精度，同时由于静态电流支路较少，结构简单，其功耗和面积都较小，很好地满足了当今SOC的发展需求。

虽然以上描述了本发明的具体实施方式，但是本领域的技术人员应当理解，这仅是举例说明，本发明的保护范围是由所附权利要求书限定的。本领域的技术人员在不背离本发明的原理和实质的前提下，可以对这些实施方式做出多种变更或修改，但这些变更和修改均落入本发明的保护范围。

Claims (5)

1.一种复位阈值电平可变的上电复位电路，其特征在于，包括第一电阻、第二电阻、第三电阻、第四电阻、第一PMOS管、第二PMOS管、第一三极管、第二三极管、第三三极管和第一复位输出端；

所述第一电阻的一端分别与所述第一PMOS管的源极、所述第二PMOS管的源极、电源正极连接，所述第一电阻的另一端分别与所述第二电阻的一端、所述第三电阻的一端、所述第二三极管的基极连接，所述第二电阻的另一端分别与所述第一三极管的基极、所述第三三极管的集电极、所述第三三极管的基极连接，所述第三电阻的另一端与电源负极连接，所述第一PMOS管的栅极分别与所述第一PMOS管的漏极、所述第二PMOS管的栅极、所述第一三极管的集电极连接，所述第二PMOS管的漏极分别与所述第二三极管的集电极、所述第一复位输出端连接，所述第四电阻的一端分别与所述第一三极管的发射极、所述第二三极管的发射极连接，所述第四电阻的另一端与电源负极连接。

2.如权利要求1所述的复位阈值电平可变的上电复位电路，其特征在于，所述第一三极管的发射极面积为所述第二三极管的发射极面积的N倍，所述N为整数，且N≥2。

3.如权利要求2所述的复位阈值电平可变的上电复位电路，其特征在于，所述复位阈值电平可变的上电复位电路还包括施密特触发器、反相器和第二复位输出端，所述施密特触发器的输入端与所述第一复位输出端连接，所述施密特触发器的输出端与所述反相器的输入端连接，所述反相器的输出端与所述第二复位输出端连接。

4.如权利要求3所述的复位阈值电平可变的上电复位电路，其特征在于，所述施密特触发器包括第三PMOS管、第四PMOS管、第五PMOS管、第一NMOS管、第二NMOS管和第三NMOS管；

所述第三PMOS管的栅极分别与所述第一NMOS管的栅极连接后作为所述施密特触发器的输入端，所述第三PMOS管的源极、所述第四PMOS管的源极、所述第五PMOS管的源极均与电源正极连接，所述第三PMOS管的漏极分别与所述第一NMOS管的漏极、所述第四PMOS管的栅极、所述第二NMOS管的栅极、所述第五PMOS管的漏极、所述第三NMOS管的漏极连接，所述第四PMOS管的漏极分别与所述第二NMOS管的漏极、所述第五PMOS管的栅极、所述第三NMOS管的栅极连接后作为所述施密特触发器的输出端。

5.如权利要求3或4所述的复位阈值电平可变的上电复位电路，其特征在于，所述反相器包括第六PMOS管和第四NMOS管；

所述第六PMOS管的栅极分别与所述第四NMOS管的栅极连接后作为所述反相器的输入端，所述第六PMOS管的源极与电源正极连接，所述第六PMOS管的漏极与所述第四NMOS管的漏极连接后作为所述反相器的输出端，所述第四NMOS管的源极与电源负极连接。

Images