CN112558672A - 基准电流源及包含基准电流源的芯片 - Google Patents

基准电流源及包含基准电流源的芯片 Download PDF

Info

Publication number
CN112558672A
CN112558672A CN202011555963.XA CN202011555963A CN112558672A CN 112558672 A CN112558672 A CN 112558672A CN 202011555963 A CN202011555963 A CN 202011555963A CN 112558672 A CN112558672 A CN 112558672A
Authority
CN
China
Prior art keywords
transistor
reference current
resistor
current source
electrically connected
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202011555963.XA
Other languages
English (en)
Inventor
袁文师
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Beiling Co Ltd
Original Assignee
Shanghai Beiling Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Beiling Co Ltd filed Critical Shanghai Beiling Co Ltd
Priority to CN202011555963.XA priority Critical patent/CN112558672A/zh
Publication of CN112558672A publication Critical patent/CN112558672A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current
    • G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
    • G05F1/56—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices

Abstract

本发明公开了一种基准电流源及包含基准电流源的芯片，基准电流源包括第一晶体管、第二晶体管、运算放大器和第一电阻；运算放大器的同相输入端和反相输入端分别接入第一电压和第二电压，第一电压和第二电压相等，运算放大器的输出端分别与第一晶体管的栅极和第二晶体管的栅极电连接；第一晶体管和第二晶体管的漏极均与外部电源连接；第一晶体管的源极分别与同相输入端和反相输入端电连接；第二晶体管的源极与第一电阻的一端连接，第一电阻的另一端接地。本发明通过第一晶体管、运算放大器、第二晶体管和第一电阻产生基准电流，省去了外部运算放大器，消除了外部运算放大器的非理想因素，减少了基准电流源电路的复杂性和温漂，提高了基准电流源的准确度。

Description

基准电流源及包含基准电流源的芯片
技术领域
本发明涉及集成电路技术领域，尤其涉及一种基准电流源及包含基准电流源的芯片。
背景技术
基准电流源是芯片中必不可少的单元，随着芯片的应用及环境的变化，芯片对基准电流源要求越来越高。现有的基准电流源的实现方式是利用基准电压源产生基准电压，再利用外部运算放大器和晶体管构成一个源极跟随器，利用电阻产生基准电流。由于运算放大器存在失调和噪声问题，导致运算放大器和晶体管构成的源极跟随器的稳定性较差，基准电流实现电路线路复杂、温漂较高和精度较低。
发明内容
本发明要解决的技术问题是为了克服现有技术中利用外部运算放大器导致的电路线路复杂、温漂较高和精度较低的缺陷，提供一种基准电流源及包含基准电流源的芯片。
本发明是通过下述技术方案来解决上述技术问题：
一种基准电流源，包括第一晶体管、第二晶体管、运算放大器和第一电阻；
所述运算放大器的同相输入端和反相输入端分别接入第一电压和第二电压，所述第一电压和所述第二电压相等，所述运算放大器的输出端分别与所述第一晶体管的栅极和所述第二晶体管的栅极电连接；
所述第一晶体管和所述第二晶体管的漏极均与外部电源连接；
所述第一晶体管的源极分别与所述同相输入端和所述反相输入端电连接；
所述第二晶体管的源极与所述第一电阻的一端连接，所述第一电阻的另一端接地。
较佳地，所述第一晶体管和所述第二晶体管均为NMOS(N型金属-氧化物-半导体)晶体管。
较佳地，所述基准电流源还包括第一三极管和第二三极管；
所述第一三极管和所述第二三极管的基极和集电极均接地；
所述第一三极管的发射极与所述同相输入端电连接，用于产生所述第一电压；
所述第二三极管的发射极与所述反相输入端电连接，用于产生所述第二电压。
较佳地，所述基准电流源还包括第二电阻；
所述第二三极管的面积大于所述第一三极管的面积；
所述第二电阻的一端与所述反相输入端电连接，所述第二电阻的另一端与所述第二三极管的发射极电连接；
和/或，
所述第一三极管和所述第二三极管均为PNP(2块P型半导体中间夹着1块N型半导体所组成的三极管)型三极管。
较佳地，所述基准电流源还包括第三电阻和第四电阻；
所述第三电阻和所述第四电阻的一端均与所述第一晶体管的源极电连接，所述第三电阻的另一端与所述第一三极管的发射极电连接，所述第四电阻的另一端与所述第二三极管的发射极电连接。
较佳地，所述基准电流源还包括第五电阻；
所述第五电阻的一端与所述第一晶体管的源极电连接，所述第五电阻的另一端分别与所述第三电阻和所述第四电阻的一端电连接。
较佳地，所述基准电流源还包括第三晶体管；
所述第三晶体管的栅极和漏极均与所述第二晶体管的漏极电连接；
所述第三晶体管的源极与所述外部电源电连接；
和/或，
所述第一晶体管和所述第二晶体管为增强型晶体管。
较佳地，所述基准电流源还包括第四晶体管；
所述第四晶体管的源极与所述第三晶体管的源极电连接，所述第四晶体管的栅极与所述第三晶体管的漏极电连接，所述第四晶体管的漏极用于输出基准电流。
较佳地，所述第四晶体管为PMOS(P沟道金属氧化物半导体)晶体管。
一种芯片，包括上述一项所述的基准电流源。
本发明的积极进步效果在于：本发明通过运算放大器的同相输入端和反相输入端分别接入第一电压和第二电压，第一电压和第二电压相等，运算放大器的输出端分别与第一晶体管的栅极和第二晶体管的栅极电连接；第一晶体管和第二晶体管的漏极均与外部电源连接；第一晶体管的源极分别与同相输入端和反相输入端电连接；第二晶体管的源极与第一电阻的一端连接，第一电阻的另一端接地构成了基准电流源，该基准电流源省去了外部运算放大器，消除了外部运算放大器的非理想因素，减少了电路的复杂性和温漂，提高了基准电流源的准确度。
附图说明
图1为本发明实施例1的基准电流源的电路结构示意图。
图2为本发明实施例2的基准电流源的电路图。
具体实施方式
下面通过实施例的方式进一步说明本发明，但并不因此将本发明限制在所述的实施例范围之中。
实施例1
本实施例提供一种基准电流源，如图1所示，包括第一晶体管M1、第二晶体管M2、运算放大器A1和第一电阻R1。
运算放大器A1的同相输入端+和反相输入端-分别接入第一电压和第二电压，第一电压和第二电压相等，运算放大器A1的输出端分别与第一晶体管M1的栅极和第二晶体管M2的栅极电连接。
第一晶体管M1和第二晶体管M2的漏极均与外部电源VDD连接，第一晶体管M1的源极分别与运算放大器A1的同相输入端+和运算放大器A1的反相输入端-电连接，第二晶体管M2的源极与第一电阻R1的一端连接，第一电阻R1的另一端接地GND。
本实施例的基准电流源，第一电压和第二电压相等，运算放大器A1的输出端输出恒定的电压信号至第一晶体管M1的栅极和第二晶体管M2的栅极，控制导通第一晶体管M1和第二晶体管M2。第一晶体管M1导通后，第一晶体管M1的源极B点产生基准电压VREF，第一晶体管M1的栅极A点产生的电压为：
VA＝VREF+VGS(M1)，其中，VGS(M1)是第一晶体管M1的栅极和源极之间的电压。
此时，第二晶体管M2的源极C点的电压为：
VC＝VA-VGS(M2)＝VREF+VGS(M1)-VGS(M2)，其中VGS(M1)是第二晶体管M2的栅极和源极之间的电压。在本实施例中，第一晶体管M1和第二晶体管M2是同一类型晶体管，则有：
VGS(M1)＝VGS(M2)
所以，可得出第二晶体管M2的源极C点的电压为：
VC＝VREF
由此得出，本实施例的基准电流源产生的基准电流，该基准电流为流过第一电阻R1的电流，该基准电流为：
Iref＝VC/R1＝VREF/R1
其中，第一电阻R1的值根据目标基准电流Iref的值设置。
本实施例的基准电流源，通过第一晶体管M1和运算放大器A1产生基准电压VREF，通过第二晶体管M2和第一电阻R1产生基准电流Iref，省去了外部运算放大器，消除了外部运算放大器的非理想因素，减少了基准电流源电路的复杂性和温漂，提高了基准电流源的准确度。
实施例2
本实施例提供的一种基准电流源在实施例1的基准上进行进一步改进，如图2所示，第一晶体管M1和第二晶体管M2均为NMOS晶体管。
本实施例的基准电流源还包括第一三极管Q1和第二三极管Q2，第一三极管Q1和第二三极管Q2的基极和集电极均接地GND，第一三极管Q1的发射极与运算放大器A1的同相输入端+电连接，用于产生第一电压，第二三极管Q2的发射极与运算放大器A1的反相输入端-电连接，用于产生第二电压。本实施方式通过第一三极管Q1和第二三极管Q2分别产生相等的第一电压和第二电压。
在可选的另一种实施方式中，基准电流源还包括第二电阻R2，第二电阻R2一端与运算放大器A1的反相输入端-电连接，第二电阻R2另一端与第二三极管Q2射极电连接。第一三极管Q1述第二三极Q2为PNP型三极管。本实施方式通过第二电阻R2分压，可方便实现第一电压和第二电压相等。
在可选的另一种实施方式中，基准电流源还包括第三电阻R3和第四电阻R4，第三电阻R3和第四电阻R4的一端均与第一晶体管M1的源极电连接，第三电阻R3的另一端与第一三极管Q1的发射极电连接，第四电阻R4的另一端与第二三极管Q2的发射极电连接。本实施方式通过第三电阻R3和第四电阻R4减少温漂对产生的基准电压的影响，提高基准电流源精度。
在可选的另一种实施方式中，基准电流源还包括第五电阻R5，第五电阻R5的一端与第一晶体管M1的源极电连接，第五电阻R5的另一端分别与第三电阻R3和第四电阻R4的一端电连接。本实施方式通过第五电阻R5减少温漂对产生的基准电压的影响，进而提高基准电流源精度。
本实施例中第一晶体管M1、运算放大器A1、第一三极管Q1、第二三极Q2、第二电阻R2、第三电阻R3、第四电阻R4和第五电阻R5构成基准电压源，该基准电压源中第二三极管Q2的面积是第一三极管Q1的n倍，假设运算放大器A1的增益足够高，在忽略电路失调的情况下，运算放大器A1的正相输入端+的第一电平和反相输入端-的第二电压近似相等，则有：
VBE1＝VBE2+IR2
式中，VBE1是第一三极管Q1基极与发射极之间的电压，VBE2是第二三极管Q2基极与发射极之间的电压，I为流经电阻R2的电流。VBE1即为运算放大器A1的正相输入端+的第一电压，(VBE2+IR2)即为运算放大器A1的反相输入端-的第二电压。该基准电压源用于产生基准电压VREF。需要说明的是，第二电阻R2、第三电阻R3、第四电阻R4和第五电阻R5的值根据基准电流源的温度值设置。
在可选的一种实施方式中，基准电流源还包括第三晶体管M3，第三晶体管M3为PMOS晶体管，第三晶体管M3的栅极和漏极均与第二晶体管M2的漏极电连接，第三晶体管M3的源极与外部电源VDD电连接。第二晶体管M2导通后第三晶体管M3也导通，构成基准电流Iref的通路。第三晶体管M3中流过基准电流Iref，可以通过第三晶体管M3引出基准电流Iref到其他电路。
在可选的一种实施方式中，基准电流源还包括第四晶体管M4，第四晶体管M4为PMOS晶体管，第四晶体管M4的源极与第三晶体管M3的源极电连接，第四晶体管M4的栅极与第三晶体管M3的漏极电连接，第四晶体管M4的漏极用于输出电流I1。当第四晶体管M4的面积与第三晶体管M3的面积相同时，电流I1的值与基准电流Iref的值相等，当第四晶体管M4的面积与第三晶体管M3的面积不相同时，电流I1值是基准电流Iref值的n倍。
在可选的一种实施方式中，基准电流源还包括第五晶体管M5、第六晶体管M6和第七晶体管M7，第五晶体管M5、第六晶体管M6和第七晶体管M7均为PMOS晶体管，第五晶体管M5、第六晶体管M6和第七晶体管M7中每个晶体管的源极均与第三晶体管M3的源极电连接，每个晶体管的栅极均与第三晶体管M3的漏极电连接，第五晶体管M5、第六晶体管M6和第七晶体管M7的漏极分别输出电流I2、I3和I4。第五晶体管M5、第六晶体管M6和第七晶体管M7的工作原理与第四晶体管M4相同，可以通过调节第四晶体管M4、第五晶体管M5、第六晶体管M6和第七晶体管M7的面积实现调节电流I1、I2、I3和I4的大小。具体的，可通过调节第四晶体管M4的面积以实现电流I1等于n1倍的基准电流Iref。同理，可通过调节第五晶体管M5的面积以实现电流I2等于n2倍的基准电流Iref，可通过调节第六晶体管M6的面积以实现电流I3等于n3倍的基准电流Iref，可通过调节第七晶体管M7的面积以实现电流I4等于n4倍的基准电流Iref。其中，n1、n2、n3和n4的值可以相同也可以不相同。
在可选的一种实施方式中，第一晶体管M1和第二晶体管M2为增强型晶体管或耗尽型晶体管。
本实施例的基准电流源，利用基准电压源产生基准电压VREF，利用基准电压源内部的运算放大器，将运算放大器的输出端分别与第一晶体管的栅极和第二晶体管的栅极电连接，利用第一晶体管的VGS(M1)和第二晶体管的VGS(M2)电压相抵消，使得流经第一电阻R1的电流仅与参考电压VREF相关，省去了外部运算放大器，消除了外部运算放大器的非理想因素，减少了基准电流源电路的复杂性和温漂，提高了基准电流源的准确度。同时可以通过调节第四晶体管M4、第五晶体管M5、第六晶体管M6和第七晶体管M7的面积实现调节电流I1、I2、I3和I4的大小，以实现不同的电流输出，适用范围更广。
实施例3
本实施例的芯片，包括实施例1或2的基准电流源，该基准电流源用于给芯片中各个电路部分提供基准电流。
本实施例的芯片通过使用上述基准电流源电路性能更稳定。
虽然以上描述了本发明的具体实施方式，但是本领域的技术人员应当理解，这仅是举例说明，本发明的保护范围是由所附权利要求书限定的。本领域的技术人员在不背离本发明的原理和实质的前提下，可以对这些实施方式做出多种变更或修改，但这些变更和修改均落入本发明的保护范围。

Claims (10)

1.一种基准电流源，其特征在于，包括第一晶体管、第二晶体管、运算放大器和第一电阻；
所述运算放大器的同相输入端和反相输入端分别接入第一电压和第二电压，所述第一电压和所述第二电压相等，所述运算放大器的输出端分别与所述第一晶体管的栅极和所述第二晶体管的栅极电连接；
所述第一晶体管和所述第二晶体管的漏极均与外部电源连接；
所述第一晶体管的源极分别与所述同相输入端和所述反相输入端电连接；
所述第二晶体管的源极与所述第一电阻的一端连接，所述第一电阻的另一端接地。
2.如权利要求1所述的基准电流源，其特征在于，所述第一晶体管和所述第二晶体管均为NMOS晶体管。
3.如权利要求1所述的基准电流源，其特征在于，所述基准电流源还包括第一三极管和第二三极管；
所述第一三极管和所述第二三极管的基极和集电极均接地；
所述第一三极管的发射极与所述同相输入端电连接，用于产生所述第一电压；
所述第二三极管的发射极与所述反相输入端电连接，用于产生所述第二电压。
4.如权利要求3所述的基准电流源，其特征在于，所述基准电流源还包括第二电阻；
所述第二三极管的面积大于所述第一三极管的面积；
所述第二电阻的一端与所述反相输入端电连接，所述第二电阻的另一端与所述第二三极管的发射极电连接；
和/或，
所述第一三极管和所述第二三极管均为PNP型三极管。
5.如权利要求3所述的基准电流源，其特征在于，所述基准电流源还包括第三电阻和第四电阻；
所述第三电阻和所述第四电阻的一端均与所述第一晶体管的源极电连接，所述第三电阻的另一端与所述第一三极管的发射极电连接，所述第四电阻的另一端与所述第二三极管的发射极电连接。
6.如权利要求5所述的基准电流源，其特征在于，所述基准电流源还包括第五电阻；
所述第五电阻的一端与所述第一晶体管的源极电连接，所述第五电阻的另一端分别与所述第三电阻和所述第四电阻的一端电连接。
7.如权利要求1所述的基准电流源，其特征在于，所述基准电流源还包括第三晶体管；
所述第三晶体管的栅极和漏极均与所述第二晶体管的漏极电连接；
所述第三晶体管的源极与所述外部电源电连接；
和/或，
所述第一晶体管和所述第二晶体管为增强型晶体管。
8.如权利要求7所述的基准电流源，其特征在于，所述基准电流源还包括第四晶体管；
所述第四晶体管的源极与所述第三晶体管的源极电连接，所述第四晶体管的栅极与所述第三晶体管的漏极电连接，所述第四晶体管的漏极用于输出基准电流。
9.如权利要求8所述的基准电流源，其特征在于，所述第四晶体管为PMOS晶体管。
10.一种芯片，其特征在于，包括如权利要求1-9中任意一项所述的基准电流源。
CN202011555963.XA 2020-12-24 2020-12-24 基准电流源及包含基准电流源的芯片 Pending CN112558672A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202011555963.XA CN112558672A (zh) 2020-12-24 2020-12-24 基准电流源及包含基准电流源的芯片

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202011555963.XA CN112558672A (zh) 2020-12-24 2020-12-24 基准电流源及包含基准电流源的芯片

Publications (1)

Publication Number Publication Date
CN112558672A true CN112558672A (zh) 2021-03-26

Family

ID=75033902

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202011555963.XA Pending CN112558672A (zh) 2020-12-24 2020-12-24 基准电流源及包含基准电流源的芯片

Country Status (1)

Country Link
CN (1) CN112558672A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113778162A (zh) * 2021-10-27 2021-12-10 北京士模微电子有限责任公司 带隙基准电压产生电路、集成电路及电子设备

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5629611A (en) * 1994-08-26 1997-05-13 Sgs-Thomson Microelectronics Limited Current generator circuit for generating substantially constant current
JP2006031246A (ja) * 2004-07-14 2006-02-02 Seiko Epson Corp 基準電流発生回路
CN102141818A (zh) * 2011-02-18 2011-08-03 电子科技大学 温度自适应带隙基准电路
CN202383552U (zh) * 2011-10-21 2012-08-15 唐娅 一种改进的带隙基准电压源
CN103365330A (zh) * 2012-04-09 2013-10-23 联咏科技股份有限公司 参考电压/电流产生装置
CN103995554A (zh) * 2013-02-19 2014-08-20 创杰科技股份有限公司 电压产生器
CN208781104U (zh) * 2018-10-29 2019-04-23 南京集澈电子科技有限公司 一种可修调的带隙基准
US10613570B1 (en) * 2018-12-17 2020-04-07 Inphi Corporation Bandgap circuits with voltage calibration

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5629611A (en) * 1994-08-26 1997-05-13 Sgs-Thomson Microelectronics Limited Current generator circuit for generating substantially constant current
JP2006031246A (ja) * 2004-07-14 2006-02-02 Seiko Epson Corp 基準電流発生回路
CN102141818A (zh) * 2011-02-18 2011-08-03 电子科技大学 温度自适应带隙基准电路
CN202383552U (zh) * 2011-10-21 2012-08-15 唐娅 一种改进的带隙基准电压源
CN103365330A (zh) * 2012-04-09 2013-10-23 联咏科技股份有限公司 参考电压/电流产生装置
CN103995554A (zh) * 2013-02-19 2014-08-20 创杰科技股份有限公司 电压产生器
CN208781104U (zh) * 2018-10-29 2019-04-23 南京集澈电子科技有限公司 一种可修调的带隙基准
US10613570B1 (en) * 2018-12-17 2020-04-07 Inphi Corporation Bandgap circuits with voltage calibration

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113778162A (zh) * 2021-10-27 2021-12-10 北京士模微电子有限责任公司 带隙基准电压产生电路、集成电路及电子设备

Similar Documents

Publication Publication Date Title
CN108351662B (zh) 具有曲率补偿的带隙参考电路
CN107707232B (zh) 复位阈值电平可变的上电复位电路
JP2015061294A (ja) カスコード増幅器
CN109164867B (zh) 全mos基准电流产生电路
CN110989760B (zh) 基于带隙基准电压的检测电路及带隙基准电压电路
CN112987836A (zh) 一种高性能的带隙基准电路
JP2017519426A (ja) フィードフォワードバイアス回路
CN109491433B (zh) 一种适用于图像传感器的基准电压源电路结构
CN113934250B (zh) 一种具有低温度系数和高电源抑制比高低压转换电路
CN111026221A (zh) 一种工作在低电源电压下的电压基准电路
US11709519B2 (en) Reference voltage circuit
CN112558672A (zh) 基准电流源及包含基准电流源的芯片
CN111930172B (zh) 一种单运放自偏置的共源共栅带隙基准电路
CN111752325A (zh) 一种高精度线性稳压电路
CN109491429B (zh) 带隙参考电压产生电路和带隙参考电压产生系统
CN111026219B (zh) 一种共源共栅结构的基准源
CN111293876A (zh) 一种电荷泵的线性化电路
CN114690842A (zh) 一种用于偏置双极型晶体管的电流源电路
CN108227814B (zh) 一种源跟随电路
US11099593B2 (en) Base current cancellation circuit and method therefor
CN110568903B (zh) 一种包含自偏置低压电流镜的高精度电流源
CN112181042A (zh) 一种适用于宽电压范围的负电压基准电路
JP2020098377A (ja) 電源回路
CN112825002B (zh) 基准电流源电路
CN115328250B (zh) 一种基于dibl效应补偿的低功耗cmos电压基准源

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20210326

RJ01 Rejection of invention patent application after publication