JP2006031246A

JP2006031246A - 基準電流発生回路

Info

Publication number: JP2006031246A
Application number: JP2004207181A
Authority: JP
Inventors: Toshitake Baku; 要武莫
Original assignee: Seiko Epson Corp
Current assignee: Seiko Epson Corp
Priority date: 2004-07-14
Filing date: 2004-07-14
Publication date: 2006-02-02

Abstract

【課題】温度依存性を有していない高精度の定電流を得る。
【解決手段】バンドギャップに基づく電位差を発生させる第１の素子部Ｑ０と、前記第１の素子部及び前記第１の素子部に接続された第１の抵抗によって構成される第１の電流路Ｉ１と、バンドギャップに基づく電位差として前記第１の素子が発生させる電位差よりも小さい電位差を発生させる第２の素子部Ｑ１〜Ｑｎと、前記第２の素子部、前記第２の素子部に接続された正の温度係数を有する第２の抵抗及び前記第２の抵抗に接続された第３の抵抗によって構成される第２の電流路Ｉ２と、前記第１及び第３の抵抗に接続されて前記第１及び第２の電流路に相互に同一の電流を供給する第３の電流路Ｉ３を含み、前記第１の素子部と前記第１の抵抗との接続点の電圧と、前記第２及び第３の抵抗同士の接続点の電圧とを一致させるための電流を前記第３の電流路に流す帰還手段ＯＰと、前記第３の電流路に流れる電流と同一の電流を出力する電流出力手段Ｔ２，Ｔ３とを含む。
【選択図】図１

Description

本発明は、精密な基準電流を発生する基準電流発生回路に関する。

従来より、バンドギャップ回路が各種半導体回路の一部として広く利用されている。バンドギャップ回路は、大きさの異なる２つのダイオード接続に発生する電圧−電流特性の差を利用して、温度依存性の極めて小さな電圧を発生するものである。バンドギャップ回路については、非特許文献１等に記載されている。

このようなバンドギャップ回路は、例えば、高画質と低消費電力とを共に兼ね備えた閾値電圧変調方式のＭＯＳ型固体撮像装置等のバイアス電圧発生回路として採用されている。バンドギャップ回路の出力電圧の温度依存性は、わずかに数十ｐｐｍ／℃程度であり、極めて高精度の基準電圧を発生することができる。

ところで、このような高精度の基準電圧を利用することで、高精度の基準電流を発生する定電流回路を構成することが考えられる。即ち、バンドギャップ回路の出力端に抵抗を接続して、この抵抗を流れる電流を基準電流として利用するのである。バンドギャップ回路によって発生する基準電圧は温度依存性が極めて小さく、この基準電圧を用いることで、高精度の基準電流を発生させることができるものと考えられる。
エム・ワルタリ、ケイ・ハロネン著（M.Waltari, K.Halonen）, ＣＭＯＳＡ／Ｄ変換器用基準電圧ドライバ（Reference Voltage Driver for Low-Voltage CMOS A/D Converters）, Proceedings of ICECS 2000, Vol.1, pp.28-31, 2000

しかしながら、一般的には、抵抗は温度特性を有する。抵抗に印加される電圧が一定である場合でも、抵抗毎の固有の温度係数に応じて、抵抗を流れる電流は変化する。例えば、−４０℃〜８０℃の温度範囲においては、一般的な抵抗では、約１５００ｐｐｍ／℃の温度特性を有する。従って、バンドギャップ回路の高精度の出力基準電圧を利用して定電流を得たとしても、得られる定電流は温度依存性を有し、十分な精度を有するものとはならない。

本発明はかかる問題点に鑑みてなされたものであって、温度依存性を有しない高精度の定電流を発生することができる基準電流発生回路を提供することを目的とする。

本発明に係る基準電流発生回路は、
バンドギャップに基づく電位差を発生させる第１の素子部と、
前記第１の素子部及び前記第１の素子部に接続された第１の抵抗によって構成される第１の電流路と、
バンドギャップに基づく電位差として前記第１の素子が発生させる電位差よりも小さい電位差を発生させる第２の素子部と、
前記第２の素子部、前記第２の素子部に接続された正の温度係数を有する第２の抵抗及び前記第２の抵抗に接続された第３の抵抗によって構成される第２の電流路と、
前記第１及び第３の抵抗に接続されて前記第１及び第２の電流路に相互に同一の電流を供給する第３の電流路を含み、前記第１の素子部と前記第１の抵抗との接続点の電圧と、前記第２及び第３の抵抗同士の接続点の電圧とを一致させるための電流を前記第３の電流路に流す帰還手段と、
前記第３の電流路に流れる電流と同一の電流を出力する電流出力手段とを含む。

本発明の実施の形態によれば、帰還手段は、第１の素子部によって発生される電位差と第２の素子部によって発生される電位差との差に相当した電流を、第１及び第２の電流路に流して、第２の抵抗に、この差に応じた電圧降下を生じさせる。これにより、第１及び第３の抵抗同士の接続点には、第１及び第２の素子部によって発生される電圧及び第１乃至第３の抵抗の抵抗値に基づく電圧が得られる。第１素子部によって発生される電位差と第２の素子部によって発生される電位差との差は正の温度係数を有するので、第３の電流路に流れる電流も正の温度係数を有する。従って、第１及び第２の素子部によって発生される電位差が負の温度係数を持つ場合でも、温度に依存した電流量の変動が抑制され、第３の電流路には、温度依存性を有していない電流が流れる。電流出力手段は、第３の電流路に流れる電流と同一の電流を出力する。こうして、温度依存性を有していない高精度の電流出力を得ることができる。

また、前記第２の抵抗は、前記第１及び第２の素子部によって発生されるバンドギャップに基づく電位差の温度特性の逆特性の温度係数を有する。

本発明の実施の形態によれば、第３の電流路の温度係数は、第１及び第２の素子部によって発生されるバンドギャップに基づく電位差の温度特性と第２の抵抗の温度特性とに基づくものとなる。これらの温度係数が相互に逆特性であるので、第３の電流路には、温度依存性を有していない電流が流れる。こうして、温度依存性を有していない高精度の電流出力を得ることができる。

また、前記第１及び第２の素子部は、バイポーラトランジスタによって構成される。

本発明の実施の形態によれば、バイポーラトランジスタは、ベース・エミッタ間電圧が負の温度係数を有している。従って、正の温度係数を有する第２の抵抗によって、第３の電流路の温度依存性が相殺されて、温度依存性のない電流出力が得られる。

以下、図面を参照して本発明の実施の形態について詳細に説明する。図１は本発明の一実施の形態に係る基準電流発生回路を示す回路図である。

図１において、基準電流発生回路１は、バイポーラトランジスタ、ツェナーダイオード及び電界効果トランジスタ（ＦＥＴ）等のバンドギャップを利用して、定電圧を発生するバンドギャップ回路を利用したものである。図１の例はバイポーラトランジスタのベースエミッタ間電圧ＶBEを基準として定電圧を発生するものに適用している。

図１において、第１の素子部を構成するＰＮＰバイポーラ型のトランジスタＱ０は、エミッタが抵抗Ｒ１の一端に接続され、コレクタ及びベースが基準電位点に接続される。これらの抵抗Ｒ１及びトランジスタＱ０のエミッタ・コレクタ路によって第１の電流路Ｉ１が構成される。また、第２の素子部を構成するＰＮＰバイポーラ型のトランジスタＱ１〜Ｑｎは、エミッタが共通接続されて抵抗Ｒ２の一端に接続され、各コレクタ及びベースはいずれも基準電位点に接続される。抵抗Ｒ２の他端は抵抗Ｒ３の一端に接続される。これらの抵抗Ｒ３，Ｒ２及びトランジスタＱ１〜Ｑｎのエミッタ・コレクタ路によって第２の電流路Ｉ２が構成される。

抵抗Ｒ１，Ｒ３の他端同士は共通接続されて、第３の電流路Ｉ３を構成するＮ型電界効果トランジスタＴ１のドレインに接続される。トランジスタＴ１のソースはＰ型電界効果トランジスタＴ２のドレインに接続され、トランジスタＴ２のソースは電源端子に接続されて電源電圧ＶＤＤが印加される。抵抗Ｒ１，Ｒ３の他端同士の接続点が定電圧を供給する出力端子１２に接続されるようになっている。

トランジスタＴ１のゲートには演算増幅器ＯＰの出力が供給されており、第３の電流路Ｉ３は演算増幅器ＯＰによって電流量が制御される。演算増幅器ＯＰは、正相入力端が抵抗Ｒ１の一端に接続され、逆相入力端が抵抗Ｒ２，Ｒ３の接続点に接続される。演算増幅器ＯＰは、正相入力端と逆相入力端との入力レベルを一致させるように動作する。

例えば、抵抗Ｒ１，Ｒ３の抵抗値は相互に同一に設定される。トランジスタＱ０〜Ｑｎのエミッタ面積は例えば相互に同一である。これにより、１個のトランジスタＱ０のみのエミッタ面積に比べて、トランジスタＱ１〜Ｑｎのｎ個のトランジスタの総エミッタ面積の方が大きくなる。なお、複数個のトランジスタＱ１〜Ｑｎを設けることなく、エミッタ面積がトランジスタＱ０よりも広い１個のトランジスタを用いてもよい。

バイポーラトランジスタＱ０〜Ｑｎは、ベース・エミッタ間電圧が負の温度係数を有する。

本実施の形態においては、抵抗Ｒ２が、バイポーラトランジスタＱ０〜Ｑｎのベース・エミッタ間電圧の温度特性の逆特性である正の温度係数を有するように構成するようになっている。理想的には、抵抗Ｒ２の温度係数を、絶対値がトランジスタＱ０〜Ｑｎのベース・エミッタ間電圧の温度特性の絶対値に等しく、符号が逆となるように設定する。

また、本実施の形態においては、Ｐ型電界効果トランジスタＴ３が設けられている。トランジスタＴ３はゲートがトランジスタＴ２のドレイン及びゲートに接続され、ソースが電源端子に接続されて電源電圧ＶＤＤが供給されるようになっている。トランジスタＴ３のドレインは、定電流を供給する出力端子１１に接続される。トランジスタＴ２，Ｔ３によって、カレントミラー回路が構成され、トランジスタＴ３のドレインからは、第３の電流路Ｉ３に流れる電流と同一値の電流が出力端子１１に供給されるようになっている。

次に、このように構成された実施の形態の動作について説明する。

演算増幅器ＯＰは図示しない電源電圧が供給されて動作し、トランジスタＴ１を駆動する。これにより、電源端子からトランジスタＴ２のソース・ドレイン路及びトランジスタＴ１のソース・ドレイン路を介して第３の電流路Ｉ３に電流が流れる。第３の電流路Ｉ３に流れる電流Ｉ３は、第１及び第２の電流路Ｉ１，Ｉ２に分岐して流れる。この場合には、第１の電流路Ｉ１と第２の電流路Ｉ２には同一の電流が流れるように設定されている。

トランジスタＱ０のエミッタ面積よりもトランジスタＱ１〜Ｑｎの総エミッタ面積の方が大きいので、トランジスタＱ１〜Ｑｎのベース・エミッタ間電圧ＶBEnの方がトランジスタＱ０のベース・エミッタ間電圧ＶBE0よりも低い。

トランジスタＱ０のエミッタに現れる電圧は演算増幅器ＯＰの正相入力端に印加され、抵抗Ｒ２，Ｒ３の接続点に現れる電圧は演算増幅器ＯＰの逆相入力端に印加される。演算増幅器ＯＰは正相入力端と逆相入力端との入力レベルを一致させるように出力を増減する。例えば、正相入力端のレベルの方が逆相入力端のレベルよりも高い場合には、演算増幅器ＯＰの出力は大きくなり、第３の電流路Ｉ３に流れる帰還電流が増大し、電流Ｉ１，Ｉ２の電流量が増加する。そうすると、抵抗Ｒ２の電圧降下が大きくなり、抵抗Ｒ２，Ｒ３の接続点の電圧が上昇する。このような帰還によって、抵抗Ｒ２，Ｒ３の接続点の電圧は、ベース・エミッタ間電圧ＶBE0に一致する。

従って、抵抗Ｒ１〜Ｒ３の抵抗値を適宜設定することによって、電流路Ｉ１〜Ｉ３に流れる電流が規定され、抵抗Ｒ１〜Ｒ３に基づく増幅率の出力電圧が抵抗Ｒ１，Ｒ３の他端同士の接続点に現れる。この電圧が定電圧として出力端子１２に供給される。

ところで、上述したように、抵抗Ｒ２はトランジスタＱ０〜Ｑｎのベース・エミッタ間電圧の温度特性の逆特性、即ち、正の温度係数を有する。従って、抵抗Ｒ２の電圧降下量ΔＶは、下記（１）式で表される。但し、Ｋはボルツマン定数、Ｔは絶対温度である。

ΔＶ＝ＫＴｌｎ（ｎ／１） …（１）
第２の電流路Ｉ２に流れる電流Ｉ２は、抵抗Ｒ２の抵抗値をＲ２として、下記（２）式で示される。

Ｉ２＝ΔＶ／Ｒ２＝（ＫＴ／Ｒ２）ｌｎ（ｎ／１） …（２）
上記（２）式から明らかなように、電流Ｉ２は、抵抗Ｒ２の正の温度係数に比例した、所謂、ＰＴＡＴ（Proportional To Absolute Temperature）電流である。電流路Ｉ１，Ｉ２に流れる電流量は相互に等しいので、電流路Ｉ３に流れる帰還電流も、絶対温度に比例したＰＴＡＴ電流となる。

一方、上述したように、トランジスタＱ０〜Ｑｎのベース・エミッタ間電圧ＶBEは負の温度係数を有する。従って、温度が上昇すると、電流路Ｉ３に流れる電流Ｉ３は、トランジスタＱ０〜Ｑｎのベース・エミッタ間電圧の温度特性によって低下しようとするが、抵抗Ｒ２の温度特性によって電流値の下降が抑制される。逆に、温度が下降すると、電流路Ｉ３に流れる電流Ｉ３は、トランジスタＱ０〜Ｑｎのベース・エミッタ間電圧の温度特性によって増大しようとするが、抵抗Ｒ２の温度特性によって電流値の増大が抑制される。

即ち、電流路Ｉ３に流れる電流Ｉ３は、トランジスタＱ０〜Ｑｎのベース・エミッタ間電圧の温度特性と抵抗Ｒ２の温度特性とが逆特性であることから、相互の温度特性が打ち消しあって、温度に依存しない安定した電流となる。

カレントミラー回路を構成するトランジスタＴ２，Ｔ３によって、トランジスタＴ３のコレクタには、電流Ｉ３と同一値の電流が流れる。この電流が定電流として出力端子１１に供給される。

このように、本実施の形態においては、トランジスタのベース・エミッタ間電圧の温度特性とは逆特性の正の温度係数を有する抵抗を採用することで、帰還電流から温度依存性を相殺し、カレントミラー回路を用いて帰還電流を出力電流として取り出している。これにより、温度依存性を有していない高精度の定電流を得ることができる。

なお、図１においては１段のカレントミラー回路を用いて、第３の電流路に流れる電流と同一の１系統の電流出力を得る例を示したが、複数段のカレントミラー回路を用いることによって、温度依存性を有していない安定した複数系統の電流出力を出力することができることは明らかである。

本発明の一実施の形態に係る基準電流発生回路を示す回路図。

符号の説明

Ｑ０〜Ｑｎ…バイポーラトランジスタ、Ｒ１〜Ｒ２…抵抗、ＯＰ…演算増幅器、Ｔ１〜Ｔ３…電界効果トランジスタ。

Claims

バンドギャップに基づく電位差を発生させる第１の素子部と、
前記第１の素子部及び前記第１の素子部に接続された第１の抵抗によって構成される第１の電流路と、
バンドギャップに基づく電位差として前記第１の素子が発生させる電位差よりも小さい電位差を発生させる第２の素子部と、
前記第２の素子部、前記第２の素子部に接続された正の温度係数を有する第２の抵抗及び前記第２の抵抗に接続された第３の抵抗によって構成される第２の電流路と、
前記第１及び第３の抵抗に接続されて前記第１及び第２の電流路に相互に同一の電流を供給する第３の電流路を含み、前記第１の素子部と前記第１の抵抗との接続点の電圧と、前記第２及び第３の抵抗同士の接続点の電圧とを一致させるための電流を前記第３の電流路に流す帰還手段と、
前記第３の電流路に流れる電流と同一の電流を出力する電流出力手段とを含む基準電流発生回路。
前記第２の抵抗は、前記第１及び第２の素子部によって発生されるバンドギャップに基づく電位差の温度特性の逆特性の温度係数を有する基準電流発生回路。
前記第１及び第２の素子部は、バイポーラトランジスタによって構成される基準電流発生回路。