JP2015061294A - カスコード増幅器 - Google Patents
カスコード増幅器 Download PDFInfo
- Publication number
- JP2015061294A JP2015061294A JP2013195953A JP2013195953A JP2015061294A JP 2015061294 A JP2015061294 A JP 2015061294A JP 2013195953 A JP2013195953 A JP 2013195953A JP 2013195953 A JP2013195953 A JP 2013195953A JP 2015061294 A JP2015061294 A JP 2015061294A
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- circuit
- voltage
- control terminal
- bias
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
- H03F1/08—Modifications of amplifiers to reduce detrimental influences of internal impedances of amplifying elements
- H03F1/22—Modifications of amplifiers to reduce detrimental influences of internal impedances of amplifying elements by use of cascode coupling, i.e. earthed cathode or emitter stage followed by earthed grid or base stage respectively
- H03F1/223—Modifications of amplifiers to reduce detrimental influences of internal impedances of amplifying elements by use of cascode coupling, i.e. earthed cathode or emitter stage followed by earthed grid or base stage respectively with MOSFET's
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
- H03F1/30—Modifications of amplifiers to reduce influence of variations of temperature or supply voltage or other physical parameters
- H03F1/301—Modifications of amplifiers to reduce influence of variations of temperature or supply voltage or other physical parameters in MOSFET amplifiers
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
- H03F1/32—Modifications of amplifiers to reduce non-linear distortion
- H03F1/3205—Modifications of amplifiers to reduce non-linear distortion in field-effect transistor amplifiers
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2200/00—Indexing scheme relating to amplifiers
- H03F2200/18—Indexing scheme relating to amplifiers the bias of the gate of a FET being controlled by a control signal
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2200/00—Indexing scheme relating to amplifiers
- H03F2200/456—A scaled replica of a transistor being present in an amplifier
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Amplifiers (AREA)
Abstract
【解決手段】本発明の実施形態に係るカスコード増幅器は、増幅回路と、レプリカ回路と、バイアス回路と、フィードバック回路とを備える。増幅回路は、第1トランジスタと、第1トランジスタとカスコード接続された第2トランジスタとを備える。レプリカ回路は、第3トランジスタと、第3トランジスタとカスコード接続された第4トランジスタとを備える。バイアス回路は、第2トランジスタの制御端子と第4トランジスタの制御端子にバイアス電圧を印加する。フィードバック回路は、参照電流又は参照電圧と、レプリカ回路の所定箇所の電流又は電圧との差分を小さくするように、第3トランジスタの制御端子に電圧をフィードバック制御する。
【選択図】図1
Description
以下、図1を参照して本発明の第1実施形態に係るカスコード増幅器について説明する。図1は、カスコード増幅器の第1実施形態を示す回路図である。図1に示すように、本実施形態に係るカスコード増幅器は、増幅回路10と、増幅回路10の第1トランジスタ11にバイアス電圧を印加するレプリカ回路20と、増幅回路10の第2トランジスタ12にバイアス電圧を印加するバイアス回路30と、フィードバック回路40とを備える。
以下、本発明の第2実施形態に係るカスコード増幅器について説明する。なお、以下の各実施形態の説明では、第1実施形態と同様の構成については説明を省略し、第1実施形態と異なる構成についてのみ説明する。
以下、本発明の第3実施形態に係るカスコード増幅器について説明する。図3は、カスコード増幅器の第3実施形態を示す回路図である。図3に示すように、本実施形態に係るカスコード増幅器は、コモンソースデバイスのドレインソース間電圧Vdsがゲートソース間電圧Vgsよりも高く設定されている。
以下、本発明の第4実施形態に係るカスコード増幅器について説明する。図4は、カスコード増幅器の第4実施形態を示す回路図である。図4に示すように、本実施形態において、参照電流源50は、温度係数を有する温度係数回路51を備える。温度係数回路51は、増幅回路10又はレプリカ回路20の少なくとも一方の所定カ所の温度に基づいて、参照電流の大きさを制御する。温度係数は、例えば、基準温度と回路の温度との差に応じて、参照電流を増減させる量や割合を示す係数とすることができる。あるいは、基準温度を設けず、回路の温度に応じて参照電流を増減させる量や割合を示す係数としてもよい。例えば、高温時に参照電流を増加させる必要がある場合には、温度係数回路51が有する高温時の温度係数を正に設定すればよい。なお、上述の回路の温度として、回路を構成する各素子の温度、配線部分の温度又は回路の周囲の大気の温度などを使用することができる。温度係数回路51は、任意の温度計測手段から回路の温度を取得することができる。このような構成により、温度に応じて変化する増幅回路10のバイアス電流を調整し、複数の温度条件で好ましい増幅特性を得ることができる。
以下、本発明の第5実施形態に係るカスコード増幅器について説明する。図5は、カスコード増幅器の第5実施形態を示す回路図である。図5に示すように、本実施形態において、バイアス回路30は、コモンゲートデバイスの閾値電圧Vthに基づいてコモンゲートバイアス電圧Vcgを制御する。例えば、バイアス回路30は、コモンゲートバイアス電圧VcgをVcg=Vth+Vmidとなるように制御することができる。このとき、ノード14,24の電圧は、ほとんどVthに依存せず、Vmidによって決まる。このような構成により、コモンソースデバイスのドレインソース間電圧Vdsの、コモンゲートデバイスの閾値電圧Vthに対する依存性を低減し、各トランジスタの特性ばらつきの影響を軽減することができる。したがって、コモンゲートデバイスの閾値電圧Vthのばらつきによらず、ノード14,24の電圧を適切に設定することができる。なお、前記Vmidを高く設定することで、増幅回路10の出力電力を向上することができる。また、コモンゲートデバイスの動作信頼性を確保するために、Vmidに上限値を設けてもよい。
以下、本発明の第6実施形態に係るカスコード増幅器について説明する。図6は、カスコード増幅器の第6実施形態を示す回路図である。図6に示すように、本実施形態において、カスコード増幅器は第1バッファ回路60を設けられ、第1バッファ回路60は、ゲート端子から参照電流に応じた電圧を印加される第5トランジスタ61と、第5トランジスタ61とドレイン端子同士を接続され、ゲート端子からコモンソースバイアス電圧Vcsを印加される第6トランジスタ62とを備える。
11:第1トランジスタ
12:第2トランジスタ
13:負荷
14:ノード
20:レプリカ回路
21:第3トランジスタ
22:第4トランジスタ
23:負荷
24:ノード
30:バイアス回路
40:フィードバック回路
41:第7トランジスタ
42:第8トランジスタ
43:第9トランジスタ
44:第10トランジスタ
50:参照電流源(参照電圧源)
51:温度係数回路
60:第1バッファ回路
61:第5トランジスタ
62:第6トランジスタ
70:第2バッファ回路
Claims (9)
- 第1トランジスタと、前記第1トランジスタとカスコード接続された第2トランジスタと、を備えた増幅回路と、
制御端子を前記第1トランジスタの制御端子と接続された第3トランジスタと、前記第3トランジスタとカスコード接続された第4トランジスタと、を備えたレプリカ回路と、
前記第2トランジスタの制御端子と前記第4トランジスタの制御端子にバイアス電圧を印加するバイアス回路と、
参照電流又は参照電圧と、前記レプリカ回路の所定箇所の電流又は電圧との差分を小さくするように、前記第3トランジスタの制御端子の電圧をフィードバック制御するフィードバック回路と、
を備えたカスコード増幅器。 - 前記第3トランジスタのチャネル幅/チャネル長と前記第4トランジスタのチャネル幅/チャネル長との比が、前記第1トランジスタのチャネル幅/チャネル長と前記第2トランジスタのチャネル幅/チャネル長との比と等しくなるように構成された請求項1に記載のカスコード増幅器。
- 前記第1トランジスタの制御端子と前記第3トランジスタの制御端子との間、又は前記第2トランジスタの制御端子と前記バイアス回路との間の少なくとも一方に、バッファ回路が設けられた請求項1又は請求項2に記載のカスコード増幅器。
- 前記第1トランジスタ及び前記第3トランジスタの出力端子の電圧は、制御端子の電圧よりも高く設定された請求項1〜請求項3のいずれか1項に記載のカスコード増幅器。
- 前記増幅回路又は前記レプリカ回路の少なくとも一方の温度に応じた参照電流又は参照電圧を生成する温度係数回路をさらに備えた請求項1〜請求項4のいずれか1項に記載のカスコード増幅器。
- 前記バイアス回路は、前記第2トランジスタ及び前記第4トランジスタの閾値電圧に基づいたバイアス電圧を前記第2トランジスタの制御端子と前記第4トランジスタの制御端子に供給する請求項1〜請求項5のいずれか1項に記載のカスコード増幅器。
- 前記第2トランジスタの制御端子と前記バイアス回路との間にバッファ回路を設けられ、
前記バッファ回路は、制御端子から前記参照電流又は参照電圧を印加される第5トランジスタと、
前記第5トランジスタと接続され、制御端子から前記バイアス電圧を印加される第6トランジスタと、を備え
前記フィードバック回路は、制御端子から前記参照電流又は参照電圧を印加される第7トランジスタと、
前記第7トランジスタと接続され、制御端子から前記第3トランジスタの制御端子にフィードバックする第8トランジスタと、を備える請求項1〜請求項6のいずれか1項に記載のカスコード増幅器。 - 前記第5トランジスタのチャネル幅/チャネル長と前記6トランジスタのチャネル幅/チャネル長との比が、前記第7トランジスタのチャネル幅/チャネル長と前記第8トランジスタのチャネル幅/チャネル長との比と等しくなるように構成された請求項1〜請求項7に記載のカスコード増幅器。
- 前記第1トランジスタ、前記第2トランジスタ、前記第3トランジスタ、及び前記第4トランジスタは、MOSトランジスタである請求項1〜請求項8のいずれか1項に記載のカスコード増幅器。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013195953A JP6204772B2 (ja) | 2013-09-20 | 2013-09-20 | カスコード増幅器 |
US14/487,465 US9438175B2 (en) | 2013-09-20 | 2014-09-16 | Cascode amplifier |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013195953A JP6204772B2 (ja) | 2013-09-20 | 2013-09-20 | カスコード増幅器 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2015061294A true JP2015061294A (ja) | 2015-03-30 |
JP6204772B2 JP6204772B2 (ja) | 2017-09-27 |
Family
ID=52690437
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2013195953A Expired - Fee Related JP6204772B2 (ja) | 2013-09-20 | 2013-09-20 | カスコード増幅器 |
Country Status (2)
Country | Link |
---|---|
US (1) | US9438175B2 (ja) |
JP (1) | JP6204772B2 (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9954493B2 (en) | 2016-08-30 | 2018-04-24 | Kabushiki Kaisha Toshiba | High frequency semiconductor amplifier circuit |
JP2018139357A (ja) * | 2017-02-24 | 2018-09-06 | 株式会社東芝 | 高周波半導体増幅回路 |
JP2019216452A (ja) * | 2019-08-06 | 2019-12-19 | 株式会社東芝 | 高周波半導体増幅回路 |
Families Citing this family (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9417641B2 (en) * | 2013-11-04 | 2016-08-16 | Marvell World Trade, Ltd. | Memory effect reduction using low impedance biasing |
WO2017011461A1 (en) | 2015-07-15 | 2017-01-19 | Knowles Electronics, Llc | Hybrid transducer |
US9843292B2 (en) * | 2015-10-14 | 2017-12-12 | Knowles Electronics, Llc | Method and apparatus for maintaining DC bias |
WO2017083679A1 (en) | 2015-11-12 | 2017-05-18 | Knowles Electronics, Llc | Method and apparatus to increase audio band microphone sensitivity |
US10291163B2 (en) * | 2016-04-29 | 2019-05-14 | Texas Instruments Incorporated | Cascode structure for linear regulators and clamps |
US9837965B1 (en) * | 2016-09-16 | 2017-12-05 | Peregrine Semiconductor Corporation | Standby voltage condition for fast RF amplifier bias recovery |
US9882531B1 (en) | 2016-09-16 | 2018-01-30 | Peregrine Semiconductor Corporation | Body tie optimization for stacked transistor amplifier |
US10250199B2 (en) * | 2016-09-16 | 2019-04-02 | Psemi Corporation | Cascode amplifier bias circuits |
US9843293B1 (en) | 2016-09-16 | 2017-12-12 | Peregrine Semiconductor Corporation | Gate drivers for stacked transistor amplifiers |
US10291194B2 (en) * | 2017-10-09 | 2019-05-14 | Infineon Technologies Ag | System and method for biasing an RF circuit |
US10862429B2 (en) | 2019-01-09 | 2020-12-08 | Silanna Asia Pte Ltd | Apparatus for optimized turn-off of a cascode amplifier |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH07123294A (ja) * | 1993-10-22 | 1995-05-12 | Toshiba Corp | 映像出力回路 |
US20020113655A1 (en) * | 2000-12-27 | 2002-08-22 | Lautzenhiser Barry A. | Divided-voltage fet power amplifiers |
JP2005311546A (ja) * | 2004-04-19 | 2005-11-04 | Okayama Prefecture | 基準電流発生回路 |
JP2006270466A (ja) * | 2005-03-24 | 2006-10-05 | Oki Electric Ind Co Ltd | 増幅回路用バイアス回路 |
WO2009031192A1 (ja) * | 2007-09-03 | 2009-03-12 | Fujitsu Limited | 増幅回路 |
JP2012528509A (ja) * | 2009-05-27 | 2012-11-12 | インディアン インスティテュート オブ サイエンス | 低雑音増幅器およびミキサ |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8779859B2 (en) * | 2012-08-08 | 2014-07-15 | Qualcomm Incorporated | Multi-cascode amplifier bias techniques |
-
2013
- 2013-09-20 JP JP2013195953A patent/JP6204772B2/ja not_active Expired - Fee Related
-
2014
- 2014-09-16 US US14/487,465 patent/US9438175B2/en not_active Expired - Fee Related
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH07123294A (ja) * | 1993-10-22 | 1995-05-12 | Toshiba Corp | 映像出力回路 |
US20020113655A1 (en) * | 2000-12-27 | 2002-08-22 | Lautzenhiser Barry A. | Divided-voltage fet power amplifiers |
JP2005311546A (ja) * | 2004-04-19 | 2005-11-04 | Okayama Prefecture | 基準電流発生回路 |
JP2006270466A (ja) * | 2005-03-24 | 2006-10-05 | Oki Electric Ind Co Ltd | 増幅回路用バイアス回路 |
WO2009031192A1 (ja) * | 2007-09-03 | 2009-03-12 | Fujitsu Limited | 増幅回路 |
JP2012528509A (ja) * | 2009-05-27 | 2012-11-12 | インディアン インスティテュート オブ サイエンス | 低雑音増幅器およびミキサ |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9954493B2 (en) | 2016-08-30 | 2018-04-24 | Kabushiki Kaisha Toshiba | High frequency semiconductor amplifier circuit |
JP2018139357A (ja) * | 2017-02-24 | 2018-09-06 | 株式会社東芝 | 高周波半導体増幅回路 |
JP2019216452A (ja) * | 2019-08-06 | 2019-12-19 | 株式会社東芝 | 高周波半導体増幅回路 |
Also Published As
Publication number | Publication date |
---|---|
JP6204772B2 (ja) | 2017-09-27 |
US20150084695A1 (en) | 2015-03-26 |
US9438175B2 (en) | 2016-09-06 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6204772B2 (ja) | カスコード増幅器 | |
WO2019119264A1 (zh) | 低压差线性稳压电路 | |
US9483069B2 (en) | Circuit for generating bias current | |
US8618787B1 (en) | Current mirror and high-compliance single-stage amplifier | |
JP2008108009A (ja) | 基準電圧発生回路 | |
TWI548209B (zh) | 差動運算放大器以及帶隙參考電壓產生電路 | |
CN108874019B (zh) | 电流镜装置及相关放大电路 | |
US20090184752A1 (en) | Bias circuit | |
US20160252923A1 (en) | Bandgap reference circuit | |
US10574200B2 (en) | Transconductance amplifier | |
CN109960309B (zh) | 电流生成电路 | |
TWI769327B (zh) | 電壓調節器 | |
US10897230B2 (en) | Bias circuit and amplification apparatus | |
Shedge et al. | Analysis and design of CMOS source followers and super source follower | |
US10873305B2 (en) | Voltage follower circuit | |
US10355648B2 (en) | Regulator amplifier circuit for outputting a fixed output voltage independent of a load current | |
US6831501B1 (en) | Common-mode controlled differential gain boosting | |
JP5707634B2 (ja) | トンネル電流回路 | |
US20130328621A1 (en) | Semiconductor integrated circuit | |
US11169557B2 (en) | Semiconductor circuit having a depression-type NMOS transistor provided on a power supply side | |
US11632091B2 (en) | Operational amplifier | |
JP3806109B2 (ja) | 低電圧増幅回路 | |
US7852157B2 (en) | Differential amplifier | |
JP2008235974A (ja) | 定電流制御回路および該回路を備えた半導体集積回路 | |
JP2615005B2 (ja) | 半導体集積回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20160316 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20170414 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20170512 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20170711 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20170804 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20170901 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 6204772 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
LAPS | Cancellation because of no payment of annual fees |