TWI548209B - 差動運算放大器以及帶隙參考電壓產生電路 - Google Patents

差動運算放大器以及帶隙參考電壓產生電路 Download PDF

Info

Publication number
TWI548209B
TWI548209B TW102148813A TW102148813A TWI548209B TW I548209 B TWI548209 B TW I548209B TW 102148813 A TW102148813 A TW 102148813A TW 102148813 A TW102148813 A TW 102148813A TW I548209 B TWI548209 B TW I548209B
Authority
TW
Taiwan
Prior art keywords
coupled
voltage
source
nmosfet
gate
Prior art date
Application number
TW102148813A
Other languages
English (en)
Other versions
TW201526532A (zh
Inventor
王巧星
Original Assignee
慧榮科技股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 慧榮科技股份有限公司 filed Critical 慧榮科技股份有限公司
Priority to TW102148813A priority Critical patent/TWI548209B/zh
Priority to CN201410176865.3A priority patent/CN104753481B/zh
Priority to CN201810058571.9A priority patent/CN108055014B/zh
Priority to US14/322,935 priority patent/US9535444B2/en
Publication of TW201526532A publication Critical patent/TW201526532A/zh
Application granted granted Critical
Publication of TWI548209B publication Critical patent/TWI548209B/zh

Links

Classifications

    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
    • G05F3/02—Regulating voltage or current
    • G05F3/08—Regulating voltage or current wherein the variable is dc
    • G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
    • G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
    • G05F3/02—Regulating voltage or current
    • G05F3/08—Regulating voltage or current wherein the variable is dc
    • G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
    • G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
    • G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
    • G05F3/30—Regulators using the difference between the base-emitter voltages of two bipolar transistors operating at different current densities
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/30—Modifications of amplifiers to reduce influence of variations of temperature or supply voltage or other physical parameters
    • H03F1/301—Modifications of amplifiers to reduce influence of variations of temperature or supply voltage or other physical parameters in MOSFET amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/45179—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using MOSFET transistors as the active amplifying circuit
    • H03F3/45183—Long tailed pairs
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/447—Indexing scheme relating to amplifiers the amplifier being protected to temperature influence
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45286—Indexing scheme relating to differential amplifiers the temperature dependence of a differential amplifier being controlled
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45612—Indexing scheme relating to differential amplifiers the IC comprising one or more input source followers as input stages in the IC

Description

差動運算放大器以及帶隙參考電壓產生電路
本發明有關於差動運算放大器以及使用此差動運算放大器的帶隙參考電壓產生電路，特別有關於可降低溫度對輸入電壓影響的差動運算放大器以及使用此差動運算放大器的帶隙參考電壓產生電路。
電路設計中，通常會使用一參考電壓產生電路來產生一較精準的參考電壓以做為其他元件的基準使用。參考電壓產生電路具有多種形態，其中較常被使用的為帶隙(bandgap)參考電壓產生電路。此類電路的內部元件會反應於溫度係數來調整其電壓或電流，使得產生的參考電壓能夠維持在一穩定的值。
帶隙參考電壓產生電路通常會包含一差動運算放大器來根據一第一電壓和第二電壓控制帶隙參考電壓產生電路的動作，此第一電壓和第二電壓會隨著溫度而有所變化。差動運算放大器通常會包含第1圖中所示的NMOSFET(N type metal oxide semiconductor field-effect transistor，N型金氧半導體場效電晶體)輸入對或是PMOSFET(P type metal oxide semiconductor field-effect transistor，P型金氧半導體場效電晶體)輸入對來接收前述的第一電壓V1和第二電壓V2。因為第一電壓V1和第二電壓V2會隨著溫度反向變化。因此若差動運算放大器運作在較低的操作電壓VDD下且在低溫下操作時，PMOSFET輸入對的PMOSFET Pa其汲極和源極間的電壓差VDS會被壓抑(如第2圖所示)，因此PMOSFET Pa可能會運作在線性區而使得差動運算放大器 具有較小的放大器增益。反之當差動運算放大器在高溫下操作時，NMOSFET輸入對的NMOSFET Na其汲極和源極間的電壓差VDS會較小，因此NMOSFET Na可能會運作在線性區而使得差動運算放大器具有較小的放大器增益。
在前述情況下，無論是PMOSFET Pa或是NMOSFET Na，若要維 持相同的輸出電流，則其VGS(閘極和源極間的電壓差)須增加。但若VGS增加，則表示第一電壓V1和第二電壓V2的差距也會產生變化(如第3圖所示)，如此亦會連帶影響到帶隙參考電壓產生電路所產生的參考電壓。
本發明一目的為提供一種可降低輸入電壓因為溫度而產生的變化的差動運算放大器。
本發明另一目標為提供一種可降低參考電壓因為溫度而產生的變化的帶隙參考電壓產生電路。
本發明一實施例揭露了一種差動運算放大器，包含：一電壓調整模組，耦接於一第一預定電壓源與一第二預定電壓源之間，以一第一電壓調整值調整一第一電壓而產生一第一調整後電壓，並以一第二電壓調整值調整一第二電壓而產生一第二調整後電壓，其中該第一電壓調整值以及該第二電壓調整值相對應於溫度而變化；以及一差動訊號運算模組，耦接於該第一預定電壓源與該第二預定電壓源之間，根據該第一調整後電壓以及該第二調整後電壓產生一輸出電壓。
本發明一實施例揭露了一種帶隙參考電壓產生電路，其包含一電流鏡、一差動運算放大器、一電壓產生模組以及一參考電壓阻抗元件。電流鏡在一第一電流輸出端產生一第一電流，於一第二電流輸出端產生一第二電流，並於一第三電流輸出端產生一第三電流，其中該第二電流映射自該第一電流，該第三電流映射自該第一電流或該第二電流。差動運算放大器包含一 運算輸出端；一第一運算輸入端；一第二運算輸入端；一電壓調整模組，耦接於一第一預定電壓源與一第二預定電壓源之間，於該第一運算輸入端接收一第一電壓並以一第一電壓調整值調整該第一電壓而產生一第一調整後電壓，並於該第二運算輸入端接收一第二電壓並以一第二電壓調整值調整該第二電壓而產生一第二調整後電壓，其中該第一電壓調整值以及該第二電壓調整值相對應於溫度而變化；以及一差動訊號運算模組，耦接於該第一預定電壓源與該第二預定電壓源之間，根據該第一調整後電壓以及該第二調整後電壓於該運算輸出端產生一控制電壓。
電壓產生模組根據該第一電流在該第一運算輸入端產生一第一電 壓，並根據該第二電流在該第二運算輸入端產生一第二電壓，該差動運算放大器根據該第一電壓以及該第二電壓於該運算輸出端產生該控制訊號給該電流鏡來控制該第一電流、該第二電流以及該第三電流。參考電壓阻抗元件的第一端接收該第三電流且其第二端耦接該第二預定電壓源，該第三電流於該參考電壓阻抗元件的該第一端產生一參考電壓。
本發明藉由會隨溫度變化的調整量來調整第一和第二輸入電壓， 使得第一第二輸入電壓不會隨著溫度變化而有太大的差異，進而減少差動運算放大器中電晶體的VDS被壓抑的程度。如此一來，此差動運算放大器可以有較好的表現，且使用此差動運算放大器的帶隙參考電壓產生電路亦可產生較穩定的參考電壓。
400、600‧‧‧差動運算放大器
401、601‧‧‧電壓調整模組
403、603‧‧‧差動訊號運算模組
Na-Nc、N1-N8‧‧‧NMOSFET
Pa-Pc、P1-P5、PO、PQ、PR‧‧‧PMOSFET
Na1、Na2、Na3‧‧‧原生NMOSFET
800‧‧‧帶隙參考電壓產生電路
801‧‧‧電流鏡
OP‧‧‧差動運算放大器
803‧‧‧輸入電壓產生模組
805‧‧‧電壓維持模組
Rr‧‧‧參考電壓阻抗元件
Tc1‧‧‧第一電流輸出端
Tc2‧‧‧第二電流輸出端
Tc3‧‧‧第三電流輸出端
TO1‧‧‧運算輸出端
TI1‧‧‧第一運算輸入端
TI2‧‧‧第二運算輸入端
R1‧‧‧第一阻抗元件
R2‧‧‧第二阻抗元件
R3‧‧‧第三阻抗元件
Q1‧‧‧第一雙接面電晶體
Q2‧‧‧第二雙接面電晶體
第1圖繪示了習知技術的帶隙參考電壓產生電路中的差動運算放大器的結構。
第2圖繪示了習知技術的差動運算放大器的PMOSFET VDS與溫度的關係示意圖。
第3圖繪示了習知技術中第一電壓和第二電壓的差異會隨溫度變化的示意圖。
第4圖繪示了根據本發明一實施例的差動運算放大器的方塊圖。
第5圖繪示了根據本發明一實施例的差動運算放大器的電路圖。
第6圖繪示了根據本發明另一實施例的差動運算放大器的電路圖。
第7圖繪示了本發明的差動運算放大器其第一電壓和第二電壓的差異與溫度關係的示意圖。
第8圖繪示了使用本發明的差動運算放大器的帶隙參考電壓產生電路的電路圖。
第9圖繪示了根據本發明的帶隙參考電壓產生電路與習知技術的帶隙參考電壓產生電路所產生的參考電壓的比較示意圖。
第4圖繪示了根據本發明一實施例的差動運算放大器400的方塊圖。如第4圖所示，差動運算放大器400包含了一電壓調整模組401以及一差動訊號運算模組403。電壓調整模組401耦接於一第一預定電壓源與一第二預定電壓源之間(VDD和GND，未繪示於第4圖)，接收一第一電壓V1而根據一第一電壓調整值產生一第一調整後電壓V1a，並接收一第二電壓V2而根據一第二電壓調整值產生一第二調整後電壓V2a，其中第一電壓調整值以及第二電壓調整值相對應於溫度而變化。差動訊號運算模組403耦接於第一預定電壓源與第二預定電壓源之間，根據第一調整後電壓V1a以及第二調整後電壓V2a產生一輸出電壓Vout於一輸出端To。
第5圖繪示了根據本發明一實施例的差動運算放大器的電路圖。然請留意，第5圖中的電路圖僅用以舉例，非用以限定本發明。如第5圖所示，電壓調整模組401包含了一第一NMOSFET N1，其汲極耦接第一預定電壓源VDD，其閘極接收第一電壓V1，且其源極輸出第一調整後電壓V1a，而 第一電壓調整值為第一NMOSFET N1的閘極與第一NMOSFET N1的源極的一電壓差VGS1。此外，電壓調整模組401包含了一第二NMOSFET N2，其汲極耦接第一預定電壓源VDD，其閘極接收第二電壓V2，且其源極輸出第二調整後電壓V2a，而第二電壓調整值為第二NMOSFET N2的閘極與第二NMOSFET N2的源極的一電壓差VGS2。然請留意，電壓調整模組401中的第一NMOSFET N1和第二NMOSFET N2亦可由其他電晶體取代。
差動訊號運算模組403包含了一第一PMOSFET P1、一第二 PMOSFET P2、一第三PMOSFET P3、一第四PMOSFET P4、一第三NMOSFET N3、一第四NMOSFET N4以及一第五NMOSFET N5。第一PMOSFET P1的閘極接收第一調整後電壓V1a。第二PMOSFET P2的閘極接收第二調整後電壓V2a，且其源極耦接第一PMOSFET P1的一源極。第三PMOSFET P3的源極耦接第一預定電壓源VDD，其汲極耦接第一PMOSFET P1以及第二PMOSFET P2的源極。第四PMOSFET P4的源極耦接第一預定電壓源VDD，其閘極耦接第三PMOSFET P3的閘極和輸出端To，其汲極耦接第三PMOSFET P3的閘極以及輸出端To。第三NMOSFET N3的汲極耦接第二PMOSFET P2的汲極及第三NMOSFET N3的一閘極，其源極耦接第二預定電壓源GND。第四NMOSFET N4的汲極耦接第一PMOSFET P1的汲極，其源極耦接第二預定電壓源GND，其閘極耦接第三NMOSFET N3的一基底。第五NMOSFET N5的汲極耦接輸出端To，其閘極耦接第四NMOSFET N4的汲極，其源極耦接第二預定電壓源GND。
第5圖中的差動訊號運算模組403其結構是為一二級CMOS差動 運算放大器，其中第一PMOSFET P1、第二PMOSFET P2、第三PMOSFET P3、第三NMOSFET N3和第四NMOSFET N4為第一級，而第四PMOSFET P4和第五NMOSFET N3為第二級。第三PMOSFET P3用以對第一級放大器提供偏壓，第一PMOSFET P1以及第二PMOSFET P2是為一差動輸入對，第三NMOSFET N3和第四NMOSFET N4用以提供主動負載並實現電路的單端輸出 轉換。第二極放大器是為一共源放大器，第四PMOSFET P4用以對第二級放大器提供偏壓並做為主動負載。
在一實施例中，第一NMOSFET N1、第二NMOSFET N2、第三 NMOSFET N3、第四NMOSFET N4、第五NMOSFET N5、第六NMOSFET N6、第七NMOSFET N7以及第八NMOSFET N8是運作在1.2v、第一PMOSFET P1、第二PMOSFET P2是運作在1.2v，第三PMOSFET P3、第四PMOSFET P4、第五PMOSFET P5運作在3.3v，但並不限定。
如前所述，第一電壓V1和第二電壓V2會隨著溫度反向變化，因 此會隨著溫度降低而增加，但因為第4圖和第5圖實施例中的輸出端To輸出的電壓是根據第一調整後電壓V1a和第二調整後電壓V2a而產生，而第一調整後電壓V1a和第二調整後電壓V2a相較於第一電壓V1和第二電壓V2減少了第一NMOSFET N1和第二NMOSFET N2的VGS1和VGS2且VGS1和VGS2也會隨著溫度變低而增加。因此，第一調整後電壓V1a和第二調整後電壓V2a相對應溫度增加的幅度就會減少，如本案第7圖所示。因此，輸出端To產生的輸出電壓亦可以受到較少溫度的干擾。
本發明所提供的差動運算放大器可更包含其他元件。舉例來說， 差動運算放大器400更包含第六NMOSFET N6以及第七NMOSFET N7。第六NMOSFET N6的汲極耦接該第一NMOSFET N1的源極，其源極耦接第二預定電壓源GND。第七NMOSFET N7的汲極耦接第二NMOSFET N2的源極，其源極耦接第二預定電壓源GND，且第六NMOSFET N6的一閘極耦接該第七NMOSFET N7的一基底。第六NMOSFET N6以及第七NMOSFET N7做為等效電阻之用，用以輔助第一NMOSFET N1和第二NMOSFET N2來產生電流。 此外，差動運算放大器400更包含第五PMOSFET P5以及第八NMOSFET N8，其作為緩衝器。第五PMOSFET P5的源極耦接第一預定電壓源VDD，其閘極耦接第四PMOSFET P4的一基底。第八NMOSFET N8的汲極耦接該第五PMOSFET P5的一汲極以及第八NMOSFET N8的一閘極，其源極耦接第二預 定電壓源GND。
本發明所提供的差動運算放大器中的電壓調整模組以及差動訊號 運算模組除了第5圖中的元件外，更可包含其他的元件。第6圖繪示了根據本發明另一實施例的差動運算放大器的電路圖。如第6圖所示，電壓調整模組601除了第一NMOSFET N1和第二NMOSFET N2外，更包含一第一原生NMOSFET(native NMOSFET)Na1以及一第二原生NMOSFET Na2。第一原生NMOSFET Na1的汲極耦接第一預定電壓源VDD，其閘極耦接第一NMOSFET N1的閘極，其源極耦接該第一NMOSFET N1的汲極。第二原生NMOSFET Na2的汲極耦接第一預定電壓源VDD，其閘極耦接第二NMOSFET N2的閘極，其源極耦接第二NMOSFET N2的汲極。原生NMOSFET其導通電壓通常較低，因此在高電壓環境下操作時，第一原生NMOSFET Na1以及第二原生NMOSFET Na2可確保第一NMOSFET N1和第二NMOSFET N2的VDS不會超過崩潰電壓。而差動訊號運算模組603更包含一第三原生NMOSFET Na3，其汲極耦接第四PMOSFET P4的汲極，其閘極耦接第五NMOSFET N5的閘極，其源極耦接第五NMOSFET N5的汲極。同樣的，在高電壓環境下操作時，第三原生NMOSFET Na3可確保第五NMOSFET N5的VDS不會超過崩潰電壓。於一實施例中，第一原生NMOSFET Na1、第二原生NMOSFET Na2以及第三原生NMOSFET Na3均運作在3.3v。
第8圖繪示了使用本發明的差動運算放大器的帶隙參考電壓產生電路800的電路圖。如第8圖所示，帶隙參考電壓產生電路800包含一電流鏡801、一差動運算放大器OP、一輸入電壓產生模組803以及一參考電壓阻抗元件Rr。電流鏡801接收一第一預定電壓VDD並在一第一電流輸出端Tc1產生一第一電流I1，於一第二電流輸出端Tc2產生一第二電流I2，並於一第三電流輸出端Tc3產生一第三電流I3，其中第二電流I2映射自第一電流I1，第三電流I3映射自第一電流I1或第二電流I2。差動運算放大器OP包含一運算輸出端TO1、一第一運算輸入端TI1以及一第二運算輸入端TI2。輸入電壓產生模 組803根據第一電流I1在第一運算輸入端TI1產生一第一電壓V1，並根據第二電流I2在第二運算輸入端TI2產生一第二電壓V2。差動運算放大器OP根據第一電壓V1以及第二電壓V2於運算輸出端TO1產生一控制電壓Vc(即第4圖中的輸出電壓Vout)給電流鏡801來控制第一電流I1、第二電流I2以及第三電流I3。在以下實施例中，第一電壓V1和第二電壓V2會因為差動運算放大器OP的虛短路(virtual short)作用而相等，因此第一電流I1和第二電流I2會相等。且第三電流I3於以下實施例中是映射自第二電流I2且和第二電流I2相同，但並不限定。第三電流I3流經參考電壓阻抗元件Rr時會產生一參考電壓Vr。而差動運算放大器OP可包含前述實施例中的電路。
在一實施例中，電流鏡801包含P型金氧半導體電晶體PO、P型金氧半導體電晶體PQ以及P型金氧半導體電晶體PR。P型金氧半導體電晶體PO的源極耦接第一預定電壓VDD，其汲極做為第一電流輸出端Tc1，且其閘極接收控制電壓Vc。P型金氧半導體電晶體PQ的源極耦接第一預定電壓VDD，其汲極做為第二電流輸出端Tc2，且其閘極接收控制電壓Vc。P型金氧半導體電晶體PR的源極耦接第一預定電壓VDD，其汲極做為第三電流輸出端Tc3，且其閘極耦接該P型金氧半導體電晶體PQ的一基底。
在一實施例中，輸入電壓產生模組803包含：一第一阻抗元件R1、一第二阻抗元件R2、一第三阻抗元件R3、一第一雙接面電晶體Q1以及一第二雙接面電晶體Q2。第一阻抗元件R1的第一端耦接第一運算輸入端TI1。第一雙接面電晶體Q1的集極耦接第一阻抗元件R1的一第二端，其射極耦接一第二預定電壓GND。第二阻抗元件R2的第一端耦接第一運算輸入端TI1，其第二端耦接第二預定電壓GND。第二雙接面電晶體Q2的集極耦接第二運算輸入端TI2，其射極耦接第二預定電壓GND，其基極耦接第一雙接面電晶體Q1的基極且耦接第二預定電壓GND。第三阻抗元件R3的第一端耦接第二運算輸入端TI2，其第二端耦接第二預定電壓GND。
以下將詳述第8圖中實施例的詳細動作，在以下實施例中，是假 設第二電阻R2和第三電阻R3的電阻值相同，且第一雙接面電晶體Q1的尺寸為第二雙接面電晶體Q2的X倍。如前所述，在一實施例中第一電壓V1和第二電壓V2會因為差動運算放大器OP的虛短路作用而相同，因此若第二電阻R2和第三電阻R3具有相同的電阻值，則流過第二電阻R2和第三電阻R3的電流會相同，因此流經第一雙接面電晶體Q1以及一第二雙接面電晶體Q2的電流也會相同。而在此狀況下，第一雙接面電晶體Q1以及一第二雙接面電晶體 Q2射極的電壓差為V T ln X，其中VT為熱電壓(thermal voltage)且等於，q 為庫侖電荷，K為波茲曼常數(Boltzmann’s constant)而T為溫度。也因此，第一電阻R1兩端的電壓差為V T ln X。
藉由前述內容，可得知第一電流I1為，其中VEB2為第 二雙接面電晶體Q2基極和射極的電壓差。因為第一電流I1等於第二電流I2 等於第三電流I3，因此第三電流I3亦等於，所以參考電壓Vr等於 。理想狀態下，VT會正比於溫度的變化，VEB2會反比於溫度 的變化，兩者會互相抵消，因此參考電壓Vr可無視於溫度的變化而維持定值。然而如之前所述，V1、V2會因為溫度變化，進而影響到差動運算放大器內電晶體的VDS，因此若不以前述方式校正，會影響到參考電壓Vr的穩定性。
第9圖繪示了根據本發明的帶隙參考電壓產生電路與習知技術的帶隙參考電壓產生電路所產生的參考電壓的比較示意圖。如第9圖所示，習知技術中的參考電壓會隨著溫度而有較大的變化，而本發明所提供的參考電壓相對的較為穩定。
綜上所述，本發明藉由會隨溫度變化的調整量來調整第一和第二輸入電壓，使得第一第二輸入電壓不會隨著溫度變化而有太大的差異，進而減少差動運算放大器中電晶體的VDS被壓抑的程度。如此一來，此差動運算放大器可以有較好的表現，且使用此差動運算放大器的帶隙參考電壓產生電 路亦可產生較穩定的參考電壓。
以上所述僅為本發明之較佳實施例，凡依本發明申請專利範圍所做之均等變化與修飾，皆應屬本發明之涵蓋範圍。
400‧‧‧差動運算放大器
401‧‧‧電壓調整模組
403‧‧‧差動訊號運算模組

Claims (14)

  1. 一種差動運算放大器，包含：一電壓調整模組，耦接於一第一預定電壓源與一第二預定電壓源之間，以一第一電壓調整值調整一第一電壓而產生一第一調整後電壓，並以一第二電壓調整值調整一第二電壓而產生一第二調整後電壓，其中該第一電壓調整值以及該第二電壓調整值相對應於溫度而變化；以及一差動訊號運算模組，耦接於該第一預定電壓源與該第二預定電壓源之間，根據該第一調整後電壓以及該第二調整後電壓產生一輸出電壓；其中該電壓調整模組包含：一第一電晶體，其第一端耦接該第一預定電壓源，其控制端接收該第一電壓，且其第二端輸出該第一調整後電壓，而該第一電壓調整值為該第一電晶體的該控制端與該第一電晶體的該第二端的一電壓差；以及一第二電晶體，其第一端耦接該第一預定電壓源，其控制端接收該第二電壓，且其第二端輸出該第二調整後電壓，而該第二電壓調整值為該第二電晶體的該控制端與該第二電晶體的該第二端的一電壓差。
  2. 如請求項第1項所述的差動運算放大器，其中該第一電晶體為一第一NMOSFET(N型金氧半導體場效電晶體)，該第一電晶體的該第一端為一汲極、該第一電晶體的該控制端為一閘極、該第一電晶體的該第二端為一源極；其中該第二電晶體為一第二NMOSFET，該第二電晶體的該第一端為一汲極、該第二電晶體的該控制端為一閘極、該第二電晶體的該第二端為一源極。
  3. 如請求項第2項所述的差動運算放大器，其中該電壓調整模組更包含： 一第一原生NMOSFET，其汲極耦接該第一預定電壓源，其閘極耦接該第一NMOSFET的該閘極，其源極耦接該第一NMOSFET的該汲極；以及一第二原生NMOSFET，其汲極耦接該第一預定電壓源，其閘極耦接該第二NMOSFET的該閘極，其源極耦接該第二NMOSFET的該汲極。
  4. 如請求項第1項所述的差動運算放大器，其中該差動訊號運算模組包含：一第一PMOSFET(P型金氧半導體場效電晶體)，其閘極接收該第一調整後電壓；一第二PMOSFET，其閘極接收該第二調整後電壓，且其源極耦接該第一PMOSFET的一源極；一第三PMOSFET，其源極耦接該第一預定電壓源，其汲極耦接該第一PMOSFET以及該第二PMOSFET的該源極；一第四PMOSFET，其源極耦接該第一預定電壓源，其閘極耦接該第三PMOSFET的該閘極，其汲極耦接該第三PMOSFET的該閘極以及一輸出端；一第三NMOSFET，其汲極耦接該第二PMOSFET的該汲極及該第三NMOSFET的一閘極，其源極耦接該第二預定電壓源；一第四NMOSFET，其汲極耦接該第一PMOSFET的該汲極，其源極耦接該第二預定電壓源，其閘極耦接該第三NMOSFET的一基底；一第五NMOSFET，其汲極耦接該輸出端，其閘極耦接該第四NMOSFET的該汲極，其源極耦接該第二預定電壓源。
  5. 如請求項第4項所述的差動運算放大器，其中該差動訊號運算模組包含：一第三原生NMOSFET，其汲極耦接該第四PMOSFET的該汲極，其閘極耦接該第五NMOSFET的該閘極，其源極耦接該第五NMOSFET的該汲極。
  6. 如請求項第5項所述的差動運算放大器，更包含：一第六NMOSFET，其汲極耦接該第一NMOSFET的該源極，其源極耦接該第二預定電壓源；以及一第七NMOSFET，其汲極耦接該第二NMOSFET的該源極，其源極耦接該第二預定電壓源，且該第六NMOSFET的一閘極耦接該第七NMOSFET的一基底。
  7. 如請求項第6項所述的差動運算放大器，更包含：一第五PMOSFET，其源極耦接該第一預定電壓源，其閘極耦接該第四PMOSFET的一基底；以及一第八NMOSFET，其汲極耦接該第五PMOSFET的一汲極以及該第八NMOSFET的一閘極，其源極耦接該第二預定電壓源。
  8. 一種帶隙參考電壓產生電路，包含：一電流鏡，在一第一電流輸出端產生一第一電流，於一第二電流輸出端產生一第二電流，並於一第三電流輸出端產生一第三電流，其中該第二電流映射自該第一電流，該第三電流映射自該第一電流或該第二電流；一差動運算放大器，包含一運算輸出端；一第一運算輸入端；一第二運算輸入端；一電壓調整模組，耦接於一第一預定電壓源與一第二預定電壓源之間，於該第一運算輸入端接收一第一電壓並以一第一電壓調整值調整該第一電壓而產生一第一調整後電壓，並於該第二運算輸入端接收一第二電壓並以一第二電壓調整值調整該第二電壓而產生一第二調整後電壓，其中該第一電壓調整值以及該第二電壓調整值相對應於溫 度而變化；以及一差動訊號運算模組，耦接於該第一預定電壓源與該第二預定電壓源之間，根據該第一調整後電壓以及該第二調整後電壓於該運算輸出端產生一控制電壓；一電壓產生模組，根據該第一電流在該第一運算輸入端產生一第一電壓，並根據該第二電流在該第二運算輸入端產生一第二電壓，該差動運算放大器根據該第一電壓以及該第二電壓於該運算輸出端產生該控制訊號給該電流鏡來控制該第一電流、該第二電流以及該第三電流；以及一參考電壓阻抗元件，其第一端接收該第三電流且其第二端耦接該第二預定電壓源，該第三電流於該參考電壓阻抗元件的該第一端產生一參考電壓；其中該電壓調整模組包含：一第一電晶體，其第一端耦接該第一預定電壓源，其控制端接收該第一電壓，且其第二端輸出該第一調整後電壓，而該第一電壓調整值為該第一電晶體的該控制端與該第一電晶體的該第二端的一電壓差；以及一第二電晶體，其第一端耦接該第一預定電壓源，其控制端接收該第二電壓，且其第二端輸出該第二調整後電壓，而該第二電壓調整值為該第二電晶體的該控制端與該第二電晶體的該第二端的一電壓差。
  9. 如請求項第8項所述的帶隙參考電壓產生電路，其中該第一電晶體為一第一NMOSFET(N型金氧半導體場效電晶體)，該第一電晶體的該第一端為一汲極、該第一電晶體的該控制端為一閘極、該第一電晶體的該第二端為一源極；其中該第二電晶體為一第二NMOSFET，該第二電晶體的該第一端為一汲極、該第二電晶體的該控制端為一閘極、該第二電晶體的該第二端為一源極。
  10. 如請求項第9項所述的帶隙參考電壓產生電路，其中該電壓調整模組更包含：一第一原生NMOSFET，其汲極耦接該第一預定電壓源，其閘極耦接該第一NMOSFET的該閘極，其源極耦接該第一NMOSFET的該汲極；以及一第二原生NMOSFET，其汲極耦接該第一預定電壓源，其閘極耦接該第二NMOSFET的該閘極，其源極耦接該第二NMOSFET的該汲極。
  11. 如請求項第8項所述的帶隙參考電壓產生電路，其中該差動訊號運算模組包含：一第一PMOSFET(P型金氧半導體場效電晶體)，其閘極接收該第一調整後電壓；一第二PMOSFET，其閘極接收該第二調整後電壓，且其源極耦接該第一PMOSFET的一源極；一第三PMOSFET，其源極耦接該第一預定電壓源，其汲極耦接該第一PMOSFET以及該第二PMOSFET的該源極；一第四PMOSFET，其源極耦接該第一預定電壓源，其閘極耦接該第三PMOSFET的該閘極，其汲極耦接該第三PMOSFET的該閘極以及一輸出端；一第三NMOSFET，其汲極耦接該第二PMOSFET的該汲極及該第三NMOSFET的一閘極，其源極耦接該第二預定電壓源；一第四NMOSFET，其汲極耦接該第一PMOSFET的該汲極，其源極耦接該第二預定電壓源，其閘極耦接該第三NMOSFET的一基底；一第五NMOSFET，其汲極耦接該輸出端，其閘極耦接該第四NMOSFET的該汲極，其源極耦接該第二預定電壓源。
  12. 如請求項第11項所述的帶隙參考電壓產生電路，其中該差動訊號運算模 組包含：一第三原生NMOSFET，其汲極耦接該第四PMOSFET的該汲極，其閘極耦接該第五NMOSFET的該閘極，其源極耦接該第五NMOSFET的該汲極。
  13. 如請求項第12項所述的帶隙參考電壓產生電路，其中該差動運算放大器更包含：一第六NMOSFET，其汲極耦接該第一NMOSFET的該源極，其源極耦接該第二預定電壓源；以及一第七NMOSFET，其汲極耦接該第二NMOSFET的該源極，其源極耦接該第二預定電壓源，且該第六NMOSFET的一閘極耦接該第七NMOSFET的一基底。
  14. 如請求項第13項所述的帶隙參考電壓產生電路，其中該差動運算放大器更包含：一第五PMOSFET，其源極耦接該第一預定電壓源，其閘極耦接該第四PMOSFET的一基底；以及一第八NMOSFET，其汲極耦接該第五PMOSFET的一汲極以及該第八NMOSFET的一閘極，其源極耦接該第二預定電壓源。
TW102148813A 2013-12-27 2013-12-27 差動運算放大器以及帶隙參考電壓產生電路 TWI548209B (zh)

Priority Applications (4)

Application Number Priority Date Filing Date Title
TW102148813A TWI548209B (zh) 2013-12-27 2013-12-27 差動運算放大器以及帶隙參考電壓產生電路
CN201410176865.3A CN104753481B (zh) 2013-12-27 2014-04-28 差动运算放大器以及带隙参考电压产生电路
CN201810058571.9A CN108055014B (zh) 2013-12-27 2014-04-28 差动运算放大器以及带隙参考电压产生电路
US14/322,935 US9535444B2 (en) 2013-12-27 2014-07-03 Differential operational amplifier and bandgap reference voltage generating circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW102148813A TWI548209B (zh) 2013-12-27 2013-12-27 差動運算放大器以及帶隙參考電壓產生電路

Publications (2)

Publication Number Publication Date
TW201526532A TW201526532A (zh) 2015-07-01
TWI548209B true TWI548209B (zh) 2016-09-01

Family

ID=53481627

Family Applications (1)

Application Number Title Priority Date Filing Date
TW102148813A TWI548209B (zh) 2013-12-27 2013-12-27 差動運算放大器以及帶隙參考電壓產生電路

Country Status (3)

Country Link
US (1) US9535444B2 (zh)
CN (2) CN108055014B (zh)
TW (1) TWI548209B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI724312B (zh) * 2018-07-05 2021-04-11 立積電子股份有限公司 能隙電壓參考電路

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9876008B2 (en) * 2014-08-13 2018-01-23 Taiwan Semiconductor Manufacturing Company, Ltd. Bandgap reference circuit
CN106873704B (zh) * 2017-02-21 2018-08-17 深圳市爱协生科技有限公司 基准电压源及其正温度系数电压生成电路
TWI720305B (zh) * 2018-04-10 2021-03-01 智原科技股份有限公司 電壓產生電路
CN113346846B (zh) * 2021-06-18 2023-03-24 中国电子科技集团公司第二十四研究所 基于硅基bjt工艺的射频差分放大器及其增益温度稳定性的提升方法

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5087830A (en) * 1989-05-22 1992-02-11 David Cave Start circuit for a bandgap reference cell
US7122997B1 (en) * 2005-11-04 2006-10-17 Honeywell International Inc. Temperature compensated low voltage reference circuit
US20080265860A1 (en) * 2007-04-30 2008-10-30 Analog Devices, Inc. Low voltage bandgap reference source
US7705662B2 (en) * 2008-09-25 2010-04-27 Hong Kong Applied Science And Technology Research Institute Co., Ltd Low voltage high-output-driving CMOS voltage reference with temperature compensation
TW201024953A (en) * 2008-12-26 2010-07-01 Dongbu Hitek Co Ltd Band-gap reference voltage generation circuit
US7755344B2 (en) * 2007-07-17 2010-07-13 Taiwan Semiconductor Manufacturing Co., Ltd. Ultra low-voltage sub-bandgap voltage reference generator
CN102006022A (zh) * 2010-12-09 2011-04-06 中国电子科技集团公司第二十四研究所 基于cmos工艺的低压运算放大器
TW201317736A (zh) * 2011-10-26 2013-05-01 Silicon Motion Inc 帶隙參考電壓產生電路
CN102393786B (zh) * 2011-10-28 2013-07-31 中国兵器工业集团第二一四研究所苏州研发中心 高阶温度补偿cmos带隙基准电压源
CN103309392A (zh) * 2013-06-03 2013-09-18 电子科技大学 一种二阶温度补偿的无运放全cmos基准电压源

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4785538B2 (ja) * 2006-01-20 2011-10-05 セイコーインスツル株式会社 バンドギャップ回路
CN100524147C (zh) * 2006-05-08 2009-08-05 智原科技股份有限公司 非线性补偿电路与使用其的带隙参考电路
US7839202B2 (en) * 2007-10-02 2010-11-23 Qualcomm, Incorporated Bandgap reference circuit with reduced power consumption
KR100901769B1 (ko) * 2007-11-15 2009-06-11 한국전자통신연구원 저전압 고정밀도 밴드갭 기준전압 발생기
US8179115B2 (en) * 2009-07-15 2012-05-15 AiceStar Technology (Suzhou) Corporation Bandgap circuit having a zero temperature coefficient
JP5353548B2 (ja) * 2009-08-14 2013-11-27 富士通セミコンダクター株式会社 バンドギャップレファレンス回路
CN102236359B (zh) * 2010-02-22 2015-07-29 塞瑞斯逻辑公司 不随电源变化的带隙参考系统
FR2975512B1 (fr) * 2011-05-17 2013-05-10 St Microelectronics Rousset Procede et dispositif de generation d'une tension de reference ajustable de bande interdite
US8937508B2 (en) * 2011-11-02 2015-01-20 Marvell World Trade Ltd. Differential amplifier
CN203706005U (zh) * 2013-12-16 2014-07-09 西安Tcl软件开发有限公司 稳压电路

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5087830A (en) * 1989-05-22 1992-02-11 David Cave Start circuit for a bandgap reference cell
US7122997B1 (en) * 2005-11-04 2006-10-17 Honeywell International Inc. Temperature compensated low voltage reference circuit
US20080265860A1 (en) * 2007-04-30 2008-10-30 Analog Devices, Inc. Low voltage bandgap reference source
US7755344B2 (en) * 2007-07-17 2010-07-13 Taiwan Semiconductor Manufacturing Co., Ltd. Ultra low-voltage sub-bandgap voltage reference generator
US7705662B2 (en) * 2008-09-25 2010-04-27 Hong Kong Applied Science And Technology Research Institute Co., Ltd Low voltage high-output-driving CMOS voltage reference with temperature compensation
TW201024953A (en) * 2008-12-26 2010-07-01 Dongbu Hitek Co Ltd Band-gap reference voltage generation circuit
CN102006022A (zh) * 2010-12-09 2011-04-06 中国电子科技集团公司第二十四研究所 基于cmos工艺的低压运算放大器
TW201317736A (zh) * 2011-10-26 2013-05-01 Silicon Motion Inc 帶隙參考電壓產生電路
CN102393786B (zh) * 2011-10-28 2013-07-31 中国兵器工业集团第二一四研究所苏州研发中心 高阶温度补偿cmos带隙基准电压源
CN103309392A (zh) * 2013-06-03 2013-09-18 电子科技大学 一种二阶温度补偿的无运放全cmos基准电压源

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI724312B (zh) * 2018-07-05 2021-04-11 立積電子股份有限公司 能隙電壓參考電路

Also Published As

Publication number Publication date
CN108055014A (zh) 2018-05-18
CN104753481A (zh) 2015-07-01
CN108055014B (zh) 2022-05-24
US20150185753A1 (en) 2015-07-02
TW201526532A (zh) 2015-07-01
US9535444B2 (en) 2017-01-03
CN104753481B (zh) 2018-02-16

Similar Documents

Publication Publication Date Title
TWI521326B (zh) 帶隙參考電壓產生電路
JP6204772B2 (ja) カスコード増幅器
JP5594980B2 (ja) 非反転増幅回路及び半導体集積回路と非反転増幅回路の位相補償方法
JP2008108009A (ja) 基準電圧発生回路
TWI459173B (zh) 參考電壓產生電路及參考電壓產生方法
TWI548209B (zh) 差動運算放大器以及帶隙參考電壓產生電路
TWI697752B (zh) 具製程及溫度追蹤機制的參考電壓產生器
US8026756B2 (en) Bandgap voltage reference circuit
JP2010176258A (ja) 電圧発生回路
CN112987836A (zh) 一种高性能的带隙基准电路
JP6097582B2 (ja) 定電圧源
TWI629581B (zh) 電壓調節器
CN109960309B (zh) 电流生成电路
TWI769327B (zh) 電壓調節器
JP6270002B2 (ja) 擬似抵抗回路及び電荷検出回路
US20130063201A1 (en) Reference voltage circuit
JP2021125091A (ja) 基準電圧回路
US20130154604A1 (en) Reference current generation circuit and reference voltage generation circuit
TW201805753A (zh) 電壓調節器
TWI484316B (zh) 電壓產生器及能帶隙參考電路
JP2011118865A (ja) 過電流保護回路及び定電圧電源回路
JP6672067B2 (ja) 安定化電源回路
JP6510165B2 (ja) オペアンプ
CN210983128U (zh) 一种低压差线性稳压电路和集成电路
JP6837894B2 (ja) 降圧回路及び半導体集積回路