CN108874019B - 电流镜装置及相关放大电路 - Google Patents

电流镜装置及相关放大电路 Download PDF

Info

Publication number
CN108874019B
CN108874019B CN201710647222.6A CN201710647222A CN108874019B CN 108874019 B CN108874019 B CN 108874019B CN 201710647222 A CN201710647222 A CN 201710647222A CN 108874019 B CN108874019 B CN 108874019B
Authority
CN
China
Prior art keywords
transistor
terminal
coupled
terminal coupled
bias voltage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201710647222.6A
Other languages
English (en)
Other versions
CN108874019A (zh
Inventor
陈智圣
彭天云
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Richwave Technology Corp
Original Assignee
Richwave Technology Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Richwave Technology Corp filed Critical Richwave Technology Corp
Publication of CN108874019A publication Critical patent/CN108874019A/zh
Application granted granted Critical
Publication of CN108874019B publication Critical patent/CN108874019B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
    • G05F3/02—Regulating voltage or current
    • G05F3/08—Regulating voltage or current wherein the variable is dc
    • G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
    • G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
    • G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
    • G05F3/26—Current mirrors
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
    • G05F3/02—Regulating voltage or current
    • G05F3/08—Regulating voltage or current wherein the variable is dc
    • G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
    • G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
    • G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
    • G05F3/26—Current mirrors
    • G05F3/262—Current mirrors using field-effect transistors only
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/02—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation
    • H03F1/0205—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/08—Modifications of amplifiers to reduce detrimental influences of internal impedances of amplifying elements
    • H03F1/22—Modifications of amplifiers to reduce detrimental influences of internal impedances of amplifying elements by use of cascode coupling, i.e. earthed cathode or emitter stage followed by earthed grid or base stage respectively
    • H03F1/223—Modifications of amplifiers to reduce detrimental influences of internal impedances of amplifying elements by use of cascode coupling, i.e. earthed cathode or emitter stage followed by earthed grid or base stage respectively with MOSFET's
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/30—Modifications of amplifiers to reduce influence of variations of temperature or supply voltage or other physical parameters
    • H03F1/301—Modifications of amplifiers to reduce influence of variations of temperature or supply voltage or other physical parameters in MOSFET amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/189—High-frequency amplifiers, e.g. radio frequency amplifiers
    • H03F3/19—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only
    • H03F3/193—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only with field-effect devices
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/189—High-frequency amplifiers, e.g. radio frequency amplifiers
    • H03F3/19—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only
    • H03F3/195—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only in integrated circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/168—Two amplifying stages are coupled by means of a filter circuit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/18—Indexing scheme relating to amplifiers the bias of the gate of a FET being controlled by a control signal
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/267—A capacitor based passive circuit, e.g. filter, being used in an amplifying circuit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/301—Indexing scheme relating to amplifiers the loading circuit of an amplifying stage comprising a coil
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/312—Indexing scheme relating to amplifiers the loading circuit of an amplifying stage comprising one or more switches
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/451—Indexing scheme relating to amplifiers the amplifier being a radio frequency amplifier

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Amplifiers (AREA)

Abstract

本发明公开了一种电流镜装置，该电流镜装置包含一输入端、一输出端、第一至第三晶体管，以及一运算放大器。输入端用来接收一输入信号，而输出端用来输出放大后的输入信号。第一晶体管于一第一端接收一参考电流，其第二端耦接于一偏压。第二晶体管的控制端耦接于输入端。第三晶体管的第一端耦接于输出端，第二端耦接于第二晶体管的第一端，而控制端耦接于一参考电压。运算放大器用来将第一晶体管的第一端上的一第一电位以及第二晶体管的第一端上的一第二电位维持实质上相等，以准确地将流经第一晶体管的参考电流放大特定倍而映射成为流经第二晶体管的负载电流。

Description

电流镜装置及相关放大电路
技术领域
本发明涉及一种电流镜装置及相关放大电路，尤指一种提升输出电流的稳定性与准确度的电流镜装置及相关放大电路。
背景技术
电流镜(current mirror)是类比电路中的基本组件，广泛地应用在各种的电路的偏压与放大级的负载上。正因如此，电流镜的精准映射特性就显得特别重要，其输出电流的稳定性与准确度乃是决定电流镜特性的好与坏。
现有技术的电流镜装置通常使用金属氧化物半导体场效应晶体管(Metal-Oxide-Semiconductor Field Effect Transistor,MOSFET)。当MOSFET组件工作于线性区时，其有效的沟道长度将会固定不变。但是当其漏极偏压提升至饱和区时会缩短沟道长度，使得饱和区内操作电流与电压关系式并非如理想状态下只和晶体管的栅极-源极电压(VGS)有关，而会因为上述沟道长度调制效应(channel length modulation effect)而相关于晶体管的漏极-源极电压(VDS)。因此，现有技术的电流镜装置容易受到MOSFET工艺(process)和偏压变化影响，无法准确稳定地映射出输出电流。
发明内容
本发明提供一种放大电路，其包含一输入端、一输出端、一第一晶体管、一第二晶体管、一第三晶体管，以及一运算放大器。该输入端用来接收一输入信号，而该输出端用来输出放大后的该输入信号。该第一晶体管包含一第一端，用来接收一第一参考电流；一第二端，耦接于一第一偏压；以及一控制端。该第二晶体管包含一第一端；一第二端，耦接于该第一偏压；以及一控制端，耦接于该输入端与该第一晶体管的该控制端。该第三晶体管包含一第一端，耦接于该输出端；一第二端，耦接于该第二晶体管的该第一端；以及一控制端，耦接于一参考电压。该运算放大器用来将该第一晶体管的该第一端上的一第一电位以及该第二晶体管的该第一端上的一第二电位维持实质上相等。
本发明另提供一种电流镜装置，其包含第一至第五晶体管以及一运算放大器。该第一晶体管包含一第一端，用来接收一第一参考电流；一第二端，耦接于一第一偏压；以及一控制端。该第二晶体管包含一第一端；一第二端，耦接于该第一偏压；以及一控制端，耦接于该第一晶体管的该控制端。该第三晶体管包含一第一端；一第二端，耦接于该第二晶体管的该第一端；以及一控制端，耦接于一参考电压。该第四晶体管包含一第一端；一第二端，耦接于该第一偏压；以及一控制端。该第五晶体管包含一第一端，耦接于一第二偏压；一第二端，耦接于该第四晶体管的该第一端；以及一控制端，耦接于该第三晶体管的该控制端。该运算放大器包含一第一端，耦接于该第四晶体管的该第一端；一第二端，耦接于该第一晶体管的该第一端；以及一输出端，耦接于该第一晶体管的该控制端。
与现有技术相比较，本发明所提供的技术方案具有以下优点：本发明使用运算放大器的电气特性来锁住两晶体管的漏极端电压，改善因晶体管工艺或偏压变化形成的沟道长度调制效应所造成的波动，进而使得流经第一晶体管之的第一参考电流能被精准地映射m倍而成为流经第二晶体管的负载电流。因此，本发明之的放大电路和电流镜装置能提升输出电流的稳定性与准确度。
附图说明
关于本发明的优点与精神可以通过以下的发明详述及所附图式得到进一步的了解。
图1为本发明实施例中放大电路的示意图；
图2为本发明实施例中放大电路的应用的示意图；
图3为本发明另一实施例中电流镜装置的示意图；
图4为本发明另一实施例中电流镜装置的应用的示意图。
主要图示说明：
10 电流源
15 电流源电路
20 负载电路
30、40 电流镜装置
100、200 放大电路
N1 输入端
N2 输出端
T1～T6 晶体管
R1～R2 电阻
C1～C3 电容
F1～F3 滤波电路
OP 运算放大器
IREF、IREF1、IREF2 参考电流
ILOAD 负载电流
VDS1、VDS2、VDS3 电压
VREF 参考电压
VDD、GND 偏压
RFIN 输入信号
RFOUT 输出信号
具体实施方式
图1为本发明实施例中一放大电路100的示意图。图2为本发明实施例中放大电路100的应用的示意图。于图2中，放大电路100耦接到一电流源10，且放大电路100包含一输入端N1、一输出端N2、以及一电流镜装置30。电流镜装置30包含晶体管T1～T3、以及一运算放大器OP。在本发明另一实施例中，放大电路100更耦接到一负载电路20；电流镜装置30更包含电阻R1～R2、以及电容C1～C2。VDD和GND为放大电路100运作所需的偏压。偏压VDD例如是电源电压、偏压GND例如是接地端(ground)、公共端(common)或回流端(return)。负载电路20例如是耦接于偏压VDD与晶体管T3的第一端之间的电感。电流镜装置30可将电流源10所提供的参考电流IREF放大成流经晶体管T3的负载电流ILOAD。在本发明另一实施例中，流经晶体管T3的负载电流ILOAD亦即负载电路20的负载电流ILOAD。放大电路100可于输入端N1接收一输入信号RFIN，负载电路20用来依据负载电流ILOAD来提供放大后的输入讯号，即将输入信号RFIN放大成一输出信号RFOUT，并于输出端N2提供输出信号RFOUT。
在电流镜装置30中，运算放大器OP和晶体管T1～T3为三端组件。运算放大器OP的第一端为正输入端，第二端为负输入端，第三端为输出端，其电气特性为极高输入电阻和极低输出电阻。晶体管T1的第一端耦接至电流源10以接收参考电流IREF，第二端耦接于偏压GND，而控制端耦接于运算放大器OP的输出端。晶体管T2的第一端耦接于晶体管T3的第二端，第二端耦接于偏压GND，而控制端耦接于输入端N1和晶体管T1的控制端。晶体管T3的第一端耦接于输出端N2，第二端耦接于晶体管T2的第一端，而控制端耦接于一参考电压VREF。电阻R1的第一端耦接于运算放大器OP的第二端，而第二端耦接于晶体管T2的第一端和晶体管T3的第二端之间。电阻R2的第一端耦接于晶体管T1的控制端和运算放大器OP的输出端，而第二端耦接输入端N1和晶体管T2的控制端。电容C1的第一端耦接于运算放大器OP的第二端和电阻R1之间，而第二端耦接于偏压GND。电容C2的第一端耦接于电阻R2和晶体管T1的控制端之间，而第二端耦接于偏压GND。运算放大器OP用来将晶体管T1的第一端上的第一电位以及晶体管T2的第一端上的第二电位维持实质上相等。
在本发明放大电路100中，电阻R1和电容C1可组成滤波电路F1、以及电阻R2和电容C2可组成滤波电路F2，进而允许特定频率通过。举例来说,电阻R1和电容C1可组成一低通滤波器，而电阻R2和电容C2可组成一低通滤波器，进而隔绝输入信号RFIN中的交流信号(例如是高频成分)传送到运算放大器OP以影响其运作。其中，滤波电路F1耦接于晶体管T2的第一端和运算放大器OP的第二端之间。滤波电路F2耦接于晶体管T1的控制端和输入端N1之间。在本发明其它实施例中，电阻R1或R2可以由一电感或一电感-电容并联电路来取代。然而，放大电路100中滤波电路的实施方式并不限定本发明的范畴。
当在一个晶圆上制作晶体管时，不同位置的电子漂移速度可能不一样，而在不同电压或温度之下晶体管的特性也会不同，因此需要考虑很多工艺/电压/温度(process/voltage/temperature,PVT)的工艺角(process corner)。例如，相关于电子漂移速度的工艺角包含SS、S、TT、F和FF等参数。当两晶体管位于相同或邻近的工艺角时，代表彼此间的工艺偏差(process variation)不大；当两晶体管位于不同的工艺角时，代表彼此间的工艺偏差大。
在本发明的放大电路100中，晶体管T1～T3可为金属氧化物半导体场效应晶体管，或其它具备类似功能的组件。在晶体管T1～T3所组成的电流镜装置30中，晶体管T2的宽长比(W/L ration)为晶体管T1宽长比的m倍(m为正数)。此外，晶体管T1和T2具有一致的工艺偏差方向，亦即位于相同或邻近的工艺角。为了说明目的，接下来以N型金属氧化物半导体场效应晶体管的实施例来说明电流镜装置30的运作，其中晶体管的第一端为漏极(drain)，第二端为源极(source)，且控制端为栅极(gate)。然而，晶体管T1～T3的种类并不限定本发明的范畴。
如前所述，电流镜装置容易因为晶体管的沟道长度调制效应而无法准确稳定地映射出输出电流。因此，本发明的放大电路100使用运算放大器OP的电气特性(极高输入电阻和极低输出电阻)来锁住晶体管T1和T2的漏极端电压，及利用反馈方式来控制晶体管T1和T2的栅极端电压。更详细地说，当接收到参考电流IREF时会在晶体管T1的漏极端产生电压VDS1，而晶体管T2的漏极端电压VDS2则由负载电路20和晶体管T3所提供，此时运算放大器OP会推动晶体管T1和T2的栅极端以锁住晶体管T1和T2的漏极端电压(VDS1＝VDS2)。透过将两晶体管的漏极端电位维持实质上相等，本发明可降低晶体管偏压电流变化对PVT工艺角造成的影响。由于晶体管T2的宽长比为晶体管T1宽长比的m倍，流经晶体管T1的参考电流IREF被映射m倍而成为流经晶体管T2的负载电流ILOAD(ILOAD＝m×IREF)。
图3为本发明另一实施例中一电流镜装置40的示意图。图4为本发明电流镜装置40应用在一放大电路200时的示意图。电流镜装置40包含晶体管T1～T5以及一运算放大器OP。放大电路200另包含一输入端N1、以及一输出端N2。在本发明另一实施例中，如图4所示，电流镜装置40更包含晶体管T6、电阻R2、以及电容C2～C3；放大电路200更耦接至一电流源电路15、以及一负载电路20。VDD和GND为电流镜装置40运作所需的偏压。负载电路20例如是耦接于偏压VDD与晶体管T3的第一端之间的电感。电流源电路15可提供二组参考电流IREF1、IREF2，电流镜装置40可将电流源电路15所提供的参考电流放大成流经晶体管T3的负载电流ILOAD。在本发明另一实施例中，流经晶体管T3的负载电流ILOAD亦即负载电路20的负载电流ILOAD。放大电路200可于输入端N1接收一输入信号RFIN，负载电路20用来依据负载电流ILOAD来提供放大后的输入讯号，即将输入信号RFIN放大成一输出信号RFOUT，并于输出端N2提供输出信号RFOUT。
在电流镜装置40中，运算放大器OP和晶体管T1～T6为三端组件。运算放大器OP的第一端为正输入端，第二端为负输入端，第三端为输出端，其电气特性为极高输入电阻和极低输出电阻。晶体管T1的第一端耦接至运算放大器OP的第二端、以及电流源电路15以接收参考电流IREF1，第二端耦接于偏压GND，而控制端耦接于运算放大器OP的输出端。晶体管T2的第一端耦接于晶体管T3的第二端，第二端耦接于偏压GND，而控制端耦接于输入端N1和晶体管T1的控制端。晶体管T3的第一端耦接于输出端N2，第二端耦接于晶体管T2的第一端，而控制端耦接于一参考电压VREF。晶体管T4的第一端耦接至运算放大器OP的第一端，第二端耦接于偏压GND，而控制端耦接于晶体管T6的控制端。晶体管T5的第一端耦接于偏压VDD，第二端耦接于晶体管T4的第一端，而控制端耦接于参考电压VREF。晶体管T6的第一端耦接至电流源电路15以接收参考电流IREF2，第二端耦接于偏压GND，而控制端耦接于晶体管T6的第一端。电阻R2的第一端耦接于晶体管T1的控制端和运算放大器OP的输出端，而第二端耦接输入端N1和晶体管T2的控制端。电容C2的第一端耦接于电阻R2和晶体管T1的控制端之间，而第二端耦接于偏压GND。电容C3的第一端耦接于晶体管T3的控制端和晶体管T5的控制端之间，而第二端耦接于偏压GND。
在本发明电流镜装置40中，电阻R2和电容C2可组成滤波电路F2、以及电容C3可组成滤波电路F3，进而允许特定频率通过。举例来说,电阻R2和电容C2可组成一低通滤波器，而电容C3可组成一低通滤波器，进而隔绝输入信号RFIN中的交流信号(例如是高频成分)传送到运算放大器OP或是晶体管T5以影响其运作。其中，滤波电路F2耦接于晶体管T1的控制端和输入端N1之间。滤波电路F3耦接于晶体管T3的控制端和晶体管T5的控制端之间。在本发明其它实施例中，电阻R2可以由一电感或一电感-电容并联电路来取代。然而，电流镜装置40中滤波电路的实施方式并不限定本发明的范畴。
在本发明的电流镜装置40中，晶体管T1～T6可为金属氧化物半导体场效应晶体管，或其它具备类似功能的组件。晶体管T1～T6组成一电流镜单元，其中晶体管T2的宽长比为晶体管T1宽长比的m倍(m为正数)。为了说明目的，接下来以N型金属氧化物半导体场效应晶体管的实施例来说明电流镜装置40的运作，其中晶体管的第一端为漏极，第二端为源极，且控制端为栅极。然而，晶体管T1～T6的种类并不限定本发明的范畴。
在本发明的电流镜装置40中，由于晶体管T4无法锁住晶体管T5的源极电位，因此晶体管T5的源极电位为浮动电位，且可为偏压VDD与流经晶体管T5的电流及晶体管T5的特性(例如晶体管T5的闸极-源极电压(VGS))决定。此外，晶体管T1和T2具有一致的工艺偏差方向，亦即位于相同或邻近的工艺角。晶体管T3和T5具有一致的工艺偏差方向，亦即位于相同或邻近的工艺角。而晶体管T4和T6具有一致的工艺偏差方向，亦即位于相同或邻近的工艺角。
如前所述，电流镜装置容易因为晶体管的沟道长度调制效应而无法准确稳定地映射出输出电流。本发明的电流镜装置40使用运算放大器OP的电气特性(极高输入电阻和极低输出电阻)来锁住晶体管T1、T2和T4的漏极端电压，及利用反馈方式来控制晶体管T1和T2的栅极端电压。更详细地说，当晶体管T6接收到参考电流IREF2时，参考电流IREF2会被映射而成为流经晶体管T4、T5的电流，使晶体管T4的漏极端及晶体管T5的源极端间的电压VDS3將由参考电压VREF与晶体管T5的闸极-源极电压的差值所提供，并可藉由调整参考电流IREF2的值或调整晶体管T4～T6任一的宽长比，以在使用运算放大器OP推动晶体管T1和T2的柵极端时，能锁住晶体管T1和T2的漏极端电压(VDS1＝VDS2＝VDS3)。透过将两晶体管的漏极端电位维持实质上相等，本发明可进而降低晶体管偏压电流变化对PVT工艺角造成的影响。由于晶体管T2的宽长比为晶体管T1宽长比的m倍，流经晶体管T1的参考电流IREF1被映射m倍而成为流经晶体管T2的负载电流ILOAD(ILOAD＝m×IREF1)。
综上所述，本发明使用运算放大器的电气特性来锁住两晶体管的漏极端电压，改善因晶体管工艺或偏压变化形成的沟道长度调制效应所造成的波动，进而使得流经晶体管T1的参考电流IREF或IREF1能被精准地映射m倍而成为流经晶体管T2的负载电流ILOAD。因此，本发明的放大电路和电流镜装置能提升输出电流的稳定性与准确度。
以上所述仅为本发明的较佳实施例，凡依本发明权利要求书所做的等同变化与修饰，皆应属本发明的涵盖范围。

Claims (15)

1.一种放大电路，其特征在于，该放大电路包含：
一输入端，用来接收一输入信号；
一输出端，用来输出放大后的该输入信号；
一第一晶体管，其包含：
一第一端，用来接收一第一参考电流；
一第二端，耦接于一第一偏压；以及
一控制端；
一第二晶体管，其包含：
一第一端；
一第二端，耦接于该第一偏压；以及
一控制端，耦接于该输入端与该第一晶体管的该控制端；
一第三晶体管，其包含：
一第一端，耦接于该输出端；
一第二端，耦接于该第二晶体管的该第一端；以及
一控制端，耦接于一参考电压；以及
一运算放大器，其包含：
一第一端，耦接于该第一晶体管的该第一端；
一第二端，耦接于该第二晶体管的该第一端；以及
一输出端，耦接于该第一晶体管的该控制端；该运算放大器用来将该第一晶体管的该第一端上的一第一电位以及该第二晶体管的该第一端上的一第二电位维持相等；
该放大电路还包含：
一第一滤波电路，耦接于该第二晶体管的该第一端和该运算放大器的该第二端之间。
2.如权利要求1所述的放大电路，其特征在于，该放大电路还包含：
一第二滤波电路，耦接于该第一晶体管的该控制端和该输入端之间。
3.如权利要求1所述的放大电路，其特征在于，其中该第一晶体管和该第二晶体管具有一致的一第一工艺偏差方向。
4.如权利要求1所述的放大电路，其特征在于，该放大电路还包含：
一第四晶体管，其包含：
一第一端；
一第二端，耦接于该第一偏压；以及
一控制端；以及
一第五晶体管，其包含：
一第一端，耦接于一第二偏压；
一第二端，耦接于该第四晶体管的该第一端；以及
一控制端，耦接于该第三晶体管的该控制端。
5.如权利要求4所述的放大电路，其特征在于，其中该第三晶体管和该第五晶体管具有一致的一第二工艺偏差方向。
6.如权利要求4所述的放大电路，其特征在于，该放大电路还包含：
一第六晶体管，其包含：
一第一端，用来接收一第二参考电流；
一第二端，耦接于该第一偏压；以及
一控制端，耦接于该第四晶体管的该控制端和该第六晶体管的该第一端。
7.如权利要求6所述的放大电路，其特征在于，其中该第四晶体管和该第六晶体管具有一致的一第三工艺偏差方向。
8.如权利要求4所述的放大电路，其特征在于，其中该运算放大器包含：
一第一端，耦接于该第四晶体管的该第一端；
一第二端，耦接于该第一晶体管的该第一端；以及
一输出端，耦接于该第一晶体管的该控制端。
9.如权利要求1所述的放大电路，其特征在于，该放大电路耦接一负载电路，该负载电路耦接于该第三晶体管的该第一端和一第二偏压之间，用来依据流经该第三晶体管的电流来提供放大后的该输入信号。
10.一种电流镜装置，其特征在于，该电流镜装置包含：
一第一晶体管，其包含：
一第一端，用来接收一第一参考电流；
一第二端，耦接于一第一偏压；以及
一控制端；
一第二晶体管，其包含：
一第一端；
一第二端，耦接于该第一偏压；以及
一控制端，耦接于该第一晶体管的该控制端；
一第三晶体管，其包含：
一第一端；
一第二端，耦接于该第二晶体管的该第一端；以及
一控制端，耦接于一参考电压；
一第四晶体管，其包含：
一第一端；
一第二端，耦接于该第一偏压；以及
一控制端；以及
一第五晶体管，其包含：
一第一端，耦接于一第二偏压；
一第二端，耦接于该第四晶体管的该第一端；以及
一控制端，耦接于该第三晶体管的该控制端；以及
一运算放大器，其包含：
一第一端，耦接于该第四晶体管的该第一端；
一第二端，耦接于该第一晶体管的该第一端；以及
一输出端，耦接于该第一晶体管的该控制端。
11.如权利要求10所述的电流镜装置，其特征在于，该电流镜装置还包含：
一第六晶体管，其包含：
一第一端，用来接收一第二参考电流；
一第二端，耦接于该第一偏压；以及
一控制端，耦接于该第四晶体管的该控制端和该第六晶体管的该第一端。
12.如权利要求10所述的电流镜装置，其特征在于，其中
该第二晶体管的该控制端耦接于一输入端，该输入端用来接收一输入信号；以及
该第三晶体管的该第一端耦接于一输出端，该输出端用来输出放大后的该输入信号。
13.如权利要求12所述的电流镜装置，其特征在于，该电流镜装置还包含：
一第二滤波电路，耦接于该第一晶体管的该控制端和该输入端之间。
14.如权利要求10所述的电流镜装置，其特征在于，该电流镜装置还包含：
一第三滤波电路，耦接于该第三晶体管的该控制端和该第五晶体管的该控制端之间。
15.如权利要求12所述的电流镜装置，其特征在于，该电流镜装置耦接一负载电路，该负载电路耦接于该第三晶体管的该第一端和该第二偏压之间，用来依据流经该第三晶体管的电流来提供放大后的该输入信号。
CN201710647222.6A 2017-05-12 2017-08-01 电流镜装置及相关放大电路 Active CN108874019B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
TW106115701 2017-05-12
TW106115701A TWI633410B (zh) 2017-05-12 2017-05-12 電流鏡裝置及相關放大電路

Publications (2)

Publication Number Publication Date
CN108874019A CN108874019A (zh) 2018-11-23
CN108874019B true CN108874019B (zh) 2020-07-31

Family

ID=63960056

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710647222.6A Active CN108874019B (zh) 2017-05-12 2017-08-01 电流镜装置及相关放大电路

Country Status (3)

Country Link
US (1) US10353421B2 (zh)
CN (1) CN108874019B (zh)
TW (1) TWI633410B (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107124148B (zh) * 2017-06-08 2024-06-28 尚睿微电子（上海）有限公司 一种控制电路、偏置电路及控制方法
CN111464149B (zh) * 2019-01-18 2024-03-12 力智电子股份有限公司 滤波放大器
TWI739215B (zh) * 2019-11-21 2021-09-11 立積電子股份有限公司 放大裝置以及電壓電流轉換裝置
CN114564065A (zh) * 2020-11-27 2022-05-31 立积电子股份有限公司 偏压电路及信号放大装置

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5212458A (en) * 1991-09-23 1993-05-18 Triquint Semiconductor, Inc. Current mirror compensation circuit
US5666046A (en) * 1995-08-24 1997-09-09 Motorola, Inc. Reference voltage circuit having a substantially zero temperature coefficient
US5867012A (en) * 1997-08-14 1999-02-02 Analog Devices, Inc. Switching bandgap reference circuit with compounded ΔV.sub.βΕ
US6150883A (en) * 1999-07-22 2000-11-21 Burr-Brown Corporation Rail-to-rail input/output operational amplifier and method
US6194967B1 (en) * 1998-06-17 2001-02-27 Intel Corporation Current mirror circuit
CN101464700A (zh) * 2007-12-18 2009-06-24 原景科技股份有限公司 电流镜电路

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
NL8103813A (nl) * 1981-08-14 1983-03-01 Philips Nv Stroomstabilisatieschakeling.
US7113025B2 (en) * 2004-04-16 2006-09-26 Raum Technology Corp. Low-voltage bandgap voltage reference circuit
US7113044B2 (en) * 2004-08-18 2006-09-26 Texas Instruments Incorporated Precision current mirror and method for voltage to current conversion in low voltage applications

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5212458A (en) * 1991-09-23 1993-05-18 Triquint Semiconductor, Inc. Current mirror compensation circuit
US5666046A (en) * 1995-08-24 1997-09-09 Motorola, Inc. Reference voltage circuit having a substantially zero temperature coefficient
US5867012A (en) * 1997-08-14 1999-02-02 Analog Devices, Inc. Switching bandgap reference circuit with compounded ΔV.sub.βΕ
US6194967B1 (en) * 1998-06-17 2001-02-27 Intel Corporation Current mirror circuit
US6150883A (en) * 1999-07-22 2000-11-21 Burr-Brown Corporation Rail-to-rail input/output operational amplifier and method
CN101464700A (zh) * 2007-12-18 2009-06-24 原景科技股份有限公司 电流镜电路

Also Published As

Publication number Publication date
CN108874019A (zh) 2018-11-23
US20180329443A1 (en) 2018-11-15
US10353421B2 (en) 2019-07-16
TWI633410B (zh) 2018-08-21
TW201901334A (zh) 2019-01-01

Similar Documents

Publication Publication Date Title
CN108874019B (zh) 电流镜装置及相关放大电路
US7504874B2 (en) Transistor arrangement with temperature compensation and method for temperature compensation
CN100502230C (zh) 有源偏置电路
JP6204772B2 (ja) カスコード増幅器
US9196318B2 (en) Low temperature drift voltage reference circuit
US7248116B2 (en) Differential amplifiers
US8519796B2 (en) Bias generation circuit, power amplifier module, and semiconductor device
GB2538258A (en) Reference voltages
US6894555B2 (en) Bandgap reference circuit
WO2014156036A1 (ja) 補償回路及び補償方法
CN111026219B (zh) 一种共源共栅结构的基准源
US8665015B1 (en) Power amplifier circuit
US8648641B2 (en) Voltage controlled variable resistor suitable for large scale signal application
CN112346505A (zh) 增益调变电路
US20180275709A1 (en) Bias circuit
US10877504B2 (en) Low-voltage reference current circuit
JP5841555B2 (ja) 受光回路
JP2015022546A (ja) 定電流定電圧回路
CN112825003B (zh) 放大装置以及电压电流转换装置
JP6061267B2 (ja) バイアス回路及びこれを用いた増幅器
TWI542968B (zh) 可調式鏡射比率之電流鏡
US20150137877A1 (en) Bias circuit using negative voltage
CN114911302A (zh) 电流镜电路
CN117930935A (zh) 电流源偏置电路
CN114761903A (zh) 基准电压产生电路

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant