JP2015022546A

JP2015022546A - 定電流定電圧回路

Info

Publication number: JP2015022546A
Application number: JP2013150556A
Authority: JP
Inventors: 多加志井村; Takashi Imura
Original assignee: Denso Corp
Current assignee: Denso Corp
Priority date: 2013-07-19
Filing date: 2013-07-19
Publication date: 2015-02-02
Anticipated expiration: 2033-07-19
Also published as: US20160091917A1; WO2015008429A1; JP5983552B2

Abstract

【課題】電源電圧よりも低い耐圧を持つ素子で構成でき、入力安定度を高める。
【解決手段】電源電圧Ｖddが上昇すると、中間ノード１４の電圧およびトランジスタＭ３、Ｍ４のゲート電位が上昇しようとする。これに伴い、トランジスタＭ５のゲート電圧が上昇するので、トランジスタＭ５のドレイン電流が増加する。これにより、抵抗Ｒ１に流れる電流が増加し、中間ノード１４の電圧上昇が抑えられる。このフィードバック作用により、中間ノード１４に定電圧Ｖｂが生成される。ツェナーダイオードＤ１の電圧に等しい電圧が抵抗Ｒ２に印加されるので、抵抗Ｒ２とトランジスタＭ３、Ｍ２の直列回路に定電流Ｉｂが流れる。
【選択図】図１

Description

本発明は、ＦＥＴにより構成される定電流定電圧回路に関する。

近年、バッテリから供給される電力によりモータを駆動して走行するハイブリッド自動車、電気自動車などが実用化されている。こうした自動車の電動化に伴い、高い電圧を入力して動作する制御回路の必要性が高まっている。制御回路を高い電源電圧で直接動作させる構成にすると、高耐圧の素子が必要になる。高耐圧素子を含む半導体装置（ＩＣ）を製造するには、低耐圧素子の製造プロセスとは異なる製造プロセスが必要になり、コストが高くなる。そこで、制御回路に入力される高電圧を低電圧に降圧し、その低い電源電圧で制御回路を動作させる構成が一般的である。高い電圧を入力し所望の定電流／定電圧を生成する定電流回路／定電圧回路として、種々の構成が提案されている（例えば特許文献１を参照）。

特開２００１−１４２５５２号公報

しかし、これらの定電流回路／定電圧回路自体を低コストで構成するには、入力される電源電圧に比べ低い耐圧を持つ素子で構成する必要がある。さらに、入力安定度が高い構成、すなわち電源電圧の変動に対する出力電流／出力電圧の変動が小さい構成とする必要もある。

例えば、第４トランジスタ、第１トランジスタおよびツェナーダイオードの直列回路と、第３トランジスタ、第２トランジスタおよび抵抗の直列回路とを電源線間に並列に設けた構成を備えた定電流回路が知られている。ここで、自己バイアス型として動作させるため、第４、第２トランジスタは飽和結線されており、第３、第４トランジスタのゲート同士および第１、第２トランジスタのゲート同士は接続されている。

この従来構成では、電源電圧の上昇に伴い、ペアとなる第１、第２トランジスタのドレイン・ソース間電圧の差および第３、第４トランジスタのドレイン・ソース間電圧の差が大きくなるので、入力安定度が悪い。また、飽和結線されていない第１、第３トランジスタに高電圧が印加されるので、高耐圧のトランジスタが必要になる。これら第１、第３トランジスタに対しペアとなる第２、第４トランジスタも、マッチングのために高耐圧のトランジスタを使用しなければならない。

本発明は上記事情に鑑みてなされたもので、その目的は、電源電圧よりも低い耐圧を持つ素子で構成でき、入力安定度が高い定電流定電圧回路を提供することにある。

請求項１に記載した定電流定電圧回路は、第１電源線と第２電源線との中間電位を有する中間ノードに定電圧を生成するとともに、後述する第２トランジスタに定電流を流す。第１電源線と中間ノードとの間に第１抵抗が接続されており、中間ノードと第２電源線との間に第１〜第５トランジスタ、第２抵抗および第１定電圧素子が接続されている。第１、第２、第５トランジスタはＮチャネル型のＦＥＴであり、第３、第４トランジスタはＰチャネル型のＦＥＴである。

第１トランジスタと飽和結線された第２トランジスタは、ゲート同士が接続されることでペアを形成している。第３トランジスタと飽和結線された第４トランジスタも、ゲート同士が接続されることでペアを形成している。第１トランジスタと第４トランジスタのドレイン同士が接続され、第２トランジスタと第３トランジスタのドレイン同士が接続されている。第５トランジスタは、ゲートが第１および第４トランジスタのドレインに接続されており、ドレインが中間ノードに接続されている。

中間ノードと第３および第４トランジスタの各ソースとの間、または第２および第１トランジスタの各ソースと第２電源線との間には、それぞれ第２抵抗および第１定電圧素子が接続されている。さらに、第１トランジスタのソース電位と第５トランジスタのソース電位が等しくなるようにバイアス設定されている。

この構成において、第１電源線と第２電源線との間に印加される電源電圧が上昇すると、中間ノードの電圧および第３、第４トランジスタのゲート電位が上昇しようとする。このとき、第５トランジスタのゲート電圧が上昇するので、第５トランジスタのドレイン電流が増加する。これにより、第１抵抗に流れる電流が増加するので、中間ノードの電圧上昇が抑えられる。このフィードバック作用により、中間ノードに定電圧が生成される。このとき、第１定電圧素子の電圧に等しい電圧が第２抵抗に印加されるので、第２抵抗と直列に接続された第２トランジスタに定電流が流れる。

このように第５トランジスタを設けると、電源電圧の上昇に伴う中間ノードの電圧上昇および飽和結線されていない第１トランジスタのドレイン・ソース間電圧の上昇を抑えることができる。さらに、飽和結線されていない第３トランジスタのドレイン・ソース間電圧の上昇も抑えられる。従って、中間ノードと第２電源線との間に接続された第１〜第５トランジスタには、中間ノードに生成される定電圧よりも高い電圧が印加されることがなく、低耐圧素子を採用することができる。

さらに、本構成によれば、第１、第２トランジスタのしきい値電圧と第５トランジスタのしきい値電圧との差電圧の範囲内で、第１、第２トランジスタのドレイン・ソース間電圧が接近した値になる。このため、第１、第２トランジスタに生じるチャネル長変調効果がほぼ等しくなる。第３、第４トランジスタについても同様である。その結果、第１、第４トランジスタに流れる電流と第２、第３トランジスタに流れる電流との電流比の精度が高まり、高精度の定電流および高精度の定電圧を生成することができる。すなわち、電源電圧の変動に対する出力電流および出力電圧の変動が小さくなり、入力安定度を高められる。

請求項２記載の手段によれば、第１、第２、第５トランジスタのしきい値電圧は互いに等しい。実際の第５トランジスタの増幅率は有限であるため、第５トランジスタのゲート電圧は、電源電圧の変動により若干変動する。一般に、ＦＥＴは、しきい値電圧に近いゲート電圧で動作させたときに高い増幅率が得られる。第１、第２トランジスタのゲート電圧は、しきい値電圧に近い値になっている。

本手段によれば、第５トランジスタのゲート電圧もしきい値電圧に近い値になる。これにより、第５トランジスタの増幅率が高くなり、電源電圧の変動に対する第５トランジスタのゲート・ソース間電圧の変動が小さくなる。その結果、第１、第２トランジスタのドレイン・ソース間電圧および第３、第４トランジスタのドレイン・ソース間電圧がそれぞれ等しくなるので、入力安定度を一層高めることができる。

請求項３記載の手段によれば、第１、第２、第５トランジスタは、それぞれカスコード接続の形態を備えている。この構成により、第１、第２トランジスタを構成するカスコード接続されたトランジスタのうち、第２電源線側に位置するトランジスタのドレイン・ソース間電圧の変動が小さくなる。その結果、チャネル長変調効果の影響が小さくなり、入力安定度を一層高めることができる。

請求項４記載の手段によれば、第３、第４トランジスタは、それぞれカスコード接続の形態を備えている。この構成により、第３、第４トランジスタを構成するカスコード接続されたトランジスタのうち、中間ノード側に位置するトランジスタのドレイン・ソース間電圧の変動が小さくなる。その結果、チャネル長変調効果の影響が小さくなり、入力安定度を一層高めることができる。

請求項５記載の手段によれば、中間ノードと第５トランジスタのドレインとの間に第２定電圧素子が設けられている。これにより、第５トランジスタのドレイン・ソース間電圧が低下するので、第５トランジスタの耐圧を一層低減できる。

請求項６記載の手段によれば、第２抵抗および第１定電圧素子がそれぞれ第２、第１トランジスタの各ソースと第２電源線との間に接続されている場合、第１トランジスタのソース電位と第５トランジスタのソース電位が等しくなるように、第５トランジスタのソースと第２電源線との間に第３定電圧素子を備えている。第１、第２、第５トランジスタのしきい値電圧が互いに等しい場合には、第１定電圧素子と第３定電圧素子の電圧を等しく設定すればよい。

本発明の第１の実施形態を示す定電流定電圧回路の構成図電源電圧の変化に対する各部の電圧の変化を示す図本発明の第２の実施形態を示す図１相当図本発明の第３の実施形態を示す図１相当図本発明の第４の実施形態を示す図１相当図

各実施形態において実質的に同一部分には同一符号を付して説明を省略する。
（第１の実施形態）
以下、本発明の第１の実施形態について図１および図２を参照しながら説明する。図１に示す定電流定電圧回路１１は、動力駆動用バッテリから供給される電力によりモータを駆動して走行するハイブリッド自動車、電気自動車などに搭載された電子制御装置に用いられている。第１電源線１２と第２電源線１３（グランド線）との間には、上記バッテリから２００Ｖ〜３００Ｖ程度の電源電圧Ｖddが印加されている。

定電流定電圧回路１１は、電源線１２と電源線１３との中間電位を有する中間ノード１４に定電圧Ｖｂを生成するとともに、後述するトランジスタＭ２に一定のドレイン電流Ｉｂを流す。電源線１２と中間ノード１４との間には、第１抵抗Ｒ１が接続されている。中間ノード１４と電源線１３との間には、第１〜第５トランジスタＭ１〜Ｍ５、第２抵抗Ｒ２およびツェナーダイオードＤ１が接続されている。トランジスタＭ１、Ｍ２、Ｍ５は、互いにしきい値電圧が等しく同サイズのＮチャネル型のＭＯＳＦＥＴである。トランジスタＭ３、Ｍ４は、互いにしきい値電圧が等しく同サイズのＰチャネル型のＭＯＳＦＥＴである。

トランジスタＭ１と飽和結線されたトランジスタＭ２は、電源線１３にソース接地されており、ゲート同士が接続されることでペアを形成している。飽和結線とは、トランジスタを飽和領域で動作させるようにゲート・ドレイン間を接続する結線である。トランジスタＭ３と飽和結線されたトランジスタＭ４も、ゲート同士が接続されることでペアを形成している。トランジスタＭ１とＭ４のドレイン同士およびトランジスタＭ２とＭ３のドレイン同士が接続されている。

中間ノード１４とトランジスタＭ３のソースとの間には、第２抵抗Ｒ２が接続されている。中間ノード１４とトランジスタＭ４のソースとの間には、中間ノード１４側をカソードとするツェナーダイオードＤ１が接続されている。ツェナーダイオードＤ１は、第１定電圧素子に相当する。

トランジスタＭ５は、ゲートがトランジスタＭ１、Ｍ４のドレインに接続されており、ドレインが中間ノード１４に接続されている。トランジスタＭ５のソースは、電源線１３に接続されている。すなわち、トランジスタＭ１のソース電位とトランジスタＭ５のソース電位がともにグランド電位となるようにバイアス設定されている。トランジスタＭ２に流れる定電流Ｉｂは、トランジスタＭ２とともにカレントミラー回路を構成する図示しないトランジスタを介して取り出される。

次に、図２も参照しながら本実施形態の作用および効果を説明する。ツェナーダイオードＤ１と抵抗Ｒ２に流れる電流が等しいとき、トランジスタＭ３、Ｍ４のゲート・ソース間電圧（ゲート電圧）は等しくなる。トランジスタＭ３、Ｍ４のゲート同士は接続されているので、ツェナーダイオードＤ１の電圧と抵抗Ｒ２の電圧は、電源電圧Ｖddによらず互いに等しく且つ一定値となる。このため、例えば電源電圧Ｖddが上昇すると、中間ノード１４の電圧およびトランジスタＭ３、Ｍ４のゲート電位が上昇しようとする。

これに伴い、トランジスタＭ５のゲート電圧が上昇するので、トランジスタＭ５のドレイン電流が増加する。これにより、抵抗Ｒ１に流れる電流が増加し、中間ノード１４の電圧上昇が抑えられる。このフィードバック作用により、中間ノード１４に（１）式で示す定電圧Ｖｂが生成される。Ｖgs(M4)、Ｖgs(M5)はトランジスタＭ４、Ｍ５のゲート電圧、Ｖz(D1)はツェナーダイオードＤ１のツェナー電圧である。
Ｖｂ＝Ｖgs(M5)＋Ｖgs(M4)＋Ｖz(D1)＝Ｖds(M1)＋Ｖds(M4)＋Ｖz(D1) …（１）

ツェナー電圧Ｖz(D1)に等しい電圧が抵抗Ｒ２に印加されるので、抵抗Ｒ２とトランジスタＭ３、Ｍ２の直列回路に（２）式で示す定電流Ｉｂが流れる。
Ｉｂ＝Ｖz(D1)／Ｒ２ …（２）

このようにトランジスタＭ５を設けると、電源電圧Ｖddの上昇に伴う中間ノード１４の電圧上昇およびトランジスタＭ１のドレイン・ソース間電圧Ｖds1の上昇を抑えることができる。これに伴い、トランジスタＭ３のドレイン・ソース間電圧Ｖds3の上昇も抑えられる。従って、中間ノード１４と電源線１３との間に接続されたトランジスタＭ１〜Ｍ５には、定電圧Ｖｂ（一例として１２Ｖ）よりも高い電圧が印加されることがない。そのため、トランジスタＭ１〜Ｍ５には低耐圧素子、例えば４０Ｖ耐圧の素子を採用することができる。

実際のトランジスタＭ５の増幅率は有限であるため、トランジスタＭ５のゲート電圧は、電源電圧Ｖddの変動により変動する。そこで、本実施形態では、トランジスタＭ１、Ｍ２、Ｍ５のしきい値電圧が互いに等しくなるように構成されている。これにより、トランジスタＭ１、Ｍ２、Ｍ５のゲート電圧はしきい値電圧に近い値になる。一般に、ＭＯＳＦＥＴは、しきい値電圧に近いゲート電圧で動作させたときに高い増幅率が得られるので、トランジスタＭ５の増幅率が高くなり、電源電圧Ｖddの変動に対するトランジスタＭ５のゲート電圧の変動が小さくなる。

その結果、トランジスタＭ１、Ｍ２のドレイン・ソース間電圧Ｖds1、Ｖds2が等しくなり、トランジスタＭ１、Ｍ２に生じるチャネル長変調効果が等しくなる。同様に、トランジスタＭ３、Ｍ４のドレイン・ソース間電圧Ｖds3、Ｖds4も等しくなり、トランジスタＭ３、Ｍ４に生じるチャネル長変調効果も等しくなる。これにより、トランジスタＭ１、Ｍ４に流れる電流とトランジスタＭ２、Ｍ３に流れる電流との電流比（ミラー比）の精度が高まり、高精度の定電流Ｉｂおよび高精度の定電圧Ｖｂを生成することができる。すなわち、電源電圧Ｖddの変動に対する定電流Ｉｂおよび定電圧Ｖｂの変動が小さくなり、高い入力安定度が得られる。

図２は、電源電圧Ｖddの変化に対する各部の電圧変化を示している。電源電圧Ｖddが（１）式で示した電圧値以上のときには、上述したように電圧Ｖｂは一定になる。このとき、トランジスタＭ１、Ｍ２のドレイン・ソース間電圧Ｖds1、Ｖds2、トランジスタＭ３、Ｍ４のドレイン・ソース間電圧Ｖds3、Ｖds4、およびツェナー電圧Ｖz(D1)と抵抗Ｒ２の電圧Ｖ(R2)はそれぞれ等しくなる。電源電圧Ｖddが（１）式で示した電圧値よりも低くなると、トランジスタＭ５がオフするので、上述したフィードバック作用が消滅する。

以上説明したように、本実施形態の定電流定電圧回路１１は、電源電圧Ｖddよりも低い耐圧を持つトランジスタＭ１〜Ｍ５により構成できるので、半導体装置のレイアウト面積を小さく構成でき、製造コストを下げることができる。また、定電流定電圧回路１１は、入力安定度に優れ、高精度の定電流Ｉｂと定電圧Ｖｂを生成できる。

（第２の実施形態）
第２の実施形態について図３を参照しながら説明する。定電流定電圧回路２１は、図１に示した定電流定電圧回路１１に対し、中間ノード１４とトランジスタＭ５のドレインとの間にツェナーダイオードＤ２を備えた点が異なる。その他の構成部分は同じである。ツェナーダイオードＤ２は、第２定電圧素子に相当する。定電流定電圧回路１１では、トランジスタＭ１〜Ｍ５のうちトランジスタＭ５に最も高い電圧Ｖｂが印加されていた。本実施形態によれば、トランジスタＭ５のドレイン・ソース間電圧がツェナーダイオードＤ２のツェナー電圧Ｖz(D2)だけ低下するので、トランジスタＭ５の素子耐圧をより低減できる。その他、第１の実施形態と同様の作用、効果が得られる。

（第３の実施形態）
第３の実施形態について図４を参照しながら説明する。定電流定電圧回路３１は、中間ノード１４とトランジスタＭ３、Ｍ４との間に替えて、トランジスタＭ２、Ｍ１のソースと電源線１３との間に抵抗Ｒ２、ツェナーダイオードＤ１を備えている。さらに、トランジスタＭ１のソース電位とトランジスタＭ５のソース電位が等しくなるように、トランジスタＭ５のソースと電源線１３との間にツェナーダイオードＤ３が接続されている。他の構成部分は、図１に示した定電流定電圧回路１１と同じである。

トランジスタＭ１、Ｍ２、Ｍ５のしきい値電圧は互いに等しいので、ツェナーダイオードＤ１とＤ３のツェナー電圧を等しく設定すればよい。このようにトランジスタＭ１のソースとトランジスタＭ５のソースを等電位にバイアス設定した本実施形態によっても、第１の実施形態と同様の作用、効果が得られる。

（第４の実施形態）
第４の実施形態について図５を参照しながら説明する。定電流定電圧回路４１は、図１に示した定電流定電圧回路１１に対し、トランジスタＭ１〜Ｍ５をそれぞれカスコード接続の形態に変更した構成を備えている。例えばトランジスタＭ１は、飽和結線されたトランジスタＭ１１とＭ１２に置き替えられている。トランジスタＭ２〜Ｍ５も同様である。この場合、高精度の定電流Ｉｂと定電圧Ｖｂを得るには、トランジスタＭ１１、Ｍ２１、Ｍ５１のしきい値電圧を互いに等しくし、トランジスタＭ３１、Ｍ４１のしきい値電圧を互いに等しくすればよい。その他の構成は、定電流定電圧回路１１と同じである。

本構成によれば、トランジスタＭ１、Ｍ２について、それぞれ電源線１３側に位置するトランジスタＭ１１、Ｍ２１のドレイン・ソース間電圧の変動が小さくなる。その結果、チャネル長変調効果の影響が小さくなり、入力安定度を一層高めることができる。同様に、トランジスタＭ３、Ｍ４について、それぞれ中間ノード１４側に位置するトランジスタＭ３１、Ｍ４１のドレイン・ソース間電圧の変動が小さくなる。その結果、チャネル長変調効果の影響が小さくなり、入力安定度を一層高めることができる。その他の作用および効果は第１の実施形態と同様である。

（その他の実施形態）
以上、本発明の好適な実施形態について説明したが、本発明は上述した実施形態に限定されるものではなく、発明の要旨を逸脱しない範囲内で種々の変形、拡張を行うことができる。

各実施形態において、トランジスタＭ１〜Ｍ５のサイズは相違してもよい。トランジスタＭ１〜Ｍ４のチャネル幅とチャネル長の比をＷ／Ｌ１〜Ｗ／Ｌ４とすれば、Ｗ／Ｌ１：Ｗ／Ｌ２＝Ｗ／Ｌ４：Ｗ／Ｌ３の関係が成立していれば、入力安定度に特に優れた高精度の定電流Ｉｂと定電圧Ｖｂを生成できる。

トランジスタＭ１、Ｍ２、Ｍ５のしきい値電圧が互いに相違する場合、トランジスタＭ３、Ｍ４のしきい値電圧が互いに相違する場合でも、入力安定度に優れた定電流Ｉｂと定電圧Ｖｂを生成できる。この場合でも、電源電圧Ｖddよりも低い耐圧を持つトランジスタＭ１〜Ｍ５を用いて定電流定電圧回路を構成することができる。

第２、第３の実施形態においても、トランジスタＭ１〜Ｍ５をそれぞれカスコード接続の形態に変更してもよい。また、各実施形態およびその変形例において、トランジスタＭ１〜Ｍ５のうちトランジスタＭ１、Ｍ２、Ｍ５のみをカスコード接続とし、或いはトランジスタＭ３、Ｍ４のみをカスコード接続としてもよい。カスコード接続の段数は２に限られない。

第３、第４の実施形態においても、中間ノード１４とトランジスタＭ５のドレインとの間にツェナーダイオードＤ２を接続すれば、トランジスタＭ５の素子耐圧を低減できる。
定電流定電圧回路１１、２１、３１、４１およびその変形回路は、自動車の電子制御装置に限られず、定電流／定電圧の用途に広く適用できる。

図面中、１１、２１、３１、４１は定電流定電圧回路、１２、１３は第１、第２電源線、１４は中間ノード、Ｍ１〜Ｍ５は第１〜第５トランジスタ、Ｄ１〜Ｄ３は第１〜第３定電圧素子、Ｒ１、Ｒ２は第１、第２抵抗である。

Claims

第１電源線（１２）と第２電源線（１３）との中間電位を有する中間ノード（１４）と前記第１電源線との間に接続された第１抵抗（Ｒ１）と、
Ｎチャネル型の第１トランジスタ（Ｍ１）と、
飽和結線され、前記第１トランジスタとゲート同士が接続されたＮチャネル型の第２トランジスタ（Ｍ２）と、
前記第２トランジスタとドレイン同士が接続されたＰチャネル型の第３トランジスタ（Ｍ３）と、
飽和結線され、前記第３トランジスタとゲート同士が接続され、前記第１トランジスタとドレイン同士が接続されたＰチャネル型の第４トランジスタ（Ｍ４）と、
ゲートが前記第１および第４トランジスタのドレインに接続され、ドレインが前記中間ノードに接続された第５トランジスタ（Ｍ５）と、
前記中間ノードと前記第３、第４トランジスタの各ソースとの間、または前記第２、第１トランジスタの各ソースと前記第２電源線との間にそれぞれ接続された第２抵抗（Ｒ２）および第１定電圧素子（Ｄ１）とを備え、
前記第１トランジスタのソース電位と前記第５トランジスタのソース電位が等しくなるようにバイアス設定され、前記第２トランジスタに定電流を流し、前記中間ノードに定電圧を生成することを特徴とする定電流定電圧回路。
前記第１、第２、第５トランジスタのしきい値電圧は互いに等しいことを特徴とする請求項１記載の定電流定電圧回路。
前記第１、第２、第５トランジスタは、それぞれカスコード接続の形態を備えていることを特徴とする請求項１または２記載の定電流定電圧回路。
前記第３、第４トランジスタは、それぞれカスコード接続の形態を備えていることを特徴とする請求項１から３の何れか一項に記載の定電流定電圧回路。
前記中間ノードと前記第５トランジスタのドレインとの間に第２定電圧素子（Ｄ２）が設けられていることを特徴とする請求項１から４の何れか一項に記載の定電流定電圧回路。
前記第２抵抗および前記第１定電圧素子がそれぞれ前記第２、第１トランジスタの各ソースと前記第２電源線との間に接続されている場合、前記第１トランジスタのソース電位と前記第５トランジスタのソース電位が等しくなるように、前記第５トランジスタのソースと前記第２電源線との間に第３定電圧素子（Ｄ３）を備えていることを特徴とする請求項１から５の何れか一項に記載の定電流定電圧回路。