JPH10145965A - 電流制限回路 - Google Patents

Abstract

(57)【要約】 【課題】 温度変化に影響されず、且つ、出力用と電流
検出用の両トランジスタの動作点を一致させて、高精度
の電流制限が可能な電流制限回路を提供する。 【解決手段】 電流制限回路は、負荷１に電流を流す出
力トランジスタ２と、この出力トランジスタ２に対して
ドレインとゲートが共通接続された電流検出用トランジ
スタ３と、上記両トランジスタ２，３のゲートに抵抗Ｒ
を介してゲート電圧を供給する信号線Ｌと、非反転入力
端子が出力トランジスタ２のソースに接続され、反転入
力端子が電流検出用トランジスタ３のソースに接続され
た演算増幅器ＯＰと、電流検出用トランジスタ３のソー
スと演算増幅器ＯＰの出力端子との間に直列に接続され
た第１のトランジスタ４と、この第１のトランジスタ４
と共にカレントミラー回路ＣＭ１を構成する第２のトラ
ンジスタ５とを備えており、第２のトランジスタ５のコ
レクタが信号線Ｌに接続されている。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、電気負荷に供給す
る負荷電流を所定値に制限する電流制限回路に関する。

【０００２】

【従来の技術】従来より、この種の電流制限回路とし
て、特開平５−３２７４４２号公報に開示されているよ
うなものがある。即ち、上記公報に開示の電流制限回路
は、電気負荷に負荷電流を供給するための電流経路にド
レインとソースからなる２つの出力端子が直列に接続さ
れた出力ＭＯＳトランジスタと、この出力ＭＯＳトラン
ジスタと同種且つ同極性であり、そのドレインとゲート
が、夫々、出力ＭＯＳトランジスタのドレインとゲート
に共通接続された電流検出用ＭＯＳトランジスタと、出
力ＭＯＳトランジスタと電流検出用ＭＯＳトランジスタ
のゲートからなる制御端子に抵抗を介して制御信号を供
給する信号線と、ベースが電流検出用ＭＯＳトランジス
タのソースに抵抗を介して接続され、エミッタが出力Ｍ
ＯＳトランジスタのソースに接続され、更にコレクタが
上記信号線（即ち、出力ＭＯＳトランジスタ及び電流検
出用ＭＯＳトランジスタのゲート）に接続された電流制
御用のＮＰＮトランジスタと、を備えている。

【０００３】そして、この電流制限回路では、出力ＭＯ
Ｓトランジスタ（詳しくは、そのドレイン−ソース間）
に流れる負荷電流が大きくなり、それに応じて電流検出
用ＭＯＳトランジスタに流れる電流が大きくなると、Ｎ
ＰＮトランジスタにより出力ＭＯＳトランジスタ及び電
流検出用ＭＯＳトランジスタのゲート−ソース間電圧を
制御して、出力ＭＯＳトランジスタに流れる負荷電流を
所定値に制限するようにしている。

【０００４】

【発明が解決しようとする課題】しかしながら、上記従
来の電流制限回路では、１つのＮＰＮトランジスタによ
り過電流時の電流制限を行っており、電流検出用ＭＯＳ
トランジスタの電流がＮＰＮトランジスタのベース電流
となり、このベース電流が該ＮＰＮトランジスタの電流
増幅率倍されたものが、該ＮＰＮトランジスタの出力で
あるコレクタ−エミッタ間電流となり、このコレクタ−
エミッタ間電流によって電流制限が行われるものである
が、電流増幅率は温度依存性を有しているため、温度が
変化すると、ベース電流とコレクタ−エミッタ間電流の
関係も変動することになり、そのＮＰＮトランジスタの
温度特性により電流制限を行う場合の精度が低下すると
いう問題がある。

【０００５】そして更に、上記従来の電流制限回路で
は、出力ＭＯＳトランジスタのソースと電流検出用ＭＯ
Ｓトランジスタのソースとの間に上記ＮＰＮトランジス
タを介在させているため、出力ＭＯＳトランジスタと電
流検出用ＭＯＳトランジスタのゲート−ソース間電圧及
びドレイン−ソース間電圧に差が生じて、両ＭＯＳトラ
ンジスタの動作点がずれてしまい、この結果、出力ＭＯ
Ｓトランジスタに流れる負荷電流に応じた電流が、電流
検出用ＭＯＳトランジスタに流れなくなり、電流制限動
作が不安定になってしまう。

【０００６】一方、特開平１−２２７５２０号公報や特
開昭６２−２４７２６８号公報には、この種の電流制限
回路において、互いのドレイン同士とゲート同士が共通
接続された２つのＭＯＳトランジスタの各ソースを、演
算増幅器（オペアンプ）によって仮想接続するように構
成して、両ＭＯＳトランジスタのゲート−ソース間電圧
を等しくさせることが記載されているが、あらゆる条件
下で電流制限を精度良く行うことのできる回路構成は考
えられていなかった。

【０００７】本発明は、こうした問題に鑑みなされたも
のであり、温度変化に影響されず、且つ、出力トランジ
スタと電流検出用トランジスタの動作点を一致させて、
極めて精度良く電流制限を行うことのできる、新規な構
成の電流制限回路を提供することを目的としている。

【０００８】

【課題を解決するための手段、及び発明の効果】上記目
的を達成するためになされた請求項１に記載の電流制限
回路においては、出力トランジスタの第１出力端子と第
２出力端子が、所定の第１電圧と該第１電圧よりも低い
第２電圧との間に電気負荷を介して直列に接続されてい
る。そして、この出力トランジスタと同種且つ同極性で
あり、その第１出力端子が出力トランジスタの第１出力
端子に接続され、その制御端子が出力トランジスタの制
御端子に接続された電流検出用トランジスタを備えてお
り、出力トランジスタと電流検出用トランジスタの制御
端子には、信号線により抵抗を介して制御信号が供給さ
れる。

【０００９】ここで特に、請求項１に記載の電流制限回
路では、出力トランジスタの第２出力端子（即ち、電流
検出用トランジスタに接続されない方の出力端子）が演
算増幅器の非反転入力端子に接続され、電流検出用トラ
ンジスタの第２出力端子（即ち、出力トランジスタに接
続されない方の出力端子）が前記演算増幅器の反転入力
端子に接続されており、この演算増幅器の出力端子と電
流検出用トランジスタの第２出力端子との間に、カレン
トミラー回路の一部を成す第１のトランジスタの２つの
出力端子が直列に接続されている。

【００１０】そして更に、この第１のトランジスタと共
にカレントミラー回路を構成し、電流検出用トランジス
タを介して第１のトランジスタに流れる電流に対し所定
倍となる電流を流す第２のトランジスタを備えており、
この第２のトランジスタにより前記信号線に電流を流し
て、その電流による前記抵抗の電圧変化にて制御信号の
電圧レベルを変化させることにより、出力トランジスタ
によって電気負荷に供給される負荷電流を所定値に制限
する。

【００１１】このような請求項１に記載の電流制限回路
では、出力トランジスタの第２出力端子と電流検出用ト
ランジスタの第２出力端子とが互いに同電位となるよう
に、演算増幅器の出力電圧（出力端子の電圧）が変化
し、この演算増幅器の出力端子と電流検出用トランジス
タの第１出力端子との間に、第１のトランジスタを経由
して、出力トランジスタに流れる負荷電流に応じた電流
が流れることとなる。

【００１２】即ち、演算増幅器の作用によって、出力ト
ランジスタと電流検出用トランジスタにおける各端子間
の電位差が全て等しくなるため、電流検出用トランジス
タには、出力トランジスタに流れる負荷電流に対して、
当該電流検出用トランジスタと出力トランジスタとのト
ランジスタサイズの比に応じた電流が正確に流れること
となり、この電流が第１のトランジスタに流れる。

【００１３】そして、第１のトランジスタと共にカレン
トミラー回路を構成する第２のトランジスタには、第１
のトランジスタに流れる電流（即ち、電流検出用トラン
ジスタに流れる電流）を所定倍した電流が流れ、この第
２のトランジスタに流れる電流に応じて、出力トランジ
スタ及び電流検出用トランジスタの制御端子に供給され
る制御信号の電圧レベルが変化して、出力トランジスタ
により電気負荷に供給される負荷電流が所定値に制限さ
れることとなる。

【００１４】尚、第１のトランジスタに流れる電流と第
２のトランジスタに流れる電流との比（上記所定倍）
は、第１及び第２の両トランジスタのトランジスタサイ
ズによって決まるカレントミラー回路のカレントミラー
比であり、１或いは１より小さい値であっても良く、様
々な値に適宜設定することができる。

【００１５】このような請求項１に記載の電流制限回路
において、カレントミラー回路では、カレントミラー回
路を構成する第１及び第２のトランジスタの温度特性が
相殺される。しかも、出力トランジスタと電流検出用ト
ランジスタでは、各端子間の電位差が全て等しくなる。
よって、請求項１に記載の電流制限回路によれば、温度
変化に影響されず、且つ、出力トランジスタと電流検出
用トランジスタの動作点を一致させて、極めて精度良く
電流制限を行うことができるようになる。

【００１６】尚、出力トランジスタと電流検出用トラン
ジスタを、Ｎチャンネル型のＭＯＳトランジスタとした
場合には、請求項２に記載のように、第２のトランジス
タに流れる電流を前記信号線から引き込むように構成
し、また、出力トランジスタと電流検出用トランジスタ
を、Ｐチャンネル型のＭＯＳトランジスタとした場合に
は、請求項３に記載のように、第２のトランジスタに流
れる電流を前記信号線へ流し込むように構成すれば良
い。そして、いずれの場合であっても、信号線に設けら
れた抵抗に流れる電流により電圧変化が生じ、制御信号
の電圧レベルが変化して、負荷電流を所定値に制限する
ことができる。

【００１７】ところで、請求項２又は請求項３に記載の
如く、出力トランジスタと電流検出用トランジスタをＭ
ＯＳトランジスタとした場合には、請求項４に記載のよ
うに、出力トランジスタと電流検出用トランジスタを、
ドレインを前記第１出力端子とし、ソースを前記第２出
力端子とし、ゲートを前記制御端子として接続し、前記
信号線と演算増幅器の出力端子との間に、第２のトラン
ジスタの２つの出力端子を直列に接続するよう構成する
ことができる。

【００１８】つまり、請求項４に記載の電流制限回路で
は、出力トランジスタと電流検出用トランジスタのドレ
イン同士とゲート同士を共通接続すると共に、出力トラ
ンジスタのソースと電流検出用トランジスタのソース
を、演算増幅器の非反転入力端子と反転入力端子とに夫
々接続し、更に、電流検出用トランジスタのソースと演
算増幅器の出力端子との間に、第１のトランジスタの２
つの出力端子を直列に接続すると共に、この第１のトラ
ンジスタと共にカレントミラー回路を構成する第２のト
ランジスタの２つの出力端子を、信号線と演算増幅器の
出力端子との間に直列に接続するようにしている。

【００１９】ところで、請求項４に記載の電流制限回路
において、出力トランジスタと電流検出用トランジスタ
をＮチャンネル型のＭＯＳトランジスタとし、且つ、出
力トランジスタをハイサイド接続（電気負荷よりも高電
位側に接続）した場合、或いは、出力トランジスタと電
流検出用トランジスタをＰチャンネル型のＭＯＳトラン
ジスタとし、且つ、出力トランジスタをロウサイド接続
（電気負荷よりも低電位側に接続）した場合には、演算
増幅器の出力電圧が第１電圧から第２電圧までの範囲で
変化すれば良いため、演算増幅器の電源電圧として特別
なものを用意する必要が無い。

【００２０】これに対し、請求項４に記載の電流制限回
路において、出力トランジスタと電流検出用トランジス
タをＮチャンネル型のＭＯＳトランジスタとし、且つ、
出力トランジスタをロウサイド接続した場合には、出力
トランジスタのソースが第２電圧に接続されるため、演
算増幅器が第２電圧よりも低い電圧を出力しなければな
らず、演算増幅器の電源電圧として第２電圧よりも低い
ものを用意しなければならない。また同様に、請求項４
に記載の電流制限回路において、出力トランジスタと電
流検出用トランジスタをＰチャンネル型のＭＯＳトラン
ジスタとし、且つ、出力トランジスタをハイサイド接続
した場合には、出力トランジスタのソースが第１電圧に
接続されるため、演算増幅器が第１電圧よりも高い電圧
を出力しなければならず、演算増幅器の電源電圧として
第１電圧よりも高いものを用意しなければならない。

【００２１】そこで、請求項５，６に記載の如く構成す
れば、Ｎチャンネル型ＭＯＳトランジスタによるロウサ
イド接続の場合に、演算増幅器の電源電圧として特別な
ものを用意する必要が無く、また、請求項７，８に記載
の如く構成すれば、Ｐチャンネル型ＭＯＳトランジスタ
によるハイサイド接続の場合に、演算増幅器の電源電圧
として特別なものを用意する必要が無い。

【００２２】まず、請求項５に記載の電流制限回路で
は、請求項２に記載の如く出力トランジスタと電流検出
用トランジスタをＮチャンネル型のＭＯＳトランジスタ
とした場合において、出力トランジスタと電流検出用ト
ランジスタを、ソースを前記第１出力端子とし、ドレイ
ンを前記第２出力端子とし、ゲートを前記制御端子とし
て接続すると共に、出力トランジスタのドレインを電気
負荷の第１電圧とは反対側の端部に接続し、出力トラン
ジスタのソースを第２電圧に接続するようにしている。
つまり、出力トランジスタと電流検出用トランジスタの
ソース同士とゲート同士を共通接続すると共に、出力ト
ランジスタのドレインと電流検出用トランジスタのドレ
インを、演算増幅器の非反転入力端子と反転入力端子と
に夫々接続し、更に、出力トランジスタを電気負荷より
も低電位側に接続する、所謂ロウサイド接続するように
している。

【００２３】そして、請求項５に記載の電流制限回路で
は、第１及び第２のトランジスタが、ＰＮＰ型のバイポ
ーラトランジスタ或いはＰチャンネル型のＭＯＳトラン
ジスタであって、演算増幅器の出力端子に、第２のトラ
ンジスタの一方の出力端子が接続されており、更に、第
２のトランジスタの他方の出力端子と第２電圧との間に
電流経路を形成すると共に、第２のトランジスタに流れ
る電流に応じた電流を信号線から第２電圧側へ引き込む
電流引き込み手段を設けている。

【００２４】このような請求項５に記載の電流制限回路
では、電気負荷の第１電圧とは反対側の端部から出力ト
ランジスタ（ドレイン→ソース）を介して第２電圧へ電
流が流れることにより、電気負荷に負荷電流が流れる。
そして、出力トランジスタと電流検出用トランジスタの
両ドレインが互いに同電位となるように演算増幅器の出
力電圧が変化して、演算増幅器の出力端子から第１のト
ランジスタ及び電流検出用トランジスタを経由して第２
電圧へ、負荷電流に応じた電流が流れる。

【００２５】すると、演算増幅器の出力端子から第２の
トランジスタ及び電流引き込み手段にて形成される電流
経路を経由して第２電圧へ、第１のトランジスタに流れ
る電流を所定倍した電流が流れ、電流引き込み手段が、
この電流に応じた電流を信号線から第２電圧側へ引き込
む。

【００２６】つまり、請求項５に記載の電流制限回路で
は、Ｎチャンネル型ＭＯＳトランジスタによるロウサイ
ド接続の場合に、出力トランジスタと電流検出用トラン
ジスタのソース同士とゲート同士を共通接続すると共
に、その両トランジスタの各ドレインを演算増幅器の非
反転入力端子と反転入力端子とに夫々接続するように
し、更に、電流引き込み手段を設けて、第２のトランジ
スタに流れる電流の方向を反転させて、信号線から電流
を引き込むようにしている。

【００２７】そして、このような電流制限回路によれ
ば、請求項４に記載の電流制限回路においてＰチャンネ
ル型ＭＯＳトランジスタによるロウサイド接続を行った
場合と全く同様に、演算増幅器の出力電圧が第１電圧か
ら第２電圧までの範囲で変化すれば良いため、演算増幅
器の電源電圧として特別なものを用意する必要が無い。

【００２８】ここで、電流引き込み手段は、請求項６に
記載のように、第２のトランジスタの前記他方の出力端
子（演算増幅器とは反対側の出力端子）と出力トランジ
スタ及び電流検出用トランジスタのソース（第２電圧）
との間に、２つの出力端子が直列に接続されたＮＰＮ型
のバイポーラトランジスタ或いはＮチャンネル型のＭＯ
Ｓトランジスタである第３のトランジスタと、この第３
のトランジスタと同種且つ同極性であって該第３のトラ
ンジスタと共に第２のカレントミラー回路を構成し、前
記信号線と出力トランジスタ及び電流検出用トランジス
タのソースとの間に２つの出力端子が直列に接続され
て、第２のトランジスタを介して第３のトランジスタに
流れる電流に対し所定倍となる電流を信号線から第２電
圧側へ流す第４のトランジスタと、から構成することが
できる。

【００２９】つまり、請求項６に記載の電流制限回路で
は、電流引き込み手段を、第３及び第４のトランジスタ
からなる第２のカレントミラー回路によって構成してお
り、第３のトランジスタにより前記電流経路を形成する
と共に、第４のトランジスタにより、第２のトランジス
タに流れる電流に応じた電流を信号線から第２電圧側へ
流す（引き込む）ようにしている。

【００３０】そして、このように第３及び第４のトラン
ジスタからなる第２のカレントミラー回路によって、電
流引き込み手段を構成すれば、負荷電流の制限精度を低
下させることなく、請求項５に記載の電流制限回路によ
る効果を得ることができる。一方、請求項７に記載の電
流制限回路では、請求項３に記載の如く出力トランジス
タと電流検出用トランジスタをＰチャンネル型のＭＯＳ
トランジスタとした場合において、出力トランジスタと
電流検出用トランジスタを、ソースを前記第１出力端子
とし、ドレインを前記第２出力端子とし、ゲートを前記
制御端子として接続すると共に、出力トランジスタのソ
ースを第１電圧に接続し、出力トランジスタのドレイン
を電気負荷の第２電圧とは反対側の端部に接続するよう
にしている。つまり、請求項５，６に記載の電流制限回
路と同様に、出力トランジスタと電流検出用トランジス
タのソース同士とゲート同士を共通接続すると共に、出
力トランジスタのドレインと電流検出用トランジスタの
ドレインを、演算増幅器の非反転入力端子と反転入力端
子とに夫々接続しており、更に、出力トランジスタを電
気負荷よりも高電位側に接続する、所謂ハイサイド接続
するようにしている。

【００３１】そして、請求項７に記載の電流制限回路で
は、第１及び第２のトランジスタが、ＮＰＮ型のバイポ
ーラトランジスタ或いはＮチャンネル型のＭＯＳトラン
ジスタであって、演算増幅器の出力端子に、第２のトラ
ンジスタの一方の出力端子が接続されており、更に、第
２のトランジスタの他方の出力端子と第１電圧との間に
電流経路を形成すると共に、第２のトランジスタに流れ
る電流に応じた電流を第１電圧側から信号線へ流し込む
電流供給手段を設けている。

【００３２】このような請求項７に記載の電流制限回路
では、第１電圧から出力トランジスタ（ソース→ドレイ
ン）を介して電気負荷に負荷電流が流れる。そして、出
力トランジスタと電流検出用トランジスタの両ドレイン
が互いに同電位となるように演算増幅器の出力電圧が変
化して、第１電圧から電流検出用トランジスタ及び第１
のトランジスタを経由して演算増幅器の出力端子へ、負
荷電流に応じた電流が流れる。

【００３３】すると、第１電圧から電流引き込み手段に
て形成される電流経路及び第２トランジスタを経由して
演算増幅器の出力端子へ、第１のトランジスタに流れる
電流を所定倍した電流が流れ、電流供給手段が、この電
流に応じた電流を第１電圧側から信号線へ流し込む。

【００３４】つまり、請求項７に記載の電流制限回路で
は、Ｐチャンネル型ＭＯＳトランジスタによるハイサイ
ド接続の場合に、出力トランジスタと電流検出用トラン
ジスタのソース同士とゲート同士を共通接続すると共
に、その両トランジスタの各ドレインを演算増幅器の非
反転入力端子と反転入力端子とに夫々接続するように
し、更に、電流供給手段を設けて、第２のトランジスタ
に流れる電流の方向を反転させて、信号線へ電流を流し
込むようにしている。

【００３５】そして、このような電流制限回路によれ
ば、請求項４に記載の電流制限回路においてＮチャンネ
ル型ＭＯＳトランジスタによるハイサイド接続を行った
場合と全く同様に、演算増幅器の出力電圧が第１電圧か
ら第２電圧までの範囲で変化すれば良いため、演算増幅
器の電源電圧として特別なものを用意する必要が無い。

【００３６】ここで、電流供給手段は、請求項８に記載
のように、第２のトランジスタの前記他方の出力端子
（演算増幅器とは反対側の出力端子）と出力トランジス
タ及び電流検出用トランジスタのソース（第１電圧）と
の間に、２つの出力端子が直列に接続されたＰＮＰ型の
バイポーラトランジスタ或いはＰチャンネル型のＭＯＳ
トランジスタである第３のトランジスタと、この第３の
トランジスタと同種且つ同極性であって該第３のトラン
ジスタと共に第２のカレントミラー回路を構成し、信号
線と出力トランジスタ及び電流検出用トランジスタのソ
ースとの間に２つの出力端子が直列に接続されて、第２
のトランジスタを介して第３のトランジスタに流れる電
流に対し所定倍となる電流を第１電圧側から信号線へ流
す第４のトランジスタと、から構成することができる。

【００３７】つまり、請求項８に記載の電流制限回路で
は、請求項６に記載の発明と同様に、電流供給手段を、
第３及び第４のトランジスタからなる第２のカレントミ
ラー回路によって構成しており、第３のトランジスタに
より前記電流経路を形成すると共に、第４のトランジス
タにより、第２のトランジスタに流れる電流に応じた電
流を第１電圧側から信号線へ流す（流し込む）ようにし
ている。

【００３８】そして、このように第３及び第４のトラン
ジスタからなる第２のカレントミラー回路によって、電
流供給手段を構成すれば、負荷電流の制限精度を低下さ
せることなく、請求項７に記載の電流制限回路による効
果を得ることができる。ところで、請求項６又は請求項
８に記載の電流制限回路に対して、請求項９に記載のよ
うな電位差生成手段、即ち、カレントミラー回路を構成
するに当り互いに接続される第１及び第２のトランジス
タのベース或いはゲートと、電流検出用トランジスタの
ドレインとの間に、第３のトランジスタのベース−エミ
ッタ間電圧或いはゲート−ソース間電圧と同等の電位差
を生じさせる手段を設けるようにすれば、出力トランジ
スタの両出力端子間（ドレイン−ソース間）の電位差が
ほぼ０Ｖの状態でも、電流制限動作を行うことができる
ようになる。

【００３９】この理由について、第１〜第４のトランジ
スタがバイポーラトランジスタである場合を例に挙げて
説明する。まず、一般的に、２つのバイポーラトランジ
スタによってカレントミラー回路を構成する場合には、
両トランジスタのベース同士とエミッタ同士が接続され
ると共に、基準となる電流が流れる方のトランジスタ
（本発明では第１のトランジスタと第３のトランジスタ
であり、以下、基準トランジスタともいう）のコレクタ
とベースが互いに接続される。よって、このようなカレ
ントミラー回路が作動するためには、基準トランジスタ
の出力端子であるコレクタとエミッタとの間に、ベース
−エミッタ間電圧である０．６Ｖ程度の電位差を与える
必要がある。

【００４０】ここで、請求項６又は請求項８に記載の電
流制限回路において、第１のトランジスタ（詳しくは、
そのコレクタとエミッタ）が直列に接続される演算増幅
器の出力端子と電流検出用トランジスタのドレイン（第
２出力端子）との間には、第１のトランジスタのベース
−エミッタ間電圧である０．６Ｖ程度の電位差が生じ
る。そして、出力トランジスタの両出力端子間の電位差
が０Ｖであるとすると、本発明では電流検出用トランジ
スタの両出力端子間の電位差も０Ｖとなるため、演算増
幅器の出力端子と電流検出用トランジスタのソース（第
１出力端子）との電位差も、上記０．６Ｖ程度となる。

【００４１】ところが、請求項６又は請求項８に記載の
電流制限回路では、演算増幅器の出力端子と電流検出用
トランジスタのソースとの間に、第１のトランジスタと
共にカレントミラー回路を構成する第２のトランジスタ
と、第２のカレントミラー回路の基準トランジスタであ
る第３のトランジスタとが直列に接続されるため、上記
のように演算増幅器の出力端子と電流検出用トランジス
タのソースとの電位差が０．６Ｖ程度では、第２のトラ
ンジスタと第３のトランジスタとを両方共に作動させる
ことができず、電流制限動作を行うことができなくなっ
てしまう。

【００４２】そこで、請求項９に記載の電位差生成手段
を設ければ、出力トランジスタの両出力端子間の電位差
が０Ｖであっても、演算増幅器の出力端子と電流検出用
トランジスタのソースとの間に、第１のトランジスタの
ベース−エミッタ間電圧と、電位差生成手段により生成
される電位差（この場合は、第３のトランジスタのベー
ス−エミッタ間電圧と同等の電位差）とを加えた１．２
Ｖ程度の電位差を発生させることができ、これにより、
第２のトランジスタと第３のトランジスタを確実に動作
させて、電流制限動作を行うことができるようになる。

【００４３】尚、２つのＭＯＳトランジスタによってカ
レントミラー回路を構成する場合には、一般的に、両ト
ランジスタのゲート同士とソース同士が接続されると共
に、基準トランジスタのドレインとゲートが互いに接続
される。そして、第１〜第４のトランジスタがＭＯＳト
ランジスタである場合には、電位差生成手段により、第
１及び第２のトランジスタのゲートと電流検出用トラン
ジスタのドレインとの間に、第３のトランジスタのゲー
ト−ソース間電圧と同等の電位差を生じさせるようにす
れば良い。このように構成すれば、演算増幅器の出力端
子と電流検出用トランジスタのソースとの間の電位差
が、第３のトランジスタのゲート−ソース間電圧と同等
の電位差分だけ大きくなり、出力トランジスタの両出力
端子間の電位差がほぼ０Ｖであっても電流制限動作を確
実に行うことができるようになる。

【００４４】一方、請求項２〜請求項９に記載の電流制
限回路では、出力トランジスタと電流検出用トランジス
タをＭＯＳトランジスタとしているが、出力トランジス
タと電流検出用トランジスタは、請求項１０に記載のよ
うに、ＭＯＳトランジスタに代えて、バイポーラトラン
ジスタであっても良い。そして、この場合には、ドレイ
ンに代えてコレクタが、ソースに代えてエミッタが、ゲ
ートに代えてベースが、夫々、回路接続に用いられるよ
うにすれば良い。

【００４５】

【発明の実施の形態】以下、本発明が適用された実施例
について図面を用いて説明する。尚、本発明の実施の形
態は、下記の実施例に何ら限定されることなく、本発明
の技術的範囲に属する限り、種々の形態を採り得ること
は言うまでもない。

【００４６】「第１実施例」まず図１は、第１実施例の
電流制限回路を表す回路図である。図１に示すように、
本第１実施例の電流制限回路は、電気負荷（以下、単
に、負荷という）１に負荷電流を供給するための電流経
路にドレインとソースが直列に接続された出力トランジ
スタ２と、この出力トランジスタ２と同種且つ同極性で
あり、ドレインとゲートが出力トランジスタ２のドレイ
ンとゲートに夫々接続された電流検出用トランジスタ３
と、出力トランジスタ２と電流検出用トランジスタ３の
ゲートに、抵抗Ｒを介して制御信号としてのゲート電圧
を供給する信号線Ｌとを備えている。

【００４７】そして更に、本第１実施例の電流制限回路
は、非反転入力端子（＋端子）が出力トランジスタ２の
ソースに接続され、反転入力端子（−端子）が電流検出
用トランジスタ３のソースに接続された演算増幅器ＯＰ
と、電流検出用トランジスタ３のソースと演算増幅器Ｏ
Ｐの出力端子との間にコレクタとエミッタが直列に接続
され、コレクタとベースが互いに接続された第１のトラ
ンジスタ４と、ベースとエミッタが第１のトランジスタ
４のベースとエミッタに夫々接続されて、この第１のト
ランジスタ４と共にカレントミラー回路ＣＭ１を構成す
ると共に、コレクタが信号線Ｌに接続された第２のトラ
ンジスタ５とを備えている。

【００４８】尚、本実施例の電流制限回路では、上記各
素子が同一の半導体チップ上に形成されている。そし
て、出力トランジスタ２及び電流検出用トランジスタ３
として、Ｎチャンネル型のＭＯＳトランジスタを用い、
第１及び第２のトランジスタ４，５として、ＮＰＮ型の
バイポーラトランジスタを用いている。

【００４９】また、本実施例では、負荷１の一端が第２
電圧としての接地電位（ＧＮＤ＝０Ｖ）に接続されてお
り、出力トランジスタ２のドレインが、端子１０を介し
て、接地電位よりも高い第１電圧としての電源電圧ＶＤ
（例えば５Ｖ）に接続され、出力トランジスタ２のソー
スが、端子２０を介して、負荷１の接地電位とは反対側
の端部に接続されている。つまり、本第１実施例の電流
制限回路は、Ｎチャンネル型ＭＯＳトランジスタによる
ハイサイド接続の構成を採っている。

【００５０】また更に、この電流制限回路は、抵抗Ｒに
接続された端子３０を介して、定電圧電源回路４０が接
続されている。そして、この定電圧電源回路４０から出
力される所定の定電圧ＶＧが、抵抗Ｒ及び信号線Ｌを介
して、出力トランジスタ２と電流検出用トランジスタ３
のゲートに供給される。

【００５１】次に、上記のように構成された電流制限回
路の動作について説明する。まず、負荷１を駆動しない
場合には、定電圧電源回路４０により端子３０に定電圧
ＶＧが印加されず、出力トランジスタ２は、そのゲート
−ソース間電圧が０Ｖになるため、オフ状態となり、負
荷１には電流が流れない。

【００５２】一方、負荷１を駆動する場合には、定電圧
電源回路４０から抵抗Ｒ及び信号線Ｌを介して、出力ト
ランジスタ２と電流検出用トランジスタ３のゲートにハ
イレベルのゲート電圧が供給され、電源電圧ＶＤから出
力トランジスタ２（ドレイン→ソース）を介して、負荷
１に負荷電流Ｉ1 が流れる。

【００５３】ここで、この時には、出力トランジスタ２
と電流検出用トランジスタ３の両ソースが互いに同電位
となるように演算増幅器ＯＰの出力電圧（出力端子の電
圧）が変化し、電源電圧ＶＤから演算増幅器ＯＰの出力
端子へ、電流検出用トランジスタ３（ドレイン→ソー
ス）及び第１のトランジスタ４（コレクタ→エミッタ）
を介して、負荷電流Ｉ1 に応じた電流Ｉ2 が流れる。

【００５４】即ち、演算増幅器ＯＰの作用によって、出
力トランジスタ２と電流検出用トランジスタ３における
各端子間の電位差が全て等しくなるため、両トランジス
タ２，３は、飽和／非飽和の全動作領域にて、その動作
点が一致する。よって、電流検出用トランジスタ３に
は、出力トランジスタ２に流れる負荷電流Ｉ1 に対し
て、両トランジスタ２，３のトランジスタサイズ比に応
じた電流Ｉ2 が正確に流れることとなり、この電流Ｉ2
が第１のトランジスタ４にも流れる。

【００５５】すると、第１のトランジスタ４に流れる電
流（即ち、電流検出用トランジスタ３に流れる電流）Ｉ
2 を所定倍した電流Ｉ3 が、第２のトランジスタ５によ
って信号線Ｌから演算増幅器ＯＰの出力端子へ引き込ま
れ、この電流Ｉ3 による抵抗Ｒでの電圧降下によって、
出力トランジスタ２及び電流検出用トランジスタ３のゲ
ート電圧が低下して、出力トランジスタ２により流され
る負荷電流Ｉ1 が所定値に制限される。

【００５６】尚、第１のトランジスタ４に流れる電流Ｉ
2 と第２のトランジスタ５に流れる電流Ｉ3 との比（上
記所定倍）は、第１及び第２の両トランジスタ４，５の
トランジスタサイズによって決まるカレントミラー回路
ＣＭ１のカレントミラー比である。

【００５７】このような第１実施例の電流制限回路にお
いて、出力トランジスタ２と電流検出用トランジスタ３
とのトランジスタサイズの比をｍ：１とすると、出力ト
ランジスタ２に流れる負荷電流Ｉ1 と電流検出用トラン
ジスタ３に流れる電流Ｉ2 との関係は、下記の式１のよ
うになる。

【００５８】

【数１】Ｉ1 ＝ｍ×Ｉ2 …（式１） また、カレントミラー回路ＣＭ１のカレントミラー比を
１：ｎ（＝ｎ倍）とすると、第２のトランジスタ５によ
って抵抗Ｒに流される電流Ｉ3 は、下記の式２のように
なる。

【００５９】

【数２】Ｉ3 ＝ｎ×Ｉ2 …（式２） そして、出力トランジスタ２のゲート−ソース間電圧Ｖ
GSは、下記の式３の如く表される。尚、式３において
「Ｒ0 」は、抵抗Ｒの抵抗値である。

【００６０】

【数３】ＶGS＝ＶＧ−Ｒ0 ×Ｉ3 …（式３） よって、上記式１〜式３より、出力トランジスタ２によ
って負荷１に流される負荷電流Ｉ1 は、下記の式４のよ
うになる。

【００６１】

【数４】 Ｉ1 ＝（ＶＧ−ＶGS）×ｍ／（ｎ×Ｒ0 ） …（式４） 式４から分かるように、負荷電流Ｉ1 は、出力トランジ
スタ２と電流検出用トランジスタ３のトランジスタサイ
ズ比ｍと、カレントミラー回路ＣＭ１のカレントミラー
比ｎと、抵抗Ｒの抵抗値Ｒ0 だけに依存し、電源電圧Ｖ
Ｄや出力トランジスタ２のドレイン−ソース間電圧等に
全く関係なく決定されることが分かる。

【００６２】そして、カレントミラー回路ＣＭ１では、
第１及び第２のトランジスタ４，５の温度特性が相殺さ
れ、また、出力トランジスタ２と電流検出用トランジス
タ３においても、互いの温度特性が相殺されるため、温
度変化に影響されずに、上記式１及び式２が成立する。

【００６３】よって、抵抗Ｒとして、抵抗値精度及び温
度特性に優れたものを用いれば、極めて精度良く負荷電
流Ｉ1 の電流制限を行うことができる。以上詳述したよ
うに第１実施例の電流制限回路では、カレントミラー回
路ＣＭ１を構成する第１及び第２のトランジスタ４，５
の温度特性が相殺され、しかも、出力トランジスタ２と
電流検出用トランジスタ３では、演算増幅器ＯＰにより
各端子間の電位差が全て等しくなる。

【００６４】よって、この電流制限回路によれば、温度
変化に影響されず、且つ、出力トランジスタ２と電流検
出用トランジスタ３の動作点を一致させて、極めて精度
良く負荷電流Ｉ1 の電流制限を行うことができる。また
更に、本第１実施例の電流制限回路によれば、出力トラ
ンジスタ２のドレイン−ソース間電圧がほぼ０Ｖの状態
でも、演算増幅器ＯＰにより、電流検出用トランジスタ
３及び第１のトランジスタ４に負荷電流Ｉ1 に応じた電
流Ｉ2 を流すことができ、更に、信号線Ｌに上記電流Ｉ
2 を所定倍した電流Ｉ3 を流すことができる。よって、
出力トランジスタ２のあらゆる動作領域で電流制限動作
を行うことができ、負荷電流Ｉ1 の制限値を様々な値に
設定することが容易となる。

【００６５】「第２実施例」上記第１実施例の電流制限
回路は、Ｎチャンネル型のＭＯＳトランジスタである出
力トランジスタ２を負荷１よりも高電位側に接続したハ
イサイド接続のものであったが、次に、第２実施例とし
て、出力トランジスタ２を負荷１よりも低電位側に接続
するロウサイド接続の構成を採用した電流制限回路につ
いて説明する。

【００６６】図２に示すように、第２実施例の電流制限
回路は、第１実施例の電流制限回路に対して、下記の
（１）〜（３）の３点が異なっており、その他について
は全く同様である。 （１）出力トランジスタ２と電流検出用トランジスタ３
をとして、Ｐチャンネル型のＭＯＳトランジスタを用い
ている。

【００６７】（２）カレントミラー回路ＣＭ１を構成す
る第１及び第２のトランジスタ４，５として、ＰＮＰ型
のバイポーラトランジスタを用いている。 （３）負荷１の一端が電源電圧ＶＧに接続されており、
出力トランジスタ２のソースが、端子１０を介して負荷
１の電源電圧ＶＤとは反対側の端部に接続され、出力ト
ランジスタ２のドレインが、端子２０を介して接地電位
に接続されている。

【００６８】このような第２実施例の電流制限回路は、
前述した第１実施例の電流制限回路に対し、各部に流れ
る電流の方向が逆になるだけで同様に動作する。即ち、
負荷１を駆動する場合には、定電圧電源回路４０から抵
抗Ｒ及び信号線Ｌを介して、出力トランジスタ２と電流
検出用トランジスタ３のゲートに、電源電圧ＶＤよりも
低いロウレベルのゲート電圧が供給され、負荷１の電源
電圧ＶＤとは反対側の端部から出力トランジスタ２（ソ
ース→ドレイン）を介して接地電位へ電流が流れること
により、負荷１に負荷電流Ｉ1 が流れる。

【００６９】そしてこの時、出力トランジスタ２と電流
検出用トランジスタ３の両ソースが互いに同電位となる
ように演算増幅器ＯＰの出力電圧が変化して、演算増幅
器ＯＰの出力端子から接地電位へ、第１のトランジスタ
４（エミッタ→コレクタ）及び電流検出用トランジスタ
３（ソース→ドレイン）を介して、負荷電流Ｉ1 に応じ
た電流Ｉ2 が流れ、更に、この電流Ｉ2 を所定倍した電
流Ｉ3 が、第２のトランジスタ５によって演算増幅器Ｏ
Ｐの出力端子から信号線Ｌへ流し込まれる。そして、こ
の電流Ｉ3 による抵抗Ｒでの電圧上昇によって、出力ト
ランジスタ２及び電流検出用トランジスタ３のゲート電
圧が上昇して、出力トランジスタ２により流される負荷
電流Ｉ1 が所定値に制限される。

【００７０】この第２実施例の電流制限回路でも、第１
実施例の電流制限回路と全く同様に、カレントミラー回
路ＣＭ１を構成する第１及び第２のトランジスタ４，５
の温度特性が相殺され、しかも、出力トランジスタ２と
電流検出用トランジスタ３では、演算増幅器ＯＰにより
各端子間の電位差が全て等しくなるため、温度変化に影
響されず、且つ、出力トランジスタ２と電流検出用トラ
ンジスタ３の動作点を一致させて、極めて精度良く負荷
電流Ｉ1 の電流制限を行うことができる。

【００７１】ところで、出力トランジスタ２と電流検出
用トランジスタ３をＮチャンネル型のＭＯＳトランジス
タとした第１実施例の電流制限回路において、第２実施
例の如く出力トランジスタ２を負荷１よりも低電位側に
接続（ロウサイド接続）するようにしても良いが、この
場合には、出力トランジスタ２のソースが接地電位に接
続されるため、演算増幅器ＯＰが接地電位（＝０Ｖ）よ
りも低い電圧を出力しなければならず、このため、演算
増幅器ＯＰの電源電圧として、０Ｖより低いものを用意
しなければならない。

【００７２】また同様に、出力トランジスタ２と電流検
出用トランジスタ３をＰチャンネル型のＭＯＳトランジ
スタとした第２実施例の電流制限回路において、第１実
施例の如く出力トランジスタ２を負荷１よりも高電位側
に接続（ハイサイド接続）するようにしても良いが、こ
の場合には、出力トランジスタ２のソースが電源電圧Ｖ
Ｄに接続されるため、演算増幅器ＯＰが電源電圧ＶＤよ
りも高い電圧を出力しなければならず、このため、演算
増幅器ＯＰの電源電圧として、電源電圧ＶＤより高いも
のを用意しなければならない。

【００７３】そこで、後述する第３実施例の如く構成す
れば、出力トランジスタ２と電流検出用トランジスタ３
をＮチャンネル型のＭＯＳトランジスタとし、且つ、出
力トランジスタ２をロウサイド接続した場合に、演算増
幅器ＯＰの電源電圧として特別なものを用意する必要が
無く、また、後述する第４実施例の如く構成すれば、出
力トランジスタ２と電流検出用トランジスタ３をＰチャ
ンネル型のＭＯＳトランジスタとし、且つ、出力トラン
ジスタ２をハイサイド接続した場合に、演算増幅器ＯＰ
の電源電圧として特別なものを用意する必要が無い。

【００７４】「第３実施例」まず、第３実施例の電流制
限回路は、図３に示すように、第１実施例の電流制限回
路に対して、下記の（Ａ）〜（Ｃ）の３点が異なってい
る。（Ａ）出力トランジスタ２と電流検出用トランジス
タ３のソース同士とゲート同士を共通接続すると共に、
出力トランジスタ２のドレインと電流検出用トランジス
タ３のドレインを、演算増幅器ＯＰの非反転入力端子と
反転入力端子とに夫々接続し、更に、出力トランジスタ
２のドレインを負荷１の電源電圧ＶＤとは反対側の端部
に接続し、出力トランジスタ２のソースを接地電位に接
続するようにしている。

【００７５】（Ｂ）カレントミラー回路ＣＭ１を構成す
る第１及び第２のトランジスタ４，５として、ＰＮＰ型
のバイポーラトランジスタを用いており、第１のトラン
ジスタ４のコレクタが、電流検出用トランジスタ３のド
レインに接続されている。そして、カレントミラー回路
ＣＭ１では、第１のトランジスタ３のコレクタとベース
が直接接続されておらず、その代わりに、エミッタが第
１及び第２のトランジスタ４，５のベースに接続され、
ベースが第１のトランジスタ４のコレクタに接続され、
コレクタが出力トランジスタ２及び電流検出用トランジ
スタ３のソース（本第３実施例では、接地電位）に接続
された、ＰＮＰ型のバイポーラトランジスタである電位
差生成用トランジスタ６を追加して備えている。

【００７６】（Ｃ）そして更に、第３実施例の電流制限
回路は、第２のトランジスタ５のコレクタと出力トラン
ジスタ２及び電流検出用トランジスタ３のソースとの間
にコレクタとエミッタが直列に接続され、コレクタとベ
ースが互いに接続された第３のトランジスタ７と、ベー
スとエミッタが第３のトランジスタ７のベースとエミッ
タに夫々接続されて、この第３のトランジスタ７と共に
第２のカレントミラー回路ＣＭ２を構成する第４のトラ
ンジスタ８と、を追加して備えており、第４のトランジ
スタ８のコレクタが信号線Ｌに接続されている。尚、第
３及び第４のトランジスタ７，８は、共にＮＰＮ型のバ
イポーラトランジスタである。

【００７７】このように構成された第３実施例の電流制
限回路では、負荷１の電源電圧ＶＤとは反対側の端部か
ら出力トランジスタ２（ドレイン→ソース）を介して接
地電位へ電流が流れることにより、負荷１に負荷電流Ｉ
1 が流れる。そして、出力トランジスタ２と電流検出用
トランジスタ３の両ドレインが互いに同電位となるよう
に演算増幅器ＯＰの出力電圧が変化して、演算増幅器Ｏ
Ｐの出力端子から第１のトランジスタ４（エミッタ→コ
レクタ）及び電流検出用トランジスタ３（ドレイン→ソ
ース）を経由して接地電位へ、負荷電流Ｉ1 に応じた電
流Ｉ2 が流れ、更に、この電流Ｉ2 を所定倍した電流Ｉ
3 が、演算増幅器ＯＰの出力端子から第２のトランジス
タ５（エミッタ→コレクタ）及び第３のトランジスタ７
（コレクタ→エミッタ）を経由して接地電位へ流れる。

【００７８】すると、第３のトランジスタ７と共に第２
のカレントミラー回路ＣＭ２を構成する第４のトランジ
スタ８が、第２のトランジスタ５及び第３のトランジス
タ７に流れる電流Ｉ3 を所定倍した電流Ｉ3 ’を、信号
線Ｌから接地電位側へ引き込む。そして、この電流Ｉ3
’による抵抗Ｒでの電圧降下によって、出力トランジ
スタ２及び電流検出用トランジスタ３のゲート電圧が低
下して、出力トランジスタ２により流される負荷電流Ｉ
1 が所定値に制限される。

【００７９】尚、第３のトランジスタ７に流れる電流Ｉ
3 と第４のトランジスタ８に流れる電流Ｉ3 ’との比
（上記所定倍）は、第３及び第４の両トランジスタ７，
８のトランジスタサイズによって決まる第２のカレント
ミラー回路ＣＭ２のカレントミラー比である。そして、
このカレントミラー比は、１に設定するようにしても良
いし、それ以外の値に設定するようにしても良い。

【００８０】つまり、第３実施例の電流制限回路では、
Ｎチャンネル型ＭＯＳトランジスタによるロウサイド接
続の場合に、出力トランジスタ２と電流検出用トランジ
スタ３のソース同士とゲート同士を共通接続すると共
に、その両トランジスタ２，３の各ドレインを演算増幅
器ＯＰの非反転入力端子と反転入力端子とに夫々接続す
るようにし、更に、電流引き込み手段としての第２のカ
レントミラー回路ＣＭ２を設けて、第２のトランジスタ
５に流れる電流Ｉ3 の方向を反転させて、信号線Ｌから
電流Ｉ3 ’を引き込むようにしている。

【００８１】そして、このような電流制限回路によれ
ば、図２に示した第２実施例の電流制限回路と同様に、
演算増幅器ＯＰの出力電圧が電源電圧ＶＤから接地電位
までの範囲で変化すれば良いため、演算増幅器ＯＰの電
源電圧として特別なものを用意する必要が無い。

【００８２】また、本第３実施例の電流制限回路では、
第３及び第４のトランジスタ７，８からなる第２のカレ
ントミラー回路ＣＭ２によって、信号線Ｌから電流を引
き込むようにしているため、負荷電流Ｉ1 の制限精度を
低下させることも無い。ところで、本第３実施例の電流
制限回路では、カレントミラー回路ＣＭ１を構成する第
１のトランジスタ４のコレクタとベースが直接接続され
ておらず、その代わりに、電位差生成手段としての電位
差生成用トランジスタ６を設けているため、出力トラン
ジスタ２のドレイン−ソース間電圧がほぼ０Ｖの状態で
も、電流制限動作を行うことができる。

【００８３】以下、この理由について説明する。まず、
図３において、電位差生成用トランジスタ６を設けず
に、第１のトランジスタ４のコレクタとベースを直接接
続するようにした場合には、演算増幅器ＯＰの出力端子
と電流検出用トランジスタ３のドレインとの間に、第１
のトランジスタ４のベース−エミッタ間電圧である０．
６Ｖ程度の電位差が生じることとなる。そして、出力ト
ランジスタ２のドレイン−ソース間電圧が０Ｖであると
すると、本実施例では電流検出用トランジスタ３のドレ
イン−ソース間電圧も０Ｖとなるため、演算増幅器ＯＰ
の出力端子と電流検出用トランジスタ３のソースとの電
位差も、上記０．６Ｖ程度となる。

【００８４】ここで、本第３実施例の電流制限回路で
は、演算増幅器ＯＰの出力端子と電流検出用トランジス
タ３のソースとの間に、第１のトランジスタ４と共にカ
レントミラー回路ＣＭ１を構成する第２のトランジスタ
５と、第２のカレントミラー回路ＣＭ２を構成する第３
のトランジスタ７とが直列に接続されるため、上記のよ
うに演算増幅器ＯＰの出力端子と電流検出用トランジス
タ３のソースとの電位差が０．６Ｖ程度では、第２のト
ランジスタ５と第３のトランジスタ７とを両方共に作動
させることができず、電流制限動作を行うことができな
くなってしまう。

【００８５】そこで、図３の如く電位差生成用トランジ
スタ６を設ければ、出力トランジスタ２のドレイン−ソ
ース間電圧がたとえ０Ｖであっても、演算増幅器ＯＰの
出力端子と電流検出用トランジスタ３のソースとの間
に、第１のトランジスタ４のベース−エミッタ間電圧
と、電位差生成用トランジスタ６のベース−エミッタ間
電圧（即ち、第３のトランジスタ７のベース−エミッタ
間電圧と同等の電位差）とを加えた１．２Ｖ程度の電位
差を発生させることができる。そして、これにより、出
力トランジスタ２のドレイン−ソース間電圧がたとえ０
Ｖであっても、第２のトランジスタ５と第３のトランジ
スタ７を確実に動作させて、前述した電流制限動作を行
うことが可能となるのである。

【００８６】尚、電位差生成用トランジスタ６を設ける
ことに代えて、第１のトランジスタ４のコレクタとベー
スを直接接続すると共に、その接続点から、電流検出用
トランジスタ３のドレインと演算増幅器ＯＰの反転入力
端子との接続点へ至る電流経路に、ダイオードを順方向
に挿入するようにしても良い。但し、図３の如く電位差
生成用トランジスタ６を設けるようにすれば、カレント
ミラー回路ＣＭ１のカレントミラー比を一層正確に設定
することができるという点で有利である。

【００８７】「第４実施例」次に、第４実施例の電流制
限回路は、図４に示すように、前述した第３実施例の電
流制限回路に対して、下記の（ａ）〜（ｃ）の３点が異
なっており、その他については全く同様である。

【００８８】（ａ）出力トランジスタ２と電流検出用ト
ランジスタ３として、Ｐチャンネル型のＭＯＳトランジ
スタを用いている。 （ｂ）カレントミラー回路ＣＭ１を構成する第１及び第
２のトランジスタ４，５として、ＮＰＮ型のバイポーラ
トランジスタを用いると共に、電位差生成用トランジス
タ６も、ＮＰＮ型のバイポーラトランジスタとしてい
る。

【００８９】そして更に、第２のカレントミラー回路Ｃ
Ｍ２を構成する第３及び第４のトランジスタ７，８とし
て、ＰＮＰ型のバイポーラトランジスタを用いている。 （ｃ）負荷１の一端が接地電位に接続されており、出力
トランジスタ２のソースが、端子１０を介して電源電圧
ＶＤに接続され、出力トランジスタ２のドレインが、端
子２０を介して負荷１の接地電位とは反対側の端部に接
続されている。

【００９０】このような第４実施例の電流制限回路は、
前述した第３実施例の電流制限回路に対し、各部に流れ
る電流の方向が逆になるだけで同様に動作する。即ち、
電源電圧ＶＤから出力トランジスタ２（ソース→ドレイ
ン）を介して、負荷１に負荷電流Ｉ1 が流れると共に、
この時、出力トランジスタ２と電流検出用トランジスタ
３の両ドレインが互いに同電位となるように演算増幅器
ＯＰの出力電圧が変化して、電源電圧ＶＤから電流検出
用トランジスタ３（ソース→ドレイン）及び第１のトラ
ンジスタ４（コレクタ→エミッタ）を経由して演算増幅
器ＯＰの出力端子へ、負荷電流Ｉ1 に応じた電流Ｉ2 が
流れ、更に、この電流Ｉ2を所定倍した電流Ｉ3 が、電
源電圧ＶＤから第３のトランジスタ７（エミッタ→コレ
クタ）及び第２のトランジスタ５（コレクタ→エミッ
タ）を経由して演算増幅器ＯＰの出力端子へ流れる。

【００９１】すると、第３のトランジスタ７と共に第２
のカレントミラー回路ＣＭ２を構成する第４のトランジ
スタ８が、第２のトランジスタ５及び第３のトランジス
タ７に流れる電流Ｉ3 を所定倍した電流Ｉ3 ’を、電源
電圧ＶＤ側から信号線Ｌへ流し込む。そして、この電流
Ｉ3 ’による抵抗Ｒでの電圧上昇によって、出力トラン
ジスタ２及び電流検出用トランジスタ３のゲート電圧が
上昇して、出力トランジスタ２により流される負荷電流
Ｉ1 が所定値に制限される。

【００９２】つまり、第４実施例の電流制限回路では、
Ｐチャンネル型ＭＯＳトランジスタによるハイサイド接
続の場合に、出力トランジスタ２と電流検出用トランジ
スタ３のソース同士とゲート同士を共通接続すると共
に、その両トランジスタ２，３の各ドレインを演算増幅
器ＯＰの非反転入力端子と反転入力端子とに夫々接続す
るようにし、更に、電流供給手段としての第２のカレン
トミラー回路ＣＭ２を設けて、第２のトランジスタ５に
流れる電流Ｉ3 の方向を反転させて、信号線Ｌへ電流Ｉ
3 ’を流し込むようにしている。

【００９３】そして、このような電流制限回路によれ
ば、図１に示した第１実施例の電流制限回路と同様に、
演算増幅器ＯＰの出力電圧が電源電圧ＶＤから接地電位
までの範囲で変化すれば良いため、演算増幅器ＯＰの電
源電圧として特別なものを用意する必要が無い。

【００９４】また、本第４実施例の電流制限回路におい
ても、第３実施例のものと同様に、第３及び第４のトラ
ンジスタ７，８からなる第２のカレントミラー回路ＣＭ
２によって、信号線Ｌに電流を流すようにしているた
め、負荷電流Ｉ1 の制限精度を低下させることも無い。

【００９５】そして更に、本第４実施例の電流制限回路
においても、カレントミラー回路ＣＭ１を構成する第１
のトランジスタ４のコレクタとベースが直接接続されて
おらず、その代わりに、電位差生成手段としての電位差
生成用トランジスタ６を設けているため、出力トランジ
スタ２のドレイン−ソース間電圧がほぼ０Ｖの状態で
も、電流制限動作を行うことができる。

【００９６】「その他の変形例」上記第１〜第４実施例
では、カレントミラー回路ＣＭ１を、バイポーラトラン
ジスタによって構成したが、ＭＯＳトランジスタを用い
て構成するようにしても良い。

【００９７】また同様に、第３及び第４実施例では、第
２のカレントミラー回路ＣＭ２を、バイポーラトランジ
スタによって構成したが、ＭＯＳトランジスタを用いて
構成するようにしても良い。尚、例えば第３実施例にお
いて、カレントミラー回路ＣＭ２をＭＯＳトランジスタ
で構成した場合（つまり、第３及び第４のトランジスタ
７，８をＭＯＳトランジスタとした場合）には、カレン
トミラー回路ＣＭ１を構成する第１及び第２のトランジ
スタ４，５のベースと、電流検出用トランジスタ３のド
レインとの間に、ＭＯＳトランジスタである第３のトラ
ンジスタ７のゲート−ソース間電圧と同等の電位差を生
じさせるように構成すれば良い。

【００９８】具体的には、図３において、ＰＮＰトラン
ジスタからなる電位差生成用トランジスタ６の代わり
に、ソースが第１及び第２のトランジスタ４，５のベー
スに接続され、ゲートが第１のトランジスタ４のコレク
タに接続され、ドレインが出力トランジスタ２及び電流
検出用トランジスタ３のソースに接続された、Ｐチャン
ネル型のＭＯＳトランジスタを設ければ良い。また、こ
のようなＰチャンネル型のＭＯＳトランジスタを設ける
ことに代えて、第１のトランジスタ４のコレクタとベー
スを直接接続すると共に、その接続点から、電流検出用
トランジスタ３のドレインと演算増幅器ＯＰの反転入力
端子との接続点へ至る電流経路に、ゲートとドレインが
接続されたＭＯＳトランジスタを直列に挿入して、上記
電流経路に第３のトランジスタ７のゲート−ソース間電
圧に相当する電位差を生じさせるようにしても良い。

【００９９】一方、前述した各実施例の電流制限回路
は、出力トランジスタ２及び電流検出用トランジスタ３
として、ＭＯＳトランジスタを用いたものであったが、
出力トランジスタ２及び電流検出用トランジスタ３とし
て、バイポーラトランジスタを用いるようにしても良
い。尚、この場合には、ドレインに代えてコレクタを、
ソースに代えてエミッタを、ゲートに代えてベースを、
夫々、回路接続に用いれば良い。

【図面の簡単な説明】

【図１】 第１実施例の電流制限回路を表す回路図であ
る。

【図２】 第２実施例の電流制限回路を表す回路図であ
る。

【図３】 第３実施例の電流制限回路を表す回路図であ
る。

【図４】 第４実施例の電流制限回路を表す回路図であ
る。

【符号の説明】

１…電気負荷（負荷） ２…出力トランジスタ ３…電流検出用トランジスタ Ｌ…信号線 Ｒ…抵
抗 ＯＰ…演算増幅器 ４…第１のトランジスタ ５…
第２のトランジスタ ＣＭ１…カレントミラー回路 ６…電位差生成用トラ
ンジスタ ７…第３のトランジスタ ８…第４のトランジスタ ＣＭ２…第２のカレントミラー回路 １０，２０，３
０…端子 ４０…定電圧電源回路

Claims (10)

【特許請求の範囲】
1. 【請求項１】 制御端子と電流の入出力を行う第１出力
   端子及び第２出力端子とを有し、所定の第１電圧と該第
   １電圧よりも低い第２電圧との間に、電気負荷を介して
   前記両出力端子が直列に接続された出力トランジスタ
   と、 該出力トランジスタと同種且つ同極性であり、その第１
   出力端子が前記出力トランジスタの第１出力端子に接続
   され、その制御端子が前記出力トランジスタの制御端子
   に接続された電流検出用トランジスタと、 前記出力トランジスタと前記電流検出用トランジスタの
   制御端子に抵抗を介して制御信号を供給する信号線と、 非反転入力端子が前記出力トランジスタの第２出力端子
   に接続され、反転入力端子が前記電流検出用トランジス
   タの第２出力端子に接続された演算増幅器と、 前記電流検出用トランジスタの第２出力端子と前記演算
   増幅器の出力端子との間に、２つの出力端子が直列に接
   続された第１のトランジスタと、 該第１のトランジスタと共にカレントミラー回路を構成
   し、前記電流検出用トランジスタを介して前記第１のト
   ランジスタに流れる電流に対し所定倍となる電流を流す
   第２のトランジスタとを備え、 前記第２のトランジスタにより前記信号線に電流を流
   し、当該電流による前記抵抗の電圧変化にて前記制御信
   号の電圧レベルを変化させて、前記出力トランジスタに
   より前記電気負荷に供給される負荷電流を所定値に制限
   するように構成したこと、 を特徴とする電流制限回路。
2. 【請求項２】 請求項１に記載の電流制限回路におい
   て、 前記出力トランジスタと前記電流検出用トランジスタ
   は、Ｎチャンネル型のＭＯＳトランジスタであり、前記
   第２のトランジスタに流れる電流を前記信号線から引き
   込むように構成されていること、 を特徴とする電流制限回路。
3. 【請求項３】 請求項１に記載の電流制限回路におい
   て、 前記出力トランジスタと前記電流検出用トランジスタ
   は、Ｐチャンネル型のＭＯＳトランジスタであり、前記
   第２のトランジスタに流れる電流を前記信号線へ流し込
   むように構成されていること、 を特徴とする電流制限回路。
4. 【請求項４】 請求項２又は請求項３に記載の電流制限
   回路において、 前記出力トランジスタと前記電流検出用トランジスタ
   は、ドレインを前記第１出力端子とし、ソースを前記第
   ２出力端子とし、ゲートを前記制御端子として接続され
   ており、 前記信号線と前記演算増幅器の出力端子との間に、前記
   第２のトランジスタの２つの出力端子が直列に接続され
   ていること、 を特徴とする電流制限回路。
5. 【請求項５】 請求項２に記載の電流制限回路におい
   て、 前記出力トランジスタと前記電流検出用トランジスタ
   は、ソースを前記第１出力端子とし、ドレインを前記第
   ２出力端子とし、ゲートを前記制御端子として接続され
   ていると共に、 前記出力トランジスタは、ドレインが前記電気負荷の前
   記第１電圧とは反対側の端部に接続され、ソースが前記
   第２電圧に接続されており、 前記第１及び第２のトランジスタは、ＰＮＰ型のバイポ
   ーラトランジスタ或いはＰチャンネル型のＭＯＳトラン
   ジスタであって、前記演算増幅器の出力端子に、前記第
   ２のトランジスタの一方の出力端子が接続されており、 更に、前記第２のトランジスタの他方の出力端子と前記
   第２電圧との間に電流経路を形成すると共に、前記第２
   のトランジスタに流れる電流に応じた電流を前記信号線
   から前記第２電圧側へ引き込む電流引き込み手段を設け
   たこと、 を特徴とする電流制限回路。
6. 【請求項６】 請求項５に記載の電流制限回路におい
   て、 前記電流引き込み手段は、 前記第２のトランジスタの前記他方の出力端子と前記出
   力トランジスタ及び前記電流検出用トランジスタのソー
   スとの間に、２つの出力端子が直列に接続されたＮＰＮ
   型のバイポーラトランジスタ或いはＮチャンネル型のＭ
   ＯＳトランジスタである第３のトランジスタと、 該第３のトランジスタと同種且つ同極性であって該第３
   のトランジスタと共に第２のカレントミラー回路を構成
   し、前記信号線と前記出力トランジスタ及び前記電流検
   出用トランジスタのソースとの間に２つの出力端子が直
   列に接続されて、前記第２のトランジスタを介して前記
   第３のトランジスタに流れる電流に対し所定倍となる電
   流を前記信号線から前記第２電圧側へ流す第４のトラン
   ジスタとからなること、 を特徴とする電流制限回路。
7. 【請求項７】 請求項３に記載の電流制限回路におい
   て、 前記出力トランジスタと前記電流検出用トランジスタ
   は、ソースを前記第１出力端子とし、ドレインを前記第
   ２出力端子とし、ゲートを前記制御端子として接続され
   ていると共に、 前記出力トランジスタは、ソースが前記第１電圧に接続
   され、ドレインが前記電気負荷の前記第２電圧とは反対
   側の端部に接続されており、 前記第１及び第２のトランジスタは、ＮＰＮ型のバイポ
   ーラトランジスタ或いはＮチャンネル型のＭＯＳトラン
   ジスタであって、前記演算増幅器の出力端子に、前記第
   ２のトランジスタの一方の出力端子が接続されており、 更に、前記第２のトランジスタの他方の出力端子と前記
   第１電圧との間に電流経路を形成すると共に、前記第２
   のトランジスタに流れる電流に応じた電流を前記第１電
   圧側から前記信号線へ流し込む電流供給手段を設けたこ
   と、 を特徴とする電流制限回路。
8. 【請求項８】 請求項７に記載の電流制限回路におい
   て、 前記電流供給手段は、 前記第２のトランジスタの前記他方の出力端子と前記出
   力トランジスタ及び前記電流検出用トランジスタのソー
   スとの間に、２つの出力端子が直列に接続されたＰＮＰ
   型のバイポーラトランジスタ或いはＰチャンネル型のＭ
   ＯＳトランジスタである第３のトランジスタと、 該第３のトランジスタと同種且つ同極性であって該第３
   のトランジスタと共に第２のカレントミラー回路を構成
   し、前記信号線と前記出力トランジスタ及び前記電流検
   出用トランジスタのソースとの間に２つの出力端子が直
   列に接続されて、前記第２のトランジスタを介して前記
   第３のトランジスタに流れる電流に対し所定倍となる電
   流を前記第１電圧側から前記信号線へ流す第４のトラン
   ジスタとからなること、 を特徴とする電流制限回路。
9. 【請求項９】 請求項６又は請求項８に記載の電流制限
   回路において、 前記カレントミラー回路を構成するに当り互いに接続さ
   れる前記第１及び第２のトランジスタのベース或いはゲ
   ートと、前記電流検出用トランジスタのドレインとの間
   に、前記第３のトランジスタのベース−エミッタ間電圧
   或いはゲート−ソース間電圧と同等の電位差を生じさせ
   る電位差生成手段を設けたこと、 を特徴とする電流制限回路。
10. 【請求項１０】 請求項２〜請求項９の何れかに記載の
    電流制限回路において、 前記出力トランジスタと前記電流検出用トランジスタ
    は、前記ＭＯＳトランジスタに代えてバイポーラトラン
    ジスタであり、ドレインに代えてコレクタが、ソースに
    代えてエミッタが、ゲートに代えてベースが、夫々、回
    路接続に用いられていること、 を特徴とする電流制限回路。