JPH10335998A - 電流検出回路 - Google Patents

Abstract

(57)【要約】 【課題】 検出精度が高く且つ設計が容易な電流検出回
路を提供する。 【解決手段】 ソースが接地されドレインが負荷Ｌを介
して電源ＶＤ１に接続された出力トランジスタ１と、該
トランジスタ１に対しソースとゲートが共通接続され、
ドレインに第１トランジスタ３ａが接続された電流検出
用トランジスタ２と、第１トランジスタ３ａと共に電流
ミラー回路３を成す第２トランジスタ３ｂとを備え、出
力トランジスタ１の電流Ｉ1 を第２トランジスタ３ｂに
流れる電流Ｉ3 に基づき検出する電流検出回路にて、電
源ＶＤ２と電流ミラー回路３との間に抵抗Ｚを設け、ド
レインが抵抗Ｚの電流ミラー回路３側に接続されソース
が接地されたトランジスタ４が、抵抗Ｚに流す電流を演
算増幅器ＯＰの出力に応じて増減してトランジスタ１，
２の両ドレイン電圧を一致させる。演算増幅器ＯＰは常
に接地電位を基準にトランジスタ４のゲート電圧を制御
でき設計容易となる。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、出力トランジスタ
に流れる電流を検出するための電流検出回路に関する。

【０００２】

【従来の技術】従来より、この種の電流検出回路とし
て、米国特許第５０８１３７９号及び特開昭６２−２４
７２６８号公報に開示されているものがある。即ち、上
記公報に開示の電流検出回路は、図６に示す如く、ドレ
インが電源電圧（正の電位）ＶＤに接続され、ソースが
電気負荷Ｌを介して接地電位（０Ｖ）に接続された、Ｎ
チャンネル型のＭＯＳトランジスタからなる出力トラン
ジスタＱ１と、この出力トランジスタＱ１と同種且つ同
極性であり（つまり、Ｎチャンネル型のＭＯＳトランジ
スタであり）、そのドレインが出力トランジスタＱ１の
ドレインに接続され、そのゲートが出力トランジスタＱ
１のゲートに接続された電流検出用トランジスタＱ２
と、電流検出用トランジスタＱ２のソースと接地電位と
の間の電流経路に、ドレインとソースが直列に接続され
ると共に、ドレインとゲートが互いに接続されたＮチャ
ンネル型のＭＯＳトランジスタＱ４と、このＭＯＳトラ
ンジスタＱ４と共にカレントミラー回路を構成するＮチ
ャンネル型のＭＯＳトランジスタＱ５と、を備えてい
る。

【０００３】更に、上記公報に開示の電流検出回路に
は、電流検出用トランジスタＱ２のソース電圧を出力ト
ランジスタＱ１のソース電圧に一致させるための手段と
して、非反転入力端子（＋）が出力トランジスタＱ１の
ソースに接続され、反転入力端子（−）が電流検出用ト
ランジスタＱ２のソースに接続された演算増幅器ＯＰ
と、電流検出用トランジスタＱ２のソースとＭＯＳトラ
ンジスタＱ４のドレインとの間に、ソースとドレインが
直列に接続され、ゲートが演算増幅器ＯＰの出力端子に
接続されたＰチャンネル型のＭＯＳトランジスタＱ３
と、が設けられている。

【０００４】そして、この電流検出回路では、出力トラ
ンジスタＱ１と電流検出用トランジスタＱ２の両ゲート
に共通のゲート電圧が印加されて、両トランジスタＱ
１，Ｑ２に電流が流れると、演算増幅器ＯＰの出力によ
って駆動されるＭＯＳトランジスタＱ３のドレイン−ソ
ース間電圧が、電流検出用トランジスタＱ２のソース電
圧と出力トランジスタＱ１のソース電圧とが一致するよ
うに変化する。

【０００５】このため、出力トランジスタＱ１と電流検
出用トランジスタＱ２における各端子間の電位差が全て
等しくなって、電流検出用トランジスタＱ２には、出力
トランジスタＱ１に流れる電流（即ち、電気負荷Ｌに流
れる負荷電流）ＩQ1に対し、電流検出用トランジスタＱ
２と出力トランジスタＱ１とのトランジスタサイズの比
に応じた電流ＩQ2が正確に流れることとなり、その電流
ＩQ2がＭＯＳトランジスタＱ３を介してＭＯＳトランジ
スタＱ４に流れる。

【０００６】すると、ＭＯＳトランジスタＱ４と共にカ
レントミラー回路を構成するＭＯＳトランジスタＱ５に
は、電流検出用トランジスタＱ２に流れる電流ＩQ2を所
定倍した電流ｉが流れることとなるため、この電流検出
回路では、ＭＯＳトランジスタＱ５に流れる電流ｉに基
づいて、出力トランジスタＱ１に流れる電流ＩQ1を検出
するようにしている。

【０００７】

【発明が解決しようとする課題】このように、上記従来
の電流検出回路では、演算増幅器ＯＰと電圧制御用のＭ
ＯＳトランジスタＱ３との作用により、電流検出用トラ
ンジスタＱ２のソース電圧を出力トランジスタＱ１のソ
ース電圧に一致させることができ、その結果、出力トラ
ンジスタＱ１に流れる電流ＩQ1を精度良く検出すること
ができるのであるが、以下の問題があった。

【０００８】上記従来の電流検出回路では、演算増幅器
ＯＰが、電圧制御用のＭＯＳトランジスタＱ３のゲート
−ソース間電圧を制御することで、電流検出用トランジ
スタＱ２のソース電圧を出力トランジスタＱ１のソース
電圧に一致させるようにしているが、ＭＯＳトランジス
タＱ３のソースは電流検出用トランジスタＱ２のソース
に接続されており、しかも、電流検出用トランジスタＱ
２のソース電圧は、基本的に出力トランジスタＱ１の出
力電圧Ｖａであるソース電圧と一致しているため、演算
増幅器ＯＰは、ＭＯＳトランジスタＱ３のゲートへ出力
する電圧Ｖｂを、出力トランジスタＱ１の出力電圧Ｖａ
に依存して変化させなければならない。

【０００９】つまり、演算増幅器ＯＰは、出力トランジ
スタＱ１の出力電圧Ｖａが変化すると想定される全範囲
の電圧を出力可能でなければならず、例えば、出力トラ
ンジスタＱ１の出力電圧Ｖａが１Ｖ以下から数十Ｖにま
で変化したならば、演算増幅器ＯＰは、その変化に応じ
て、ＭＯＳトランジスタＱ３のゲートへ出力する電圧Ｖ
ｂを大きく変化させる必要がある。

【００１０】よって、上記従来の電流検出回路では、演
算増幅器ＯＰの電源電圧及びその出力能力を設定するに
当り、出力トランジスタＱ１の出力電圧Ｖａを意識しな
ければならず、回路設計の容易性に欠けていた。特に、
出力トランジスタＱ１の出力電圧Ｖａが広範囲に変動す
る場合には、その範囲の電圧を出力可能な演算増幅器Ｏ
Ｐを用意しなければならず、回路構成を容易に実現する
ことができなかった。

【００１１】本発明は、こうした問題に鑑みなされたも
のであり、出力トランジスタに流れる電流を精度良く検
出できる上に設計が容易な電流検出回路を提供すること
を目的としている。

【００１２】

【課題を解決するための手段、及び発明の効果】本発明
の電流検出回路においては、出力トランジスタの２つの
出力端子のうち、第１出力端子が所定の第１電圧に接続
され、第２出力端子が第１電圧とは異なる第２電圧に電
気負荷を介して接続されている。

【００１３】そして、出力トランジスタと同種且つ同極
性であり、その第１出力端子が出力トランジスタの第１
出力端子に接続され、その制御端子が出力トランジスタ
の制御端子に接続された電流検出用トランジスタを備え
ており、この電流検出用トランジスタの第２出力端子に
は、カレントミラー回路の一部を成す第１のトランジス
タの一方の出力端子が接続され、更に、第１のトランジ
スタの他方の出力端子（即ち、第１のトランジスタの電
流検出用トランジスタとは反対側の出力端子）と、第１
電圧よりも第２電圧側の第３電圧との間には、自己に流
れる電流に応じて第１のトランジスタとの接続点の電圧
を変化させる電流供給負荷が直列に接続されている。
尚、第３電圧は、第２電圧と同電位であっても良いし、
異なる電位であっても良く、適宜設定可能である。

【００１４】また、反転入力端子が出力トランジスタの
第２出力端子に接続され、非反転入力端子が電流検出用
トランジスタの第２出力端子に接続された演算増幅器を
備えており、この演算増幅器の出力端子は、ＭＯＳトラ
ンジスタからなる電圧制御用トランジスタのゲートに接
続されている。

【００１５】そして、電圧制御用トランジスタの出力端
子のうち、ドレインは電流供給負荷と第１のトランジス
タとの接続点に接続され、ソースは電流検出用トランジ
スタの第１出力端子（即ち、第１電圧）に接続されてい
る。つまり、電圧制御用トランジスタが、電流検出用ト
ランジスタ及び第１のトランジスタをバイパスして、電
流供給負荷に電流を流す構成を採っている。

【００１６】このような本発明の電流検出回路では、電
流供給負荷、演算増幅器、及び電圧制御用トランジスタ
により、電流検出用トランジスタの第２出力端子の電圧
を出力トランジスタの第２出力端子の電圧に一致させる
ための電圧制御手段が構成されており、出力トランジス
タと電流検出用トランジスタの両制御端子に共通の駆動
電圧が印加されて、両トランジスタに電流が流れると、
電圧制御用トランジスタが、電流供給負荷に流す電流を
演算増幅器の出力に応じて増減することにより電流供給
負荷と第１のトランジスタとの接続点の電圧を制御し
て、電流検出用トランジスタの第２出力端子の電圧を出
力トランジスタの第２出力端子の電圧に一致させる。

【００１７】すると、出力トランジスタと電流検出用ト
ランジスタにおける各端子間の電位差が全て等しくなる
ため、電流検出用トランジスタには、出力トランジスタ
に流れる電流（即ち、電気負荷に流れる負荷電流）に対
して、当該電流検出用トランジスタと出力トランジスタ
とのトランジスタサイズの比に応じた電流が正確に流れ
ることとなり、この電流が第１のトランジスタに流れ
る。

【００１８】そして、第１のトランジスタと共にカレン
トミラー回路を構成する第２のトランジスタには、第１
のトランジスタに流れる電流（即ち、電流検出用トラン
ジスタに流れる電流）を所定倍した電流が流れることと
なるため、この第２のトランジスタに流れる電流に基づ
いて、出力トランジスタの両出力端子間に流れる電流が
検出される。

【００１９】特に、カレントミラー回路では、カレント
ミラー回路を構成する第１及び第２のトランジスタの温
度特性が相殺される。よって、温度変化に影響されず、
且つ、出力トランジスタと電流検出用トランジスタの動
作点を一致させて、極めて精度良く電流検出を行うこと
ができるようになる。

【００２０】尚、第１のトランジスタに流れる電流と第
２のトランジスタに流れる電流との比（上記所定倍）
は、第１及び第２の両トランジスタのトランジスタサイ
ズによって決まるカレントミラー回路のカレントミラー
比であり、様々な値に適宜設定することができる。

【００２１】このような本発明の電流検出回路において
は、カレントミラー回路を構成する第１のトランジスタ
の電流検出用トランジスタとは反対側の出力端子と第３
電圧との間に、電流供給負荷を直列に接続すると共に、
電圧制御用トランジスタにより、電流検出用トランジス
タ及び第１のトランジスタをバイパスして、電流供給負
荷に流れる電流を増減することで、電流検出用トランジ
スタの第２出力端子と出力トランジスタの第２出力端子
とを同電位に保つようにしている。そして、電圧制御用
トランジスタのソースが電流検出用トランジスタの第１
出力端子（即ち、第１電圧）に接続されているため、電
圧制御用トランジスタのソース電圧は一定の第１電圧と
なり、演算増幅器は、常に第１電圧を基準として、電圧
制御用トランジスタのゲートに電圧を出力すれば良い。

【００２２】よって、本発明の電流検出回路によれば、
演算増幅器の電源電圧及びその出力能力を設定する際
に、前述した従来回路の如く出力トランジスタの出力電
圧（即ち、第２出力端子の電圧）を意識する必要がな
く、回路設計が非常に容易となる。そして、出力トラン
ジスタの出力電圧が大きく変動する場合でも、そのよう
な広範囲の電圧を出力可能な演算増幅器を、特別に用意
する必要がない。

【００２３】尚、電圧制御用トランジスタとしては、Ｍ
ＯＳトランジスタに代えて、バイポーラトランジスタを
用いることもできる。そして、この場合には、コレクタ
を電流供給負荷と第１のトランジスタとの接続点に接続
し、エミッタを電流検出用トランジスタの第１出力端子
に接続し、ベースを演算増幅器の出力端子に接続すれば
良い。

【００２４】また、第２電圧が第１電圧よりも高電位に
設定されている場合、即ち、出力トランジスタを電気負
荷よりも低電位側に接続したロウサイド接続の場合に
は、電圧制御用トランジスタとして、Ｎチャンネル型の
ＭＯＳトランジスタ或いはＮＰＮ型のバイポーラトラン
ジスタを用いれば良い。逆に、第２電圧が第１電圧より
も低電位に設定されている場合、即ち、出力トランジス
タを電気負荷よりも高電位側に接続したハイサイド接続
の場合には、電圧制御用トランジスタとして、Ｐチャン
ネル型のＭＯＳトランジスタ或いはＰＮＰ型のバイポー
ラトランジスタを用いれば良い。

【００２５】一方、電流供給負荷としては、所定の抵抗
値を有する抵抗器を用いることができる。また、電流供
給負荷として、第１のトランジスタの電流検出用トラン
ジスタとは反対側の出力端子と第３電圧との間に２つの
出力端子が直列に接続されると共に、その２つの出力端
子間に流れる電流に制限が付与された、ＭＯＳトランジ
スタ又はバイポーラトランジスタを用いても良い。

【００２６】一方更に、出力トランジスタ及び電流検出
用トランジスタと、カレントミラー回路を構成する第１
及び第２のトランジスタは、ＭＯＳトランジスタであっ
ても良いし、或いは、バイポーラトランジスタであって
も良い。

【００２７】

【発明の実施の形態】以下、本発明の実施形態について
図面を用いて説明する。尚、本発明の実施形態は、下記
のものに何ら限定されることなく、本発明の技術的範囲
に属する限り、種々の形態を採り得ることは言うまでも
ない。

【００２８】［第１実施形態］まず図１は、第１実施形
態の電流検出回路を表す回路図である。図１に示すよう
に、第１実施形態の電流検出回路は、ソースが第１電圧
としての接地電位（ＧＮＤ＝０Ｖ）に接続され、ドレイ
ンが電気負荷Ｌを介して接地電位よりも高い第２電圧と
しての電源電圧ＶＤ１に接続された出力トランジスタ１
と、この出力トランジスタ１と同種且つ同極性であり、
ソースとゲートが出力トランジスタ１のソースとゲート
に夫々接続された電流検出用トランジスタ２と、ドレイ
ンとゲートが互いに接続されると共に、そのドレインが
電流検出用トランジスタ２のドレインに接続された第１
のトランジスタ３ａと、ゲートとソースが第１のトラン
ジスタ３ａのゲートとソースに夫々接続されて、この第
１のトランジスタ３ａと共にカレントミラー回路３を構
成する第２のトランジスタ３ｂと、第１及び第２のトラ
ンジスタ３ａ，３ｂのソースと接地電位よりも高い第３
電圧としての電源電圧ＶＤ２との間に直列に接続され
た、電流供給負荷としての抵抗器Ｚとを備えている。

【００２９】尚、本第１実施形態では、第１電圧を接地
電位（＝０Ｖ）としているが、接地電位に限るものでは
ない。また、電源電圧ＶＤ２は、電源電圧ＶＤ１と同電
位であっても良いし、異なる電位であっても良い。一
方、カレントミラー回路３では、第１及び第２のトラン
ジスタ３ａ，３ｂのソースが、カレントミラー回路にて
共通の電流が流れる共通端子Ｓu となっており、第１の
トランジスタ３ａのドレインが、カレントミラー回路に
て基準となる電流が流れる基準電流端子Ｓ1 となってお
り、第２のトランジスタ３ｂのドレインが、カレントミ
ラー回路にて基準電流端子Ｓ1 に流れる電流に対し所定
倍となるミラー電流を流すミラー電流端子Ｍ1 となって
いる。

【００３０】そして更に、第１実施形態の電流検出回路
は、反転入力端子（−）が出力トランジスタ１のドレイ
ンに接続され、非反転入力端子（＋）が電流検出用トラ
ンジスタ２のドレインに接続された演算増幅器ＯＰと、
ドレインが抵抗器Ｚと第１のトランジスタ３ａとの接続
点（即ち、カレントミラー回路３の共通端子Ｓu ）に接
続され、ソースが電流検出用トランジスタ２のソース
（即ち、接地電位）に接続され、ゲートが演算増幅器Ｏ
Ｐの出力端子に接続された電圧制御用トランジスタ４
と、第２のトランジスタ３ｂのドレイン（即ち、カレン
トミラー回路３のミラー電流端子Ｍ1 ）と接地電位との
間に直列に接続された、電流検出用抵抗器Ｒ0 とを備え
ている。

【００３１】ここで、本実施形態の電流検出回路では、
出力トランジスタ１、電流検出用トランジスタ２、及び
電圧制御用トランジスタ４として、Ｎチャンネル型のＭ
ＯＳトランジスタを用い、第１のトランジスタ３ａ及び
第２のトランジスタ３ｂとして、Ｐチャンネル型のＭＯ
Ｓトランジスタを用いている。つまり、本第１実施形態
では、Ｎチャンネル型ＭＯＳトランジスタによるロウサ
イド接続の構成を採っている。

【００３２】一方、本第１実施形態では、出力トランジ
スタ１のドレインが、端子２０を介して電気負荷Ｌの電
源電圧ＶＤ１とは反対側に接続されており、出力トラン
ジスタ１のソースが、端子２２を介して接地電位に接続
されている。そして、出力トランジスタ１と電流検出用
トランジスタ２の共通接続されたゲートには、当該電流
検出回路の外部から端子２４を介して、ゲート電圧ＶG
が供給されるようになっている。また、電流検出用抵抗
器Ｒ0 の両端のうち、第２のトランジスタ３ｂのドレイ
ンに接続された方は、電流検出用の端子２８に接続され
ており、第２のトランジスタ３ｂに接続されない方は、
端子２６を介して接地電位に接続されている。

【００３３】次に、上記のように構成された電流検出回
路の動作について説明する。まず、端子２４にゲート電
圧ＶG を供給せず、端子２４の電圧を０Ｖにした場合に
は、出力トランジスタ１は、そのゲート−ソース間電圧
が０Ｖになるため、完全なオフ状態となり、電気負荷Ｌ
には電流が流れない。

【００３４】一方、端子２４にゲート電圧ＶG を供給す
ると、電源電圧ＶＤ１から出力トランジスタ１（ドレイ
ン→ソース）を介して、電気負荷Ｌに電流Ｉ1 が流れ
る。そして、電源電圧ＶＤ２から抵抗器Ｚ及び第１のト
ランジスタ３ａを介して、電流検出用トランジスタ２に
も電流Ｉ2 が流れることとなるが、この時には、抵抗器
Ｚ，演算増幅器ＯＰ，及び電圧制御用トランジスタ４の
作用により、出力トランジスタ１と電流検出用トランジ
スタ２の両ドレインが同電位に保たれる。

【００３５】具体的には、電流検出用トランジスタ２の
ドレイン電圧が出力トランジスタ１のドレイン電圧より
も高くなると、演算増幅器ＯＰの出力電圧が上昇して、
電圧制御用トランジスタ４のオン抵抗が小さくなり、抵
抗器Ｚから電圧制御用トランジスタ４を介して接地電位
に流れる電流が増加する。すると、抵抗器Ｚと第１のト
ランジスタ３ａとの接続点（カレントミラー回路３の共
通端子Ｓu ）の電圧が低下して、電流検出用トランジス
タ２のドレイン電圧も低下し、この結果、両トランジス
タ１，２のドレインが同電位に保たれる。

【００３６】逆に、電流検出用トランジスタ２のドレイ
ン電圧が出力トランジスタ１のドレイン電圧よりも低く
なると、演算増幅器ＯＰの出力電圧が低下して、電圧制
御用トランジスタ４のオン抵抗が大きくなり、抵抗器Ｚ
から電圧制御用トランジスタ４を介して接地電位に流れ
る電流が減少する。すると、抵抗器Ｚと第１のトランジ
スタ３ａとの接続点の電圧が上昇して、電流検出用トラ
ンジスタ２のドレイン電圧も上昇し、この結果、両トラ
ンジスタ１，２のドレインが同電位に保たれる。

【００３７】即ち、本第１実施形態では、電圧制御用ト
ランジスタ４が、抵抗器Ｚに流す電流を演算増幅器ＯＰ
の出力に応じて増減することにより、抵抗器Ｚと第１の
トランジスタ３ａとの接続点の電圧を制御して、電流検
出用トランジスタ２のドレイン電圧を出力トランジスタ
１のドレイン電圧に一致させる。

【００３８】すると、出力トランジスタ１と電流検出用
トランジスタ２における各端子間の電位差が全て等しく
なって、両トランジスタ１，２は、飽和／非飽和の全動
作領域にて、その動作点が一致するため、電流検出用ト
ランジスタ２には、出力トランジスタ１に流れる電流
（即ち、電気負荷Ｌに流れる負荷電流）Ｉ1 に対して、
当該電流検出用トランジスタ２と出力トランジスタ１と
のトランジスタサイズの比に応じた電流Ｉ2 が正確に流
れることとなり、この電流Ｉ2 が第１のトランジスタ３
ａにも流れる。

【００３９】そして、第１のトランジスタ３ａと共にカ
レントミラー回路３を構成する第２のトランジスタ３ｂ
には、第１のトランジスタ３ａに流れる電流（即ち、電
流検出用トランジスタ２に流れる電流）Ｉ2 を所定倍し
た電流Ｉ3 が流れることとなり、この電流Ｉ3 が電流検
出用抵抗器Ｒ0 に流れて生じる端子２８の電圧ＶDTを監
視することで、出力トランジスタ１のドレイン−ソース
間に流れる電流Ｉ1 が検出される。

【００４０】尚、第１のトランジスタ３ａに流れる電流
Ｉ2 と第２のトランジスタ３ｂに流れる電流Ｉ3 との比
（上記所定倍）は、第１及び第２の両トランジスタ３
ａ，３ｂのトランジスタサイズによって決まるカレント
ミラー回路３のカレントミラー比である。

【００４１】このような第１実施形態の電流検出回路に
おいて、出力トランジスタ１と電流検出用トランジスタ
２とのトランジスタサイズの比をｍ：１とすると、出力
トランジスタ１に流れる電流Ｉ1 と電流検出用トランジ
スタ２に流れる電流Ｉ2 との関係は、下記の式１のよう
になる。

【００４２】

【数１】Ｉ1 ＝ｍ×Ｉ2 …（式１） また、カレントミラー回路３のカレントミラー比を１：
ｎ（＝ｎ倍）とすると、第２のトランジスタ３ｂ及び電
流検出用抵抗器Ｒ0 に流れる電流Ｉ3 は、下記の式２の
ようになる。

【００４３】

【数２】Ｉ3 ＝ｎ×Ｉ2 …（式２） よって、上記式１及び式２より、端子２８の電圧ＶDT
は、下記の式３の如く表される。尚、式３において「Ｒ
0 」は、電流検出用抵抗器Ｒ0 の抵抗値である。

【００４４】

【数３】ＶDT＝（ｎ／ｍ）×Ｒ0 ×Ｉ1 …（式３） 式３から分かるように、端子２８の電圧ＶDTは、出力ト
ランジスタ１に流れる電流Ｉ1 に比例すると共に、その
比例定数は、出力トランジスタ１と電流検出用トランジ
スタ２のトランジスタサイズ比ｍと、カレントミラー回
路３のカレントミラー比ｎと、電流検出用抵抗器Ｒ0 の
抵抗値だけに依存し、他の条件には関係が無いことが分
かる。

【００４５】そして、カレントミラー回路３では、第１
及び第２のトランジスタ３ａ，３ｂの温度特性が相殺さ
れ、また、出力トランジスタ１と電流検出用トランジス
タ２においても、互いの温度特性が相殺されるため、温
度変化に影響されずに、上記式１〜式３が成立する。

【００４６】よって、電流検出用抵抗器Ｒ0 として、抵
抗値精度及び温度特性に優れたものを用いれば、出力ト
ランジスタ１に流れる電流Ｉ1 を極めて精度良く検出す
ることができる。以上詳述したように本第１実施形態の
電流検出回路では、カレントミラー回路３を構成する第
１及び第２のトランジスタ３ａ，３ｂの温度特性が相殺
され、しかも、出力トランジスタ１と電流検出用トラン
ジスタ２では、抵抗器Ｚ，演算増幅器ＯＰ，及び電圧制
御用トランジスタ４の作用により、各端子間の電位差が
全て等しくなる。

【００４７】よって、この電流検出回路によれば、出力
トランジスタ１に流れる電流Ｉ1 を、温度変化に影響さ
れず、且つ、出力トランジスタ１と電流検出用トランジ
スタ２の動作点を一致させて、極めて精度良く検出する
ことができる。

【００４８】そして特に、本第１実施形態の電流検出回
路においては、カレントミラー回路３の共通端子Ｓu
（第１のトランジスタ３ａのソース）と電源電圧ＶＤ２
との間に、抵抗器Ｚを直列に接続すると共に、電圧制御
用トランジスタ４により、電流検出用トランジスタ２及
び第１のトランジスタ３ａをバイパスして、抵抗器Ｚに
流れる電流を増減させることで、電流検出用トランジス
タ２のドレインと出力トランジスタのドレインとを同電
位に保つようにしている。そして、電圧制御用トランジ
スタ４のソースが電流検出用トランジスタ２のソース
（即ち、接地電位）に接続されているため、電圧制御用
トランジスタ４のソース電圧は接地電位となり、演算増
幅器ＯＰは、常に接地電位を基準として、電圧制御用ト
ランジスタ４のゲートに電圧を出力すれば良い。

【００４９】例えば、出力トランジスタ１の出力電圧
（本実施形態ではドレイン電圧）が、１Ｖ以下から数十
Ｖにまで変化したとしても、演算増幅器ＯＰは、電圧制
御用トランジスタ４のゲート電圧を数Ｖ程度の範囲で変
化させれば良いのである。よって、本第１実施形態の電
流検出回路によれば、演算増幅器ＯＰの電源電圧及びそ
の出力能力を設定する際に、従来回路の如く出力トラン
ジスタ１の出力電圧を意識する必要がなく、回路設計が
非常に容易となる。そして、出力トランジスタ１の出力
電圧が大きく変動する場合でも、そのような広範囲の電
圧を出力可能な演算増幅器ＯＰを、特別に用意する必要
がない。

【００５０】「第２実施形態」次に、図２は、第２実施
形態の電流検出回路を表す回路図である。図２に示すよ
うに、第２実施形態の電流検出回路は、前述した第１実
施形態の電流検出回路に対して、下記の（１）及び
（２）の２点が異なっており、その他については全く同
様である。

【００５１】（１）Ｎチャンネル型のＭＯＳトランジス
タからなる電圧制御用トランジスタ４に代えて、ＮＰＮ
型のバイポーラトランジスタからなる電圧制御用トラン
ジスタ５が設けられている。そして、この電圧制御用ト
ランジスタ５は、コレクタがカレントミラー回路３の共
通端子Ｓu に接続され、エミッタが電流検出用トランジ
スタ２のソース（即ち、接地電位）に接続され、ベース
が演算増幅器ＯＰの出力端子に接続されている。

【００５２】（２）抵抗器Ｚに代えて、電源電圧ＶＤ２
からカレントミラー回路３に電流を供給するための電流
供給回路６が設けられている。そして、この電流供給回
路６は、コレクタとベースが互いに接続されると共に、
エミッタが電源電圧ＶＤ２に接続されたＰＮＰ型のバイ
ポーラトランジスタ６ａと、このトランジスタ６ａのコ
レクタと接地電位との間に接続されて、トランジスタ６
ａから接地電位へ一定電流Ｉａを流す定電流素子６ｂ
と、エミッタが電源電圧ＶＤ２に接続され、コレクタが
カレントミラー回路３の共通端子Ｓu に接続され、ベー
スがトランジスタ６ａのベースに接続されたＰＮＰ型の
バイポーラトランジスタ６ｃと、から構成されている。

【００５３】このような第２実施形態の電流検出回路に
おいては、電流供給回路６のトランジスタ６ｃを介し
て、電源電圧ＶＤ２からカレントミラー回路３の共通端
子Ｓuに電流が供給されることとなるが、トランジスタ
６ｃに流れる電流（コレクタ−エミッタ間電流）が増加
する程、そのコレクタ−エミッタ間電圧が大きくなる。
また、トランジスタ６ｃに流れる電流は、定電流素子６
ｂに流れる一定電流Ｉａに応じた値（詳しくは、一定電
流Ｉａを両トランジスタ６ａ，６ｃのトランジスタサイ
ズ比倍した値）に制限される。

【００５４】よって、本第２実施形態の電流検出回路に
おいても、電圧制御用トランジスタ５が、演算増幅器Ｏ
Ｐの出力に応じて、電流供給回路６のトランジスタ６ｃ
に流れる電流を増減することにより、トランジスタ６ｃ
と第１のトランジスタ３ａとの接続点（カレントミラー
回路３の共通端子Ｓu ）の電圧を制御して、電流検出用
トランジスタ２のドレイン電圧を出力トランジスタ１の
ドレイン電圧に一致させることができ、しかも、トラン
ジスタ６ｃに流れる電流には制限が付与されているた
め、抵抗器Ｚを用いた場合と同様に、電圧制御用トラン
ジスタ５を保護することができる。

【００５５】このため、本第２実施形態の電流検出回路
によっても、第１実施形態のものと全く同様に、出力ト
ランジスタ１に流れる電流を精度良く検出できると共
に、演算増幅器ＯＰの電源電圧及びその出力能力を設定
する際に、出力トランジスタ１の出力電圧を意識する必
要がなく、回路設計が非常に容易となる。

【００５６】尚、電流供給回路６を構成するトランジス
タ６ａ，６ｃとしては、バイポーラトランジスタに代え
て、ＭＯＳトランジスタを用いるようにしても良い。一
方、図１に示した第１実施形態の電流検出回路に対し、
電圧制御用トランジスタ４だけをＮＰＮ型のバイポーラ
トランジスタに代えても良いし、また、抵抗器Ｚだけを
図２に示した電流供給回路６に代えるようにしても良
い。

【００５７】［第３実施形態］次に、図３は、第３実施
形態の電流検出回路を表す回路図である。図３に示すよ
うに、第３実施形態の電流検出回路は、前述した第１実
施形態の電流検出回路に対して、下記の（Ａ）〜（Ｃ）
の３点が異なっており、その他については全く同様であ
る。

【００５８】（Ａ）カレントミラー回路３に代えて、Ｎ
チャンネル型のＭＯＳトランジスタからなる第３のトラ
ンジスタ３ｃを追加したカレントミラー回路３’が設け
られており、第３のトランジスタ３ｃは、第２のトラン
ジスタ３ｂと同様に、ゲートとソースが第１のトランジ
スタ３ａのゲートとソースに夫々接続されている。そし
て、この第３のトランジスタ３ｃのドレインが、当該カ
レントミラー回路３’にて第１のトランジスタ３ａに流
れる電流に対し所定倍となるミラー電流を流す第２のミ
ラー電流端子Ｍ2 となっている。

【００５９】尚、第１のトランジスタ３ａに流れる電流
Ｉ2 と第３のトランジスタ３ｃに流れる電流Ｉ3'との比
（上記所定倍）は、第１及び第３の両トランジスタ３
ａ，３ｃのトランジスタサイズによって決まるカレント
ミラー比である。 （Ｂ）端子２４と出力トランジスタ１及び電流検出用ト
ランジスタ２のゲートとの間に、抵抗器Ｒ1 が直列に接
続されており、両トランジスタ１，２のゲートには、端
子２４から抵抗器Ｒ1 を介してゲート電圧ＶG が供給さ
れる。

【００６０】（Ｃ）カレントミラー回路７が追加されて
いる。そして、このカレントミラー回路７は、ドレイン
とゲートが互いに接続されると共に、そのドレインがカ
レントミラー回路３’の第２のミラー電流端子Ｍ2 （即
ち、第３のトランジスタ３ｃのドレイン）に接続され、
ソースが端子２６を介して接地電位に接続されたＮチャ
ンネル型のＭＯＳトランジスタ７ａと、ゲートとソース
が上記ＭＯＳトランジスタ７ａのゲートとソースに夫々
接続され、ドレインが出力トランジスタ１及び電流検出
用トランジスタ２のゲートに接続されたＮチャンネル型
のＭＯＳトランジスタ７ｂと、カレントミラー回路３’
の第２のミラー電流端子Ｍ2 からＭＯＳトランジスタ７
ａに流れる電流Ｉ3'が所定値以上になった時にだけＭＯ
Ｓトランジスタ７ｂをオンさせるために、上記両ＭＯＳ
トランジスタ７ａ，７ｂのゲートとソースとの間に接続
された抵抗器或いは定電流素子からなる閾値電流設定素
子７ｃと、から構成されている。

【００６１】このような第３実施形態の電流検出回路に
おいては、出力トランジスタ１に流れる電流Ｉ1 に比例
した電流Ｉ3'が、カレントミラー回路３’の第２のミラ
ー電流端子Ｍ2 からカレントミラー回路７のＭＯＳトラ
ンジスタ７ａに流れ、その電流Ｉ3'が閾値電流設定素子
７ｃによって決定される所定値以上になると、カレント
ミラー回路７のＭＯＳトランジスタ７ｂがオンして、端
子２４から抵抗器Ｒ1を介して接地電位へ電流Ｉ7 が引
き込まれる。すると、出力トランジスタ１及び電流検出
用トランジスタ２のゲート−ソース間電圧が低下して、
両トランジスタ１，２に流れる電流が制限される。

【００６２】このため、本第３実施形態の電流検出回路
によれば、第１実施形態の電流検出回路による効果だけ
ではなく、出力トランジスタ１に流れる電流Ｉ1 が何等
かの原因で異常に増加した時は、出力トランジスタ１及
び電流検出用トランジスタ２に流れる電流を制限して、
過電流に対する回路保護を速やかに行うことができるよ
うになる。

【００６３】［第４実施形態］次に、図４は、第４実施
形態の電流検出回路を表す回路図である。図４に示すよ
うに、第４実施形態の電流検出回路は、前述した第１実
施形態の電流検出回路に対して、下記の（ａ）〜（ｃ）
の３点が異なっており、その他については全く同様であ
る。

【００６４】（ａ）ドレインが出力トランジスタ１のド
レインに接続された、Ｎチャンネル型のＭＯＳトランジ
スタ９が追加されている。 （ｂ）カレントミラー回路１０が追加されている。そし
て、このカレントミラー回路１０は、ドレインとゲート
が互いに接続されると共に、そのドレインがＭＯＳトラ
ンジスタ９のソースに接続され、ソースが端子２２を介
して接地電位に接続されたＮチャンネル型のＭＯＳトラ
ンジスタ１０ａと、ゲートとソースが上記ＭＯＳトラン
ジスタ１０ａのゲートとソースに夫々接続され、ドレイ
ンが出力トランジスタ１及び電流検出用トランジスタ２
のゲートに接続されたＮチャンネル型のＭＯＳトランジ
スタ１０ｂと、ＭＯＳトランジスタ９からＭＯＳトラン
ジスタ１０ａに流れる電流Ｉ9 が所定値以上になった時
にだけＭＯＳトランジスタ１０ｂをオンさせるために、
上記両ＭＯＳトランジスタ１０ａ，１０ｂのゲートとソ
ースとの間に接続された抵抗器或いは定電流素子からな
る閾値電流設定素子１０ｃと、から構成されている。

【００６５】（ｃ）端子２４に抵抗器Ｒ2 の一端が接続
されており、抵抗器Ｒ2 の他端にＮチャンネル型のＭＯ
Ｓトランジスタ８のドレイン及びゲートが接続されてお
り、更に、ＭＯＳトランジスタ８のソースが、出力トラ
ンジスタ１及び電流検出用トランジスタ２のゲートに接
続されている。また、抵抗器Ｒ2 の端子２４とは反対側
（即ち、ＭＯＳトランジスタ８のドレイン及びゲート）
は、ＭＯＳトランジスタ９のゲートに接続されている。
このため、ＭＯＳトランジスタ９のゲートには、端子２
４から抵抗器Ｒ2 を介してゲート電圧が供給され、出力
トランジスタ１及び電流検出用トランジスタ２の両ゲー
トには、端子２４から抵抗器Ｒ2 及びＭＯＳトランジス
タ８のドレイン−ソースを介してゲート電圧ＶG が供給
される。

【００６６】尚、ＭＯＳトランジスタ８を設けているの
は、出力トランジスタ１及び電流検出用トランジスタ２
のゲート−ソース間電圧と、ＭＯＳトランジスタ９のゲ
ート−ソース間電圧とを等しくするためである。このよ
うな第４実施形態の電流検出回路においては、出力トラ
ンジスタ１に流れる電流Ｉ1 に応じた電流Ｉ9 が、ＭＯ
Ｓトランジスタ９からカレントミラー回路１０のＭＯＳ
トランジスタ１０ａに流れ、その電流Ｉ9 が閾値電流設
定素子１０ｃによって決定される所定値以上になると、
カレントミラー回路１０のＭＯＳトランジスタ１０ｂが
オンして、端子２４から抵抗器Ｒ2 及びＭＯＳトランジ
スタ８を介して接地電位へ電流Ｉ10が引き込まれる。す
ると、出力トランジスタ１及び電流検出用トランジスタ
２のゲート−ソース間電圧が低下して、両トランジスタ
１，２に流れる電流が制限される。

【００６７】このため、本第４実施形態の電流検出回路
によっても、第３実施形態の電流検出回路と同様に、出
力トランジスタ１に流れる電流Ｉ1 が異常に増加した時
は、出力トランジスタ１及び電流検出用トランジスタ２
に流れる電流を制限して、過電流に対する回路保護を速
やかに行うことができる。

【００６８】［第５実施形態］ところで、前述した各実
施形態の電流検出回路は、出力トランジスタ１を電気負
荷Ｌよりも低電位側に接続したロウサイド接続のもので
あったが、次に、第５実施形態として、出力トランジス
タ１を電気負荷Ｌよりも高電位側に接続するハイサイド
接続の構成を採用した電流検出回路について説明する。

【００６９】図５に示すように、第５実施形態の電流検
出回路は、第１実施形態の電流検出回路に対して、下記
の（α）〜（γ）の３点が異なっており、その他につい
ては全く同様である。 （α）出力トランジスタ１，電流検出用トランジスタ
２，及び電圧制御用トランジスタ４として、Ｐチャンネ
ル型のＭＯＳトランジスタを用いている。 （β）カレントミラー回路３を構成する第１及び第２の
トランジスタ３ａ，３ｂとして、Ｎチャンネル型のＭＯ
Ｓトランジスタを用いている。

【００７０】（γ）出力トランジスタ１のソースが、端
子２０を介して第１電圧としての電源電圧ＶＤ１に接続
されている。そして、電気負荷Ｌの一端が第２電圧とし
ての接地電位に接続されており、出力トランジスタ１の
ドレインが、端子２２を介して電気負荷Ｌの接地電位と
は反対側の端部に接続されている。

【００７１】また、抵抗器Ｚの両端のうち、第１及び第
２のトランジスタ３ａ，３ｂのソースに接続されない方
が、接地電位に接続されており、電流検出用抵抗器Ｒ0
の両端のうち、第２のトランジスタ３ｂのドレインに接
続されない方が、端子２６を介して電源電圧ＶＤ２に接
続されている。尚、本第５実施形態では、抵抗器Ｚが接
続される第３電圧として接地電位を用いているが、第１
電圧としての電源電圧ＶＤ１よりも低い接地電位以外の
電圧に抵抗器Ｚを接続するようにしても良い。

【００７２】このような第５実施形態の電流検出回路
は、第１実施形態の電流検出回路に対し、各部に流れる
電流の方向が逆になるだけで全く同様に動作する。そし
て、抵抗器Ｚ，演算増幅器ＯＰ，及び電圧制御用トラン
ジスタ４の作用により、出力トランジスタ１と電流検出
用トランジスタ２の両ドレインが同電位に保たれる。

【００７３】即ち、電流検出用トランジスタ２のドレイ
ン電圧が出力トランジスタ１のドレイン電圧よりも高く
なると、演算増幅器ＯＰの出力電圧が上昇して、電圧制
御用トランジスタ４のオン抵抗が大きくなり、電源電圧
ＶＤ１から電圧制御用トランジスタ４を介して抵抗器Ｚ
に流れる電流が減少する。すると、抵抗器Ｚと第１のト
ランジスタ３ａとの接続点（カレントミラー回路３の共
通端子Ｓu ）の電圧が低下して、電流検出用トランジス
タ２のドレイン電圧も低下し、この結果、両トランジス
タ１，２のドレインが同電位に保たれる。

【００７４】逆に、電流検出用トランジスタ２のドレイ
ン電圧が出力トランジスタ１のドレイン電圧よりも低く
なると、演算増幅器ＯＰの出力電圧が低下して、電圧制
御用トランジスタ４のオン抵抗が小さくなり、電源電圧
ＶＤ１から電圧制御用トランジスタ４を介して抵抗器Ｚ
に流れる電流が増加する。すると、抵抗器Ｚと第１のト
ランジスタ３ａとの接続点の電圧が上昇して、電流検出
用トランジスタ２のドレイン電圧も上昇し、この結果、
両トランジスタ１，２のドレインが同電位に保たれる。

【００７５】そして、この電流検出回路によれば、演算
増幅器ＯＰは、常に電源電圧ＶＤ１を基準として、電圧
制御用トランジスタ４のゲートに電圧を出力すれば良
く、第１実施形態の電流検出回路と同様の効果を得るこ
とができる。尚、本第５実施形態において、電圧制御用
トランジスタ４としては、Ｐチャンネル型のＭＯＳトラ
ンジスタに代えて、ＰＮＰ型のバイポーラトランジスタ
を用いることもできる。

【００７６】「その他の変形例」前記した各実施形態で
は、出力トランジスタ１及び電流検出用トランジスタ２
として、ＭＯＳトランジスタを用いたが、バイポーラト
ランジスタやＭＩＳ（Metal-Insulator-Semiconductor
）トランジスタを用いるようにしても良い。尚、図４
に示した第４実施形態の電流検出回路において、出力ト
ランジスタ１及び電流検出用トランジスタ２をバイポー
ラトランジスタとした場合には、トランジスタ９として
バイポーラトランジスタを用いれば良い。

【００７７】また、前述した各実施形態におけるカレン
トミラー回路３，３’，７，１０についても、ＭＯＳト
ランジスタに代えて、バイポーラトランジスタを用いて
構成したり、或いは、他の構成のカレントミラー回路を
用いることができる。尚、第４実施形態の電流検出回路
において、カレントミラー回路１０をバイポーラトラン
ジスタで構成した場合には、トランジスタ８としてバイ
ポーラトランジスタを用いれば良い。

【図面の簡単な説明】

【図１】 第１実施形態の電流検出回路を表す回路図で
ある。

【図２】 第２実施形態の電流検出回路を表す回路図で
ある。

【図３】 第３実施形態の電流検出回路を表す回路図で
ある。

【図４】 第４実施形態の電流検出回路を表す回路図で
ある。

【図５】 第５実施形態の電流検出回路を表す回路図で
ある。

【図６】 従来の電流検出回路を表す回路図である。

【符号の説明】

１…出力トランジスタ ２…電流検出用トランジスタ ３，３’…カレントミラー回路 ３ａ…第１のトラン
ジスタ ３ｂ…第２のトランジスタ ４，５…電圧制御用トラ
ンジスタ ６…電流供給回路 ６ａ，６ｃ…バイポーラトランジ
スタ ６ｂ…定電流素子 Ｚ…抵抗器 ＯＰ…演算増幅器
Ｌ…電気負荷 Ｒ0 …電流検出用抵抗器

Claims (8)

【特許請求の範囲】
1. 【請求項１】 制御端子と第１出力端子及び第２出力端
   子とを有し、前記第１出力端子が所定の第１電圧に接続
   され、前記第２出力端子が前記第１電圧とは異なる第２
   電圧に電気負荷を介して接続された出力トランジスタ
   と、 該出力トランジスタと同種且つ同極性であり、その第１
   出力端子が前記出力トランジスタの第１出力端子に接続
   され、その制御端子が前記出力トランジスタの制御端子
   に接続された電流検出用トランジスタと、 該電流検出用トランジスタの第２出力端子と前記第１電
   圧よりも前記第２電圧側の第３電圧との間の電流経路
   に、２つの出力端子が直列に接続された第１のトランジ
   スタと、 該第１のトランジスタと共にカレントミラー回路を構成
   し、前記電流検出用トランジスタを介して前記第１のト
   ランジスタに流れる電流に対し所定倍となる電流を流す
   第２のトランジスタと、 前記電流検出用トランジスタの第２出力端子の電圧を、
   前記出力トランジスタの第２出力端子の電圧に一致させ
   る電圧制御手段とを備え、 前記出力トランジスタの両出力端子間に流れる電流を、
   前記第２のトランジスタに流れる電流に基づき検出する
   ように構成された電流検出回路であって、 前記電圧制御手段は、 前記第１のトランジスタの前記電流検出用トランジスタ
   とは反対側の出力端子と前記第３電圧との間に直列に接
   続され、自己に流れる電流に応じて前記第１のトランジ
   スタとの接続点の電圧を変化させる電流供給負荷と、 反転入力端子が前記出力トランジスタの第２出力端子に
   接続され、非反転入力端子が前記電流検出用トランジス
   タの第２出力端子に接続された演算増幅器と、 ＭＯＳトランジスタからなり、ドレインが前記電流供給
   負荷と前記第１のトランジスタとの接続点に接続され、
   ソースが前記電流検出用トランジスタの第１出力端子に
   接続され、ゲートが前記演算増幅器の出力端子に接続さ
   れて、前記電流供給負荷に流す電流を前記演算増幅器の
   出力に応じて増減することにより前記電流供給負荷と前
   記第１のトランジスタとの接続点の電圧を制御して、前
   記電流検出用トランジスタの第２出力端子の電圧を前記
   出力トランジスタの第２出力端子の電圧に一致させる電
   圧制御用トランジスタと、 から構成されていることを特徴とする電流検出回路。
2. 【請求項２】 請求項１に記載の電流検出回路におい
   て、 前記第２電圧は、前記第１電圧よりも高電位に設定され
   ており、 前記電圧制御用トランジスタは、Ｎチャンネル型のＭＯ
   Ｓトランジスタであること、 を特徴とする電流検出回路。
3. 【請求項３】 請求項１に記載の電流検出回路におい
   て、 前記第２電圧は、前記第１電圧よりも低電位に設定され
   ており、 前記電圧制御用トランジスタは、Ｐチャンネル型のＭＯ
   Ｓトランジスタであること、 を特徴とする電流検出回路。
4. 【請求項４】 請求項１に記載の電流検出回路におい
   て、 前記電圧制御用トランジスタは、ＭＯＳトランジスタに
   代えて、バイポーラトランジスタであり、そのコレクタ
   が前記電流供給負荷と前記第１のトランジスタとの接続
   点に接続され、エミッタが前記電流検出用トランジスタ
   の第１出力端子に接続され、ベースが前記演算増幅器の
   出力端子に接続されていること、 を特徴とする電流検出回路。
5. 【請求項５】 請求項４に記載の電流検出回路におい
   て、 前記第２電圧は、前記第１電圧よりも高電位に設定され
   ており、 前記電圧制御用トランジスタは、ＮＰＮ型のバイポーラ
   トランジスタであること、 を特徴とする電流検出回路。
6. 【請求項６】 請求項４に記載の電流検出回路におい
   て、 前記第２電圧は、前記第１電圧よりも低電位に設定され
   ており、 前記電圧制御用トランジスタは、ＰＮＰ型のバイポーラ
   トランジスタであること、 を特徴とする電流検出回路。
7. 【請求項７】 請求項１ないし請求項６の何れかに記載
   の電流検出回路において、 前記電流供給負荷は、所定の抵抗値を有する抵抗器であ
   ること、 を特徴とする電流検出回路。
8. 【請求項８】 請求項１ないし請求項６の何れかに記載
   の電流検出回路において、 前記電流供給負荷は、前記第１のトランジスタの前記電
   流検出用トランジスタとは反対側の出力端子と前記第３
   電圧との間に２つの出力端子が直列に接続されると共
   に、当該２つの出力端子間に流れる電流に制限が付与さ
   れたＭＯＳトランジスタ又はバイポーラトランジスタで
   あること、 を特徴とする電流検出回路。