JP3644156B2 - 電流制限回路 - Google Patents
電流制限回路 Download PDFInfo
- Publication number
- JP3644156B2 JP3644156B2 JP30192696A JP30192696A JP3644156B2 JP 3644156 B2 JP3644156 B2 JP 3644156B2 JP 30192696 A JP30192696 A JP 30192696A JP 30192696 A JP30192696 A JP 30192696A JP 3644156 B2 JP3644156 B2 JP 3644156B2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- current
- output
- voltage
- output terminal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Continuous-Control Power Sources That Use Transistors (AREA)
- Emergency Protection Circuit Devices (AREA)
- Protection Of Static Devices (AREA)
- Control Of Voltage And Current In General (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、電気負荷に供給する負荷電流を所定値に制限する電流制限回路に関する。
【０００２】
【従来の技術】
従来より、この種の電流制限回路として、特開平５−３２７４４２号公報に開示されているようなものがある。
即ち、上記公報に開示の電流制限回路は、電気負荷に負荷電流を供給するための電流経路にドレインとソースからなる２つの出力端子が直列に接続された出力ＭＯＳトランジスタと、この出力ＭＯＳトランジスタと同種且つ同極性であり、そのドレインとゲートが、夫々、出力ＭＯＳトランジスタのドレインとゲートに共通接続された電流検出用ＭＯＳトランジスタと、出力ＭＯＳトランジスタと電流検出用ＭＯＳトランジスタのゲートからなる制御端子に抵抗を介して制御信号を供給する信号線と、ベースが電流検出用ＭＯＳトランジスタのソースに抵抗を介して接続され、エミッタが出力ＭＯＳトランジスタのソースに接続され、更にコレクタが上記信号線（即ち、出力ＭＯＳトランジスタ及び電流検出用ＭＯＳトランジスタのゲート）に接続された電流制御用のＮＰＮトランジスタと、を備えている。
【０００３】
そして、この電流制限回路では、出力ＭＯＳトランジスタ（詳しくは、そのドレイン−ソース間）に流れる負荷電流が大きくなり、それに応じて電流検出用ＭＯＳトランジスタに流れる電流が大きくなると、ＮＰＮトランジスタにより出力ＭＯＳトランジスタ及び電流検出用ＭＯＳトランジスタのゲート−ソース間電圧を制御して、出力ＭＯＳトランジスタに流れる負荷電流を所定値に制限するようにしている。
【０００４】
【発明が解決しようとする課題】
しかしながら、上記従来の電流制限回路では、１つのＮＰＮトランジスタにより過電流時の電流制限を行っており、電流検出用ＭＯＳトランジスタの電流がＮＰＮトランジスタのベース電流となり、このベース電流が該ＮＰＮトランジスタの電流増幅率倍されたものが、該ＮＰＮトランジスタの出力であるコレクタ−エミッタ間電流となり、このコレクタ−エミッタ間電流によって電流制限が行われるものであるが、電流増幅率は温度依存性を有しているため、温度が変化すると、ベース電流とコレクタ−エミッタ間電流の関係も変動することになり、そのＮＰＮトランジスタの温度特性により電流制限を行う場合の精度が低下するという問題がある。
【０００５】
そして更に、上記従来の電流制限回路では、出力ＭＯＳトランジスタのソースと電流検出用ＭＯＳトランジスタのソースとの間に上記ＮＰＮトランジスタを介在させているため、出力ＭＯＳトランジスタと電流検出用ＭＯＳトランジスタのゲート−ソース間電圧及びドレイン−ソース間電圧に差が生じて、両ＭＯＳトランジスタの動作点がずれてしまい、この結果、出力ＭＯＳトランジスタに流れる負荷電流に応じた電流が、電流検出用ＭＯＳトランジスタに流れなくなり、電流制限動作が不安定になってしまう。
【０００６】
一方、特開平１−２２７５２０号公報や特開昭６２−２４７２６８号公報には、この種の電流制限回路において、互いのドレイン同士とゲート同士が共通接続された２つのＭＯＳトランジスタの各ソースを、演算増幅器（オペアンプ）によって仮想接続するように構成して、両ＭＯＳトランジスタのゲート−ソース間電圧を等しくさせることが記載されているが、あらゆる条件下で電流制限を精度良く行うことのできる回路構成は考えられていなかった。
【０００７】
本発明は、こうした問題に鑑みなされたものであり、温度変化に影響されず、且つ、出力トランジスタと電流検出用トランジスタの動作点を一致させて、極めて精度良く電流制限を行うことのできる、新規な構成の電流制限回路を提供することを目的としている。
【０００８】
【課題を解決するための手段、及び発明の効果】
上記目的を達成するためになされた請求項１に記載の電流制限回路においては、出力トランジスタの第１出力端子と第２出力端子が、所定の第１電圧と該第１電圧よりも低い第２電圧との間に電気負荷を介して直列に接続されている。そして、この出力トランジスタと同種且つ同極性であり、その第１出力端子が出力トランジスタの第１出力端子に接続され、その制御端子が出力トランジスタの制御端子に接続された電流検出用トランジスタを備えており、出力トランジスタと電流検出用トランジスタの制御端子には、信号線により抵抗を介して制御信号が供給される。
【０００９】
ここで特に、請求項１に記載の電流制限回路では、出力トランジスタの第２出力端子（即ち、電流検出用トランジスタに接続されない方の出力端子）が演算増幅器の非反転入力端子に接続され、電流検出用トランジスタの第２出力端子（即ち、出力トランジスタに接続されない方の出力端子）が前記演算増幅器の反転入力端子に接続されており、この演算増幅器の出力端子と電流検出用トランジスタの第２出力端子との間に、カレントミラー回路の一部を成す第１のトランジスタの２つの出力端子が直列に接続されている。
【００１０】
そして更に、この第１のトランジスタと共にカレントミラー回路を構成し、電流検出用トランジスタを介して第１のトランジスタに流れる電流に対し所定倍となる電流を流す第２のトランジスタを備えており、この第２のトランジスタにより前記信号線に電流を流して、その電流による前記抵抗の電圧変化にて制御信号の電圧レベルを変化させることにより、出力トランジスタによって電気負荷に供給される負荷電流を所定値に制限する。
【００１１】
このような請求項１に記載の電流制限回路では、出力トランジスタの第２出力端子と電流検出用トランジスタの第２出力端子とが互いに同電位となるように、演算増幅器の出力電圧（出力端子の電圧）が変化し、この演算増幅器の出力端子と電流検出用トランジスタの第１出力端子との間に、第１のトランジスタを経由して、出力トランジスタに流れる負荷電流に応じた電流が流れることとなる。
【００１２】
即ち、演算増幅器の作用によって、出力トランジスタと電流検出用トランジスタにおける各端子間の電位差が全て等しくなるため、電流検出用トランジスタには、出力トランジスタに流れる負荷電流に対して、当該電流検出用トランジスタと出力トランジスタとのトランジスタサイズの比に応じた電流が正確に流れることとなり、この電流が第１のトランジスタに流れる。
【００１３】
そして、第１のトランジスタと共にカレントミラー回路を構成する第２のトランジスタには、第１のトランジスタに流れる電流（即ち、電流検出用トランジスタに流れる電流）を所定倍した電流が流れ、この第２のトランジスタに流れる電流に応じて、出力トランジスタ及び電流検出用トランジスタの制御端子に供給される制御信号の電圧レベルが変化して、出力トランジスタにより電気負荷に供給される負荷電流が所定値に制限されることとなる。
【００１４】
尚、第１のトランジスタに流れる電流と第２のトランジスタに流れる電流との比（上記所定倍）は、第１及び第２の両トランジスタのトランジスタサイズによって決まるカレントミラー回路のカレントミラー比であり、１或いは１より小さい値であっても良く、様々な値に適宜設定することができる。
【００１５】
このような請求項１に記載の電流制限回路において、カレントミラー回路では、カレントミラー回路を構成する第１及び第２のトランジスタの温度特性が相殺される。しかも、出力トランジスタと電流検出用トランジスタでは、各端子間の電位差が全て等しくなる。よって、請求項１に記載の電流制限回路によれば、温度変化に影響されず、且つ、出力トランジスタと電流検出用トランジスタの動作点を一致させて、極めて精度良く電流制限を行うことができるようになる。
【００１６】
尚、出力トランジスタと電流検出用トランジスタを、Ｎチャンネル型のＭＯＳトランジスタとした場合には、請求項２に記載のように、第２のトランジスタに流れる電流を前記信号線から引き込むように構成し、また、出力トランジスタと電流検出用トランジスタを、Ｐチャンネル型のＭＯＳトランジスタとした場合には、請求項３に記載のように、第２のトランジスタに流れる電流を前記信号線へ流し込むように構成すれば良い。そして、いずれの場合であっても、信号線に設けられた抵抗に流れる電流により電圧変化が生じ、制御信号の電圧レベルが変化して、負荷電流を所定値に制限することができる。
【００１７】
ところで、請求項２又は請求項３に記載の如く、出力トランジスタと電流検出用トランジスタをＭＯＳトランジスタとした場合には、請求項４に記載のように、出力トランジスタと電流検出用トランジスタを、ドレインを前記第１出力端子とし、ソースを前記第２出力端子とし、ゲートを前記制御端子として接続し、前記信号線と演算増幅器の出力端子との間に、第２のトランジスタの２つの出力端子を直列に接続するよう構成することができる。
【００１８】
つまり、請求項４に記載の電流制限回路では、出力トランジスタと電流検出用トランジスタのドレイン同士とゲート同士を共通接続すると共に、出力トランジスタのソースと電流検出用トランジスタのソースを、演算増幅器の非反転入力端子と反転入力端子とに夫々接続し、更に、電流検出用トランジスタのソースと演算増幅器の出力端子との間に、第１のトランジスタの２つの出力端子を直列に接続すると共に、この第１のトランジスタと共にカレントミラー回路を構成する第２のトランジスタの２つの出力端子を、信号線と演算増幅器の出力端子との間に直列に接続するようにしている。
【００１９】
ところで、請求項４に記載の電流制限回路において、出力トランジスタと電流検出用トランジスタをＮチャンネル型のＭＯＳトランジスタとし、且つ、出力トランジスタをハイサイド接続（電気負荷よりも高電位側に接続）した場合、或いは、出力トランジスタと電流検出用トランジスタをＰチャンネル型のＭＯＳトランジスタとし、且つ、出力トランジスタをロウサイド接続（電気負荷よりも低電位側に接続）した場合には、演算増幅器の出力電圧が第１電圧から第２電圧までの範囲で変化すれば良いため、演算増幅器の電源電圧として特別なものを用意する必要が無い。
【００２０】
これに対し、請求項４に記載の電流制限回路において、出力トランジスタと電流検出用トランジスタをＮチャンネル型のＭＯＳトランジスタとし、且つ、出力トランジスタをロウサイド接続した場合には、出力トランジスタのソースが第２電圧に接続されるため、演算増幅器が第２電圧よりも低い電圧を出力しなければならず、演算増幅器の電源電圧として第２電圧よりも低いものを用意しなければならない。また同様に、請求項４に記載の電流制限回路において、出力トランジスタと電流検出用トランジスタをＰチャンネル型のＭＯＳトランジスタとし、且つ、出力トランジスタをハイサイド接続した場合には、出力トランジスタのソースが第１電圧に接続されるため、演算増幅器が第１電圧よりも高い電圧を出力しなければならず、演算増幅器の電源電圧として第１電圧よりも高いものを用意しなければならない。
【００２１】
そこで、請求項５，６に記載の如く構成すれば、Ｎチャンネル型ＭＯＳトランジスタによるロウサイド接続の場合に、演算増幅器の電源電圧として特別なものを用意する必要が無く、また、請求項７，８に記載の如く構成すれば、Ｐチャンネル型ＭＯＳトランジスタによるハイサイド接続の場合に、演算増幅器の電源電圧として特別なものを用意する必要が無い。
【００２２】
まず、請求項５に記載の電流制限回路では、請求項２に記載の如く出力トランジスタと電流検出用トランジスタをＮチャンネル型のＭＯＳトランジスタとした場合において、出力トランジスタと電流検出用トランジスタを、ソースを前記第１出力端子とし、ドレインを前記第２出力端子とし、ゲートを前記制御端子として接続すると共に、出力トランジスタのドレインを電気負荷の第１電圧とは反対側の端部に接続し、出力トランジスタのソースを第２電圧に接続するようにしている。つまり、出力トランジスタと電流検出用トランジスタのソース同士とゲート同士を共通接続すると共に、出力トランジスタのドレインと電流検出用トランジスタのドレインを、演算増幅器の非反転入力端子と反転入力端子とに夫々接続し、更に、出力トランジスタを電気負荷よりも低電位側に接続する、所謂ロウサイド接続するようにしている。
【００２３】
そして、請求項５に記載の電流制限回路では、第１及び第２のトランジスタが、ＰＮＰ型のバイポーラトランジスタ或いはＰチャンネル型のＭＯＳトランジスタであって、演算増幅器の出力端子に、第２のトランジスタの一方の出力端子が接続されており、更に、第２のトランジスタの他方の出力端子と第２電圧との間に電流経路を形成すると共に、第２のトランジスタに流れる電流に応じた電流を信号線から第２電圧側へ引き込む電流引き込み手段を設けている。
【００２４】
このような請求項５に記載の電流制限回路では、電気負荷の第１電圧とは反対側の端部から出力トランジスタ（ドレイン→ソース）を介して第２電圧へ電流が流れることにより、電気負荷に負荷電流が流れる。そして、出力トランジスタと電流検出用トランジスタの両ドレインが互いに同電位となるように演算増幅器の出力電圧が変化して、演算増幅器の出力端子から第１のトランジスタ及び電流検出用トランジスタを経由して第２電圧へ、負荷電流に応じた電流が流れる。
【００２５】
すると、演算増幅器の出力端子から第２のトランジスタ及び電流引き込み手段にて形成される電流経路を経由して第２電圧へ、第１のトランジスタに流れる電流を所定倍した電流が流れ、電流引き込み手段が、この電流に応じた電流を信号線から第２電圧側へ引き込む。
【００２６】
つまり、請求項５に記載の電流制限回路では、Ｎチャンネル型ＭＯＳトランジスタによるロウサイド接続の場合に、出力トランジスタと電流検出用トランジスタのソース同士とゲート同士を共通接続すると共に、その両トランジスタの各ドレインを演算増幅器の非反転入力端子と反転入力端子とに夫々接続するようにし、更に、電流引き込み手段を設けて、第２のトランジスタに流れる電流の方向を反転させて、信号線から電流を引き込むようにしている。
【００２７】
そして、このような電流制限回路によれば、請求項４に記載の電流制限回路においてＰチャンネル型ＭＯＳトランジスタによるロウサイド接続を行った場合と全く同様に、演算増幅器の出力電圧が第１電圧から第２電圧までの範囲で変化すれば良いため、演算増幅器の電源電圧として特別なものを用意する必要が無い。
【００２８】
ここで、電流引き込み手段は、請求項６に記載のように、第２のトランジスタの前記他方の出力端子（演算増幅器とは反対側の出力端子）と出力トランジスタ及び電流検出用トランジスタのソース（第２電圧）との間に、２つの出力端子が直列に接続されたＮＰＮ型のバイポーラトランジスタ或いはＮチャンネル型のＭＯＳトランジスタである第３のトランジスタと、この第３のトランジスタと同種且つ同極性であって該第３のトランジスタと共に第２のカレントミラー回路を構成し、前記信号線と出力トランジスタ及び電流検出用トランジスタのソースとの間に２つの出力端子が直列に接続されて、第２のトランジスタを介して第３のトランジスタに流れる電流に対し所定倍となる電流を信号線から第２電圧側へ流す第４のトランジスタと、から構成することができる。
【００２９】
つまり、請求項６に記載の電流制限回路では、電流引き込み手段を、第３及び第４のトランジスタからなる第２のカレントミラー回路によって構成しており、第３のトランジスタにより前記電流経路を形成すると共に、第４のトランジスタにより、第２のトランジスタに流れる電流に応じた電流を信号線から第２電圧側へ流す（引き込む）ようにしている。
【００３０】
そして、このように第３及び第４のトランジスタからなる第２のカレントミラー回路によって、電流引き込み手段を構成すれば、負荷電流の制限精度を低下させることなく、請求項５に記載の電流制限回路による効果を得ることができる。
一方、請求項７に記載の電流制限回路では、請求項３に記載の如く出力トランジスタと電流検出用トランジスタをＰチャンネル型のＭＯＳトランジスタとした場合において、出力トランジスタと電流検出用トランジスタを、ソースを前記第１出力端子とし、ドレインを前記第２出力端子とし、ゲートを前記制御端子として接続すると共に、出力トランジスタのソースを第１電圧に接続し、出力トランジスタのドレインを電気負荷の第２電圧とは反対側の端部に接続するようにしている。つまり、請求項５，６に記載の電流制限回路と同様に、出力トランジスタと電流検出用トランジスタのソース同士とゲート同士を共通接続すると共に、出力トランジスタのドレインと電流検出用トランジスタのドレインを、演算増幅器の非反転入力端子と反転入力端子とに夫々接続しており、更に、出力トランジスタを電気負荷よりも高電位側に接続する、所謂ハイサイド接続するようにしている。
【００３１】
そして、請求項７に記載の電流制限回路では、第１及び第２のトランジスタが、ＮＰＮ型のバイポーラトランジスタ或いはＮチャンネル型のＭＯＳトランジスタであって、演算増幅器の出力端子に、第２のトランジスタの一方の出力端子が接続されており、更に、第２のトランジスタの他方の出力端子と第１電圧との間に電流経路を形成すると共に、第２のトランジスタに流れる電流に応じた電流を第１電圧側から信号線へ流し込む電流供給手段を設けている。
【００３２】
このような請求項７に記載の電流制限回路では、第１電圧から出力トランジスタ（ソース→ドレイン）を介して電気負荷に負荷電流が流れる。そして、出力トランジスタと電流検出用トランジスタの両ドレインが互いに同電位となるように演算増幅器の出力電圧が変化して、第１電圧から電流検出用トランジスタ及び第１のトランジスタを経由して演算増幅器の出力端子へ、負荷電流に応じた電流が流れる。
【００３３】
すると、第１電圧から電流引き込み手段にて形成される電流経路及び第２トランジスタを経由して演算増幅器の出力端子へ、第１のトランジスタに流れる電流を所定倍した電流が流れ、電流供給手段が、この電流に応じた電流を第１電圧側から信号線へ流し込む。
【００３４】
つまり、請求項７に記載の電流制限回路では、Ｐチャンネル型ＭＯＳトランジスタによるハイサイド接続の場合に、出力トランジスタと電流検出用トランジスタのソース同士とゲート同士を共通接続すると共に、その両トランジスタの各ドレインを演算増幅器の非反転入力端子と反転入力端子とに夫々接続するようにし、更に、電流供給手段を設けて、第２のトランジスタに流れる電流の方向を反転させて、信号線へ電流を流し込むようにしている。
【００３５】
そして、このような電流制限回路によれば、請求項４に記載の電流制限回路においてＮチャンネル型ＭＯＳトランジスタによるハイサイド接続を行った場合と全く同様に、演算増幅器の出力電圧が第１電圧から第２電圧までの範囲で変化すれば良いため、演算増幅器の電源電圧として特別なものを用意する必要が無い。
【００３６】
ここで、電流供給手段は、請求項８に記載のように、第２のトランジスタの前記他方の出力端子（演算増幅器とは反対側の出力端子）と出力トランジスタ及び電流検出用トランジスタのソース（第１電圧）との間に、２つの出力端子が直列に接続されたＰＮＰ型のバイポーラトランジスタ或いはＰチャンネル型のＭＯＳトランジスタである第３のトランジスタと、この第３のトランジスタと同種且つ同極性であって該第３のトランジスタと共に第２のカレントミラー回路を構成し、信号線と出力トランジスタ及び電流検出用トランジスタのソースとの間に２つの出力端子が直列に接続されて、第２のトランジスタを介して第３のトランジスタに流れる電流に対し所定倍となる電流を第１電圧側から信号線へ流す第４のトランジスタと、から構成することができる。
【００３７】
つまり、請求項８に記載の電流制限回路では、請求項６に記載の発明と同様に、電流供給手段を、第３及び第４のトランジスタからなる第２のカレントミラー回路によって構成しており、第３のトランジスタにより前記電流経路を形成すると共に、第４のトランジスタにより、第２のトランジスタに流れる電流に応じた電流を第１電圧側から信号線へ流す（流し込む）ようにしている。
【００３８】
そして、このように第３及び第４のトランジスタからなる第２のカレントミラー回路によって、電流供給手段を構成すれば、負荷電流の制限精度を低下させることなく、請求項７に記載の電流制限回路による効果を得ることができる。
ところで、請求項６又は請求項８に記載の電流制限回路に対して、請求項９に記載のような電位差生成手段、即ち、カレントミラー回路を構成するに当り互いに接続される第１及び第２のトランジスタのベース或いはゲートと、電流検出用トランジスタのドレインとの間に、第３のトランジスタのベース−エミッタ間電圧或いはゲート−ソース間電圧と同等の電位差を生じさせる手段を設けるようにすれば、出力トランジスタの両出力端子間（ドレイン−ソース間）の電位差がほぼ０Ｖの状態でも、電流制限動作を行うことができるようになる。
【００３９】
この理由について、第１〜第４のトランジスタがバイポーラトランジスタである場合を例に挙げて説明する。
まず、一般的に、２つのバイポーラトランジスタによってカレントミラー回路を構成する場合には、両トランジスタのベース同士とエミッタ同士が接続されると共に、基準となる電流が流れる方のトランジスタ（本発明では第１のトランジスタと第３のトランジスタであり、以下、基準トランジスタともいう）のコレクタとベースが互いに接続される。よって、このようなカレントミラー回路が作動するためには、基準トランジスタの出力端子であるコレクタとエミッタとの間に、ベース−エミッタ間電圧である０．６Ｖ程度の電位差を与える必要がある。
【００４０】
ここで、請求項６又は請求項８に記載の電流制限回路において、第１のトランジスタ（詳しくは、そのコレクタとエミッタ）が直列に接続される演算増幅器の出力端子と電流検出用トランジスタのドレイン（第２出力端子）との間には、第１のトランジスタのベース−エミッタ間電圧である０．６Ｖ程度の電位差が生じる。そして、出力トランジスタの両出力端子間の電位差が０Ｖであるとすると、本発明では電流検出用トランジスタの両出力端子間の電位差も０Ｖとなるため、演算増幅器の出力端子と電流検出用トランジスタのソース（第１出力端子）との電位差も、上記０．６Ｖ程度となる。
【００４１】
ところが、請求項６又は請求項８に記載の電流制限回路では、演算増幅器の出力端子と電流検出用トランジスタのソースとの間に、第１のトランジスタと共にカレントミラー回路を構成する第２のトランジスタと、第２のカレントミラー回路の基準トランジスタである第３のトランジスタとが直列に接続されるため、上記のように演算増幅器の出力端子と電流検出用トランジスタのソースとの電位差が０．６Ｖ程度では、第２のトランジスタと第３のトランジスタとを両方共に作動させることができず、電流制限動作を行うことができなくなってしまう。
【００４２】
そこで、請求項９に記載の電位差生成手段を設ければ、出力トランジスタの両出力端子間の電位差が０Ｖであっても、演算増幅器の出力端子と電流検出用トランジスタのソースとの間に、第１のトランジスタのベース−エミッタ間電圧と、電位差生成手段により生成される電位差（この場合は、第３のトランジスタのベース−エミッタ間電圧と同等の電位差）とを加えた１．２Ｖ程度の電位差を発生させることができ、これにより、第２のトランジスタと第３のトランジスタを確実に動作させて、電流制限動作を行うことができるようになる。
【００４３】
尚、２つのＭＯＳトランジスタによってカレントミラー回路を構成する場合には、一般的に、両トランジスタのゲート同士とソース同士が接続されると共に、基準トランジスタのドレインとゲートが互いに接続される。そして、第１〜第４のトランジスタがＭＯＳトランジスタである場合には、電位差生成手段により、第１及び第２のトランジスタのゲートと電流検出用トランジスタのドレインとの間に、第３のトランジスタのゲート−ソース間電圧と同等の電位差を生じさせるようにすれば良い。このように構成すれば、演算増幅器の出力端子と電流検出用トランジスタのソースとの間の電位差が、第３のトランジスタのゲート−ソース間電圧と同等の電位差分だけ大きくなり、出力トランジスタの両出力端子間の電位差がほぼ０Ｖであっても電流制限動作を確実に行うことができるようになる。
【００４４】
一方、請求項２〜請求項９に記載の電流制限回路では、出力トランジスタと電流検出用トランジスタをＭＯＳトランジスタとしているが、出力トランジスタと電流検出用トランジスタは、請求項１０に記載のように、ＭＯＳトランジスタに代えて、バイポーラトランジスタであっても良い。そして、この場合には、ドレインに代えてコレクタが、ソースに代えてエミッタが、ゲートに代えてベースが、夫々、回路接続に用いられるようにすれば良い。
【００４５】
【発明の実施の形態】
以下、本発明が適用された実施例について図面を用いて説明する。尚、本発明の実施の形態は、下記の実施例に何ら限定されることなく、本発明の技術的範囲に属する限り、種々の形態を採り得ることは言うまでもない。
【００４６】
「第１実施例」
まず図１は、第１実施例の電流制限回路を表す回路図である。
図１に示すように、本第１実施例の電流制限回路は、電気負荷（以下、単に、負荷という）１に負荷電流を供給するための電流経路にドレインとソースが直列に接続された出力トランジスタ２と、この出力トランジスタ２と同種且つ同極性であり、ドレインとゲートが出力トランジスタ２のドレインとゲートに夫々接続された電流検出用トランジスタ３と、出力トランジスタ２と電流検出用トランジスタ３のゲートに、抵抗Ｒを介して制御信号としてのゲート電圧を供給する信号線Ｌとを備えている。
【００４７】
そして更に、本第１実施例の電流制限回路は、非反転入力端子（＋端子）が出力トランジスタ２のソースに接続され、反転入力端子（−端子）が電流検出用トランジスタ３のソースに接続された演算増幅器ＯＰと、電流検出用トランジスタ３のソースと演算増幅器ＯＰの出力端子との間にコレクタとエミッタが直列に接続され、コレクタとベースが互いに接続された第１のトランジスタ４と、ベースとエミッタが第１のトランジスタ４のベースとエミッタに夫々接続されて、この第１のトランジスタ４と共にカレントミラー回路ＣＭ１を構成すると共に、コレクタが信号線Ｌに接続された第２のトランジスタ５とを備えている。
【００４８】
尚、本実施例の電流制限回路では、上記各素子が同一の半導体チップ上に形成されている。そして、出力トランジスタ２及び電流検出用トランジスタ３として、Ｎチャンネル型のＭＯＳトランジスタを用い、第１及び第２のトランジスタ４，５として、ＮＰＮ型のバイポーラトランジスタを用いている。
【００４９】
また、本実施例では、負荷１の一端が第２電圧としての接地電位（ＧＮＤ＝０Ｖ）に接続されており、出力トランジスタ２のドレインが、端子１０を介して、接地電位よりも高い第１電圧としての電源電圧ＶＤ（例えば５Ｖ）に接続され、出力トランジスタ２のソースが、端子２０を介して、負荷１の接地電位とは反対側の端部に接続されている。つまり、本第１実施例の電流制限回路は、Ｎチャンネル型ＭＯＳトランジスタによるハイサイド接続の構成を採っている。
【００５０】
また更に、この電流制限回路は、抵抗Ｒに接続された端子３０を介して、定電圧電源回路４０が接続されている。そして、この定電圧電源回路４０から出力される所定の定電圧ＶＧが、抵抗Ｒ及び信号線Ｌを介して、出力トランジスタ２と電流検出用トランジスタ３のゲートに供給される。
【００５１】
次に、上記のように構成された電流制限回路の動作について説明する。
まず、負荷１を駆動しない場合には、定電圧電源回路４０により端子３０に定電圧ＶＧが印加されず、出力トランジスタ２は、そのゲート−ソース間電圧が０Ｖになるため、オフ状態となり、負荷１には電流が流れない。
【００５２】
一方、負荷１を駆動する場合には、定電圧電源回路４０から抵抗Ｒ及び信号線Ｌを介して、出力トランジスタ２と電流検出用トランジスタ３のゲートにハイレベルのゲート電圧が供給され、電源電圧ＶＤから出力トランジスタ２（ドレイン→ソース）を介して、負荷１に負荷電流Ｉ1 が流れる。
【００５３】
ここで、この時には、出力トランジスタ２と電流検出用トランジスタ３の両ソースが互いに同電位となるように演算増幅器ＯＰの出力電圧（出力端子の電圧）が変化し、電源電圧ＶＤから演算増幅器ＯＰの出力端子へ、電流検出用トランジスタ３（ドレイン→ソース）及び第１のトランジスタ４（コレクタ→エミッタ）を介して、負荷電流Ｉ1 に応じた電流Ｉ2 が流れる。
【００５４】
即ち、演算増幅器ＯＰの作用によって、出力トランジスタ２と電流検出用トランジスタ３における各端子間の電位差が全て等しくなるため、両トランジスタ２，３は、飽和／非飽和の全動作領域にて、その動作点が一致する。よって、電流検出用トランジスタ３には、出力トランジスタ２に流れる負荷電流Ｉ1 に対して、両トランジスタ２，３のトランジスタサイズ比に応じた電流Ｉ2 が正確に流れることとなり、この電流Ｉ2 が第１のトランジスタ４にも流れる。
【００５５】
すると、第１のトランジスタ４に流れる電流（即ち、電流検出用トランジスタ３に流れる電流）Ｉ2 を所定倍した電流Ｉ3 が、第２のトランジスタ５によって信号線Ｌから演算増幅器ＯＰの出力端子へ引き込まれ、この電流Ｉ3 による抵抗Ｒでの電圧降下によって、出力トランジスタ２及び電流検出用トランジスタ３のゲート電圧が低下して、出力トランジスタ２により流される負荷電流Ｉ1 が所定値に制限される。
【００５６】
尚、第１のトランジスタ４に流れる電流Ｉ2 と第２のトランジスタ５に流れる電流Ｉ3 との比（上記所定倍）は、第１及び第２の両トランジスタ４，５のトランジスタサイズによって決まるカレントミラー回路ＣＭ１のカレントミラー比である。
【００５７】
このような第１実施例の電流制限回路において、出力トランジスタ２と電流検出用トランジスタ３とのトランジスタサイズの比をｍ：１とすると、出力トランジスタ２に流れる負荷電流Ｉ1 と電流検出用トランジスタ３に流れる電流Ｉ2 との関係は、下記の式１のようになる。
【００５８】
【数１】
Ｉ1 ＝ｍ×Ｉ2 …（式１）
また、カレントミラー回路ＣＭ１のカレントミラー比を１：ｎ（＝ｎ倍）とすると、第２のトランジスタ５によって抵抗Ｒに流される電流Ｉ3 は、下記の式２のようになる。
【００５９】
【数２】
Ｉ3 ＝ｎ×Ｉ2 …（式２）
そして、出力トランジスタ２のゲート−ソース間電圧ＶGSは、下記の式３の如く表される。尚、式３において「Ｒ0 」は、抵抗Ｒの抵抗値である。
【００６０】
【数３】
ＶGS＝ＶＧ−Ｒ0 ×Ｉ3 …（式３）
よって、上記式１〜式３より、出力トランジスタ２によって負荷１に流される負荷電流Ｉ1 は、下記の式４のようになる。
【００６１】
【数４】
Ｉ1 ＝（ＶＧ−ＶGS）×ｍ／（ｎ×Ｒ0 ） …（式４）
式４から分かるように、負荷電流Ｉ1 は、出力トランジスタ２と電流検出用トランジスタ３のトランジスタサイズ比ｍと、カレントミラー回路ＣＭ１のカレントミラー比ｎと、抵抗Ｒの抵抗値Ｒ0 だけに依存し、電源電圧ＶＤや出力トランジスタ２のドレイン−ソース間電圧等に全く関係なく決定されることが分かる。
【００６２】
そして、カレントミラー回路ＣＭ１では、第１及び第２のトランジスタ４，５の温度特性が相殺され、また、出力トランジスタ２と電流検出用トランジスタ３においても、互いの温度特性が相殺されるため、温度変化に影響されずに、上記式１及び式２が成立する。
【００６３】
よって、抵抗Ｒとして、抵抗値精度及び温度特性に優れたものを用いれば、極めて精度良く負荷電流Ｉ1 の電流制限を行うことができる。
以上詳述したように第１実施例の電流制限回路では、カレントミラー回路ＣＭ１を構成する第１及び第２のトランジスタ４，５の温度特性が相殺され、しかも、出力トランジスタ２と電流検出用トランジスタ３では、演算増幅器ＯＰにより各端子間の電位差が全て等しくなる。
【００６４】
よって、この電流制限回路によれば、温度変化に影響されず、且つ、出力トランジスタ２と電流検出用トランジスタ３の動作点を一致させて、極めて精度良く負荷電流Ｉ1 の電流制限を行うことができる。
また更に、本第１実施例の電流制限回路によれば、出力トランジスタ２のドレイン−ソース間電圧がほぼ０Ｖの状態でも、演算増幅器ＯＰにより、電流検出用トランジスタ３及び第１のトランジスタ４に負荷電流Ｉ1 に応じた電流Ｉ2 を流すことができ、更に、信号線Ｌに上記電流Ｉ2 を所定倍した電流Ｉ3 を流すことができる。よって、出力トランジスタ２のあらゆる動作領域で電流制限動作を行うことができ、負荷電流Ｉ1 の制限値を様々な値に設定することが容易となる。
【００６５】
「第２実施例」
上記第１実施例の電流制限回路は、Ｎチャンネル型のＭＯＳトランジスタである出力トランジスタ２を負荷１よりも高電位側に接続したハイサイド接続のものであったが、次に、第２実施例として、出力トランジスタ２を負荷１よりも低電位側に接続するロウサイド接続の構成を採用した電流制限回路について説明する。
【００６６】
図２に示すように、第２実施例の電流制限回路は、第１実施例の電流制限回路に対して、下記の（１）〜（３）の３点が異なっており、その他については全く同様である。
（１）出力トランジスタ２と電流検出用トランジスタ３をとして、Ｐチャンネル型のＭＯＳトランジスタを用いている。
【００６７】
（２）カレントミラー回路ＣＭ１を構成する第１及び第２のトランジスタ４，５として、ＰＮＰ型のバイポーラトランジスタを用いている。
（３）負荷１の一端が電源電圧ＶＧに接続されており、出力トランジスタ２のソースが、端子１０を介して負荷１の電源電圧ＶＤとは反対側の端部に接続され、出力トランジスタ２のドレインが、端子２０を介して接地電位に接続されている。
【００６８】
このような第２実施例の電流制限回路は、前述した第１実施例の電流制限回路に対し、各部に流れる電流の方向が逆になるだけで同様に動作する。
即ち、負荷１を駆動する場合には、定電圧電源回路４０から抵抗Ｒ及び信号線Ｌを介して、出力トランジスタ２と電流検出用トランジスタ３のゲートに、電源電圧ＶＤよりも低いロウレベルのゲート電圧が供給され、負荷１の電源電圧ＶＤとは反対側の端部から出力トランジスタ２（ソース→ドレイン）を介して接地電位へ電流が流れることにより、負荷１に負荷電流Ｉ1 が流れる。
【００６９】
そしてこの時、出力トランジスタ２と電流検出用トランジスタ３の両ソースが互いに同電位となるように演算増幅器ＯＰの出力電圧が変化して、演算増幅器ＯＰの出力端子から接地電位へ、第１のトランジスタ４（エミッタ→コレクタ）及び電流検出用トランジスタ３（ソース→ドレイン）を介して、負荷電流Ｉ1 に応じた電流Ｉ2 が流れ、更に、この電流Ｉ2 を所定倍した電流Ｉ3 が、第２のトランジスタ５によって演算増幅器ＯＰの出力端子から信号線Ｌへ流し込まれる。そして、この電流Ｉ3 による抵抗Ｒでの電圧上昇によって、出力トランジスタ２及び電流検出用トランジスタ３のゲート電圧が上昇して、出力トランジスタ２により流される負荷電流Ｉ1 が所定値に制限される。
【００７０】
この第２実施例の電流制限回路でも、第１実施例の電流制限回路と全く同様に、カレントミラー回路ＣＭ１を構成する第１及び第２のトランジスタ４，５の温度特性が相殺され、しかも、出力トランジスタ２と電流検出用トランジスタ３では、演算増幅器ＯＰにより各端子間の電位差が全て等しくなるため、温度変化に影響されず、且つ、出力トランジスタ２と電流検出用トランジスタ３の動作点を一致させて、極めて精度良く負荷電流Ｉ1 の電流制限を行うことができる。
【００７１】
ところで、出力トランジスタ２と電流検出用トランジスタ３をＮチャンネル型のＭＯＳトランジスタとした第１実施例の電流制限回路において、第２実施例の如く出力トランジスタ２を負荷１よりも低電位側に接続（ロウサイド接続）するようにしても良いが、この場合には、出力トランジスタ２のソースが接地電位に接続されるため、演算増幅器ＯＰが接地電位（＝０Ｖ）よりも低い電圧を出力しなければならず、このため、演算増幅器ＯＰの電源電圧として、０Ｖより低いものを用意しなければならない。
【００７２】
また同様に、出力トランジスタ２と電流検出用トランジスタ３をＰチャンネル型のＭＯＳトランジスタとした第２実施例の電流制限回路において、第１実施例の如く出力トランジスタ２を負荷１よりも高電位側に接続（ハイサイド接続）するようにしても良いが、この場合には、出力トランジスタ２のソースが電源電圧ＶＤに接続されるため、演算増幅器ＯＰが電源電圧ＶＤよりも高い電圧を出力しなければならず、このため、演算増幅器ＯＰの電源電圧として、電源電圧ＶＤより高いものを用意しなければならない。
【００７３】
そこで、後述する第３実施例の如く構成すれば、出力トランジスタ２と電流検出用トランジスタ３をＮチャンネル型のＭＯＳトランジスタとし、且つ、出力トランジスタ２をロウサイド接続した場合に、演算増幅器ＯＰの電源電圧として特別なものを用意する必要が無く、また、後述する第４実施例の如く構成すれば、出力トランジスタ２と電流検出用トランジスタ３をＰチャンネル型のＭＯＳトランジスタとし、且つ、出力トランジスタ２をハイサイド接続した場合に、演算増幅器ＯＰの電源電圧として特別なものを用意する必要が無い。
【００７４】
「第３実施例」
まず、第３実施例の電流制限回路は、図３に示すように、第１実施例の電流制限回路に対して、下記の（Ａ）〜（Ｃ）の３点が異なっている。
（Ａ）出力トランジスタ２と電流検出用トランジスタ３のソース同士とゲート同士を共通接続すると共に、出力トランジスタ２のドレインと電流検出用トランジスタ３のドレインを、演算増幅器ＯＰの非反転入力端子と反転入力端子とに夫々接続し、更に、出力トランジスタ２のドレインを負荷１の電源電圧ＶＤとは反対側の端部に接続し、出力トランジスタ２のソースを接地電位に接続するようにしている。
【００７５】
（Ｂ）カレントミラー回路ＣＭ１を構成する第１及び第２のトランジスタ４，５として、ＰＮＰ型のバイポーラトランジスタを用いており、第１のトランジスタ４のコレクタが、電流検出用トランジスタ３のドレインに接続されている。
そして、カレントミラー回路ＣＭ１では、第１のトランジスタ３のコレクタとベースが直接接続されておらず、その代わりに、エミッタが第１及び第２のトランジスタ４，５のベースに接続され、ベースが第１のトランジスタ４のコレクタに接続され、コレクタが出力トランジスタ２及び電流検出用トランジスタ３のソース（本第３実施例では、接地電位）に接続された、ＰＮＰ型のバイポーラトランジスタである電位差生成用トランジスタ６を追加して備えている。
【００７６】
（Ｃ）そして更に、第３実施例の電流制限回路は、第２のトランジスタ５のコレクタと出力トランジスタ２及び電流検出用トランジスタ３のソースとの間にコレクタとエミッタが直列に接続され、コレクタとベースが互いに接続された第３のトランジスタ７と、ベースとエミッタが第３のトランジスタ７のベースとエミッタに夫々接続されて、この第３のトランジスタ７と共に第２のカレントミラー回路ＣＭ２を構成する第４のトランジスタ８と、を追加して備えており、第４のトランジスタ８のコレクタが信号線Ｌに接続されている。尚、第３及び第４のトランジスタ７，８は、共にＮＰＮ型のバイポーラトランジスタである。
【００７７】
このように構成された第３実施例の電流制限回路では、負荷１の電源電圧ＶＤとは反対側の端部から出力トランジスタ２（ドレイン→ソース）を介して接地電位へ電流が流れることにより、負荷１に負荷電流Ｉ1 が流れる。
そして、出力トランジスタ２と電流検出用トランジスタ３の両ドレインが互いに同電位となるように演算増幅器ＯＰの出力電圧が変化して、演算増幅器ＯＰの出力端子から第１のトランジスタ４（エミッタ→コレクタ）及び電流検出用トランジスタ３（ドレイン→ソース）を経由して接地電位へ、負荷電流Ｉ1 に応じた電流Ｉ2 が流れ、更に、この電流Ｉ2 を所定倍した電流Ｉ3 が、演算増幅器ＯＰの出力端子から第２のトランジスタ５（エミッタ→コレクタ）及び第３のトランジスタ７（コレクタ→エミッタ）を経由して接地電位へ流れる。
【００７８】
すると、第３のトランジスタ７と共に第２のカレントミラー回路ＣＭ２を構成する第４のトランジスタ８が、第２のトランジスタ５及び第３のトランジスタ７に流れる電流Ｉ3 を所定倍した電流Ｉ3 ’を、信号線Ｌから接地電位側へ引き込む。そして、この電流Ｉ3 ’による抵抗Ｒでの電圧降下によって、出力トランジスタ２及び電流検出用トランジスタ３のゲート電圧が低下して、出力トランジスタ２により流される負荷電流Ｉ1 が所定値に制限される。
【００７９】
尚、第３のトランジスタ７に流れる電流Ｉ3 と第４のトランジスタ８に流れる電流Ｉ3 ’との比（上記所定倍）は、第３及び第４の両トランジスタ７，８のトランジスタサイズによって決まる第２のカレントミラー回路ＣＭ２のカレントミラー比である。そして、このカレントミラー比は、１に設定するようにしても良いし、それ以外の値に設定するようにしても良い。
【００８０】
つまり、第３実施例の電流制限回路では、Ｎチャンネル型ＭＯＳトランジスタによるロウサイド接続の場合に、出力トランジスタ２と電流検出用トランジスタ３のソース同士とゲート同士を共通接続すると共に、その両トランジスタ２，３の各ドレインを演算増幅器ＯＰの非反転入力端子と反転入力端子とに夫々接続するようにし、更に、電流引き込み手段としての第２のカレントミラー回路ＣＭ２を設けて、第２のトランジスタ５に流れる電流Ｉ3 の方向を反転させて、信号線Ｌから電流Ｉ3 ’を引き込むようにしている。
【００８１】
そして、このような電流制限回路によれば、図２に示した第２実施例の電流制限回路と同様に、演算増幅器ＯＰの出力電圧が電源電圧ＶＤから接地電位までの範囲で変化すれば良いため、演算増幅器ＯＰの電源電圧として特別なものを用意する必要が無い。
【００８２】
また、本第３実施例の電流制限回路では、第３及び第４のトランジスタ７，８からなる第２のカレントミラー回路ＣＭ２によって、信号線Ｌから電流を引き込むようにしているため、負荷電流Ｉ1 の制限精度を低下させることも無い。
ところで、本第３実施例の電流制限回路では、カレントミラー回路ＣＭ１を構成する第１のトランジスタ４のコレクタとベースが直接接続されておらず、その代わりに、電位差生成手段としての電位差生成用トランジスタ６を設けているため、出力トランジスタ２のドレイン−ソース間電圧がほぼ０Ｖの状態でも、電流制限動作を行うことができる。
【００８３】
以下、この理由について説明する。
まず、図３において、電位差生成用トランジスタ６を設けずに、第１のトランジスタ４のコレクタとベースを直接接続するようにした場合には、演算増幅器ＯＰの出力端子と電流検出用トランジスタ３のドレインとの間に、第１のトランジスタ４のベース−エミッタ間電圧である０．６Ｖ程度の電位差が生じることとなる。そして、出力トランジスタ２のドレイン−ソース間電圧が０Ｖであるとすると、本実施例では電流検出用トランジスタ３のドレイン−ソース間電圧も０Ｖとなるため、演算増幅器ＯＰの出力端子と電流検出用トランジスタ３のソースとの電位差も、上記０．６Ｖ程度となる。
【００８４】
ここで、本第３実施例の電流制限回路では、演算増幅器ＯＰの出力端子と電流検出用トランジスタ３のソースとの間に、第１のトランジスタ４と共にカレントミラー回路ＣＭ１を構成する第２のトランジスタ５と、第２のカレントミラー回路ＣＭ２を構成する第３のトランジスタ７とが直列に接続されるため、上記のように演算増幅器ＯＰの出力端子と電流検出用トランジスタ３のソースとの電位差が０．６Ｖ程度では、第２のトランジスタ５と第３のトランジスタ７とを両方共に作動させることができず、電流制限動作を行うことができなくなってしまう。
【００８５】
そこで、図３の如く電位差生成用トランジスタ６を設ければ、出力トランジスタ２のドレイン−ソース間電圧がたとえ０Ｖであっても、演算増幅器ＯＰの出力端子と電流検出用トランジスタ３のソースとの間に、第１のトランジスタ４のベース−エミッタ間電圧と、電位差生成用トランジスタ６のベース−エミッタ間電圧（即ち、第３のトランジスタ７のベース−エミッタ間電圧と同等の電位差）とを加えた１．２Ｖ程度の電位差を発生させることができる。そして、これにより、出力トランジスタ２のドレイン−ソース間電圧がたとえ０Ｖであっても、第２のトランジスタ５と第３のトランジスタ７を確実に動作させて、前述した電流制限動作を行うことが可能となるのである。
【００８６】
尚、電位差生成用トランジスタ６を設けることに代えて、第１のトランジスタ４のコレクタとベースを直接接続すると共に、その接続点から、電流検出用トランジスタ３のドレインと演算増幅器ＯＰの反転入力端子との接続点へ至る電流経路に、ダイオードを順方向に挿入するようにしても良い。但し、図３の如く電位差生成用トランジスタ６を設けるようにすれば、カレントミラー回路ＣＭ１のカレントミラー比を一層正確に設定することができるという点で有利である。
【００８７】
「第４実施例」
次に、第４実施例の電流制限回路は、図４に示すように、前述した第３実施例の電流制限回路に対して、下記の（ａ）〜（ｃ）の３点が異なっており、その他については全く同様である。
【００８８】
（ａ）出力トランジスタ２と電流検出用トランジスタ３として、Ｐチャンネル型のＭＯＳトランジスタを用いている。
（ｂ）カレントミラー回路ＣＭ１を構成する第１及び第２のトランジスタ４，５として、ＮＰＮ型のバイポーラトランジスタを用いると共に、電位差生成用トランジスタ６も、ＮＰＮ型のバイポーラトランジスタとしている。
【００８９】
そして更に、第２のカレントミラー回路ＣＭ２を構成する第３及び第４のトランジスタ７，８として、ＰＮＰ型のバイポーラトランジスタを用いている。
（ｃ）負荷１の一端が接地電位に接続されており、出力トランジスタ２のソースが、端子１０を介して電源電圧ＶＤに接続され、出力トランジスタ２のドレインが、端子２０を介して負荷１の接地電位とは反対側の端部に接続されている。
【００９０】
このような第４実施例の電流制限回路は、前述した第３実施例の電流制限回路に対し、各部に流れる電流の方向が逆になるだけで同様に動作する。
即ち、電源電圧ＶＤから出力トランジスタ２（ソース→ドレイン）を介して、負荷１に負荷電流Ｉ1 が流れると共に、この時、出力トランジスタ２と電流検出用トランジスタ３の両ドレインが互いに同電位となるように演算増幅器ＯＰの出力電圧が変化して、電源電圧ＶＤから電流検出用トランジスタ３（ソース→ドレイン）及び第１のトランジスタ４（コレクタ→エミッタ）を経由して演算増幅器ＯＰの出力端子へ、負荷電流Ｉ1 に応じた電流Ｉ2 が流れ、更に、この電流Ｉ2 を所定倍した電流Ｉ3 が、電源電圧ＶＤから第３のトランジスタ７（エミッタ→コレクタ）及び第２のトランジスタ５（コレクタ→エミッタ）を経由して演算増幅器ＯＰの出力端子へ流れる。
【００９１】
すると、第３のトランジスタ７と共に第２のカレントミラー回路ＣＭ２を構成する第４のトランジスタ８が、第２のトランジスタ５及び第３のトランジスタ７に流れる電流Ｉ3 を所定倍した電流Ｉ3 ’を、電源電圧ＶＤ側から信号線Ｌへ流し込む。そして、この電流Ｉ3 ’による抵抗Ｒでの電圧上昇によって、出力トランジスタ２及び電流検出用トランジスタ３のゲート電圧が上昇して、出力トランジスタ２により流される負荷電流Ｉ1 が所定値に制限される。
【００９２】
つまり、第４実施例の電流制限回路では、Ｐチャンネル型ＭＯＳトランジスタによるハイサイド接続の場合に、出力トランジスタ２と電流検出用トランジスタ３のソース同士とゲート同士を共通接続すると共に、その両トランジスタ２，３の各ドレインを演算増幅器ＯＰの非反転入力端子と反転入力端子とに夫々接続するようにし、更に、電流供給手段としての第２のカレントミラー回路ＣＭ２を設けて、第２のトランジスタ５に流れる電流Ｉ3 の方向を反転させて、信号線Ｌへ電流Ｉ3 ’を流し込むようにしている。
【００９３】
そして、このような電流制限回路によれば、図１に示した第１実施例の電流制限回路と同様に、演算増幅器ＯＰの出力電圧が電源電圧ＶＤから接地電位までの範囲で変化すれば良いため、演算増幅器ＯＰの電源電圧として特別なものを用意する必要が無い。
【００９４】
また、本第４実施例の電流制限回路においても、第３実施例のものと同様に、第３及び第４のトランジスタ７，８からなる第２のカレントミラー回路ＣＭ２によって、信号線Ｌに電流を流すようにしているため、負荷電流Ｉ1 の制限精度を低下させることも無い。
【００９５】
そして更に、本第４実施例の電流制限回路においても、カレントミラー回路ＣＭ１を構成する第１のトランジスタ４のコレクタとベースが直接接続されておらず、その代わりに、電位差生成手段としての電位差生成用トランジスタ６を設けているため、出力トランジスタ２のドレイン−ソース間電圧がほぼ０Ｖの状態でも、電流制限動作を行うことができる。
【００９６】
「その他の変形例」
上記第１〜第４実施例では、カレントミラー回路ＣＭ１を、バイポーラトランジスタによって構成したが、ＭＯＳトランジスタを用いて構成するようにしても良い。
【００９７】
また同様に、第３及び第４実施例では、第２のカレントミラー回路ＣＭ２を、バイポーラトランジスタによって構成したが、ＭＯＳトランジスタを用いて構成するようにしても良い。
尚、例えば第３実施例において、カレントミラー回路ＣＭ２をＭＯＳトランジスタで構成した場合（つまり、第３及び第４のトランジスタ７，８をＭＯＳトランジスタとした場合）には、カレントミラー回路ＣＭ１を構成する第１及び第２のトランジスタ４，５のベースと、電流検出用トランジスタ３のドレインとの間に、ＭＯＳトランジスタである第３のトランジスタ７のゲート−ソース間電圧と同等の電位差を生じさせるように構成すれば良い。
【００９８】
具体的には、図３において、ＰＮＰトランジスタからなる電位差生成用トランジスタ６の代わりに、ソースが第１及び第２のトランジスタ４，５のベースに接続され、ゲートが第１のトランジスタ４のコレクタに接続され、ドレインが出力トランジスタ２及び電流検出用トランジスタ３のソースに接続された、Ｐチャンネル型のＭＯＳトランジスタを設ければ良い。また、このようなＰチャンネル型のＭＯＳトランジスタを設けることに代えて、第１のトランジスタ４のコレクタとベースを直接接続すると共に、その接続点から、電流検出用トランジスタ３のドレインと演算増幅器ＯＰの反転入力端子との接続点へ至る電流経路に、ゲートとドレインが接続されたＭＯＳトランジスタを直列に挿入して、上記電流経路に第３のトランジスタ７のゲート−ソース間電圧に相当する電位差を生じさせるようにしても良い。
【００９９】
一方、前述した各実施例の電流制限回路は、出力トランジスタ２及び電流検出用トランジスタ３として、ＭＯＳトランジスタを用いたものであったが、出力トランジスタ２及び電流検出用トランジスタ３として、バイポーラトランジスタを用いるようにしても良い。尚、この場合には、ドレインに代えてコレクタを、ソースに代えてエミッタを、ゲートに代えてベースを、夫々、回路接続に用いれば良い。
【図面の簡単な説明】
【図１】 第１実施例の電流制限回路を表す回路図である。
【図２】 第２実施例の電流制限回路を表す回路図である。
【図３】 第３実施例の電流制限回路を表す回路図である。
【図４】 第４実施例の電流制限回路を表す回路図である。
【符号の説明】
１…電気負荷（負荷） ２…出力トランジスタ
３…電流検出用トランジスタ Ｌ…信号線 Ｒ…抵抗
ＯＰ…演算増幅器 ４…第１のトランジスタ ５…第２のトランジスタ
ＣＭ１…カレントミラー回路 ６…電位差生成用トランジスタ
７…第３のトランジスタ ８…第４のトランジスタ
ＣＭ２…第２のカレントミラー回路 １０，２０，３０…端子
４０…定電圧電源回路
【発明の属する技術分野】
本発明は、電気負荷に供給する負荷電流を所定値に制限する電流制限回路に関する。
【０００２】
【従来の技術】
従来より、この種の電流制限回路として、特開平５−３２７４４２号公報に開示されているようなものがある。
即ち、上記公報に開示の電流制限回路は、電気負荷に負荷電流を供給するための電流経路にドレインとソースからなる２つの出力端子が直列に接続された出力ＭＯＳトランジスタと、この出力ＭＯＳトランジスタと同種且つ同極性であり、そのドレインとゲートが、夫々、出力ＭＯＳトランジスタのドレインとゲートに共通接続された電流検出用ＭＯＳトランジスタと、出力ＭＯＳトランジスタと電流検出用ＭＯＳトランジスタのゲートからなる制御端子に抵抗を介して制御信号を供給する信号線と、ベースが電流検出用ＭＯＳトランジスタのソースに抵抗を介して接続され、エミッタが出力ＭＯＳトランジスタのソースに接続され、更にコレクタが上記信号線（即ち、出力ＭＯＳトランジスタ及び電流検出用ＭＯＳトランジスタのゲート）に接続された電流制御用のＮＰＮトランジスタと、を備えている。
【０００３】
そして、この電流制限回路では、出力ＭＯＳトランジスタ（詳しくは、そのドレイン−ソース間）に流れる負荷電流が大きくなり、それに応じて電流検出用ＭＯＳトランジスタに流れる電流が大きくなると、ＮＰＮトランジスタにより出力ＭＯＳトランジスタ及び電流検出用ＭＯＳトランジスタのゲート−ソース間電圧を制御して、出力ＭＯＳトランジスタに流れる負荷電流を所定値に制限するようにしている。
【０００４】
【発明が解決しようとする課題】
しかしながら、上記従来の電流制限回路では、１つのＮＰＮトランジスタにより過電流時の電流制限を行っており、電流検出用ＭＯＳトランジスタの電流がＮＰＮトランジスタのベース電流となり、このベース電流が該ＮＰＮトランジスタの電流増幅率倍されたものが、該ＮＰＮトランジスタの出力であるコレクタ−エミッタ間電流となり、このコレクタ−エミッタ間電流によって電流制限が行われるものであるが、電流増幅率は温度依存性を有しているため、温度が変化すると、ベース電流とコレクタ−エミッタ間電流の関係も変動することになり、そのＮＰＮトランジスタの温度特性により電流制限を行う場合の精度が低下するという問題がある。
【０００５】
そして更に、上記従来の電流制限回路では、出力ＭＯＳトランジスタのソースと電流検出用ＭＯＳトランジスタのソースとの間に上記ＮＰＮトランジスタを介在させているため、出力ＭＯＳトランジスタと電流検出用ＭＯＳトランジスタのゲート−ソース間電圧及びドレイン−ソース間電圧に差が生じて、両ＭＯＳトランジスタの動作点がずれてしまい、この結果、出力ＭＯＳトランジスタに流れる負荷電流に応じた電流が、電流検出用ＭＯＳトランジスタに流れなくなり、電流制限動作が不安定になってしまう。
【０００６】
一方、特開平１−２２７５２０号公報や特開昭６２−２４７２６８号公報には、この種の電流制限回路において、互いのドレイン同士とゲート同士が共通接続された２つのＭＯＳトランジスタの各ソースを、演算増幅器（オペアンプ）によって仮想接続するように構成して、両ＭＯＳトランジスタのゲート−ソース間電圧を等しくさせることが記載されているが、あらゆる条件下で電流制限を精度良く行うことのできる回路構成は考えられていなかった。
【０００７】
本発明は、こうした問題に鑑みなされたものであり、温度変化に影響されず、且つ、出力トランジスタと電流検出用トランジスタの動作点を一致させて、極めて精度良く電流制限を行うことのできる、新規な構成の電流制限回路を提供することを目的としている。
【０００８】
【課題を解決するための手段、及び発明の効果】
上記目的を達成するためになされた請求項１に記載の電流制限回路においては、出力トランジスタの第１出力端子と第２出力端子が、所定の第１電圧と該第１電圧よりも低い第２電圧との間に電気負荷を介して直列に接続されている。そして、この出力トランジスタと同種且つ同極性であり、その第１出力端子が出力トランジスタの第１出力端子に接続され、その制御端子が出力トランジスタの制御端子に接続された電流検出用トランジスタを備えており、出力トランジスタと電流検出用トランジスタの制御端子には、信号線により抵抗を介して制御信号が供給される。
【０００９】
ここで特に、請求項１に記載の電流制限回路では、出力トランジスタの第２出力端子（即ち、電流検出用トランジスタに接続されない方の出力端子）が演算増幅器の非反転入力端子に接続され、電流検出用トランジスタの第２出力端子（即ち、出力トランジスタに接続されない方の出力端子）が前記演算増幅器の反転入力端子に接続されており、この演算増幅器の出力端子と電流検出用トランジスタの第２出力端子との間に、カレントミラー回路の一部を成す第１のトランジスタの２つの出力端子が直列に接続されている。
【００１０】
そして更に、この第１のトランジスタと共にカレントミラー回路を構成し、電流検出用トランジスタを介して第１のトランジスタに流れる電流に対し所定倍となる電流を流す第２のトランジスタを備えており、この第２のトランジスタにより前記信号線に電流を流して、その電流による前記抵抗の電圧変化にて制御信号の電圧レベルを変化させることにより、出力トランジスタによって電気負荷に供給される負荷電流を所定値に制限する。
【００１１】
このような請求項１に記載の電流制限回路では、出力トランジスタの第２出力端子と電流検出用トランジスタの第２出力端子とが互いに同電位となるように、演算増幅器の出力電圧（出力端子の電圧）が変化し、この演算増幅器の出力端子と電流検出用トランジスタの第１出力端子との間に、第１のトランジスタを経由して、出力トランジスタに流れる負荷電流に応じた電流が流れることとなる。
【００１２】
即ち、演算増幅器の作用によって、出力トランジスタと電流検出用トランジスタにおける各端子間の電位差が全て等しくなるため、電流検出用トランジスタには、出力トランジスタに流れる負荷電流に対して、当該電流検出用トランジスタと出力トランジスタとのトランジスタサイズの比に応じた電流が正確に流れることとなり、この電流が第１のトランジスタに流れる。
【００１３】
そして、第１のトランジスタと共にカレントミラー回路を構成する第２のトランジスタには、第１のトランジスタに流れる電流（即ち、電流検出用トランジスタに流れる電流）を所定倍した電流が流れ、この第２のトランジスタに流れる電流に応じて、出力トランジスタ及び電流検出用トランジスタの制御端子に供給される制御信号の電圧レベルが変化して、出力トランジスタにより電気負荷に供給される負荷電流が所定値に制限されることとなる。
【００１４】
尚、第１のトランジスタに流れる電流と第２のトランジスタに流れる電流との比（上記所定倍）は、第１及び第２の両トランジスタのトランジスタサイズによって決まるカレントミラー回路のカレントミラー比であり、１或いは１より小さい値であっても良く、様々な値に適宜設定することができる。
【００１５】
このような請求項１に記載の電流制限回路において、カレントミラー回路では、カレントミラー回路を構成する第１及び第２のトランジスタの温度特性が相殺される。しかも、出力トランジスタと電流検出用トランジスタでは、各端子間の電位差が全て等しくなる。よって、請求項１に記載の電流制限回路によれば、温度変化に影響されず、且つ、出力トランジスタと電流検出用トランジスタの動作点を一致させて、極めて精度良く電流制限を行うことができるようになる。
【００１６】
尚、出力トランジスタと電流検出用トランジスタを、Ｎチャンネル型のＭＯＳトランジスタとした場合には、請求項２に記載のように、第２のトランジスタに流れる電流を前記信号線から引き込むように構成し、また、出力トランジスタと電流検出用トランジスタを、Ｐチャンネル型のＭＯＳトランジスタとした場合には、請求項３に記載のように、第２のトランジスタに流れる電流を前記信号線へ流し込むように構成すれば良い。そして、いずれの場合であっても、信号線に設けられた抵抗に流れる電流により電圧変化が生じ、制御信号の電圧レベルが変化して、負荷電流を所定値に制限することができる。
【００１７】
ところで、請求項２又は請求項３に記載の如く、出力トランジスタと電流検出用トランジスタをＭＯＳトランジスタとした場合には、請求項４に記載のように、出力トランジスタと電流検出用トランジスタを、ドレインを前記第１出力端子とし、ソースを前記第２出力端子とし、ゲートを前記制御端子として接続し、前記信号線と演算増幅器の出力端子との間に、第２のトランジスタの２つの出力端子を直列に接続するよう構成することができる。
【００１８】
つまり、請求項４に記載の電流制限回路では、出力トランジスタと電流検出用トランジスタのドレイン同士とゲート同士を共通接続すると共に、出力トランジスタのソースと電流検出用トランジスタのソースを、演算増幅器の非反転入力端子と反転入力端子とに夫々接続し、更に、電流検出用トランジスタのソースと演算増幅器の出力端子との間に、第１のトランジスタの２つの出力端子を直列に接続すると共に、この第１のトランジスタと共にカレントミラー回路を構成する第２のトランジスタの２つの出力端子を、信号線と演算増幅器の出力端子との間に直列に接続するようにしている。
【００１９】
ところで、請求項４に記載の電流制限回路において、出力トランジスタと電流検出用トランジスタをＮチャンネル型のＭＯＳトランジスタとし、且つ、出力トランジスタをハイサイド接続（電気負荷よりも高電位側に接続）した場合、或いは、出力トランジスタと電流検出用トランジスタをＰチャンネル型のＭＯＳトランジスタとし、且つ、出力トランジスタをロウサイド接続（電気負荷よりも低電位側に接続）した場合には、演算増幅器の出力電圧が第１電圧から第２電圧までの範囲で変化すれば良いため、演算増幅器の電源電圧として特別なものを用意する必要が無い。
【００２０】
これに対し、請求項４に記載の電流制限回路において、出力トランジスタと電流検出用トランジスタをＮチャンネル型のＭＯＳトランジスタとし、且つ、出力トランジスタをロウサイド接続した場合には、出力トランジスタのソースが第２電圧に接続されるため、演算増幅器が第２電圧よりも低い電圧を出力しなければならず、演算増幅器の電源電圧として第２電圧よりも低いものを用意しなければならない。また同様に、請求項４に記載の電流制限回路において、出力トランジスタと電流検出用トランジスタをＰチャンネル型のＭＯＳトランジスタとし、且つ、出力トランジスタをハイサイド接続した場合には、出力トランジスタのソースが第１電圧に接続されるため、演算増幅器が第１電圧よりも高い電圧を出力しなければならず、演算増幅器の電源電圧として第１電圧よりも高いものを用意しなければならない。
【００２１】
そこで、請求項５，６に記載の如く構成すれば、Ｎチャンネル型ＭＯＳトランジスタによるロウサイド接続の場合に、演算増幅器の電源電圧として特別なものを用意する必要が無く、また、請求項７，８に記載の如く構成すれば、Ｐチャンネル型ＭＯＳトランジスタによるハイサイド接続の場合に、演算増幅器の電源電圧として特別なものを用意する必要が無い。
【００２２】
まず、請求項５に記載の電流制限回路では、請求項２に記載の如く出力トランジスタと電流検出用トランジスタをＮチャンネル型のＭＯＳトランジスタとした場合において、出力トランジスタと電流検出用トランジスタを、ソースを前記第１出力端子とし、ドレインを前記第２出力端子とし、ゲートを前記制御端子として接続すると共に、出力トランジスタのドレインを電気負荷の第１電圧とは反対側の端部に接続し、出力トランジスタのソースを第２電圧に接続するようにしている。つまり、出力トランジスタと電流検出用トランジスタのソース同士とゲート同士を共通接続すると共に、出力トランジスタのドレインと電流検出用トランジスタのドレインを、演算増幅器の非反転入力端子と反転入力端子とに夫々接続し、更に、出力トランジスタを電気負荷よりも低電位側に接続する、所謂ロウサイド接続するようにしている。
【００２３】
そして、請求項５に記載の電流制限回路では、第１及び第２のトランジスタが、ＰＮＰ型のバイポーラトランジスタ或いはＰチャンネル型のＭＯＳトランジスタであって、演算増幅器の出力端子に、第２のトランジスタの一方の出力端子が接続されており、更に、第２のトランジスタの他方の出力端子と第２電圧との間に電流経路を形成すると共に、第２のトランジスタに流れる電流に応じた電流を信号線から第２電圧側へ引き込む電流引き込み手段を設けている。
【００２４】
このような請求項５に記載の電流制限回路では、電気負荷の第１電圧とは反対側の端部から出力トランジスタ（ドレイン→ソース）を介して第２電圧へ電流が流れることにより、電気負荷に負荷電流が流れる。そして、出力トランジスタと電流検出用トランジスタの両ドレインが互いに同電位となるように演算増幅器の出力電圧が変化して、演算増幅器の出力端子から第１のトランジスタ及び電流検出用トランジスタを経由して第２電圧へ、負荷電流に応じた電流が流れる。
【００２５】
すると、演算増幅器の出力端子から第２のトランジスタ及び電流引き込み手段にて形成される電流経路を経由して第２電圧へ、第１のトランジスタに流れる電流を所定倍した電流が流れ、電流引き込み手段が、この電流に応じた電流を信号線から第２電圧側へ引き込む。
【００２６】
つまり、請求項５に記載の電流制限回路では、Ｎチャンネル型ＭＯＳトランジスタによるロウサイド接続の場合に、出力トランジスタと電流検出用トランジスタのソース同士とゲート同士を共通接続すると共に、その両トランジスタの各ドレインを演算増幅器の非反転入力端子と反転入力端子とに夫々接続するようにし、更に、電流引き込み手段を設けて、第２のトランジスタに流れる電流の方向を反転させて、信号線から電流を引き込むようにしている。
【００２７】
そして、このような電流制限回路によれば、請求項４に記載の電流制限回路においてＰチャンネル型ＭＯＳトランジスタによるロウサイド接続を行った場合と全く同様に、演算増幅器の出力電圧が第１電圧から第２電圧までの範囲で変化すれば良いため、演算増幅器の電源電圧として特別なものを用意する必要が無い。
【００２８】
ここで、電流引き込み手段は、請求項６に記載のように、第２のトランジスタの前記他方の出力端子（演算増幅器とは反対側の出力端子）と出力トランジスタ及び電流検出用トランジスタのソース（第２電圧）との間に、２つの出力端子が直列に接続されたＮＰＮ型のバイポーラトランジスタ或いはＮチャンネル型のＭＯＳトランジスタである第３のトランジスタと、この第３のトランジスタと同種且つ同極性であって該第３のトランジスタと共に第２のカレントミラー回路を構成し、前記信号線と出力トランジスタ及び電流検出用トランジスタのソースとの間に２つの出力端子が直列に接続されて、第２のトランジスタを介して第３のトランジスタに流れる電流に対し所定倍となる電流を信号線から第２電圧側へ流す第４のトランジスタと、から構成することができる。
【００２９】
つまり、請求項６に記載の電流制限回路では、電流引き込み手段を、第３及び第４のトランジスタからなる第２のカレントミラー回路によって構成しており、第３のトランジスタにより前記電流経路を形成すると共に、第４のトランジスタにより、第２のトランジスタに流れる電流に応じた電流を信号線から第２電圧側へ流す（引き込む）ようにしている。
【００３０】
そして、このように第３及び第４のトランジスタからなる第２のカレントミラー回路によって、電流引き込み手段を構成すれば、負荷電流の制限精度を低下させることなく、請求項５に記載の電流制限回路による効果を得ることができる。
一方、請求項７に記載の電流制限回路では、請求項３に記載の如く出力トランジスタと電流検出用トランジスタをＰチャンネル型のＭＯＳトランジスタとした場合において、出力トランジスタと電流検出用トランジスタを、ソースを前記第１出力端子とし、ドレインを前記第２出力端子とし、ゲートを前記制御端子として接続すると共に、出力トランジスタのソースを第１電圧に接続し、出力トランジスタのドレインを電気負荷の第２電圧とは反対側の端部に接続するようにしている。つまり、請求項５，６に記載の電流制限回路と同様に、出力トランジスタと電流検出用トランジスタのソース同士とゲート同士を共通接続すると共に、出力トランジスタのドレインと電流検出用トランジスタのドレインを、演算増幅器の非反転入力端子と反転入力端子とに夫々接続しており、更に、出力トランジスタを電気負荷よりも高電位側に接続する、所謂ハイサイド接続するようにしている。
【００３１】
そして、請求項７に記載の電流制限回路では、第１及び第２のトランジスタが、ＮＰＮ型のバイポーラトランジスタ或いはＮチャンネル型のＭＯＳトランジスタであって、演算増幅器の出力端子に、第２のトランジスタの一方の出力端子が接続されており、更に、第２のトランジスタの他方の出力端子と第１電圧との間に電流経路を形成すると共に、第２のトランジスタに流れる電流に応じた電流を第１電圧側から信号線へ流し込む電流供給手段を設けている。
【００３２】
このような請求項７に記載の電流制限回路では、第１電圧から出力トランジスタ（ソース→ドレイン）を介して電気負荷に負荷電流が流れる。そして、出力トランジスタと電流検出用トランジスタの両ドレインが互いに同電位となるように演算増幅器の出力電圧が変化して、第１電圧から電流検出用トランジスタ及び第１のトランジスタを経由して演算増幅器の出力端子へ、負荷電流に応じた電流が流れる。
【００３３】
すると、第１電圧から電流引き込み手段にて形成される電流経路及び第２トランジスタを経由して演算増幅器の出力端子へ、第１のトランジスタに流れる電流を所定倍した電流が流れ、電流供給手段が、この電流に応じた電流を第１電圧側から信号線へ流し込む。
【００３４】
つまり、請求項７に記載の電流制限回路では、Ｐチャンネル型ＭＯＳトランジスタによるハイサイド接続の場合に、出力トランジスタと電流検出用トランジスタのソース同士とゲート同士を共通接続すると共に、その両トランジスタの各ドレインを演算増幅器の非反転入力端子と反転入力端子とに夫々接続するようにし、更に、電流供給手段を設けて、第２のトランジスタに流れる電流の方向を反転させて、信号線へ電流を流し込むようにしている。
【００３５】
そして、このような電流制限回路によれば、請求項４に記載の電流制限回路においてＮチャンネル型ＭＯＳトランジスタによるハイサイド接続を行った場合と全く同様に、演算増幅器の出力電圧が第１電圧から第２電圧までの範囲で変化すれば良いため、演算増幅器の電源電圧として特別なものを用意する必要が無い。
【００３６】
ここで、電流供給手段は、請求項８に記載のように、第２のトランジスタの前記他方の出力端子（演算増幅器とは反対側の出力端子）と出力トランジスタ及び電流検出用トランジスタのソース（第１電圧）との間に、２つの出力端子が直列に接続されたＰＮＰ型のバイポーラトランジスタ或いはＰチャンネル型のＭＯＳトランジスタである第３のトランジスタと、この第３のトランジスタと同種且つ同極性であって該第３のトランジスタと共に第２のカレントミラー回路を構成し、信号線と出力トランジスタ及び電流検出用トランジスタのソースとの間に２つの出力端子が直列に接続されて、第２のトランジスタを介して第３のトランジスタに流れる電流に対し所定倍となる電流を第１電圧側から信号線へ流す第４のトランジスタと、から構成することができる。
【００３７】
つまり、請求項８に記載の電流制限回路では、請求項６に記載の発明と同様に、電流供給手段を、第３及び第４のトランジスタからなる第２のカレントミラー回路によって構成しており、第３のトランジスタにより前記電流経路を形成すると共に、第４のトランジスタにより、第２のトランジスタに流れる電流に応じた電流を第１電圧側から信号線へ流す（流し込む）ようにしている。
【００３８】
そして、このように第３及び第４のトランジスタからなる第２のカレントミラー回路によって、電流供給手段を構成すれば、負荷電流の制限精度を低下させることなく、請求項７に記載の電流制限回路による効果を得ることができる。
ところで、請求項６又は請求項８に記載の電流制限回路に対して、請求項９に記載のような電位差生成手段、即ち、カレントミラー回路を構成するに当り互いに接続される第１及び第２のトランジスタのベース或いはゲートと、電流検出用トランジスタのドレインとの間に、第３のトランジスタのベース−エミッタ間電圧或いはゲート−ソース間電圧と同等の電位差を生じさせる手段を設けるようにすれば、出力トランジスタの両出力端子間（ドレイン−ソース間）の電位差がほぼ０Ｖの状態でも、電流制限動作を行うことができるようになる。
【００３９】
この理由について、第１〜第４のトランジスタがバイポーラトランジスタである場合を例に挙げて説明する。
まず、一般的に、２つのバイポーラトランジスタによってカレントミラー回路を構成する場合には、両トランジスタのベース同士とエミッタ同士が接続されると共に、基準となる電流が流れる方のトランジスタ（本発明では第１のトランジスタと第３のトランジスタであり、以下、基準トランジスタともいう）のコレクタとベースが互いに接続される。よって、このようなカレントミラー回路が作動するためには、基準トランジスタの出力端子であるコレクタとエミッタとの間に、ベース−エミッタ間電圧である０．６Ｖ程度の電位差を与える必要がある。
【００４０】
ここで、請求項６又は請求項８に記載の電流制限回路において、第１のトランジスタ（詳しくは、そのコレクタとエミッタ）が直列に接続される演算増幅器の出力端子と電流検出用トランジスタのドレイン（第２出力端子）との間には、第１のトランジスタのベース−エミッタ間電圧である０．６Ｖ程度の電位差が生じる。そして、出力トランジスタの両出力端子間の電位差が０Ｖであるとすると、本発明では電流検出用トランジスタの両出力端子間の電位差も０Ｖとなるため、演算増幅器の出力端子と電流検出用トランジスタのソース（第１出力端子）との電位差も、上記０．６Ｖ程度となる。
【００４１】
ところが、請求項６又は請求項８に記載の電流制限回路では、演算増幅器の出力端子と電流検出用トランジスタのソースとの間に、第１のトランジスタと共にカレントミラー回路を構成する第２のトランジスタと、第２のカレントミラー回路の基準トランジスタである第３のトランジスタとが直列に接続されるため、上記のように演算増幅器の出力端子と電流検出用トランジスタのソースとの電位差が０．６Ｖ程度では、第２のトランジスタと第３のトランジスタとを両方共に作動させることができず、電流制限動作を行うことができなくなってしまう。
【００４２】
そこで、請求項９に記載の電位差生成手段を設ければ、出力トランジスタの両出力端子間の電位差が０Ｖであっても、演算増幅器の出力端子と電流検出用トランジスタのソースとの間に、第１のトランジスタのベース−エミッタ間電圧と、電位差生成手段により生成される電位差（この場合は、第３のトランジスタのベース−エミッタ間電圧と同等の電位差）とを加えた１．２Ｖ程度の電位差を発生させることができ、これにより、第２のトランジスタと第３のトランジスタを確実に動作させて、電流制限動作を行うことができるようになる。
【００４３】
尚、２つのＭＯＳトランジスタによってカレントミラー回路を構成する場合には、一般的に、両トランジスタのゲート同士とソース同士が接続されると共に、基準トランジスタのドレインとゲートが互いに接続される。そして、第１〜第４のトランジスタがＭＯＳトランジスタである場合には、電位差生成手段により、第１及び第２のトランジスタのゲートと電流検出用トランジスタのドレインとの間に、第３のトランジスタのゲート−ソース間電圧と同等の電位差を生じさせるようにすれば良い。このように構成すれば、演算増幅器の出力端子と電流検出用トランジスタのソースとの間の電位差が、第３のトランジスタのゲート−ソース間電圧と同等の電位差分だけ大きくなり、出力トランジスタの両出力端子間の電位差がほぼ０Ｖであっても電流制限動作を確実に行うことができるようになる。
【００４４】
一方、請求項２〜請求項９に記載の電流制限回路では、出力トランジスタと電流検出用トランジスタをＭＯＳトランジスタとしているが、出力トランジスタと電流検出用トランジスタは、請求項１０に記載のように、ＭＯＳトランジスタに代えて、バイポーラトランジスタであっても良い。そして、この場合には、ドレインに代えてコレクタが、ソースに代えてエミッタが、ゲートに代えてベースが、夫々、回路接続に用いられるようにすれば良い。
【００４５】
【発明の実施の形態】
以下、本発明が適用された実施例について図面を用いて説明する。尚、本発明の実施の形態は、下記の実施例に何ら限定されることなく、本発明の技術的範囲に属する限り、種々の形態を採り得ることは言うまでもない。
【００４６】
「第１実施例」
まず図１は、第１実施例の電流制限回路を表す回路図である。
図１に示すように、本第１実施例の電流制限回路は、電気負荷（以下、単に、負荷という）１に負荷電流を供給するための電流経路にドレインとソースが直列に接続された出力トランジスタ２と、この出力トランジスタ２と同種且つ同極性であり、ドレインとゲートが出力トランジスタ２のドレインとゲートに夫々接続された電流検出用トランジスタ３と、出力トランジスタ２と電流検出用トランジスタ３のゲートに、抵抗Ｒを介して制御信号としてのゲート電圧を供給する信号線Ｌとを備えている。
【００４７】
そして更に、本第１実施例の電流制限回路は、非反転入力端子（＋端子）が出力トランジスタ２のソースに接続され、反転入力端子（−端子）が電流検出用トランジスタ３のソースに接続された演算増幅器ＯＰと、電流検出用トランジスタ３のソースと演算増幅器ＯＰの出力端子との間にコレクタとエミッタが直列に接続され、コレクタとベースが互いに接続された第１のトランジスタ４と、ベースとエミッタが第１のトランジスタ４のベースとエミッタに夫々接続されて、この第１のトランジスタ４と共にカレントミラー回路ＣＭ１を構成すると共に、コレクタが信号線Ｌに接続された第２のトランジスタ５とを備えている。
【００４８】
尚、本実施例の電流制限回路では、上記各素子が同一の半導体チップ上に形成されている。そして、出力トランジスタ２及び電流検出用トランジスタ３として、Ｎチャンネル型のＭＯＳトランジスタを用い、第１及び第２のトランジスタ４，５として、ＮＰＮ型のバイポーラトランジスタを用いている。
【００４９】
また、本実施例では、負荷１の一端が第２電圧としての接地電位（ＧＮＤ＝０Ｖ）に接続されており、出力トランジスタ２のドレインが、端子１０を介して、接地電位よりも高い第１電圧としての電源電圧ＶＤ（例えば５Ｖ）に接続され、出力トランジスタ２のソースが、端子２０を介して、負荷１の接地電位とは反対側の端部に接続されている。つまり、本第１実施例の電流制限回路は、Ｎチャンネル型ＭＯＳトランジスタによるハイサイド接続の構成を採っている。
【００５０】
また更に、この電流制限回路は、抵抗Ｒに接続された端子３０を介して、定電圧電源回路４０が接続されている。そして、この定電圧電源回路４０から出力される所定の定電圧ＶＧが、抵抗Ｒ及び信号線Ｌを介して、出力トランジスタ２と電流検出用トランジスタ３のゲートに供給される。
【００５１】
次に、上記のように構成された電流制限回路の動作について説明する。
まず、負荷１を駆動しない場合には、定電圧電源回路４０により端子３０に定電圧ＶＧが印加されず、出力トランジスタ２は、そのゲート−ソース間電圧が０Ｖになるため、オフ状態となり、負荷１には電流が流れない。
【００５２】
一方、負荷１を駆動する場合には、定電圧電源回路４０から抵抗Ｒ及び信号線Ｌを介して、出力トランジスタ２と電流検出用トランジスタ３のゲートにハイレベルのゲート電圧が供給され、電源電圧ＶＤから出力トランジスタ２（ドレイン→ソース）を介して、負荷１に負荷電流Ｉ1 が流れる。
【００５３】
ここで、この時には、出力トランジスタ２と電流検出用トランジスタ３の両ソースが互いに同電位となるように演算増幅器ＯＰの出力電圧（出力端子の電圧）が変化し、電源電圧ＶＤから演算増幅器ＯＰの出力端子へ、電流検出用トランジスタ３（ドレイン→ソース）及び第１のトランジスタ４（コレクタ→エミッタ）を介して、負荷電流Ｉ1 に応じた電流Ｉ2 が流れる。
【００５４】
即ち、演算増幅器ＯＰの作用によって、出力トランジスタ２と電流検出用トランジスタ３における各端子間の電位差が全て等しくなるため、両トランジスタ２，３は、飽和／非飽和の全動作領域にて、その動作点が一致する。よって、電流検出用トランジスタ３には、出力トランジスタ２に流れる負荷電流Ｉ1 に対して、両トランジスタ２，３のトランジスタサイズ比に応じた電流Ｉ2 が正確に流れることとなり、この電流Ｉ2 が第１のトランジスタ４にも流れる。
【００５５】
すると、第１のトランジスタ４に流れる電流（即ち、電流検出用トランジスタ３に流れる電流）Ｉ2 を所定倍した電流Ｉ3 が、第２のトランジスタ５によって信号線Ｌから演算増幅器ＯＰの出力端子へ引き込まれ、この電流Ｉ3 による抵抗Ｒでの電圧降下によって、出力トランジスタ２及び電流検出用トランジスタ３のゲート電圧が低下して、出力トランジスタ２により流される負荷電流Ｉ1 が所定値に制限される。
【００５６】
尚、第１のトランジスタ４に流れる電流Ｉ2 と第２のトランジスタ５に流れる電流Ｉ3 との比（上記所定倍）は、第１及び第２の両トランジスタ４，５のトランジスタサイズによって決まるカレントミラー回路ＣＭ１のカレントミラー比である。
【００５７】
このような第１実施例の電流制限回路において、出力トランジスタ２と電流検出用トランジスタ３とのトランジスタサイズの比をｍ：１とすると、出力トランジスタ２に流れる負荷電流Ｉ1 と電流検出用トランジスタ３に流れる電流Ｉ2 との関係は、下記の式１のようになる。
【００５８】
【数１】
Ｉ1 ＝ｍ×Ｉ2 …（式１）
また、カレントミラー回路ＣＭ１のカレントミラー比を１：ｎ（＝ｎ倍）とすると、第２のトランジスタ５によって抵抗Ｒに流される電流Ｉ3 は、下記の式２のようになる。
【００５９】
【数２】
Ｉ3 ＝ｎ×Ｉ2 …（式２）
そして、出力トランジスタ２のゲート−ソース間電圧ＶGSは、下記の式３の如く表される。尚、式３において「Ｒ0 」は、抵抗Ｒの抵抗値である。
【００６０】
【数３】
ＶGS＝ＶＧ−Ｒ0 ×Ｉ3 …（式３）
よって、上記式１〜式３より、出力トランジスタ２によって負荷１に流される負荷電流Ｉ1 は、下記の式４のようになる。
【００６１】
【数４】
Ｉ1 ＝（ＶＧ−ＶGS）×ｍ／（ｎ×Ｒ0 ） …（式４）
式４から分かるように、負荷電流Ｉ1 は、出力トランジスタ２と電流検出用トランジスタ３のトランジスタサイズ比ｍと、カレントミラー回路ＣＭ１のカレントミラー比ｎと、抵抗Ｒの抵抗値Ｒ0 だけに依存し、電源電圧ＶＤや出力トランジスタ２のドレイン−ソース間電圧等に全く関係なく決定されることが分かる。
【００６２】
そして、カレントミラー回路ＣＭ１では、第１及び第２のトランジスタ４，５の温度特性が相殺され、また、出力トランジスタ２と電流検出用トランジスタ３においても、互いの温度特性が相殺されるため、温度変化に影響されずに、上記式１及び式２が成立する。
【００６３】
よって、抵抗Ｒとして、抵抗値精度及び温度特性に優れたものを用いれば、極めて精度良く負荷電流Ｉ1 の電流制限を行うことができる。
以上詳述したように第１実施例の電流制限回路では、カレントミラー回路ＣＭ１を構成する第１及び第２のトランジスタ４，５の温度特性が相殺され、しかも、出力トランジスタ２と電流検出用トランジスタ３では、演算増幅器ＯＰにより各端子間の電位差が全て等しくなる。
【００６４】
よって、この電流制限回路によれば、温度変化に影響されず、且つ、出力トランジスタ２と電流検出用トランジスタ３の動作点を一致させて、極めて精度良く負荷電流Ｉ1 の電流制限を行うことができる。
また更に、本第１実施例の電流制限回路によれば、出力トランジスタ２のドレイン−ソース間電圧がほぼ０Ｖの状態でも、演算増幅器ＯＰにより、電流検出用トランジスタ３及び第１のトランジスタ４に負荷電流Ｉ1 に応じた電流Ｉ2 を流すことができ、更に、信号線Ｌに上記電流Ｉ2 を所定倍した電流Ｉ3 を流すことができる。よって、出力トランジスタ２のあらゆる動作領域で電流制限動作を行うことができ、負荷電流Ｉ1 の制限値を様々な値に設定することが容易となる。
【００６５】
「第２実施例」
上記第１実施例の電流制限回路は、Ｎチャンネル型のＭＯＳトランジスタである出力トランジスタ２を負荷１よりも高電位側に接続したハイサイド接続のものであったが、次に、第２実施例として、出力トランジスタ２を負荷１よりも低電位側に接続するロウサイド接続の構成を採用した電流制限回路について説明する。
【００６６】
図２に示すように、第２実施例の電流制限回路は、第１実施例の電流制限回路に対して、下記の（１）〜（３）の３点が異なっており、その他については全く同様である。
（１）出力トランジスタ２と電流検出用トランジスタ３をとして、Ｐチャンネル型のＭＯＳトランジスタを用いている。
【００６７】
（２）カレントミラー回路ＣＭ１を構成する第１及び第２のトランジスタ４，５として、ＰＮＰ型のバイポーラトランジスタを用いている。
（３）負荷１の一端が電源電圧ＶＧに接続されており、出力トランジスタ２のソースが、端子１０を介して負荷１の電源電圧ＶＤとは反対側の端部に接続され、出力トランジスタ２のドレインが、端子２０を介して接地電位に接続されている。
【００６８】
このような第２実施例の電流制限回路は、前述した第１実施例の電流制限回路に対し、各部に流れる電流の方向が逆になるだけで同様に動作する。
即ち、負荷１を駆動する場合には、定電圧電源回路４０から抵抗Ｒ及び信号線Ｌを介して、出力トランジスタ２と電流検出用トランジスタ３のゲートに、電源電圧ＶＤよりも低いロウレベルのゲート電圧が供給され、負荷１の電源電圧ＶＤとは反対側の端部から出力トランジスタ２（ソース→ドレイン）を介して接地電位へ電流が流れることにより、負荷１に負荷電流Ｉ1 が流れる。
【００６９】
そしてこの時、出力トランジスタ２と電流検出用トランジスタ３の両ソースが互いに同電位となるように演算増幅器ＯＰの出力電圧が変化して、演算増幅器ＯＰの出力端子から接地電位へ、第１のトランジスタ４（エミッタ→コレクタ）及び電流検出用トランジスタ３（ソース→ドレイン）を介して、負荷電流Ｉ1 に応じた電流Ｉ2 が流れ、更に、この電流Ｉ2 を所定倍した電流Ｉ3 が、第２のトランジスタ５によって演算増幅器ＯＰの出力端子から信号線Ｌへ流し込まれる。そして、この電流Ｉ3 による抵抗Ｒでの電圧上昇によって、出力トランジスタ２及び電流検出用トランジスタ３のゲート電圧が上昇して、出力トランジスタ２により流される負荷電流Ｉ1 が所定値に制限される。
【００７０】
この第２実施例の電流制限回路でも、第１実施例の電流制限回路と全く同様に、カレントミラー回路ＣＭ１を構成する第１及び第２のトランジスタ４，５の温度特性が相殺され、しかも、出力トランジスタ２と電流検出用トランジスタ３では、演算増幅器ＯＰにより各端子間の電位差が全て等しくなるため、温度変化に影響されず、且つ、出力トランジスタ２と電流検出用トランジスタ３の動作点を一致させて、極めて精度良く負荷電流Ｉ1 の電流制限を行うことができる。
【００７１】
ところで、出力トランジスタ２と電流検出用トランジスタ３をＮチャンネル型のＭＯＳトランジスタとした第１実施例の電流制限回路において、第２実施例の如く出力トランジスタ２を負荷１よりも低電位側に接続（ロウサイド接続）するようにしても良いが、この場合には、出力トランジスタ２のソースが接地電位に接続されるため、演算増幅器ＯＰが接地電位（＝０Ｖ）よりも低い電圧を出力しなければならず、このため、演算増幅器ＯＰの電源電圧として、０Ｖより低いものを用意しなければならない。
【００７２】
また同様に、出力トランジスタ２と電流検出用トランジスタ３をＰチャンネル型のＭＯＳトランジスタとした第２実施例の電流制限回路において、第１実施例の如く出力トランジスタ２を負荷１よりも高電位側に接続（ハイサイド接続）するようにしても良いが、この場合には、出力トランジスタ２のソースが電源電圧ＶＤに接続されるため、演算増幅器ＯＰが電源電圧ＶＤよりも高い電圧を出力しなければならず、このため、演算増幅器ＯＰの電源電圧として、電源電圧ＶＤより高いものを用意しなければならない。
【００７３】
そこで、後述する第３実施例の如く構成すれば、出力トランジスタ２と電流検出用トランジスタ３をＮチャンネル型のＭＯＳトランジスタとし、且つ、出力トランジスタ２をロウサイド接続した場合に、演算増幅器ＯＰの電源電圧として特別なものを用意する必要が無く、また、後述する第４実施例の如く構成すれば、出力トランジスタ２と電流検出用トランジスタ３をＰチャンネル型のＭＯＳトランジスタとし、且つ、出力トランジスタ２をハイサイド接続した場合に、演算増幅器ＯＰの電源電圧として特別なものを用意する必要が無い。
【００７４】
「第３実施例」
まず、第３実施例の電流制限回路は、図３に示すように、第１実施例の電流制限回路に対して、下記の（Ａ）〜（Ｃ）の３点が異なっている。
（Ａ）出力トランジスタ２と電流検出用トランジスタ３のソース同士とゲート同士を共通接続すると共に、出力トランジスタ２のドレインと電流検出用トランジスタ３のドレインを、演算増幅器ＯＰの非反転入力端子と反転入力端子とに夫々接続し、更に、出力トランジスタ２のドレインを負荷１の電源電圧ＶＤとは反対側の端部に接続し、出力トランジスタ２のソースを接地電位に接続するようにしている。
【００７５】
（Ｂ）カレントミラー回路ＣＭ１を構成する第１及び第２のトランジスタ４，５として、ＰＮＰ型のバイポーラトランジスタを用いており、第１のトランジスタ４のコレクタが、電流検出用トランジスタ３のドレインに接続されている。
そして、カレントミラー回路ＣＭ１では、第１のトランジスタ３のコレクタとベースが直接接続されておらず、その代わりに、エミッタが第１及び第２のトランジスタ４，５のベースに接続され、ベースが第１のトランジスタ４のコレクタに接続され、コレクタが出力トランジスタ２及び電流検出用トランジスタ３のソース（本第３実施例では、接地電位）に接続された、ＰＮＰ型のバイポーラトランジスタである電位差生成用トランジスタ６を追加して備えている。
【００７６】
（Ｃ）そして更に、第３実施例の電流制限回路は、第２のトランジスタ５のコレクタと出力トランジスタ２及び電流検出用トランジスタ３のソースとの間にコレクタとエミッタが直列に接続され、コレクタとベースが互いに接続された第３のトランジスタ７と、ベースとエミッタが第３のトランジスタ７のベースとエミッタに夫々接続されて、この第３のトランジスタ７と共に第２のカレントミラー回路ＣＭ２を構成する第４のトランジスタ８と、を追加して備えており、第４のトランジスタ８のコレクタが信号線Ｌに接続されている。尚、第３及び第４のトランジスタ７，８は、共にＮＰＮ型のバイポーラトランジスタである。
【００７７】
このように構成された第３実施例の電流制限回路では、負荷１の電源電圧ＶＤとは反対側の端部から出力トランジスタ２（ドレイン→ソース）を介して接地電位へ電流が流れることにより、負荷１に負荷電流Ｉ1 が流れる。
そして、出力トランジスタ２と電流検出用トランジスタ３の両ドレインが互いに同電位となるように演算増幅器ＯＰの出力電圧が変化して、演算増幅器ＯＰの出力端子から第１のトランジスタ４（エミッタ→コレクタ）及び電流検出用トランジスタ３（ドレイン→ソース）を経由して接地電位へ、負荷電流Ｉ1 に応じた電流Ｉ2 が流れ、更に、この電流Ｉ2 を所定倍した電流Ｉ3 が、演算増幅器ＯＰの出力端子から第２のトランジスタ５（エミッタ→コレクタ）及び第３のトランジスタ７（コレクタ→エミッタ）を経由して接地電位へ流れる。
【００７８】
すると、第３のトランジスタ７と共に第２のカレントミラー回路ＣＭ２を構成する第４のトランジスタ８が、第２のトランジスタ５及び第３のトランジスタ７に流れる電流Ｉ3 を所定倍した電流Ｉ3 ’を、信号線Ｌから接地電位側へ引き込む。そして、この電流Ｉ3 ’による抵抗Ｒでの電圧降下によって、出力トランジスタ２及び電流検出用トランジスタ３のゲート電圧が低下して、出力トランジスタ２により流される負荷電流Ｉ1 が所定値に制限される。
【００７９】
尚、第３のトランジスタ７に流れる電流Ｉ3 と第４のトランジスタ８に流れる電流Ｉ3 ’との比（上記所定倍）は、第３及び第４の両トランジスタ７，８のトランジスタサイズによって決まる第２のカレントミラー回路ＣＭ２のカレントミラー比である。そして、このカレントミラー比は、１に設定するようにしても良いし、それ以外の値に設定するようにしても良い。
【００８０】
つまり、第３実施例の電流制限回路では、Ｎチャンネル型ＭＯＳトランジスタによるロウサイド接続の場合に、出力トランジスタ２と電流検出用トランジスタ３のソース同士とゲート同士を共通接続すると共に、その両トランジスタ２，３の各ドレインを演算増幅器ＯＰの非反転入力端子と反転入力端子とに夫々接続するようにし、更に、電流引き込み手段としての第２のカレントミラー回路ＣＭ２を設けて、第２のトランジスタ５に流れる電流Ｉ3 の方向を反転させて、信号線Ｌから電流Ｉ3 ’を引き込むようにしている。
【００８１】
そして、このような電流制限回路によれば、図２に示した第２実施例の電流制限回路と同様に、演算増幅器ＯＰの出力電圧が電源電圧ＶＤから接地電位までの範囲で変化すれば良いため、演算増幅器ＯＰの電源電圧として特別なものを用意する必要が無い。
【００８２】
また、本第３実施例の電流制限回路では、第３及び第４のトランジスタ７，８からなる第２のカレントミラー回路ＣＭ２によって、信号線Ｌから電流を引き込むようにしているため、負荷電流Ｉ1 の制限精度を低下させることも無い。
ところで、本第３実施例の電流制限回路では、カレントミラー回路ＣＭ１を構成する第１のトランジスタ４のコレクタとベースが直接接続されておらず、その代わりに、電位差生成手段としての電位差生成用トランジスタ６を設けているため、出力トランジスタ２のドレイン−ソース間電圧がほぼ０Ｖの状態でも、電流制限動作を行うことができる。
【００８３】
以下、この理由について説明する。
まず、図３において、電位差生成用トランジスタ６を設けずに、第１のトランジスタ４のコレクタとベースを直接接続するようにした場合には、演算増幅器ＯＰの出力端子と電流検出用トランジスタ３のドレインとの間に、第１のトランジスタ４のベース−エミッタ間電圧である０．６Ｖ程度の電位差が生じることとなる。そして、出力トランジスタ２のドレイン−ソース間電圧が０Ｖであるとすると、本実施例では電流検出用トランジスタ３のドレイン−ソース間電圧も０Ｖとなるため、演算増幅器ＯＰの出力端子と電流検出用トランジスタ３のソースとの電位差も、上記０．６Ｖ程度となる。
【００８４】
ここで、本第３実施例の電流制限回路では、演算増幅器ＯＰの出力端子と電流検出用トランジスタ３のソースとの間に、第１のトランジスタ４と共にカレントミラー回路ＣＭ１を構成する第２のトランジスタ５と、第２のカレントミラー回路ＣＭ２を構成する第３のトランジスタ７とが直列に接続されるため、上記のように演算増幅器ＯＰの出力端子と電流検出用トランジスタ３のソースとの電位差が０．６Ｖ程度では、第２のトランジスタ５と第３のトランジスタ７とを両方共に作動させることができず、電流制限動作を行うことができなくなってしまう。
【００８５】
そこで、図３の如く電位差生成用トランジスタ６を設ければ、出力トランジスタ２のドレイン−ソース間電圧がたとえ０Ｖであっても、演算増幅器ＯＰの出力端子と電流検出用トランジスタ３のソースとの間に、第１のトランジスタ４のベース−エミッタ間電圧と、電位差生成用トランジスタ６のベース−エミッタ間電圧（即ち、第３のトランジスタ７のベース−エミッタ間電圧と同等の電位差）とを加えた１．２Ｖ程度の電位差を発生させることができる。そして、これにより、出力トランジスタ２のドレイン−ソース間電圧がたとえ０Ｖであっても、第２のトランジスタ５と第３のトランジスタ７を確実に動作させて、前述した電流制限動作を行うことが可能となるのである。
【００８６】
尚、電位差生成用トランジスタ６を設けることに代えて、第１のトランジスタ４のコレクタとベースを直接接続すると共に、その接続点から、電流検出用トランジスタ３のドレインと演算増幅器ＯＰの反転入力端子との接続点へ至る電流経路に、ダイオードを順方向に挿入するようにしても良い。但し、図３の如く電位差生成用トランジスタ６を設けるようにすれば、カレントミラー回路ＣＭ１のカレントミラー比を一層正確に設定することができるという点で有利である。
【００８７】
「第４実施例」
次に、第４実施例の電流制限回路は、図４に示すように、前述した第３実施例の電流制限回路に対して、下記の（ａ）〜（ｃ）の３点が異なっており、その他については全く同様である。
【００８８】
（ａ）出力トランジスタ２と電流検出用トランジスタ３として、Ｐチャンネル型のＭＯＳトランジスタを用いている。
（ｂ）カレントミラー回路ＣＭ１を構成する第１及び第２のトランジスタ４，５として、ＮＰＮ型のバイポーラトランジスタを用いると共に、電位差生成用トランジスタ６も、ＮＰＮ型のバイポーラトランジスタとしている。
【００８９】
そして更に、第２のカレントミラー回路ＣＭ２を構成する第３及び第４のトランジスタ７，８として、ＰＮＰ型のバイポーラトランジスタを用いている。
（ｃ）負荷１の一端が接地電位に接続されており、出力トランジスタ２のソースが、端子１０を介して電源電圧ＶＤに接続され、出力トランジスタ２のドレインが、端子２０を介して負荷１の接地電位とは反対側の端部に接続されている。
【００９０】
このような第４実施例の電流制限回路は、前述した第３実施例の電流制限回路に対し、各部に流れる電流の方向が逆になるだけで同様に動作する。
即ち、電源電圧ＶＤから出力トランジスタ２（ソース→ドレイン）を介して、負荷１に負荷電流Ｉ1 が流れると共に、この時、出力トランジスタ２と電流検出用トランジスタ３の両ドレインが互いに同電位となるように演算増幅器ＯＰの出力電圧が変化して、電源電圧ＶＤから電流検出用トランジスタ３（ソース→ドレイン）及び第１のトランジスタ４（コレクタ→エミッタ）を経由して演算増幅器ＯＰの出力端子へ、負荷電流Ｉ1 に応じた電流Ｉ2 が流れ、更に、この電流Ｉ2 を所定倍した電流Ｉ3 が、電源電圧ＶＤから第３のトランジスタ７（エミッタ→コレクタ）及び第２のトランジスタ５（コレクタ→エミッタ）を経由して演算増幅器ＯＰの出力端子へ流れる。
【００９１】
すると、第３のトランジスタ７と共に第２のカレントミラー回路ＣＭ２を構成する第４のトランジスタ８が、第２のトランジスタ５及び第３のトランジスタ７に流れる電流Ｉ3 を所定倍した電流Ｉ3 ’を、電源電圧ＶＤ側から信号線Ｌへ流し込む。そして、この電流Ｉ3 ’による抵抗Ｒでの電圧上昇によって、出力トランジスタ２及び電流検出用トランジスタ３のゲート電圧が上昇して、出力トランジスタ２により流される負荷電流Ｉ1 が所定値に制限される。
【００９２】
つまり、第４実施例の電流制限回路では、Ｐチャンネル型ＭＯＳトランジスタによるハイサイド接続の場合に、出力トランジスタ２と電流検出用トランジスタ３のソース同士とゲート同士を共通接続すると共に、その両トランジスタ２，３の各ドレインを演算増幅器ＯＰの非反転入力端子と反転入力端子とに夫々接続するようにし、更に、電流供給手段としての第２のカレントミラー回路ＣＭ２を設けて、第２のトランジスタ５に流れる電流Ｉ3 の方向を反転させて、信号線Ｌへ電流Ｉ3 ’を流し込むようにしている。
【００９３】
そして、このような電流制限回路によれば、図１に示した第１実施例の電流制限回路と同様に、演算増幅器ＯＰの出力電圧が電源電圧ＶＤから接地電位までの範囲で変化すれば良いため、演算増幅器ＯＰの電源電圧として特別なものを用意する必要が無い。
【００９４】
また、本第４実施例の電流制限回路においても、第３実施例のものと同様に、第３及び第４のトランジスタ７，８からなる第２のカレントミラー回路ＣＭ２によって、信号線Ｌに電流を流すようにしているため、負荷電流Ｉ1 の制限精度を低下させることも無い。
【００９５】
そして更に、本第４実施例の電流制限回路においても、カレントミラー回路ＣＭ１を構成する第１のトランジスタ４のコレクタとベースが直接接続されておらず、その代わりに、電位差生成手段としての電位差生成用トランジスタ６を設けているため、出力トランジスタ２のドレイン−ソース間電圧がほぼ０Ｖの状態でも、電流制限動作を行うことができる。
【００９６】
「その他の変形例」
上記第１〜第４実施例では、カレントミラー回路ＣＭ１を、バイポーラトランジスタによって構成したが、ＭＯＳトランジスタを用いて構成するようにしても良い。
【００９７】
また同様に、第３及び第４実施例では、第２のカレントミラー回路ＣＭ２を、バイポーラトランジスタによって構成したが、ＭＯＳトランジスタを用いて構成するようにしても良い。
尚、例えば第３実施例において、カレントミラー回路ＣＭ２をＭＯＳトランジスタで構成した場合（つまり、第３及び第４のトランジスタ７，８をＭＯＳトランジスタとした場合）には、カレントミラー回路ＣＭ１を構成する第１及び第２のトランジスタ４，５のベースと、電流検出用トランジスタ３のドレインとの間に、ＭＯＳトランジスタである第３のトランジスタ７のゲート−ソース間電圧と同等の電位差を生じさせるように構成すれば良い。
【００９８】
具体的には、図３において、ＰＮＰトランジスタからなる電位差生成用トランジスタ６の代わりに、ソースが第１及び第２のトランジスタ４，５のベースに接続され、ゲートが第１のトランジスタ４のコレクタに接続され、ドレインが出力トランジスタ２及び電流検出用トランジスタ３のソースに接続された、Ｐチャンネル型のＭＯＳトランジスタを設ければ良い。また、このようなＰチャンネル型のＭＯＳトランジスタを設けることに代えて、第１のトランジスタ４のコレクタとベースを直接接続すると共に、その接続点から、電流検出用トランジスタ３のドレインと演算増幅器ＯＰの反転入力端子との接続点へ至る電流経路に、ゲートとドレインが接続されたＭＯＳトランジスタを直列に挿入して、上記電流経路に第３のトランジスタ７のゲート−ソース間電圧に相当する電位差を生じさせるようにしても良い。
【００９９】
一方、前述した各実施例の電流制限回路は、出力トランジスタ２及び電流検出用トランジスタ３として、ＭＯＳトランジスタを用いたものであったが、出力トランジスタ２及び電流検出用トランジスタ３として、バイポーラトランジスタを用いるようにしても良い。尚、この場合には、ドレインに代えてコレクタを、ソースに代えてエミッタを、ゲートに代えてベースを、夫々、回路接続に用いれば良い。
【図面の簡単な説明】
【図１】 第１実施例の電流制限回路を表す回路図である。
【図２】 第２実施例の電流制限回路を表す回路図である。
【図３】 第３実施例の電流制限回路を表す回路図である。
【図４】 第４実施例の電流制限回路を表す回路図である。
【符号の説明】
１…電気負荷（負荷） ２…出力トランジスタ
３…電流検出用トランジスタ Ｌ…信号線 Ｒ…抵抗
ＯＰ…演算増幅器 ４…第１のトランジスタ ５…第２のトランジスタ
ＣＭ１…カレントミラー回路 ６…電位差生成用トランジスタ
７…第３のトランジスタ ８…第４のトランジスタ
ＣＭ２…第２のカレントミラー回路 １０，２０，３０…端子
４０…定電圧電源回路
Claims (10)
- 制御端子と電流の入出力を行う第１出力端子及び第２出力端子とを有し、所定の第１電圧と該第１電圧よりも低い第２電圧との間に、電気負荷を介して前記両出力端子が直列に接続された出力トランジスタと、
該出力トランジスタと同種且つ同極性であり、その第１出力端子が前記出力トランジスタの第１出力端子に接続され、その制御端子が前記出力トランジスタの制御端子に接続された電流検出用トランジスタと、
前記出力トランジスタと前記電流検出用トランジスタの制御端子に抵抗を介して制御信号を供給する信号線と、
非反転入力端子が前記出力トランジスタの第２出力端子に接続され、反転入力端子が前記電流検出用トランジスタの第２出力端子に接続された演算増幅器と、
前記電流検出用トランジスタの第２出力端子と前記演算増幅器の出力端子との間に、２つの出力端子が直列に接続された第１のトランジスタと、
該第１のトランジスタと共にカレントミラー回路を構成し、前記電流検出用トランジスタを介して前記第１のトランジスタに流れる電流に対し所定倍となる電流を流す第２のトランジスタとを備え、
前記第２のトランジスタにより前記信号線に電流を流し、当該電流による前記抵抗の電圧変化にて前記制御信号の電圧レベルを変化させて、前記出力トランジスタにより前記電気負荷に供給される負荷電流を所定値に制限するように構成したこと、
を特徴とする電流制限回路。 - 請求項１に記載の電流制限回路において、
前記出力トランジスタと前記電流検出用トランジスタは、Ｎチャンネル型のＭＯＳトランジスタであり、前記第２のトランジスタに流れる電流を前記信号線から引き込むように構成されていること、
を特徴とする電流制限回路。 - 請求項１に記載の電流制限回路において、
前記出力トランジスタと前記電流検出用トランジスタは、Ｐチャンネル型のＭＯＳトランジスタであり、前記第２のトランジスタに流れる電流を前記信号線へ流し込むように構成されていること、
を特徴とする電流制限回路。 - 請求項２又は請求項３に記載の電流制限回路において、
前記出力トランジスタと前記電流検出用トランジスタは、ドレインを前記第１出力端子とし、ソースを前記第２出力端子とし、ゲートを前記制御端子として接続されており、
前記信号線と前記演算増幅器の出力端子との間に、前記第２のトランジスタの２つの出力端子が直列に接続されていること、
を特徴とする電流制限回路。 - 請求項２に記載の電流制限回路において、
前記出力トランジスタと前記電流検出用トランジスタは、ソースを前記第１出力端子とし、ドレインを前記第２出力端子とし、ゲートを前記制御端子として接続されていると共に、
前記出力トランジスタは、ドレインが前記電気負荷の前記第１電圧とは反対側の端部に接続され、ソースが前記第２電圧に接続されており、
前記第１及び第２のトランジスタは、ＰＮＰ型のバイポーラトランジスタ或いはＰチャンネル型のＭＯＳトランジスタであって、前記演算増幅器の出力端子に、前記第２のトランジスタの一方の出力端子が接続されており、
更に、前記第２のトランジスタの他方の出力端子と前記第２電圧との間に電流経路を形成すると共に、前記第２のトランジスタに流れる電流に応じた電流を前記信号線から前記第２電圧側へ引き込む電流引き込み手段を設けたこと、
を特徴とする電流制限回路。 - 請求項５に記載の電流制限回路において、
前記電流引き込み手段は、
前記第２のトランジスタの前記他方の出力端子と前記出力トランジスタ及び前記電流検出用トランジスタのソースとの間に、２つの出力端子が直列に接続されたＮＰＮ型のバイポーラトランジスタ或いはＮチャンネル型のＭＯＳトランジスタである第３のトランジスタと、
該第３のトランジスタと同種且つ同極性であって該第３のトランジスタと共に第２のカレントミラー回路を構成し、前記信号線と前記出力トランジスタ及び前記電流検出用トランジスタのソースとの間に２つの出力端子が直列に接続されて、前記第２のトランジスタを介して前記第３のトランジスタに流れる電流に対し所定倍となる電流を前記信号線から前記第２電圧側へ流す第４のトランジスタとからなること、
を特徴とする電流制限回路。 - 請求項３に記載の電流制限回路において、
前記出力トランジスタと前記電流検出用トランジスタは、ソースを前記第１出力端子とし、ドレインを前記第２出力端子とし、ゲートを前記制御端子として接続されていると共に、
前記出力トランジスタは、ソースが前記第１電圧に接続され、ドレインが前記電気負荷の前記第２電圧とは反対側の端部に接続されており、
前記第１及び第２のトランジスタは、ＮＰＮ型のバイポーラトランジスタ或いはＮチャンネル型のＭＯＳトランジスタであって、前記演算増幅器の出力端子に、前記第２のトランジスタの一方の出力端子が接続されており、
更に、前記第２のトランジスタの他方の出力端子と前記第１電圧との間に電流経路を形成すると共に、前記第２のトランジスタに流れる電流に応じた電流を前記第１電圧側から前記信号線へ流し込む電流供給手段を設けたこと、
を特徴とする電流制限回路。 - 請求項７に記載の電流制限回路において、
前記電流供給手段は、
前記第２のトランジスタの前記他方の出力端子と前記出力トランジスタ及び前記電流検出用トランジスタのソースとの間に、２つの出力端子が直列に接続されたＰＮＰ型のバイポーラトランジスタ或いはＰチャンネル型のＭＯＳトランジスタである第３のトランジスタと、
該第３のトランジスタと同種且つ同極性であって該第３のトランジスタと共に第２のカレントミラー回路を構成し、前記信号線と前記出力トランジスタ及び前記電流検出用トランジスタのソースとの間に２つの出力端子が直列に接続されて、前記第２のトランジスタを介して前記第３のトランジスタに流れる電流に対し所定倍となる電流を前記第１電圧側から前記信号線へ流す第４のトランジスタとからなること、
を特徴とする電流制限回路。 - 請求項６又は請求項８に記載の電流制限回路において、
前記カレントミラー回路を構成するに当り互いに接続される前記第１及び第２のトランジスタのベース或いはゲートと、前記電流検出用トランジスタのドレインとの間に、前記第３のトランジスタのベース−エミッタ間電圧或いはゲート−ソース間電圧と同等の電位差を生じさせる電位差生成手段を設けたこと、
を特徴とする電流制限回路。 - 請求項２〜請求項９の何れかに記載の電流制限回路において、
前記出力トランジスタと前記電流検出用トランジスタは、前記ＭＯＳトランジスタに代えてバイポーラトランジスタであり、ドレインに代えてコレクタが、ソースに代えてエミッタが、ゲートに代えてベースが、夫々、回路接続に用いられていること、
を特徴とする電流制限回路。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP30192696A JP3644156B2 (ja) | 1996-11-13 | 1996-11-13 | 電流制限回路 |
| DE69731501T DE69731501T2 (de) | 1996-05-17 | 1997-05-16 | Lastbetätigungsschaltung |
| EP97108029A EP0808025B1 (en) | 1996-05-17 | 1997-05-16 | Load actuation circuit |
| US08/857,881 US5999041A (en) | 1996-05-17 | 1997-05-16 | Load actuation circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP30192696A JP3644156B2 (ja) | 1996-11-13 | 1996-11-13 | 電流制限回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH10145965A JPH10145965A (ja) | 1998-05-29 |
| JP3644156B2 true JP3644156B2 (ja) | 2005-04-27 |
Family
ID=17902780
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP30192696A Expired - Fee Related JP3644156B2 (ja) | 1996-05-17 | 1996-11-13 | 電流制限回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3644156B2 (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8149063B2 (en) | 2008-09-10 | 2012-04-03 | Ricoh Company, Ltd. | Current-restriction circuit and driving method therefor |
| US8749222B2 (en) | 2007-08-08 | 2014-06-10 | Advanced Analogic Technologies, Inc. | Method of sensing magnitude of current through semiconductor power device |
| US9087714B2 (en) | 2010-09-01 | 2015-07-21 | Ricoh Electronic Devices Co., Ltd. | Semiconductor integrated circuit and semiconductor integrated circuit apparatus |
| CN109309381A (zh) * | 2017-07-27 | 2019-02-05 | 炬芯（珠海）科技有限公司 | 限流电路及限流方法 |
-
1996
- 1996-11-13 JP JP30192696A patent/JP3644156B2/ja not_active Expired - Fee Related
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8749222B2 (en) | 2007-08-08 | 2014-06-10 | Advanced Analogic Technologies, Inc. | Method of sensing magnitude of current through semiconductor power device |
| US9500678B2 (en) | 2007-08-08 | 2016-11-22 | Advanced Analogic Technologies Incorporated | System and method of sensing current in a power semiconductor device |
| US8149063B2 (en) | 2008-09-10 | 2012-04-03 | Ricoh Company, Ltd. | Current-restriction circuit and driving method therefor |
| US9087714B2 (en) | 2010-09-01 | 2015-07-21 | Ricoh Electronic Devices Co., Ltd. | Semiconductor integrated circuit and semiconductor integrated circuit apparatus |
| CN109309381A (zh) * | 2017-07-27 | 2019-02-05 | 炬芯（珠海）科技有限公司 | 限流电路及限流方法 |
| CN109309381B (zh) * | 2017-07-27 | 2020-02-28 | 炬芯（珠海）科技有限公司 | 限流电路及限流方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH10145965A (ja) | 1998-05-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2891297B2 (ja) | 電圧電流変換回路 | |
| JP3039611B2 (ja) | カレントミラー回路 | |
| JPH08234853A (ja) | Ｐｔａｔ電流源 | |
| KR900010531A (ko) | 정전류원 회로 | |
| US20160252923A1 (en) | Bandgap reference circuit | |
| US5389892A (en) | Input stages for high voltage operational amplifier | |
| JP3644156B2 (ja) | 電流制限回路 | |
| JPH06180332A (ja) | 電流検出回路 | |
| JP4176152B2 (ja) | 分圧器回路 | |
| KR920013891A (ko) | 모노리틱 집적 파워 증폭기의 단일 이득 최종 스테이지 | |
| KR0154544B1 (ko) | 바이어스전압발생회로 및 연산증폭기 | |
| JP2639350B2 (ja) | 演算増幅器 | |
| JP3680513B2 (ja) | 電流検出回路 | |
| JPH1074115A (ja) | 定電圧回路 | |
| US5063310A (en) | Transistor write current switching circuit for magnetic recording | |
| US6339319B1 (en) | Cascoded current mirror circuit | |
| JP4291658B2 (ja) | カレントミラー回路 | |
| US6667608B2 (en) | Low voltage generating circuit | |
| JP4020220B2 (ja) | プッシュプル増幅回路 | |
| US6842050B2 (en) | Current-mode circuit for implementing the minimum function | |
| US20050237106A1 (en) | Constant-current generating circuit | |
| JPH11308055A (ja) | プッシュプル増幅回路 | |
| JP3438878B2 (ja) | 定電流回路 | |
| JPH10335998A (ja) | 電流検出回路 | |
| JP2008166905A (ja) | カレントミラー回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050111 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050124 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080210 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110210 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120210 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130210 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140210 Year of fee payment: 9 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |