JPH08234853A - Ｐｔａｔ電流源 - Google Patents
Ｐｔａｔ電流源Info
- Publication number
- JPH08234853A JPH08234853A JP7297238A JP29723895A JPH08234853A JP H08234853 A JPH08234853 A JP H08234853A JP 7297238 A JP7297238 A JP 7297238A JP 29723895 A JP29723895 A JP 29723895A JP H08234853 A JPH08234853 A JP H08234853A
- Authority
- JP
- Japan
- Prior art keywords
- current
- path
- current source
- voltage
- current path
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Classifications
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
- G05F3/02—Regulating voltage or current
- G05F3/08—Regulating voltage or current wherein the variable is dc
- G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
- G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
- G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
- G05F3/30—Regulators using the difference between the base-emitter voltages of two bipolar transistors operating at different current densities
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
- G05F3/02—Regulating voltage or current
- G05F3/08—Regulating voltage or current wherein the variable is dc
- G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
- G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
- G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
- G05F3/26—Current mirrors
- G05F3/267—Current mirrors using both bipolar and field-effect technology
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S323/00—Electricity: power supply or regulation systems
- Y10S323/907—Temperature compensation of semiconductor
Abstract
(57)【要約】
【課題】 比較的低い電源電圧で十分に動作する、絶対
温度に実質的に比例した電流を提供できる電流源を提供
する。 【解決手段】 本発明の一実施例に従って要約すると、
電流源（たとえば、３００、４００）が第１および第２
の電流径路から構成され、その電流径路は、回路の動作
中にそれぞれの電流径路を通る第１および第２の電流が
実質的にあらかじめ定められた正比例関係にあるように
結合されている。電流源（たとえば３００、４００）は
さらに演算増幅器（たとえば、１２０、２２０、５０
０）を含み、そのそれぞれの入力端子が第１および第２
の電流径路に結合され、その演算増幅器（たとえば１２
０、２２０、５００）がフィードバック構成に結合され
ていて、第１および第２の電流径路の途中にそれぞれあ
る第１および第２のあらかじめ定められた点の電圧を実
質的に等しく保つようになっていることを特徴とする。
さらに、第１および第２の電流はそれぞれ実質的に接合
ダイオードの式に従ってそれぞれの第１および第２の電
圧に関係付けられている。
温度に実質的に比例した電流を提供できる電流源を提供
する。 【解決手段】 本発明の一実施例に従って要約すると、
電流源（たとえば、３００、４００）が第１および第２
の電流径路から構成され、その電流径路は、回路の動作
中にそれぞれの電流径路を通る第１および第２の電流が
実質的にあらかじめ定められた正比例関係にあるように
結合されている。電流源（たとえば３００、４００）は
さらに演算増幅器（たとえば、１２０、２２０、５０
０）を含み、そのそれぞれの入力端子が第１および第２
の電流径路に結合され、その演算増幅器（たとえば１２
０、２２０、５００）がフィードバック構成に結合され
ていて、第１および第２の電流径路の途中にそれぞれあ
る第１および第２のあらかじめ定められた点の電圧を実
質的に等しく保つようになっていることを特徴とする。
さらに、第１および第２の電流はそれぞれ実質的に接合
ダイオードの式に従ってそれぞれの第１および第２の電
圧に関係付けられている。
Description
【０００１】
【発明の属する技術分野】本発明は電流源、特に、絶対
温度に実質的に比例する（ＰＴＡＴ）電流を作り出すこ
とができる電流源に関する。
温度に実質的に比例する（ＰＴＡＴ）電流を作り出すこ
とができる電流源に関する。
【０００２】
【従来の技術】たとえば、セルラー電話、ラップトップ
・コンピュータなどの普及に伴って、複雑な高性能電子
回路を採用する携帯用のバッテリ動作の装置またはシス
テムが最近多く使われるようになってきた。そのような
システムでは、基準電圧を設けることが重要になってき
ている。さらに、そのようなシステムでは、この基準電
圧が３Ｖ程度の比較的低い電源電圧で動作することが望
ましく、その基準電圧が安定で、温度変動、電源変動、
およびノイズに実質的に影響されないことが望ましい。
・コンピュータなどの普及に伴って、複雑な高性能電子
回路を採用する携帯用のバッテリ動作の装置またはシス
テムが最近多く使われるようになってきた。そのような
システムでは、基準電圧を設けることが重要になってき
ている。さらに、そのようなシステムでは、この基準電
圧が３Ｖ程度の比較的低い電源電圧で動作することが望
ましく、その基準電圧が安定で、温度変動、電源変動、
およびノイズに実質的に影響されないことが望ましい。
【０００３】通常、必要な安定した基準またはバンドキ
ャップ電圧を提供するために、バンドギャップ基準電圧
発生器として知られている回路が採用される。そのよう
なバンドギャップ基準電圧発生器は本発明の譲受人に譲
渡されている、Ｓｏｎｎｔａｇ他による“ＣＭＯＳ Ｂ
ａｎｄｇａｐ Ｖｏｌｔａｇｅ ＲｅｆｅｒｅｎｃｅＡ
ｐｐａｒａｔｕｓ ａｎｄ Ｍｅｔｈｏｄ”という題目
の１９８９年７月１８日発行の米国特許第４，８４９，
６８４号の中で記述されている。そのようなバンドギャ
ップ基準は各種のアプリケーションに対して特に有効で
ある。
ャップ電圧を提供するために、バンドギャップ基準電圧
発生器として知られている回路が採用される。そのよう
なバンドギャップ基準電圧発生器は本発明の譲受人に譲
渡されている、Ｓｏｎｎｔａｇ他による“ＣＭＯＳ Ｂ
ａｎｄｇａｐ Ｖｏｌｔａｇｅ ＲｅｆｅｒｅｎｃｅＡ
ｐｐａｒａｔｕｓ ａｎｄ Ｍｅｔｈｏｄ”という題目
の１９８９年７月１８日発行の米国特許第４，８４９，
６８４号の中で記述されている。そのようなバンドギャ
ップ基準は各種のアプリケーションに対して特に有効で
ある。
【０００４】
【発明が解決しようとする課題】しかし、前記の特許の
中で記述されているバンドギャップ基準電圧は通常、基
準電圧、すなわち、約１．２５Ｖのバンドギャップ基準
電圧を発生するために約４Ｖ程度の電源が必要である。
このほかにも、バンドギャップ基準電圧発生器について
の記述がある。たとえば、Ｊｏｈｎ Ｗｉｌｅｙ ＆
Ｓｏｎｓから入手できるＰ．ＧｒａｙおよびＲ．Ｍｅｙ
ｅｒによる“Ａｎａｌｙｓｉｓ ａｎｄＤｅｓｉｇｎ
ｏｆ Ａｎａｌｏｇ Ｉｎｔｅｇｒａｔｅｄ Ｃｉｒｃ
ｕｉｔｓ（アナログ集積回路の解析と設計）”第２版の
２９５−２９６ページに記載され、その出版物の図４．
３０ｃに示されているバンドギャップ基準電圧発生器が
ある。そのようなバンドギャップには、その回路の中の
バイポーラ・トランジスタのコレクタがフローティング
でなければならないので、標準のＭＯＳ集積回路製造プ
ロセスでは実現できないことなどの欠点がある。さら
に、実質的に温度に無関係なバンドギャップ基準電圧を
発生する代わりに、或る状況においては、絶対温度に実
質的に比例する電流を発生する電流源があることが望ま
しい場合がある。そのような電流源はバンドギャップ基
準電圧を提供するために採用することができ、また一
方、代りのアプリケーションに関して大きな柔軟性を提
供する。不幸にも、従来技術のバンドギャップ基準電圧
発生器は通常、その発生器の外部回路に対してその電流
が利用できるような方法でＰＴＡＴ電流を提供しない。
したがって、たとえば４Ｖ以下の比較的低い電源電圧で
十分に動作する、絶対温度に実質的に比例した電流を提
供できる電流源に対する必要性が存在する。
中で記述されているバンドギャップ基準電圧は通常、基
準電圧、すなわち、約１．２５Ｖのバンドギャップ基準
電圧を発生するために約４Ｖ程度の電源が必要である。
このほかにも、バンドギャップ基準電圧発生器について
の記述がある。たとえば、Ｊｏｈｎ Ｗｉｌｅｙ ＆
Ｓｏｎｓから入手できるＰ．ＧｒａｙおよびＲ．Ｍｅｙ
ｅｒによる“Ａｎａｌｙｓｉｓ ａｎｄＤｅｓｉｇｎ
ｏｆ Ａｎａｌｏｇ Ｉｎｔｅｇｒａｔｅｄ Ｃｉｒｃ
ｕｉｔｓ（アナログ集積回路の解析と設計）”第２版の
２９５−２９６ページに記載され、その出版物の図４．
３０ｃに示されているバンドギャップ基準電圧発生器が
ある。そのようなバンドギャップには、その回路の中の
バイポーラ・トランジスタのコレクタがフローティング
でなければならないので、標準のＭＯＳ集積回路製造プ
ロセスでは実現できないことなどの欠点がある。さら
に、実質的に温度に無関係なバンドギャップ基準電圧を
発生する代わりに、或る状況においては、絶対温度に実
質的に比例する電流を発生する電流源があることが望ま
しい場合がある。そのような電流源はバンドギャップ基
準電圧を提供するために採用することができ、また一
方、代りのアプリケーションに関して大きな柔軟性を提
供する。不幸にも、従来技術のバンドギャップ基準電圧
発生器は通常、その発生器の外部回路に対してその電流
が利用できるような方法でＰＴＡＴ電流を提供しない。
したがって、たとえば４Ｖ以下の比較的低い電源電圧で
十分に動作する、絶対温度に実質的に比例した電流を提
供できる電流源に対する必要性が存在する。
【０００５】
【課題を解決するための手段】本発明の一実施例に従っ
て要約すると、電流源は第１および第２の電流径路から
構成され、その電流径路は回路の動作中に、実質的にあ
らかじめ定められた正比例関係でそれぞれの電流径路を
通って流れる第１および第２の電流を提供するように結
合されている。この電流源はさらに１つの演算増幅器を
含み、そのそれぞれの入力端子が第１および第２の電流
径路に結合され、その演算増幅器が第１および第２の電
流径路のそれぞれ途中にある第１および第２のあらかじ
め定めれた点の間で電圧を実質的に等しく保つようにフ
ィードバック構成で結合されている。さらに、第１およ
び第２の電流はそれぞれ接合ダイオードの式に従って、
実質的にそれぞれの第１および第２の電圧に関係付けら
れている。
て要約すると、電流源は第１および第２の電流径路から
構成され、その電流径路は回路の動作中に、実質的にあ
らかじめ定められた正比例関係でそれぞれの電流径路を
通って流れる第１および第２の電流を提供するように結
合されている。この電流源はさらに１つの演算増幅器を
含み、そのそれぞれの入力端子が第１および第２の電流
径路に結合され、その演算増幅器が第１および第２の電
流径路のそれぞれ途中にある第１および第２のあらかじ
め定めれた点の間で電圧を実質的に等しく保つようにフ
ィードバック構成で結合されている。さらに、第１およ
び第２の電流はそれぞれ接合ダイオードの式に従って、
実質的にそれぞれの第１および第２の電圧に関係付けら
れている。
【０００６】本発明の他の実施例に従って要約すると、
絶対温度に実質的に比例する電流を供給する電流源は第
１の電流径路および第２の電流径路から構成される。第
１の経路は第１の半導体デバイスを含み、第２の経路は
第２の半導体デバイスを含んでいる。第１の電流径路お
よび第２の電流径路は電流ミラーに結合されており、そ
れぞれ第１の電流径路の中に第１の電流を維持し、第２
の電流径路の中に第２の電流を維持し、そして、それら
の電流は実質的にあらかじめ定められた正比例関係にあ
るように維持されている。この電流源はさらに、２つの
入力端子を含む演算増幅器から構成されており、それぞ
れの入力端子は電流ミラーと半導体デバイスとの間の第
１の電流径路および第２の電流径路の途中にそれぞれ設
けられた第１のあらかじめ定められた点および第２のあ
らかじめ定められた点に結合され、演算増幅器はその第
１および第２のあらかじめ定められた点の間で電圧を実
質的に等しく保つためにフィードバック構成で結合され
ていることを特徴とする。
絶対温度に実質的に比例する電流を供給する電流源は第
１の電流径路および第２の電流径路から構成される。第
１の経路は第１の半導体デバイスを含み、第２の経路は
第２の半導体デバイスを含んでいる。第１の電流径路お
よび第２の電流径路は電流ミラーに結合されており、そ
れぞれ第１の電流径路の中に第１の電流を維持し、第２
の電流径路の中に第２の電流を維持し、そして、それら
の電流は実質的にあらかじめ定められた正比例関係にあ
るように維持されている。この電流源はさらに、２つの
入力端子を含む演算増幅器から構成されており、それぞ
れの入力端子は電流ミラーと半導体デバイスとの間の第
１の電流径路および第２の電流径路の途中にそれぞれ設
けられた第１のあらかじめ定められた点および第２のあ
らかじめ定められた点に結合され、演算増幅器はその第
１および第２のあらかじめ定められた点の間で電圧を実
質的に等しく保つためにフィードバック構成で結合され
ていることを特徴とする。
【０００７】本発明のさらに他の実施例に従って要約す
ると、集積回路上の絶対温度に実質的に比例する電流を
供給する方法であり、第１の電流径路および第２の電流
径路を含んでいる集積回路、その集積回路は第１の電流
径路および第２の電流径路を含んでおり、その電流径路
は電流ミラーに結合され、少なくとも集積回路の動作中
にそれぞれの電流径路を通して第１および第２の電流を
維持するように電流ミラーに結合され、第１の電流と第
２の電流は実質的にあらかじめ定められた正比例関係に
あり、第１の電流径路および第２の電流径路はそれぞれ
の電流径路の途中に設けられた実質的にあらかじめ定め
られた点を有し、そのあらかじめ定められた各点は電圧
を持ち、各電流径路の中でその電流径路の途中のあらか
じめ定められた点における電圧がその電流径路を流れる
電流に対して接合ダイオードの式に従って関連付けられ
ており、この方法はそれぞれの電流径路の途中のあらか
じめ定められたそれぞれの点における電圧を比較し、そ
の電圧比較に少なくとも部分的に従って、それぞれの経
路に対して電圧を印加するステップを含むことを特徴と
する。
ると、集積回路上の絶対温度に実質的に比例する電流を
供給する方法であり、第１の電流径路および第２の電流
径路を含んでいる集積回路、その集積回路は第１の電流
径路および第２の電流径路を含んでおり、その電流径路
は電流ミラーに結合され、少なくとも集積回路の動作中
にそれぞれの電流径路を通して第１および第２の電流を
維持するように電流ミラーに結合され、第１の電流と第
２の電流は実質的にあらかじめ定められた正比例関係に
あり、第１の電流径路および第２の電流径路はそれぞれ
の電流径路の途中に設けられた実質的にあらかじめ定め
られた点を有し、そのあらかじめ定められた各点は電圧
を持ち、各電流径路の中でその電流径路の途中のあらか
じめ定められた点における電圧がその電流径路を流れる
電流に対して接合ダイオードの式に従って関連付けられ
ており、この方法はそれぞれの電流径路の途中のあらか
じめ定められたそれぞれの点における電圧を比較し、そ
の電圧比較に少なくとも部分的に従って、それぞれの経
路に対して電圧を印加するステップを含むことを特徴と
する。
【０００８】
【発明の実施の形態】図１は本発明に従って絶対温度に
実質的に比例する（ＰＴＡＴ）電流を作り出すことがで
きる電流源の実施例３００を示している回路図である。
すなわち、本発明によるＰＴＡＴ電流源である。図１は
集積回路（ＩＣ）上で実施されるような実施例３００を
示すが、本発明はこの範囲に限定されない。図示されて
いるように、電流源１１０は回路３００の残りの部分に
電流を供給する従来の電流源から構成されている。電流
源１１０は、たとえば、電源としてＶDDなどの電圧源に
結合された電流ミラーとして実現することができる。た
だし、本発明はこの範囲に限定されない。さらに、電流
源１１０はＩＣ上に示されているが、その代わりに外部
電流源を使う構成とすることができる。電流源１１０か
ら供給されているが、図１の中で示されている回路コン
ポーネント１４０、１５０、１６０、１７０、および１
８０によって使われない過剰電流は演算増幅器１２０に
流れ込むことができる。ここで、演算増幅器という用語
は２つの電圧レベルまたは電圧信号を直接比較するデバ
イスを指す。たとえば、２つの負荷要素１３０およびト
ランジスタ１５０の両方にまたがる電圧とトランジスタ
１４０の電圧を比較し、その電圧信号の比較結果に少な
くとも部分的に基づく増幅された出力電圧信号の応答を
提供する。
実質的に比例する（ＰＴＡＴ）電流を作り出すことがで
きる電流源の実施例３００を示している回路図である。
すなわち、本発明によるＰＴＡＴ電流源である。図１は
集積回路（ＩＣ）上で実施されるような実施例３００を
示すが、本発明はこの範囲に限定されない。図示されて
いるように、電流源１１０は回路３００の残りの部分に
電流を供給する従来の電流源から構成されている。電流
源１１０は、たとえば、電源としてＶDDなどの電圧源に
結合された電流ミラーとして実現することができる。た
だし、本発明はこの範囲に限定されない。さらに、電流
源１１０はＩＣ上に示されているが、その代わりに外部
電流源を使う構成とすることができる。電流源１１０か
ら供給されているが、図１の中で示されている回路コン
ポーネント１４０、１５０、１６０、１７０、および１
８０によって使われない過剰電流は演算増幅器１２０に
流れ込むことができる。ここで、演算増幅器という用語
は２つの電圧レベルまたは電圧信号を直接比較するデバ
イスを指す。たとえば、２つの負荷要素１３０およびト
ランジスタ１５０の両方にまたがる電圧とトランジスタ
１４０の電圧を比較し、その電圧信号の比較結果に少な
くとも部分的に基づく増幅された出力電圧信号の応答を
提供する。
【０００９】図１に示されているように、ＭＯＳデバイ
ス１６０および１７０は電流ミラーを提供するように結
合されている。したがって、図示されているように、第
１の電流Ｉ1 は第１の電流径路を通って流れ、第２の電
流Ｉ2 は第２の電流径路を通って流れる。第２の電流に
対する第１の電流の比はデバイス１６０および１７０に
よって形成される電流ミラーによって実質的に設定され
る。ＭＯＳデバイス１６０は、この特定の実施例の中で
は「ダイオード結合」されているので、すなわち、その
ドレインがそのゲートに電気的に接続されているので、
ＭＯＳデバイス１６０のゲートに正の電圧が印加される
と、そのデバイスは飽和領域で動作する。さらに、以下
に詳細に説明されるように、演算増幅器１２０によって
提供されるフィードバックにより、ＭＯＳデバイス１７
０のドレイン−ソース間電圧はＭＯＳデバイス１６０の
ドレイン−ソース間電圧に実質的に等しい。したがっ
て、ＭＯＳデバイス１７０も回路動作中に飽和領域で動
作しているはずである。さらに、本発明はこの範囲に限
定されないが、演算増幅器１２０は以下に詳細に説明さ
れるように、２Ｖ以下またはその付近の低電圧電源Ｖ
REG に結合することができる。低電圧電源を採用するこ
とに関連する利点があるにもかかわらず、演算増幅器１
２０の電源は、演算増幅器１２０が回路３００に対して
十分なフィードバックを提供し、コンポーネント１８
０、１６０、および１７０がそれぞれの飽和領域で動作
し、コンポーネント１４０および１５０はそれぞれのア
クティブ領域である範囲の動作条件にわたって動作する
のに十分な電力を供給する。
ス１６０および１７０は電流ミラーを提供するように結
合されている。したがって、図示されているように、第
１の電流Ｉ1 は第１の電流径路を通って流れ、第２の電
流Ｉ2 は第２の電流径路を通って流れる。第２の電流に
対する第１の電流の比はデバイス１６０および１７０に
よって形成される電流ミラーによって実質的に設定され
る。ＭＯＳデバイス１６０は、この特定の実施例の中で
は「ダイオード結合」されているので、すなわち、その
ドレインがそのゲートに電気的に接続されているので、
ＭＯＳデバイス１６０のゲートに正の電圧が印加される
と、そのデバイスは飽和領域で動作する。さらに、以下
に詳細に説明されるように、演算増幅器１２０によって
提供されるフィードバックにより、ＭＯＳデバイス１７
０のドレイン−ソース間電圧はＭＯＳデバイス１６０の
ドレイン−ソース間電圧に実質的に等しい。したがっ
て、ＭＯＳデバイス１７０も回路動作中に飽和領域で動
作しているはずである。さらに、本発明はこの範囲に限
定されないが、演算増幅器１２０は以下に詳細に説明さ
れるように、２Ｖ以下またはその付近の低電圧電源Ｖ
REG に結合することができる。低電圧電源を採用するこ
とに関連する利点があるにもかかわらず、演算増幅器１
２０の電源は、演算増幅器１２０が回路３００に対して
十分なフィードバックを提供し、コンポーネント１８
０、１６０、および１７０がそれぞれの飽和領域で動作
し、コンポーネント１４０および１５０はそれぞれのア
クティブ領域である範囲の動作条件にわたって動作する
のに十分な電力を供給する。
【００１０】よく知られているように、ＭＯＳデバイス
１６０と１７０は図１に示されているように、電流ミラ
ーを形成するように結合されている。第１の電流Ｉ1 と
第２の電流Ｉ2 との比は次の式によって与えられる。
１６０と１７０は図１に示されているように、電流ミラ
ーを形成するように結合されている。第１の電流Ｉ1 と
第２の電流Ｉ2 との比は次の式によって与えられる。
【数１】 ここでＷn、Ｌn（ｎ＝１、２）は適当な単位で与えられ
るＭＯＳデバイス１６０および１７０のそれぞれのゲー
トの幅および長さである。
るＭＯＳデバイス１６０および１７０のそれぞれのゲー
トの幅および長さである。
【００１１】図１に示されているように、この特定の実
施例においては、バイポーラ・トランジスタ１５０およ
び１４０はそれぞれ第１の電流径路および第２の電源経
路に結合されている。したがって、第１の電流および第
２の電流は第１の電流径路および第２の電流径路を通っ
て流れ、第１の電流径路および第２の電流径路の途中に
あるそれぞれのあらかじめ定められた点における第１の
電圧と第２の電圧とに接合ダイオードの式に従って実質
的に関連付けられている。もちろん、第１および第２の
電圧はグランドなどの絶対電圧レベルに対して相対的に
決定される。以下に詳細に説明されるように、第１およ
び第２の電流径路の中で電流と電圧との間のこの関係が
実質的に適用されるようにすることによって、多くの利
点が提供される。しかし、本発明はＰＮＰまたはＮＰＮ
のバイポーラ・トランジスタの使用の範囲に限定されな
い。たとえば、代わりにダイオードを採用することがで
きる。さらに、サブスレッショルド領域で動作している
ＭＯＳデバイスを代わりに採用することができる。した
がって、ここでは、半導体デバイスという用語は半導体
接合を含んでいる半導体材料から構成されるデバイスを
指し、その接合においては、そのデバイスに対して、そ
のデバイスを流れる電流とそのデバイスの両端の電圧、
あるいはその任意の部分との間の関係が接合ダイオード
の式に実質的に従っているものを指す。たとえば、別の
代替物としてトランジスタ１５０および１４０の代わり
に２個のダーリントン・ペアの構成を採用することがで
きる。ここでは、接合ダイオードの式は次の基本的な関
係またはそれと等価なものを指す。
施例においては、バイポーラ・トランジスタ１５０およ
び１４０はそれぞれ第１の電流径路および第２の電源経
路に結合されている。したがって、第１の電流および第
２の電流は第１の電流径路および第２の電流径路を通っ
て流れ、第１の電流径路および第２の電流径路の途中に
あるそれぞれのあらかじめ定められた点における第１の
電圧と第２の電圧とに接合ダイオードの式に従って実質
的に関連付けられている。もちろん、第１および第２の
電圧はグランドなどの絶対電圧レベルに対して相対的に
決定される。以下に詳細に説明されるように、第１およ
び第２の電流径路の中で電流と電圧との間のこの関係が
実質的に適用されるようにすることによって、多くの利
点が提供される。しかし、本発明はＰＮＰまたはＮＰＮ
のバイポーラ・トランジスタの使用の範囲に限定されな
い。たとえば、代わりにダイオードを採用することがで
きる。さらに、サブスレッショルド領域で動作している
ＭＯＳデバイスを代わりに採用することができる。した
がって、ここでは、半導体デバイスという用語は半導体
接合を含んでいる半導体材料から構成されるデバイスを
指し、その接合においては、そのデバイスに対して、そ
のデバイスを流れる電流とそのデバイスの両端の電圧、
あるいはその任意の部分との間の関係が接合ダイオード
の式に実質的に従っているものを指す。たとえば、別の
代替物としてトランジスタ１５０および１４０の代わり
に２個のダーリントン・ペアの構成を採用することがで
きる。ここでは、接合ダイオードの式は次の基本的な関
係またはそれと等価なものを指す。
【数２】 ここでＩはデバイスの電流、Ｖはデバイスの電圧、Ｉ0
は逆方向の飽和電流、ＶT は熱電圧、そしてｎは採用さ
れている半導体材料の性質および他の要因に関連する定
数である。
は逆方向の飽和電流、ＶT は熱電圧、そしてｎは採用さ
れている半導体材料の性質および他の要因に関連する定
数である。
【００１２】図１に示されているように、演算増幅器１
２０のフィードバックのために、この特定の実施例の中
では抵抗となっている負荷要素１３０の両端の電圧は少
なくとも部分的に、バイポーラ・トランジスタ１５０の
ベース−エミッタ間電圧とバイポーラ・トランジスタ１
４０のベース−エミッタ間電圧との差によって変わる。
これは演算増幅器１２０のフィードバックによって、負
荷要素１３０とトランジスタ１５０のベース−エミッタ
間電圧との両方にまたがる直列の電圧がトランジスタ１
４０の両端のベース−エミッタ間電圧に実質的に等しく
なるように本質的に回路動作が維持されるからである。
さらに、バイポーラ・トランジスタ１４０および１５０
のベースとコレクタが相互に結合されているために、こ
れらのトランジスタは回路動作中にそれぞれのアクティ
ブ領域で動作している。さらに詳しく言えば、これらの
トランジスタのベース−コレクタ間電圧は本質的に０で
ある。さらに、トランジスタ１５０のエミッタ面積がＡ
1であり、トランジスタ１４０のエミッタ面積がＡ2であ
る場合、負荷要素１３０の両端の電圧は次式によって表
すことができる。
２０のフィードバックのために、この特定の実施例の中
では抵抗となっている負荷要素１３０の両端の電圧は少
なくとも部分的に、バイポーラ・トランジスタ１５０の
ベース−エミッタ間電圧とバイポーラ・トランジスタ１
４０のベース−エミッタ間電圧との差によって変わる。
これは演算増幅器１２０のフィードバックによって、負
荷要素１３０とトランジスタ１５０のベース−エミッタ
間電圧との両方にまたがる直列の電圧がトランジスタ１
４０の両端のベース−エミッタ間電圧に実質的に等しく
なるように本質的に回路動作が維持されるからである。
さらに、バイポーラ・トランジスタ１４０および１５０
のベースとコレクタが相互に結合されているために、こ
れらのトランジスタは回路動作中にそれぞれのアクティ
ブ領域で動作している。さらに詳しく言えば、これらの
トランジスタのベース−コレクタ間電圧は本質的に０で
ある。さらに、トランジスタ１５０のエミッタ面積がＡ
1であり、トランジスタ１４０のエミッタ面積がＡ2であ
る場合、負荷要素１３０の両端の電圧は次式によって表
すことができる。
【数３】 ここでＶTは以下で定義される「熱電圧」であり、
Ｉc1、Ｉc2はそれぞれトランジスタ１５０および１４０
のコレクタ電流である。さらに、上記の式［３］に示さ
れているように、接合ダイオードの式の中に通常現われ
るプロセス・パラメタＩ0 およびｎは、この特定の実施
例においては回路３００の中のバイポーラ１４０と１５
０との間の関係のために、本発明によるＰＴＡＴ電流源
の場合は本質的に打ち消される。そこで、第１の電流Ｉ
1 は式[1]および[3]を使って次のように表すことができ
る。
Ｉc1、Ｉc2はそれぞれトランジスタ１５０および１４０
のコレクタ電流である。さらに、上記の式［３］に示さ
れているように、接合ダイオードの式の中に通常現われ
るプロセス・パラメタＩ0 およびｎは、この特定の実施
例においては回路３００の中のバイポーラ１４０と１５
０との間の関係のために、本発明によるＰＴＡＴ電流源
の場合は本質的に打ち消される。そこで、第１の電流Ｉ
1 は式[1]および[3]を使って次のように表すことができ
る。
【数４】 ここでＲ1は負荷要素１３０に付随する抵抗である。し
たがって、上記の式［４］は電流Ｉ1 が絶対温度に本質
的に比例している（ＰＴＡＴ）ことを示している。とい
うのは、ＶTの項がｋＴ／ｑとして定義される「熱電
圧」だからである。ここで、 ｋ＝ボルツマン定数 Ｔ＝絶対温度 ｑ＝電子の電荷 負荷要素１３０の抵抗は温度と共に変化する可能性があ
るが、通常はそのような変動はここでは無視できる程度
であり、本質的に無視することができる。さらに、存在
する可能性のある大きな温度効果を、以下にさらに詳し
く説明するように、本発明によるＰＴＡＴ電流源の実施
例に関して利用することができる。代わりの実施例で
は、Ｊｏｈｎ Ｗｉｌｅｙ ＆ Ｓｏｎｓから入手でき
るＰ．ＧｒａｙおよびＲ．Ｍｅｙｅｒによる“Ａｎａｌ
ｙｓｉｓ ａｎｄ Ｄｅｓｉｇｎ ｏｆ Ａｎａｌｏｇ
Ｉｎｔｅｇｒａｔｅｄ Ｃｉｒｃｕｉｔｓ（アナログ
集積回路の解析と設計）”の第２版の１２．３節および
問題１２．１３に記述されているように、負荷要素１３
０もまったく省略することができる。この実施例では、
図１の中のＭＯＳデバイス１６０およびＭＯＳデバイス
１７０などのＭＯＳＦＥＴのゲートの幅および長さ、そ
して図１の中のトランジスタ１４０および１５０などの
バイポーラ・トランジスタのエミッタ面積を調整してＩ
1に対するあらかじめ定められた所望の電流値を実質的
に得ることができる。
たがって、上記の式［４］は電流Ｉ1 が絶対温度に本質
的に比例している（ＰＴＡＴ）ことを示している。とい
うのは、ＶTの項がｋＴ／ｑとして定義される「熱電
圧」だからである。ここで、 ｋ＝ボルツマン定数 Ｔ＝絶対温度 ｑ＝電子の電荷 負荷要素１３０の抵抗は温度と共に変化する可能性があ
るが、通常はそのような変動はここでは無視できる程度
であり、本質的に無視することができる。さらに、存在
する可能性のある大きな温度効果を、以下にさらに詳し
く説明するように、本発明によるＰＴＡＴ電流源の実施
例に関して利用することができる。代わりの実施例で
は、Ｊｏｈｎ Ｗｉｌｅｙ ＆ Ｓｏｎｓから入手でき
るＰ．ＧｒａｙおよびＲ．Ｍｅｙｅｒによる“Ａｎａｌ
ｙｓｉｓ ａｎｄ Ｄｅｓｉｇｎ ｏｆ Ａｎａｌｏｇ
Ｉｎｔｅｇｒａｔｅｄ Ｃｉｒｃｕｉｔｓ（アナログ
集積回路の解析と設計）”の第２版の１２．３節および
問題１２．１３に記述されているように、負荷要素１３
０もまったく省略することができる。この実施例では、
図１の中のＭＯＳデバイス１６０およびＭＯＳデバイス
１７０などのＭＯＳＦＥＴのゲートの幅および長さ、そ
して図１の中のトランジスタ１４０および１５０などの
バイポーラ・トランジスタのエミッタ面積を調整してＩ
1に対するあらかじめ定められた所望の電流値を実質的
に得ることができる。
【００１３】バイポーラ・トランジスタ１５０のベース
−エミッタ間電圧と結合している負荷要素１３０の両端
の電圧は第１の電流Ｉ1の特定の値に対して第１の電流
Ｉ1が実質的に第２の電流Ｉ2 に正比例している場合、
バイポーラ・トランジスタ１４０のベース−エミッタ間
電圧に実質的に等しくすることができる。この特定の実
施例においては、第１の電流Ｉ1 が第２の電流Ｉ2 に正
比例する条件は、以前に記述されているように、ＭＯＳ
デバイス１６０および１７０によって形成される電流ミ
ラーによって設定される。さらに、この実施例において
は、第１の電流Ｉ1 の大きさは演算増幅器１２０の出力
端子の電圧によって実効的に設定される。したがって、
演算増幅器１２０はフィードバック構成に結合されてお
り、演算増幅器１２０の出力電圧が、負荷要素１３０の
両端の電圧とトランジスタ１５０のベース−エミッタ間
電圧の和の電圧(Ｖ1)がトランジスタ１４０のベース−
エミッタ間電圧(Ｖ2)に実質的に等しくなるようにフィ
ードバック構成で結合されている。さらに、絶対温度に
対して実質的に比例する電流を提供する第１の電流Ｉ1
は図１の中のＭＯＳデバイス１８０のように都合よくミ
ラー化され、第３の電流Ｉ3 を提供することができる。
したがって、第３の電流Ｉ3も絶対温度に実質的に比例
する。これは図１に示されている実施例など、本発明に
よるＰＴＡＴ電流源の１つの態様を提供する。バンドギ
ャップ基準電圧発生器を提供するための各種の従来技術
は何らかの形式でのＰＴＡＴ電流を含む可能性がある
が、通常はそのようなＰＴＡＴ電流は、その電流がその
発生回路の外部の回路によって便利に使われるような方
法で回路の中に供給されない。
−エミッタ間電圧と結合している負荷要素１３０の両端
の電圧は第１の電流Ｉ1の特定の値に対して第１の電流
Ｉ1が実質的に第２の電流Ｉ2 に正比例している場合、
バイポーラ・トランジスタ１４０のベース−エミッタ間
電圧に実質的に等しくすることができる。この特定の実
施例においては、第１の電流Ｉ1 が第２の電流Ｉ2 に正
比例する条件は、以前に記述されているように、ＭＯＳ
デバイス１６０および１７０によって形成される電流ミ
ラーによって設定される。さらに、この実施例において
は、第１の電流Ｉ1 の大きさは演算増幅器１２０の出力
端子の電圧によって実効的に設定される。したがって、
演算増幅器１２０はフィードバック構成に結合されてお
り、演算増幅器１２０の出力電圧が、負荷要素１３０の
両端の電圧とトランジスタ１５０のベース−エミッタ間
電圧の和の電圧(Ｖ1)がトランジスタ１４０のベース−
エミッタ間電圧(Ｖ2)に実質的に等しくなるようにフィ
ードバック構成で結合されている。さらに、絶対温度に
対して実質的に比例する電流を提供する第１の電流Ｉ1
は図１の中のＭＯＳデバイス１８０のように都合よくミ
ラー化され、第３の電流Ｉ3 を提供することができる。
したがって、第３の電流Ｉ3も絶対温度に実質的に比例
する。これは図１に示されている実施例など、本発明に
よるＰＴＡＴ電流源の１つの態様を提供する。バンドギ
ャップ基準電圧発生器を提供するための各種の従来技術
は何らかの形式でのＰＴＡＴ電流を含む可能性がある
が、通常はそのようなＰＴＡＴ電流は、その電流がその
発生回路の外部の回路によって便利に使われるような方
法で回路の中に供給されない。
【００１４】図１に示されている実施例のような、本発
明によるＰＴＡＴ電流源の他の態様は、回路の両端の電
圧降下が比較的小さいことである。たとえば、図１に示
されているように、回路３００の両端の電圧降下はＭＯ
Ｓデバイス１７０の両端の電圧降下とトランジスタ１４
０の両端の電圧降下から構成され、トランジスタ１４０
の両端の電圧降下はこの特定の実施例ではそのバイポー
ラ・トランジスタのベース−エミッタ間電圧である。さ
らに、本発明によるＰＴＡＴ電流源の場合、図１に示さ
れている回路３００のように、実質的にあらかじめ定め
られた電圧がＭＯＳデバイス１６０および１７０に印加
されるように、演算増幅器１２０がフィードバックを提
供する。さらに、このフィードバック制御ループの利得
は以下に詳しく説明するように比較的高く、演算増幅器
を採用しているフィードバック構成によって前記のＶ1
とＶ2が実質的に等しくなるようにされ、一方、演算増
幅器がＭＯＳデバイス１６０および１７０を十分に動作
させるだけのあらかじめ定められた出力電圧を実質的に
印加するようになっている。
明によるＰＴＡＴ電流源の他の態様は、回路の両端の電
圧降下が比較的小さいことである。たとえば、図１に示
されているように、回路３００の両端の電圧降下はＭＯ
Ｓデバイス１７０の両端の電圧降下とトランジスタ１４
０の両端の電圧降下から構成され、トランジスタ１４０
の両端の電圧降下はこの特定の実施例ではそのバイポー
ラ・トランジスタのベース−エミッタ間電圧である。さ
らに、本発明によるＰＴＡＴ電流源の場合、図１に示さ
れている回路３００のように、実質的にあらかじめ定め
られた電圧がＭＯＳデバイス１６０および１７０に印加
されるように、演算増幅器１２０がフィードバックを提
供する。さらに、このフィードバック制御ループの利得
は以下に詳しく説明するように比較的高く、演算増幅器
を採用しているフィードバック構成によって前記のＶ1
とＶ2が実質的に等しくなるようにされ、一方、演算増
幅器がＭＯＳデバイス１６０および１７０を十分に動作
させるだけのあらかじめ定められた出力電圧を実質的に
印加するようになっている。
【００１５】図２に、本発明によるＰＴＡＴ電流源のさ
らに他の実施例を示す。図２に示されている実施例の１
つの態様は、図１に示されている実施例と比較して出力
抵抗が高いことである。この出力抵抗が増加しているこ
とに関連する利点は本発明によるＰＴＡＴ電流源のその
ような実施例が「理想的な」電流源に極めて近いものと
なることである。図２に示されているように、回路４０
０は演算増幅器２２０、バイポーラ・トランジスタ２４
０および２５０、負荷要素２３０、そしてＭＯＳデバイ
ス２６０および２７０から形成されている電流ミラーを
含んでいる。図１に示されている実施例との間の１つの
違いは、たとえばＪｏｈｎ Ｗｉｌｅｙ＆ Ｓｏｎｓか
ら入手できるＧｒｅｇｏｒｉａｎおよびＴｅｍｅｓによ
る“Ａｎａｌｏｇ ＭＯＳ Ｉｎｔｅｇｒａｔｅｄ Ｃ
ｉｒｃｕｉｔｓ ｆｏｒ Ｓｉｇｎａｌ Ｐｒｏｃｅｓ
ｓｉｎｇ（信号処理用のアナログＭＯＳ集積回路）”の
１９８６年版の２４６−４７ページに記述されているよ
うに、大振幅カスコード・デバイスとして動作するＭＯ
Ｓデバイス３６０、３７０および３８０を含んでいるこ
とである。さらに、このカスコード・デバイスはＭＯＳ
デバイス４１０、４２０、４３０および４４０によって
バイアスされている。もちろん、本発明によるＰＴＡＴ
電流源は図１に示されている１６０および１７０などの
特定の電流ミラーの範囲に限定されないことは理解され
る。たとえば、図２に示されているような電流ミラーは
十分な動作を提供する。
らに他の実施例を示す。図２に示されている実施例の１
つの態様は、図１に示されている実施例と比較して出力
抵抗が高いことである。この出力抵抗が増加しているこ
とに関連する利点は本発明によるＰＴＡＴ電流源のその
ような実施例が「理想的な」電流源に極めて近いものと
なることである。図２に示されているように、回路４０
０は演算増幅器２２０、バイポーラ・トランジスタ２４
０および２５０、負荷要素２３０、そしてＭＯＳデバイ
ス２６０および２７０から形成されている電流ミラーを
含んでいる。図１に示されている実施例との間の１つの
違いは、たとえばＪｏｈｎ Ｗｉｌｅｙ＆ Ｓｏｎｓか
ら入手できるＧｒｅｇｏｒｉａｎおよびＴｅｍｅｓによ
る“Ａｎａｌｏｇ ＭＯＳ Ｉｎｔｅｇｒａｔｅｄ Ｃ
ｉｒｃｕｉｔｓ ｆｏｒ Ｓｉｇｎａｌ Ｐｒｏｃｅｓ
ｓｉｎｇ（信号処理用のアナログＭＯＳ集積回路）”の
１９８６年版の２４６−４７ページに記述されているよ
うに、大振幅カスコード・デバイスとして動作するＭＯ
Ｓデバイス３６０、３７０および３８０を含んでいるこ
とである。さらに、このカスコード・デバイスはＭＯＳ
デバイス４１０、４２０、４３０および４４０によって
バイアスされている。もちろん、本発明によるＰＴＡＴ
電流源は図１に示されている１６０および１７０などの
特定の電流ミラーの範囲に限定されないことは理解され
る。たとえば、図２に示されているような電流ミラーは
十分な動作を提供する。
【００１６】図３に、本発明によるＰＴＡＴ電流源の中
に組み込むことができるような演算増幅器５００の回路
図を示す。以下に詳しく説明するように、本発明による
ＰＴＡＴ電流源に電源除去率は、たとえば、図１の中の
演算増幅器１２０のような演算増幅器を、第１の電流径
路の中の第１の電流および第２の電流径路の中の第２の
電流を供給するために使われているのと同じ電流源か
ら、すなわち、この実施例では安定化された電源レール
から供給することによって改善することができる。これ
を実現するために、低電圧で動作することができる演算
増幅器が望ましい。というのは、本発明によるＰＴＡＴ
電流源の１つの利点が、前に説明したように、低電圧で
動作できることだからである。しかしもちろん、本発明
の適用範囲はこれに限定されない。
に組み込むことができるような演算増幅器５００の回路
図を示す。以下に詳しく説明するように、本発明による
ＰＴＡＴ電流源に電源除去率は、たとえば、図１の中の
演算増幅器１２０のような演算増幅器を、第１の電流径
路の中の第１の電流および第２の電流径路の中の第２の
電流を供給するために使われているのと同じ電流源か
ら、すなわち、この実施例では安定化された電源レール
から供給することによって改善することができる。これ
を実現するために、低電圧で動作することができる演算
増幅器が望ましい。というのは、本発明によるＰＴＡＴ
電流源の１つの利点が、前に説明したように、低電圧で
動作できることだからである。しかしもちろん、本発明
の適用範囲はこれに限定されない。
【００１７】そのような演算増幅器の一実施例が図３に
示されている。この演算増幅器は、前述のＰ．Ｇｒａｙ
およびＲ．Ｍｅｙｅｒによるテキスト“Ａｎａｌｙｓｉ
ｓａｎｄ Ｄｅｓｉｇｎ ｏｆ Ａｎａｌｏｇ Ｉｎｔ
ｅｇｒａｔｅｄ Ｃｉｒｃｕｉｔｓ（アナログ集積回路
の解析と設計）”の７５２−７５５ページに記述されて
いるように、よく知られた技術である折りたたみ型カス
コード演算増幅器から構成されている。図３に示されて
いるように、この演算増幅器はＭＯＳデバイス５５０、
５６０、６００、６１０、７１０、７２０、６９０、７
００、６５０および６６０から構成されている。さら
に、ＭＯＳデバイス５１０、５２０、５３０、５４０、
５７０、５８０、５９０、６７０、６８０、６２０、６
３０および６４０が上記のＭＯＳデバイスに対して大振
幅の電流バイアスを提供する。図３に示されているよう
に、この特定の実施例の中では、比較されるそれぞれの
電圧がＭＯＳデバイス７１０および７２０のゲートに印
加される。さらに、ＭＯＳデバイス７３５はこの演算増
幅器の第２利得段であり、ＭＯＳデバイス７４５と抵抗
７５５によって「ミラー補償されて」いる。ミラー補償
はたとえば、前述のＧｒａｙおよびＭｅｙｅｒのテキス
トの７４５−７４９ページに記述されている。この特定
の実施例では、演算増幅器は単に「プル・ダウンする」
だけである。すなわち、図１に示されている本発明によ
るＰＴＡＴ電流源の実施例の場合の演算増幅器１２０の
代わりに、図３に示されている演算増幅器５００が組み
込まれる時、たとえば、電流源１１０を経由して供給さ
れる電流の量を減らすためのフィードバックを提供す
る。もちろん、本発明は「プル・ダウンする」だけの演
算増幅器の範囲に限定されない。ここで折りたたみ型カ
スコード演算増幅器を採用することの１つの利点は、そ
のような演算増幅器が比較的高い利得および高いバンド
幅を実現し、ＰＳＲＲを改善することである。ここで、
これは比較的高い利得が得られるために演算増幅器によ
って実行される電圧比較に関係したオフセット誤差が減
少するという利点を提供する。
示されている。この演算増幅器は、前述のＰ．Ｇｒａｙ
およびＲ．Ｍｅｙｅｒによるテキスト“Ａｎａｌｙｓｉ
ｓａｎｄ Ｄｅｓｉｇｎ ｏｆ Ａｎａｌｏｇ Ｉｎｔ
ｅｇｒａｔｅｄ Ｃｉｒｃｕｉｔｓ（アナログ集積回路
の解析と設計）”の７５２−７５５ページに記述されて
いるように、よく知られた技術である折りたたみ型カス
コード演算増幅器から構成されている。図３に示されて
いるように、この演算増幅器はＭＯＳデバイス５５０、
５６０、６００、６１０、７１０、７２０、６９０、７
００、６５０および６６０から構成されている。さら
に、ＭＯＳデバイス５１０、５２０、５３０、５４０、
５７０、５８０、５９０、６７０、６８０、６２０、６
３０および６４０が上記のＭＯＳデバイスに対して大振
幅の電流バイアスを提供する。図３に示されているよう
に、この特定の実施例の中では、比較されるそれぞれの
電圧がＭＯＳデバイス７１０および７２０のゲートに印
加される。さらに、ＭＯＳデバイス７３５はこの演算増
幅器の第２利得段であり、ＭＯＳデバイス７４５と抵抗
７５５によって「ミラー補償されて」いる。ミラー補償
はたとえば、前述のＧｒａｙおよびＭｅｙｅｒのテキス
トの７４５−７４９ページに記述されている。この特定
の実施例では、演算増幅器は単に「プル・ダウンする」
だけである。すなわち、図１に示されている本発明によ
るＰＴＡＴ電流源の実施例の場合の演算増幅器１２０の
代わりに、図３に示されている演算増幅器５００が組み
込まれる時、たとえば、電流源１１０を経由して供給さ
れる電流の量を減らすためのフィードバックを提供す
る。もちろん、本発明は「プル・ダウンする」だけの演
算増幅器の範囲に限定されない。ここで折りたたみ型カ
スコード演算増幅器を採用することの１つの利点は、そ
のような演算増幅器が比較的高い利得および高いバンド
幅を実現し、ＰＳＲＲを改善することである。ここで、
これは比較的高い利得が得られるために演算増幅器によ
って実行される電圧比較に関係したオフセット誤差が減
少するという利点を提供する。
【００１８】本発明によるＰＴＡＴ電流源においてフィ
ードバック構成での演算増幅器を採用することの他の利
点は、その演算増幅器が２つの電圧を直接比較して電圧
応答を発生することである。したがって、たとえば、図
１に示されているような本発明によるＰＴＡＴ電流源の
場合、この電圧の直接比較によって生じる可能性のある
オフセット誤差は本質的に１つだけである。オフセット
誤差に関係する問題は回路動作中のオフセット誤差のド
リフトによって、そしてデバイスの製造中に発生する統
計的変動に起因する可能性があるオフセット誤差の変動
によって悪化する可能性がある。さらに、この１つのオ
フセット誤差を減らすことができ、したがって「絶対的
に正確な」ＰＴＡＴ電流が得られ、電源電圧または温度
の変動などによる相対誤差が減少する。
ードバック構成での演算増幅器を採用することの他の利
点は、その演算増幅器が２つの電圧を直接比較して電圧
応答を発生することである。したがって、たとえば、図
１に示されているような本発明によるＰＴＡＴ電流源の
場合、この電圧の直接比較によって生じる可能性のある
オフセット誤差は本質的に１つだけである。オフセット
誤差に関係する問題は回路動作中のオフセット誤差のド
リフトによって、そしてデバイスの製造中に発生する統
計的変動に起因する可能性があるオフセット誤差の変動
によって悪化する可能性がある。さらに、この１つのオ
フセット誤差を減らすことができ、したがって「絶対的
に正確な」ＰＴＡＴ電流が得られ、電源電圧または温度
の変動などによる相対誤差が減少する。
【００１９】図４に、バンドギャップ基準電圧発生器７
００の中に組み込まれた本発明によるＰＴＡＴ電流源の
実施例を示す。さらに、図４に示されているバンドギャ
ップ基準電圧発生器は図３に示されている演算増幅器の
実施例５００を使うことができる。ただし、もちろん、
本発明はこの点において範囲が限定されるわけではな
い。ノード９０７および９０８はこの特定の実施例に対
して図３の演算増幅器のＭＯＳデバイス７１０および７
２０のゲートに印加される入力電圧を提供する。さら
に、第２段の出力電圧をノード９００に結合することが
できる。この特定の実施例において、図２に示されてい
るカスコード・デバイスが同様に採用されている。しか
し、この特定の実施例においては、ＭＯＳデバイス８６
０、８７０および８８０はそのゲートをグランドに結合
することによってバイアスされるので、図２に示されて
いるＭＯＳデバイス４１０、４２０、４３０および４４
０は、図４に示されている実施例７００の場合には無く
すことができる。
００の中に組み込まれた本発明によるＰＴＡＴ電流源の
実施例を示す。さらに、図４に示されているバンドギャ
ップ基準電圧発生器は図３に示されている演算増幅器の
実施例５００を使うことができる。ただし、もちろん、
本発明はこの点において範囲が限定されるわけではな
い。ノード９０７および９０８はこの特定の実施例に対
して図３の演算増幅器のＭＯＳデバイス７１０および７
２０のゲートに印加される入力電圧を提供する。さら
に、第２段の出力電圧をノード９００に結合することが
できる。この特定の実施例において、図２に示されてい
るカスコード・デバイスが同様に採用されている。しか
し、この特定の実施例においては、ＭＯＳデバイス８６
０、８７０および８８０はそのゲートをグランドに結合
することによってバイアスされるので、図２に示されて
いるＭＯＳデバイス４１０、４２０、４３０および４４
０は、図４に示されている実施例７００の場合には無く
すことができる。
【００２０】図４に示されている実施例などの本発明に
よるＰＴＡＴ電流源の他の態様は、演算増幅器が第１お
よび第２の電流径路に対しても電流を供給する電流源か
ら電流を得るように結合できることである。したがっ
て、上記のように、ノード９００は演算増幅器の出力電
圧端子に結合することができる。たとえば、図１に示さ
れている電流源１１０に対応する電流源はこの特定の実
施例においてはＶDDに結合されている図４の中のＭＯＳ
デバイス９１０によって実現される。さらに、演算増幅
器に供給される電流は本発明によるＰＴＡＴ電流源によ
って供給される電流に少なくとも部分的に基づいて作り
出される。この特定の実施例において、ＭＯＤデバイス
９１０を通る電流は、たとえば図１に示されている実施
例でのＭＯＳデバイス１８０に対応するＭＯＳデバイス
９２０を通して提供される電流のように、ＰＴＡＴ電流
をミラーする２つの電流ミラーによって設定される。こ
の実施例において、第１のミラーはＭＯＳデバイス９５
０およびＭＯＳデバイス９４０によって形成される。第
２の電流ミラーはＭＯＳデバイス９１０およびＭＯＳデ
バイス９３０によって形成される。電流を駆動するため
に電源に実質的に無関係なＰＴＡＴ電流が採用されてい
るので、従来の電流源に比較して改善された電源除去率
（ＰＳＲＲ）が得られる。
よるＰＴＡＴ電流源の他の態様は、演算増幅器が第１お
よび第２の電流径路に対しても電流を供給する電流源か
ら電流を得るように結合できることである。したがっ
て、上記のように、ノード９００は演算増幅器の出力電
圧端子に結合することができる。たとえば、図１に示さ
れている電流源１１０に対応する電流源はこの特定の実
施例においてはＶDDに結合されている図４の中のＭＯＳ
デバイス９１０によって実現される。さらに、演算増幅
器に供給される電流は本発明によるＰＴＡＴ電流源によ
って供給される電流に少なくとも部分的に基づいて作り
出される。この特定の実施例において、ＭＯＤデバイス
９１０を通る電流は、たとえば図１に示されている実施
例でのＭＯＳデバイス１８０に対応するＭＯＳデバイス
９２０を通して提供される電流のように、ＰＴＡＴ電流
をミラーする２つの電流ミラーによって設定される。こ
の実施例において、第１のミラーはＭＯＳデバイス９５
０およびＭＯＳデバイス９４０によって形成される。第
２の電流ミラーはＭＯＳデバイス９１０およびＭＯＳデ
バイス９３０によって形成される。電流を駆動するため
に電源に実質的に無関係なＰＴＡＴ電流が採用されてい
るので、従来の電流源に比較して改善された電源除去率
（ＰＳＲＲ）が得られる。
【００２１】前に示唆したように、図４はバンドギャッ
プ基準電圧発生器の一部として採用された本発明による
ＰＴＡＴ電流源を示している。図４に示されている方法
はＧｒａｙおよびＭｅｙｅｒによる、前に参照したテキ
スト“Ａｎａｌｙｓｉｓ ａｎｄ Ｄｅｓｉｇｎ ｏｆ
Ａｎａｌｏｇ Ｉｎｔｅｇｒａｔｅｄ Ｃｉｒｃｕｉ
ｔｓ（アナログ集積回路の解析と設計）”の７３６ペー
ジに記述されているような従来の方法である。図４に示
されているように、ＭＯＳデバイス７８０を通る電流の
ようなＰＴＡＴ電流は、その後抵抗８３０およびバイポ
ーラ・トランジスタ７５５を通って流れる。このよう
に、ＰＴＡＴ電流源から電流が導かれるので、抵抗８３
０の両端の電圧は温度と共に増加する。同様に、よく知
られているように、バイポーラ・トランジスタ７５５の
ベース−エミッタ接合の両端の電圧は温度と共に減少す
る。したがって、抵抗８３０、トランジスタ７５５のゲ
ートの幅対長さの比、およびＰＴＡＴ電流の大きさが適
切にスケールされた場合、抵抗８３０とバイポーラ・ト
ランジスタ７５５の両方にまたがる電圧を、温度によっ
て実質的には変化しない一定の値にすることができる。
プ基準電圧発生器の一部として採用された本発明による
ＰＴＡＴ電流源を示している。図４に示されている方法
はＧｒａｙおよびＭｅｙｅｒによる、前に参照したテキ
スト“Ａｎａｌｙｓｉｓ ａｎｄ Ｄｅｓｉｇｎ ｏｆ
Ａｎａｌｏｇ Ｉｎｔｅｇｒａｔｅｄ Ｃｉｒｃｕｉ
ｔｓ（アナログ集積回路の解析と設計）”の７３６ペー
ジに記述されているような従来の方法である。図４に示
されているように、ＭＯＳデバイス７８０を通る電流の
ようなＰＴＡＴ電流は、その後抵抗８３０およびバイポ
ーラ・トランジスタ７５５を通って流れる。このよう
に、ＰＴＡＴ電流源から電流が導かれるので、抵抗８３
０の両端の電圧は温度と共に増加する。同様に、よく知
られているように、バイポーラ・トランジスタ７５５の
ベース−エミッタ接合の両端の電圧は温度と共に減少す
る。したがって、抵抗８３０、トランジスタ７５５のゲ
ートの幅対長さの比、およびＰＴＡＴ電流の大きさが適
切にスケールされた場合、抵抗８３０とバイポーラ・ト
ランジスタ７５５の両方にまたがる電圧を、温度によっ
て実質的には変化しない一定の値にすることができる。
【００２２】もちろん、或る状況においては、図４に示
されている実施例のような温度に実質的に無関係な基準
電圧と対照的に、絶対温度に実質的に比例するバンドギ
ャップ基準電圧などの基準電圧を備えることが望ましい
場合があることは理解される。本発明によるＰＴＡＴ電
流源はそのような基準電圧発生器においても採用するこ
とができる。そのような基準電圧発生器は、或る状況に
おいては温度に実質的に無関係な基準電圧を提供するバ
ンドギャップ基準電圧発生器および従来の電圧比較器ま
たは演算増幅器と組み合わせて温度を検出するのに有用
である。そのような回路が有用であり得る他のアプリケ
ーションとしては回路動作中に温度が変化することによ
るバイアス電圧の変化を補償することなどがあげられ
る。たとえば、抵抗８３０の抵抗値、ＰＴＡＴ電流の
値、およびトランジスタ７５５などのバイポーラ・トラ
ンジスタのエミッタ・サイズを調整することによって、
適切な温度係数を持つ電圧を構成することができる。本
発明によるＰＴＡＴ電流源を含むすべてのそのような基
準電圧回路を付加請求項に含めることが意図されてい
る。
されている実施例のような温度に実質的に無関係な基準
電圧と対照的に、絶対温度に実質的に比例するバンドギ
ャップ基準電圧などの基準電圧を備えることが望ましい
場合があることは理解される。本発明によるＰＴＡＴ電
流源はそのような基準電圧発生器においても採用するこ
とができる。そのような基準電圧発生器は、或る状況に
おいては温度に実質的に無関係な基準電圧を提供するバ
ンドギャップ基準電圧発生器および従来の電圧比較器ま
たは演算増幅器と組み合わせて温度を検出するのに有用
である。そのような回路が有用であり得る他のアプリケ
ーションとしては回路動作中に温度が変化することによ
るバイアス電圧の変化を補償することなどがあげられ
る。たとえば、抵抗８３０の抵抗値、ＰＴＡＴ電流の
値、およびトランジスタ７５５などのバイポーラ・トラ
ンジスタのエミッタ・サイズを調整することによって、
適切な温度係数を持つ電圧を構成することができる。本
発明によるＰＴＡＴ電流源を含むすべてのそのような基
準電圧回路を付加請求項に含めることが意図されてい
る。
【００２３】図５に本発明によるＰＴＡＴ電流源のさら
に他の実施例１７００を示す。実施例１７００はＭＯＳ
デバイス１７６０、１７７０、１７８０、１８６０、１
８７０、１８８０、１４２０、１４３０、１９４０、お
よび１９５０、抵抗１７３０および１８３０そしてバイ
ポーラ・トランジスタ１７４０および１７５０を含んで
いる。この特定の実施例では、図４に示されている実施
例と比較すると、バイポーラ・トランジスタ７５５が消
去されている。このために、電流乗算器バンドギャップ
のトポロジーが記述されている前述の米国特許第４，８
４９，６８４号の中で記述されている方法が採用されて
いる。
に他の実施例１７００を示す。実施例１７００はＭＯＳ
デバイス１７６０、１７７０、１７８０、１８６０、１
８７０、１８８０、１４２０、１４３０、１９４０、お
よび１９５０、抵抗１７３０および１８３０そしてバイ
ポーラ・トランジスタ１７４０および１７５０を含んで
いる。この特定の実施例では、図４に示されている実施
例と比較すると、バイポーラ・トランジスタ７５５が消
去されている。このために、電流乗算器バンドギャップ
のトポロジーが記述されている前述の米国特許第４，８
４９，６８４号の中で記述されている方法が採用されて
いる。
【００２４】図６に、本発明によるＰＴＡＴ電流源のさ
らに他の実施例を示す。この実施例はＭＯＳデバイス１
２１０、および１２２０および１２３０、抵抗１２４０
およびバイポーラ・トランジスタ１２５０によって作ら
れている。ただし、本発明はこれによって範囲が制限さ
れるものではない。バイポーラ・トランジスタ１２５０
のエミッタにおいて提供される実質的に一定の電流は、
バイポーラ・トランジスタ１２５０のベース−エミッタ
間電圧を負荷要素１２４０の抵抗値で割って得られる電
流だけオフセットされたＰＴＡＴ電流に実質的に等し
い。したがって、温度が上昇すると、ＰＴＡＴ電流は増
加するが、バイポーラ・トランジスタ１２５０のベース
−エミッタ間電圧は減少する。ＰＴＡＴ電流、負荷要素
１２４０の抵抗、バイポーラ・トランジスタ１２５０の
エミッタ・サイズおよびＭＯＳデバイス１２２０によっ
て少なくとも部分的に影響されるバイポーラ・トランジ
スタ１２５０を流れる電流の値をそれぞれ適切に選択す
ることによって、温度に実質的に無関係な一定の電流源
が得られる。
らに他の実施例を示す。この実施例はＭＯＳデバイス１
２１０、および１２２０および１２３０、抵抗１２４０
およびバイポーラ・トランジスタ１２５０によって作ら
れている。ただし、本発明はこれによって範囲が制限さ
れるものではない。バイポーラ・トランジスタ１２５０
のエミッタにおいて提供される実質的に一定の電流は、
バイポーラ・トランジスタ１２５０のベース−エミッタ
間電圧を負荷要素１２４０の抵抗値で割って得られる電
流だけオフセットされたＰＴＡＴ電流に実質的に等し
い。したがって、温度が上昇すると、ＰＴＡＴ電流は増
加するが、バイポーラ・トランジスタ１２５０のベース
−エミッタ間電圧は減少する。ＰＴＡＴ電流、負荷要素
１２４０の抵抗、バイポーラ・トランジスタ１２５０の
エミッタ・サイズおよびＭＯＳデバイス１２２０によっ
て少なくとも部分的に影響されるバイポーラ・トランジ
スタ１２５０を流れる電流の値をそれぞれ適切に選択す
ることによって、温度に実質的に無関係な一定の電流源
が得られる。
【００２５】図７に、本発明によるＰＴＡＴ電流源、た
とえば、図５で示されている実施例と結合に合わせて採
用することができるスタートアップ回路の実施例７００
０を示す。図５に示されている実施例のような、本発明
によるＰＴＡＴ電流源は複数の安定動作状態を持つ可能
性がある。これらの安定動作状態のいくつかにおいて、
図１に示されている電流源１１０のように、回路に供給
している電流源からその回路が電流を得ることができな
い場合がある。他の動作状態においては、この回路は望
ましくない電流レベルまたは電圧レベルを発生する可能
性がある。したがって、図５に示されている実施例のよ
うな、本発明によるＰＴＡＴ電流源の回路の実施例を望
ましい安定な動作状態へ移行させるために、スタートア
ップ回路を採用することができる。
とえば、図５で示されている実施例と結合に合わせて採
用することができるスタートアップ回路の実施例７００
０を示す。図５に示されている実施例のような、本発明
によるＰＴＡＴ電流源は複数の安定動作状態を持つ可能
性がある。これらの安定動作状態のいくつかにおいて、
図１に示されている電流源１１０のように、回路に供給
している電流源からその回路が電流を得ることができな
い場合がある。他の動作状態においては、この回路は望
ましくない電流レベルまたは電圧レベルを発生する可能
性がある。したがって、図５に示されている実施例のよ
うな、本発明によるＰＴＡＴ電流源の回路の実施例を望
ましい安定な動作状態へ移行させるために、スタートア
ップ回路を採用することができる。
【００２６】図７に、採用できるスタートアップ回路の
実施例７０００を示す。ただし、本発明はこの特定のス
タートアップ回路の範囲に制限されない。図示されてい
るように、スタートアップ回路７０００はＭＯＳデバイ
ス１３１０、１３２０、１３３０および１３４０から構
成されている。この回路が正しい状態になかった場合、
図７に示されているノード１４００は「ロー」となる可
能性があり、したがって、ＭＯＳデバイス１３１０の中
に大きな電流が流れることになる。結果として、ノード
１４１０は「ハイ」となり得る。したがって、ＭＯＳデ
バイス１３３０および１３４０は「オン」となり、電流
が流れることになる。ＭＯＳデバイス１３４０はＭＯＳ
デバイス１４２０の動作に影響し、結果として電流が流
れる。同様に、ＭＯＳデバイス１４３０の中に電流が流
れる。ＭＯＳデバイス１４３０の中のこの電流はノード
１４００の電圧を上昇させ、その結果、ノード１９０７
と１９０８との間に結合されている演算増幅器（図示せ
ず）の中に電流が流れる。ＭＯＳデバイス１３３０はＭ
ＯＳデバイス１７６０および１８６０の中に電流を流
す。これによって電流が１７７０、１７８０、および１
９２０に流れる。最終的には、この動作の結果、第１の
電流径路および第２の電流径路に所望の電流が流れる。
ノード１４００の電圧の結果として回路がこの望ましい
動作状態に移行すると、ＭＯＳトランジスタ１３１０が
ＭＯＳデバイス１３３０および１３４０と同様に「オ
フ」となり、それ以降、スタートアップ回路は本発明に
よるＰＴＡＴ電流源の回路実施例の動作に影響しなくな
る。
実施例７０００を示す。ただし、本発明はこの特定のス
タートアップ回路の範囲に制限されない。図示されてい
るように、スタートアップ回路７０００はＭＯＳデバイ
ス１３１０、１３２０、１３３０および１３４０から構
成されている。この回路が正しい状態になかった場合、
図７に示されているノード１４００は「ロー」となる可
能性があり、したがって、ＭＯＳデバイス１３１０の中
に大きな電流が流れることになる。結果として、ノード
１４１０は「ハイ」となり得る。したがって、ＭＯＳデ
バイス１３３０および１３４０は「オン」となり、電流
が流れることになる。ＭＯＳデバイス１３４０はＭＯＳ
デバイス１４２０の動作に影響し、結果として電流が流
れる。同様に、ＭＯＳデバイス１４３０の中に電流が流
れる。ＭＯＳデバイス１４３０の中のこの電流はノード
１４００の電圧を上昇させ、その結果、ノード１９０７
と１９０８との間に結合されている演算増幅器（図示せ
ず）の中に電流が流れる。ＭＯＳデバイス１３３０はＭ
ＯＳデバイス１７６０および１８６０の中に電流を流
す。これによって電流が１７７０、１７８０、および１
９２０に流れる。最終的には、この動作の結果、第１の
電流径路および第２の電流径路に所望の電流が流れる。
ノード１４００の電圧の結果として回路がこの望ましい
動作状態に移行すると、ＭＯＳトランジスタ１３１０が
ＭＯＳデバイス１３３０および１３４０と同様に「オ
フ」となり、それ以降、スタートアップ回路は本発明に
よるＰＴＡＴ電流源の回路実施例の動作に影響しなくな
る。
【００２７】本発明によるＰＴＡＴ電流源は次の方法に
従って動作させることができる。絶対温度に実質的に比
例する電流を電気回路または図１に示されているような
集積回路に供給することができる。絶対温度に実質的に
比例する電流がＰＴＡＴ電流源自体の外部の回路によっ
て利用されるような方法で提供される。したがって、集
積回路または電気回路は前に説明したように、たとえ
ば、図１に示されている本発明によるＰＴＡＴ電流源の
実施例によって示されているような、第１の電流径路お
よび第２の電流径路を含むことができる。図１に示され
ているように、それぞれの電流径路は、少なくとも電気
回路または集積回路の動作中に、第１および第２の電流
がその電流径路を通して提供されるように結合され、そ
の第１の電流および第２の電流は実質的にあらかじめ定
められた正比例関係を保つようにになっている。通常、
これは前に説明したように、電流ミラーによって実現す
ることができる。第１の電流径路および第２の電流径路
には、それぞれその経路の途中に電圧を持っているあら
かじめ定められた点がある。実際には、それぞれの電流
径路の途中の多数の点のうちの任意の１つで十分であ
る。もちろん、それぞれの経路の途中のこれらの２つの
あらかじめ定められた点の電圧は、グランドなどの絶対
電圧レベルに対して相対的に定義される。各電流径路に
おいて、その経路の途中のあらかじめ定められた点の電
圧は、前に説明したように、接合ダイオードの式に従っ
て実質的にその経路を流れている電流に関連付けられ
る。これはたとえば、前に説明したように、図１に示さ
れているようなバイポーラ・トランジスタを使うことに
より、ダイオードを使うことにより、あるいは代わりに
サブスレッショルド領域で動作しているＭＯＳデバイス
を使うことによって実現される。それぞれの電流径路の
途中のそれぞれの点の電圧が比較される。前に説明した
ように、これは図１に示されている演算増幅器１２０の
ような演算増幅器を使うことによって実現することがで
きる。もちろん、本発明の範囲は特定のタイプの演算増
幅器には制限されない。たとえば、前に説明したよう
に、カスコード折たたみ型演算増幅器を採用することが
できる。この演算増幅器はそれぞれの電流径路の途中の
それぞれの点の電圧を比較し、少なくとも部分的にはそ
の電圧比較の結果に基づいて第１の電流径路および第２
の電流径路に電圧を印加する。この技法によって、前に
説明したように、演算増幅器はそれぞれの電流径路の途
中のそれぞれの点の電圧が実質的に等しくなるようにフ
ィードバックを提供する。前に説明したように、この構
成において演算増幅器を使用することの利点の１つは演
算増幅器の動作の不完全性に起因するオフセット誤差が
１つあり得るだけで、それぞれの電流径路の途中のそれ
ぞれの電圧が実質的に等しくなることである。したがっ
て、前に説明したように、電流ミラーを使って実質的に
あらかじめ定められた正比例関係にあるそれぞれの電流
径路に電流を供給し、２つのそれぞれの電流径路の途中
の２つのあらかじめ定められたそれぞれの点の電圧を実
質的に等しく保ち、第１および第２の経路の電圧と電流
との関係が接合のダイオードの式に実質的に従って維持
されるようにすることにより、絶対温度に実質的に比例
する電流が他の回路で使うために供給される、本発明よ
る回路動作の方法が提供される。
従って動作させることができる。絶対温度に実質的に比
例する電流を電気回路または図１に示されているような
集積回路に供給することができる。絶対温度に実質的に
比例する電流がＰＴＡＴ電流源自体の外部の回路によっ
て利用されるような方法で提供される。したがって、集
積回路または電気回路は前に説明したように、たとえ
ば、図１に示されている本発明によるＰＴＡＴ電流源の
実施例によって示されているような、第１の電流径路お
よび第２の電流径路を含むことができる。図１に示され
ているように、それぞれの電流径路は、少なくとも電気
回路または集積回路の動作中に、第１および第２の電流
がその電流径路を通して提供されるように結合され、そ
の第１の電流および第２の電流は実質的にあらかじめ定
められた正比例関係を保つようにになっている。通常、
これは前に説明したように、電流ミラーによって実現す
ることができる。第１の電流径路および第２の電流径路
には、それぞれその経路の途中に電圧を持っているあら
かじめ定められた点がある。実際には、それぞれの電流
径路の途中の多数の点のうちの任意の１つで十分であ
る。もちろん、それぞれの経路の途中のこれらの２つの
あらかじめ定められた点の電圧は、グランドなどの絶対
電圧レベルに対して相対的に定義される。各電流径路に
おいて、その経路の途中のあらかじめ定められた点の電
圧は、前に説明したように、接合ダイオードの式に従っ
て実質的にその経路を流れている電流に関連付けられ
る。これはたとえば、前に説明したように、図１に示さ
れているようなバイポーラ・トランジスタを使うことに
より、ダイオードを使うことにより、あるいは代わりに
サブスレッショルド領域で動作しているＭＯＳデバイス
を使うことによって実現される。それぞれの電流径路の
途中のそれぞれの点の電圧が比較される。前に説明した
ように、これは図１に示されている演算増幅器１２０の
ような演算増幅器を使うことによって実現することがで
きる。もちろん、本発明の範囲は特定のタイプの演算増
幅器には制限されない。たとえば、前に説明したよう
に、カスコード折たたみ型演算増幅器を採用することが
できる。この演算増幅器はそれぞれの電流径路の途中の
それぞれの点の電圧を比較し、少なくとも部分的にはそ
の電圧比較の結果に基づいて第１の電流径路および第２
の電流径路に電圧を印加する。この技法によって、前に
説明したように、演算増幅器はそれぞれの電流径路の途
中のそれぞれの点の電圧が実質的に等しくなるようにフ
ィードバックを提供する。前に説明したように、この構
成において演算増幅器を使用することの利点の１つは演
算増幅器の動作の不完全性に起因するオフセット誤差が
１つあり得るだけで、それぞれの電流径路の途中のそれ
ぞれの電圧が実質的に等しくなることである。したがっ
て、前に説明したように、電流ミラーを使って実質的に
あらかじめ定められた正比例関係にあるそれぞれの電流
径路に電流を供給し、２つのそれぞれの電流径路の途中
の２つのあらかじめ定められたそれぞれの点の電圧を実
質的に等しく保ち、第１および第２の経路の電圧と電流
との関係が接合のダイオードの式に実質的に従って維持
されるようにすることにより、絶対温度に実質的に比例
する電流が他の回路で使うために供給される、本発明よ
る回路動作の方法が提供される。
【００２８】ここでは、本発明の或る種の特徴だけが図
示され、記述されてきたが、多くの修正、置き換え、変
更または等価の回路がこの分野の技術に熟達している人
達によって考えられる。したがって、本発明の真の精神
の範囲内に入るそのような修正および変更をすべてカバ
ーする目的で請求項が追加されていることが理解される
べきである。
示され、記述されてきたが、多くの修正、置き換え、変
更または等価の回路がこの分野の技術に熟達している人
達によって考えられる。したがって、本発明の真の精神
の範囲内に入るそのような修正および変更をすべてカバ
ーする目的で請求項が追加されていることが理解される
べきである。
【図１】本発明によるＰＴＡＴ電流源の一実施例を示し
ている回路図である。
ている回路図である。
【図２】本発明によるＰＴＡＴ電流源の他の実施例を示
している回路図である。
している回路図である。
【図３】本発明によるＰＴＡＴ電流源と組み合わせて使
うことができる演算増幅器の実施例の回路図である。
うことができる演算増幅器の実施例の回路図である。
【図４】本発明によるＰＴＡＴ電流源の実施例を含むバ
ンドギャップ基準電圧発生器の実施例である。
ンドギャップ基準電圧発生器の実施例である。
【図５】本発明によるＰＴＡＴ電流源の実施例を含むバ
ンドギャップ基準電圧発生器の他の実施例である。
ンドギャップ基準電圧発生器の他の実施例である。
【図６】本発明によるＰＴＡＴ電流源のさらに他の実施
例である。
例である。
【図７】図５に示されている実施例のような、本発明に
よるＰＴＡＴ電流源の実施例で使うためのスタートアッ
プ回路の実施例である。
よるＰＴＡＴ電流源の実施例で使うためのスタートアッ
プ回路の実施例である。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 クリシュナスワミー ナガラジ アメリカ合衆国 08876 ニュージャーシ ィ，サマーヴィル，アリガー クローズ １ (72)発明者 ディヴィッド アーサー リッチ アメリカ合衆国 11598 ニューヨーク, ウッドメアー，ウッドメアー コート 845 (72)発明者 コン−メン ザム アメリカ合衆国 19610 ペンシルヴァニ ア，リーディング，アビントン ドライヴ 309
Claims (10)
- 【請求項１】 集積回路の中で使用するための電流源
（例えば、３００、４００）であって、該電流源は、 第１の電流経路と第２の電流経路とからなり、 前記電流経路は少なくとも回路の動作中にそれぞれの電
流経路を通って流れる第１の電流と第２の電流を提供
し、前記第１の電流と前記第２の電流が実質的にあらか
じめ定められた正比例関係にあり、 前記電流源（例えば、３００、４００）はさらに前記第
１の電流経路と前記第２の電流経路にそれぞれ結合され
ている入力端子を含む演算増幅器（例えば、１２０、２
２０、５００）から構成され、前記演算増幅器（例え
ば、１２０、２２０、５００）は前記第１の電流経路と
前記第２の電流経路の途中にそれぞれ設けられた第１の
実質的にあらかじめ定められた点と第２の実質的にあら
かじめ定められた点との間の第１および第２の電圧を実
質的に等しく保つようにフィードバック構成で結合され
ており、 第１および第２の電流はそれぞれ実質的に接合ダイオー
ドの式に従って第１および第２の電圧にそれぞれ関係付
けられていることを特徴とする電流源。 - 【請求項２】 前記第１の電流と前記第２の電流が実質
的にあらかじめ定められた正比例関係を保つように電流
ミラー（例えば、１６０、１７０、２６０、２７０）が
それぞれの電流経路に結合されている、請求項１に記載
の電流源（例えば、３００、４００）。 - 【請求項３】 それぞれの電流径路が低電圧電源に結合
されている、請求項２に記載の電流源（たとえば、３０
０、４００）。 - 【請求項４】 前記低電圧電源が２Ｖ以下の電源から構
成されている、請求項３に記載の電流源（たとえば、３
００、４００）。 - 【請求項５】 第１のバイポーラ・トランジスタ（たと
えば、１５０、２５０）および第２のバイポーラ・トラ
ンジスタ（たとえば、１４０、２４０）がそれぞれ前記
第１の電流径路および前記第２の電流径路に結合され、
それぞれの電流径路を流れる前記第１の電流および前記
第２の電流が実質的に接合ダイオードの式に従ってそれ
ぞれの第１および第２の電圧に関係付けられる構成にな
っている、請求項２に記載の電流源（たとえば、３０
０、４００）。 - 【請求項６】 上記の電流源（たとえば、３００、４０
０）がＰＴＡＴ電流源（たとえば、３００、４００）を
構成し、前記演算増幅器（たとえば、１２０、２２０、
５００）が外部電流源によって電力を供給されるように
改造されていて、その外部電流源が少なくとも部分的に
前記ＰＴＡＴ電流源（たとえば、３００、４００）によ
って供給される電流から作り出される電流を前記演算増
幅器（たとえば、１２０、２２０、５００）に供給する
ように改造されている、請求項２に記載されている電流
源（たとえば、３００、４００）。 - 【請求項７】 絶対温度に実質的に比例する電流を供給
している電流源（たとえば、３００、４００）であっ
て、前記電流源（たとえば、３００、４００）が第１の
電流径路および第２の電流径路から構成され、 前記第１の径路は第１の半導体デバイス（たとえば、１
５０、２５０）を含み、 前記第２の経路は第２の半導体デバイス（たとえば、１
４０、２４０）を含み、 前記第１の電流径路および前記第２の電流径路は電流ミ
ラー（たとえば、１６０、１７０、２６０、２７０）に
結合されて前記第１の電流径路の中の第１の電流および
前記第２の電流径路の中の第２の電流をそれぞれ維持
し、前記電流が実質的にあらかじめ定められた正比例関
係にあり、 前記電流源（たとえば、３００、４００）はさらに前記
電流ミラー（たとえば、１６０、１７０、２６０、２７
０）と前記半導体デバイス（たとえば、１５０、２５
０、１４０、２４０）との間の、前記第１の電流径路お
よび前記第２の電流径路の途中にそれぞれある第１のあ
らかじめ定められた点および第２のあらかじめ定められ
た点にそれぞれ結合されている２つの入力端子を含んで
いる演算増幅器（たとえば、１２０、２２０、５００）
から構成され、前記演算増幅器（たとえば、１２０、２
２０、５００）が前記第１および第２のあらかじめ定め
られた点の電圧を実質的に等しく保つようにフィードバ
ック構成で結合されていることを特徴とする電流源。 - 【請求項８】 上記の電流源（たとえば、３００、４０
０）がＰＴＡＴ電流源（たとえば、３００、４００）を
構成し、前記演算増幅器（たとえば、１２０、２２０、
５００）が外部電流源によって電力を供給されるように
改造されていて、その外部電流源が少なくとも部分的に
前記ＰＴＡＴ電流源（たとえば、３００、４００）によ
って供給される電流から作り出される電流を前記演算増
幅器（たとえば、１２０、２２０、５００）に供給する
ように改造されている、請求項８に記載されている電流
源（たとえば、３００、４００）。 - 【請求項９】 集積回路上で絶対温度に実質的に比例す
る電流を供給する方法であって、 前記集積回路が第１の電流径路および第２の電流径路を
含んでおり、 前記電流径路が電流ミラー（たとえば、１６０、１７
０、２６０、２７０）に結合されていて、少なくとも集
積回路の動作中にそれぞれの電流径路を通る第１および
第２の電流をそれぞれ維持するようになっており、前記
第１の電流および前記第２の電流が実質的にあらかじめ
定められた正比例関係にあり、 前記第１の電流径路および前記第２の電流径路がそれぞ
れの電流径路の途中に実質的にあらかじめ定められた点
をそれぞれ備え、そのあらかじめ定められた各点が電圧
を有し、 各電流径路において、その電流径路の途中のあらかじめ
定められた点における電圧が実質的に接合ダイオードの
式に従ってその電流径路を流れる電流に関係付けられて
おり、 前記方法は、 それぞれの電流径路の途中のそれぞれのあらかじめ定め
られた点における電圧を比較するステップと、 少なくとも部分的にはその電圧比較の結果に従ってそれ
ぞれの経路に対して電圧を印加するステップとを含むこ
とを特徴とする方法。 - 【請求項１０】 電圧比較のステップは演算増幅器（た
とえば、１２０、２２０、５００）の入力端子に電圧を
印加することを含み、 電圧を印加するステップはそれぞれの電流径路に対して
前記演算増幅器（たとえば、１２０、２２０、５００）
の出力電圧を印可することを含む、請求項９に記載の方
法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US08/342188 | 1994-11-18 | ||
| US08/342,188 US5646518A (en) | 1994-11-18 | 1994-11-18 | PTAT current source |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH08234853A true JPH08234853A (ja) | 1996-09-13 |
Family
ID=23340753
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7297238A Withdrawn JPH08234853A (ja) | 1994-11-18 | 1995-11-16 | Ｐｔａｔ電流源 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US5646518A (ja) |
| EP (1) | EP0714055A1 (ja) |
| JP (1) | JPH08234853A (ja) |
| TW (1) | TW270262B (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005265521A (ja) * | 2004-03-17 | 2005-09-29 | Olympus Corp | 温度検出回路、温度検出装置、及び光電変換装置 |
| JP2007081972A (ja) * | 2005-09-15 | 2007-03-29 | Matsushita Electric Ind Co Ltd | 制御用増幅回路 |
| JP2010200078A (ja) * | 2009-02-26 | 2010-09-09 | Renesas Electronics Corp | Ｒｆ電力増幅回路およびそれを使用したｒｆパワーモジュール |
| JP2014187605A (ja) * | 2013-03-25 | 2014-10-02 | Citizen Holdings Co Ltd | 演算増幅回路 |
| US11323083B2 (en) | 2018-04-27 | 2022-05-03 | Panasonic Intellectual Property Management Co., Ltd. | Amplifier circuit |
Families Citing this family (56)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5777509A (en) * | 1996-06-25 | 1998-07-07 | Symbios Logic Inc. | Apparatus and method for generating a current with a positive temperature coefficient |
| US5798723A (en) * | 1996-07-19 | 1998-08-25 | National Semiconductor Corporation | Accurate and precise current matching for low voltage CMOS digital to analog converters |
| SE518159C2 (sv) * | 1997-01-17 | 2002-09-03 | Ericsson Telefon Ab L M | Anordning för att bestämma storleken på en ström |
| JP3185698B2 (ja) * | 1997-02-20 | 2001-07-11 | 日本電気株式会社 | 基準電圧発生回路 |
| US6075407A (en) * | 1997-02-28 | 2000-06-13 | Intel Corporation | Low power digital CMOS compatible bandgap reference |
| US6052020A (en) * | 1997-09-10 | 2000-04-18 | Intel Corporation | Low supply voltage sub-bandgap reference |
| US6057721A (en) * | 1998-04-23 | 2000-05-02 | Microchip Technology Incorporated | Reference circuit using current feedback for fast biasing upon power-up |
| US6150872A (en) * | 1998-08-28 | 2000-11-21 | Lucent Technologies Inc. | CMOS bandgap voltage reference |
| US6016051A (en) * | 1998-09-30 | 2000-01-18 | National Semiconductor Corporation | Bandgap reference voltage circuit with PTAT current source |
| ATE224073T1 (de) * | 1999-06-22 | 2002-09-15 | Cit Alcatel | Referenzspannungsgenerator mit überwachungs- und anlaufschaltung |
| JP3526432B2 (ja) * | 1999-09-14 | 2004-05-17 | 東芝マイクロエレクトロニクス株式会社 | 定電流回路 |
| DE60123925D1 (de) * | 2001-04-27 | 2006-11-30 | St Microelectronics Srl | Stromreferenzschaltung für niedrige Versorgungsspannungen |
| US6628558B2 (en) | 2001-06-20 | 2003-09-30 | Cypress Semiconductor Corp. | Proportional to temperature voltage generator |
| US6492796B1 (en) * | 2001-06-22 | 2002-12-10 | Analog Devices, Inc. | Current mirror having improved power supply rejection |
| US6366071B1 (en) | 2001-07-12 | 2002-04-02 | Taiwan Semiconductor Manufacturing Company | Low voltage supply bandgap reference circuit using PTAT and PTVBE current source |
| EP1280032A1 (en) * | 2001-07-26 | 2003-01-29 | Alcatel | Low drop voltage regulator |
| US6489835B1 (en) * | 2001-08-28 | 2002-12-03 | Lattice Semiconductor Corporation | Low voltage bandgap reference circuit |
| DE60220667D1 (de) | 2002-08-06 | 2007-07-26 | Sgs Thomson Microelectronics | Stromquelle |
| FR2845767B1 (fr) * | 2002-10-09 | 2005-12-09 | St Microelectronics Sa | Capteur numerique de temperature integre |
| FR2845781B1 (fr) * | 2002-10-09 | 2005-03-04 | St Microelectronics Sa | Generateur de tension de type a intervalle de bande |
| US6831504B1 (en) | 2003-03-27 | 2004-12-14 | National Semiconductor Corporation | Constant temperature coefficient self-regulating CMOS current source |
| EP1619570B1 (en) * | 2003-04-25 | 2015-07-15 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
| WO2004107078A1 (ja) * | 2003-05-14 | 2004-12-09 | Semiconductor Energy Laboratory Co., Ltd. | 半導体装置 |
| US7543253B2 (en) * | 2003-10-07 | 2009-06-02 | Analog Devices, Inc. | Method and apparatus for compensating for temperature drift in semiconductor processes and circuitry |
| US7173407B2 (en) * | 2004-06-30 | 2007-02-06 | Analog Devices, Inc. | Proportional to absolute temperature voltage circuit |
| US7505739B2 (en) * | 2004-11-12 | 2009-03-17 | Atheros Technology Ltd. | Automatic mode setting and power ramp compensator for system power on conditions |
| US7301316B1 (en) | 2005-08-12 | 2007-11-27 | Altera Corporation | Stable DC current source with common-source output stage |
| US7075281B1 (en) * | 2005-08-15 | 2006-07-11 | Micrel, Inc. | Precision PTAT current source using only one external resistor |
| US7307476B2 (en) * | 2006-02-17 | 2007-12-11 | Semiconductor Components Industries, L.L.C. | Method for nullifying temperature dependence and circuit therefor |
| JP4499696B2 (ja) * | 2006-09-15 | 2010-07-07 | Ｏｋｉセミコンダクタ株式会社 | 基準電流生成装置 |
| US8102201B2 (en) | 2006-09-25 | 2012-01-24 | Analog Devices, Inc. | Reference circuit and method for providing a reference |
| US7576598B2 (en) * | 2006-09-25 | 2009-08-18 | Analog Devices, Inc. | Bandgap voltage reference and method for providing same |
| TW200819949A (en) * | 2006-10-19 | 2008-05-01 | Faraday Tech Corp | Supply-independent biasing circuit |
| US20080106247A1 (en) * | 2006-11-06 | 2008-05-08 | Virgil Ioan Gheorghiu | Trimmed current mirror |
| US20080136464A1 (en) * | 2006-12-06 | 2008-06-12 | Electronics And Telecommunications Research Institute | Method of fabricating bipolar transistors and high-speed lvds driver with the bipolar transistors |
| EP2097985A4 (en) * | 2006-12-21 | 2010-12-22 | Icera Canada ULC | CURRENT CONTROL POLARIZATION FOR RF VARIABLE GAIN AMPLIFIERS BASED ON CURRENT DRIVING |
| US7714563B2 (en) * | 2007-03-13 | 2010-05-11 | Analog Devices, Inc. | Low noise voltage reference circuit |
| US20080265860A1 (en) * | 2007-04-30 | 2008-10-30 | Analog Devices, Inc. | Low voltage bandgap reference source |
| TWI339325B (en) * | 2007-05-21 | 2011-03-21 | Realtek Semiconductor Corp | Current output circuit with bias control and method thereof |
| US7605578B2 (en) | 2007-07-23 | 2009-10-20 | Analog Devices, Inc. | Low noise bandgap voltage reference |
| JP5301147B2 (ja) * | 2007-12-13 | 2013-09-25 | スパンション エルエルシー | 電子回路 |
| US7612606B2 (en) * | 2007-12-21 | 2009-11-03 | Analog Devices, Inc. | Low voltage current and voltage generator |
| US7598799B2 (en) * | 2007-12-21 | 2009-10-06 | Analog Devices, Inc. | Bandgap voltage reference circuit |
| US7902912B2 (en) * | 2008-03-25 | 2011-03-08 | Analog Devices, Inc. | Bias current generator |
| US7880533B2 (en) * | 2008-03-25 | 2011-02-01 | Analog Devices, Inc. | Bandgap voltage reference circuit |
| US7750728B2 (en) * | 2008-03-25 | 2010-07-06 | Analog Devices, Inc. | Reference voltage circuit |
| CN102063139B (zh) * | 2009-11-12 | 2013-07-17 | 登丰微电子股份有限公司 | 温度系数调整电路及温度补偿电路 |
| TWI409610B (zh) * | 2009-12-18 | 2013-09-21 | Green Solution Tech Co Ltd | 溫度係數調整電路及溫度補償電路 |
| US8547141B2 (en) * | 2010-04-30 | 2013-10-01 | Lockheed Martin Corporation | Wide dynamic range, wide bandwidth, voltage to current converter |
| FR2975512B1 (fr) * | 2011-05-17 | 2013-05-10 | St Microelectronics Rousset | Procede et dispositif de generation d'une tension de reference ajustable de bande interdite |
| JP5782346B2 (ja) * | 2011-09-27 | 2015-09-24 | セイコーインスツル株式会社 | 基準電圧回路 |
| TWI470394B (zh) * | 2012-12-13 | 2015-01-21 | Issc Technologies Corp | 電壓產生器 |
| US9323275B2 (en) * | 2013-12-11 | 2016-04-26 | Analog Devices Global | Proportional to absolute temperature circuit |
| TWI510880B (zh) * | 2014-04-03 | 2015-12-01 | Himax Tech Ltd | 溫度非相關之整合電壓源與電流源 |
| US9547325B2 (en) | 2015-02-18 | 2017-01-17 | Invensense, Inc. | Low power bandgap circuit device with zero temperature coefficient current generation |
| TWI720305B (zh) * | 2018-04-10 | 2021-03-01 | 智原科技股份有限公司 | 電壓產生電路 |
Family Cites Families (19)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CH628462A5 (fr) * | 1978-12-22 | 1982-02-26 | Centre Electron Horloger | Source de tension de reference. |
| US4399399A (en) * | 1981-12-21 | 1983-08-16 | Motorola, Inc. | Precision current source |
| US4593208A (en) * | 1984-03-28 | 1986-06-03 | National Semiconductor Corporation | CMOS voltage and current reference circuit |
| US4554515A (en) * | 1984-07-06 | 1985-11-19 | At&T Laboratories | CMOS Operational amplifier |
| US4839535A (en) * | 1988-02-22 | 1989-06-13 | Motorola, Inc. | MOS bandgap voltage reference circuit |
| JP2611811B2 (ja) * | 1988-07-12 | 1997-05-21 | 嘉寿 恒川 | 自動現像装置 |
| IT1223685B (it) * | 1988-07-12 | 1990-09-29 | Italtel Spa | Generatore di tensione di riferimento completamente differenziale |
| US4849684A (en) * | 1988-11-07 | 1989-07-18 | American Telephone And Telegraph Company, At&T Bell Laaboratories | CMOS bandgap voltage reference apparatus and method |
| JPH0782404B2 (ja) * | 1989-07-11 | 1995-09-06 | 日本電気株式会社 | 基準電圧発生回路 |
| US5038053A (en) * | 1990-03-23 | 1991-08-06 | Power Integrations, Inc. | Temperature-compensated integrated circuit for uniform current generation |
| US5081410A (en) * | 1990-05-29 | 1992-01-14 | Harris Corporation | Band-gap reference |
| NL9002392A (nl) * | 1990-11-02 | 1992-06-01 | Philips Nv | Bandgap-referentie-schakeling. |
| FR2672705B1 (fr) * | 1991-02-07 | 1993-06-04 | Valeo Equip Electr Moteur | Circuit generateur d'une tension de reference variable en fonction de la temperature, notamment pour regulateur de la tension de charge d'une batterie par un alternateur. |
| US5245273A (en) * | 1991-10-30 | 1993-09-14 | Motorola, Inc. | Bandgap voltage reference circuit |
| US5307007A (en) * | 1992-10-19 | 1994-04-26 | National Science Council | CMOS bandgap voltage and current references |
| US5352973A (en) * | 1993-01-13 | 1994-10-04 | Analog Devices, Inc. | Temperature compensation bandgap voltage reference and method |
| US5391980A (en) * | 1993-06-16 | 1995-02-21 | Texas Instruments Incorporated | Second order low temperature coefficient bandgap voltage supply |
| US5448158A (en) * | 1993-12-30 | 1995-09-05 | Sgs-Thomson Microelectronics, Inc. | PTAT current source |
| US5506543A (en) * | 1994-12-14 | 1996-04-09 | Texas Instruments Incorporated | Circuitry for bias current generation |
-
1994
- 1994-11-18 US US08/342,188 patent/US5646518A/en not_active Expired - Lifetime
- 1994-11-28 TW TW083111051A patent/TW270262B/zh not_active IP Right Cessation
-
1995
- 1995-11-06 EP EP95307915A patent/EP0714055A1/en not_active Withdrawn
- 1995-11-16 JP JP7297238A patent/JPH08234853A/ja not_active Withdrawn
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005265521A (ja) * | 2004-03-17 | 2005-09-29 | Olympus Corp | 温度検出回路、温度検出装置、及び光電変換装置 |
| JP4642364B2 (ja) * | 2004-03-17 | 2011-03-02 | オリンパス株式会社 | 温度検出回路、温度検出装置、及び光電変換装置 |
| JP2007081972A (ja) * | 2005-09-15 | 2007-03-29 | Matsushita Electric Ind Co Ltd | 制御用増幅回路 |
| JP2010200078A (ja) * | 2009-02-26 | 2010-09-09 | Renesas Electronics Corp | Ｒｆ電力増幅回路およびそれを使用したｒｆパワーモジュール |
| JP2014187605A (ja) * | 2013-03-25 | 2014-10-02 | Citizen Holdings Co Ltd | 演算増幅回路 |
| US11323083B2 (en) | 2018-04-27 | 2022-05-03 | Panasonic Intellectual Property Management Co., Ltd. | Amplifier circuit |
Also Published As
| Publication number | Publication date |
|---|---|
| US5646518A (en) | 1997-07-08 |
| EP0714055A1 (en) | 1996-05-29 |
| TW270262B (en) | 1996-02-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH08234853A (ja) | Ｐｔａｔ電流源 | |
| US6529066B1 (en) | Low voltage band gap circuit and method | |
| JP3420536B2 (ja) | Ｃｍｏｓバンドギャップ電圧基準 | |
| EP0429198B1 (en) | Bandgap reference voltage circuit | |
| JP3586073B2 (ja) | 基準電圧発生回路 | |
| JP3647468B2 (ja) | 定電流およびｐｔａｔ電流のためのデュアル源 | |
| US7078958B2 (en) | CMOS bandgap reference with low voltage operation | |
| US7088085B2 (en) | CMOS bandgap current and voltage generator | |
| KR101829416B1 (ko) | 보상된 밴드갭 | |
| US6384586B1 (en) | Regulated low-voltage generation circuit | |
| US7053694B2 (en) | Band-gap circuit with high power supply rejection ratio | |
| US4935690A (en) | CMOS compatible bandgap voltage reference | |
| US20020093325A1 (en) | Low voltage bandgap reference circuit | |
| JP3519361B2 (ja) | バンドギャップレファレンス回路 | |
| JP3039611B2 (ja) | カレントミラー回路 | |
| CN108351662B (zh) | 具有曲率补偿的带隙参考电路 | |
| US8269478B2 (en) | Two-terminal voltage regulator with current-balancing current mirror | |
| US6265929B1 (en) | Circuits and methods for providing rail-to-rail output with highly linear transconductance performance | |
| US10712763B2 (en) | Sub-bandgap reference voltage source | |
| US10379567B2 (en) | Bandgap reference circuitry | |
| US20020089377A1 (en) | Constant transconductance differential amplifier | |
| US6288525B1 (en) | Merged NPN and PNP transistor stack for low noise and low supply voltage bandgap | |
| US20070200546A1 (en) | Reference voltage generating circuit for generating low reference voltages | |
| US7629785B1 (en) | Circuit and method supporting a one-volt bandgap architecture | |
| JP4328391B2 (ja) | 電圧および電流基準回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20030204 |