GSM (Global System for Mobile Communications)は、移動体通信システムの中で、略全世界で使用され、今後も利用され続けると予測されている。移動体通信端末は電池によって動作するために、長時間の利用には、電池の電圧が低くなっても動作すること消費電力が小さいことが重要である。
電池が移動体通信端末の動作に必要な電圧を出力できない場合には、DC・DCコンバータによって電池からの電圧を昇圧することが可能である。しかし、DC・DCコンバータを利用した場合には、不要スプリアスが発生すると言う問題や、移動体通信端末を構成する部品点数の増加により生産コストの増大が生じると言う問題を有する。不要スプリアスは、移動体通信端末が通信システムの規格を満足しないことの原因となる可能性がある。また、コストの増大は、GSMシステムを利用して音声通話や電子メールの小容量通信のみに対応した低コスト移動体通信端末において影響が大きくなるものである。従って、低コスト化の点から、DC・DCコンバータの利用は好ましいものではない。
一方、GSM通信システムにおいては、基地局と移動体通信端末との間の通信距離に応じて、移動体通信端末の送信出力電力レベルを制御することが要求される。これは、移動体通信端末に搭載のRF電力増幅器の送信電力利得の出力電力制御電圧Vapcによる制御により実現可能となる。一方、消費電力を低減するためには、移動体通信端末内で電力消費が比較的大きいRF電力増幅器またはRF電力送信モジュールを低電力化することによって高効率化する必要がある。
また、移動体通信端末に搭載されるRF電力増幅器は、一般的に、多段増幅器によって構成されている。通常、出力電力制御電圧Vapcが最大となった際に、移動体通信システムの規格の最大出力電力Pout(max)が得られるように、多段増幅器の各増幅段の各アイドリング電流(バイアス電流)の値が設定される。
一方、多段増幅器によって構成されたRF電力増幅器では、一般的に、同一の出力電力制御電圧Vapcの値に応答して第1段目の増幅トランジスタと第2段目の増幅トランジスタと第3段目の増幅トランジスタにそれぞれ流れるアイドリング電流(バイアス電流)の電流密度の値は同一の値に設定されている。
一方、多段増幅段により構成されたRF電力増幅回路では、第1段目の増幅トランジスタは比較的小さなデバイス・サイズとされ、第2段目の増幅トランジスタは中間のデバイス・サイズとされ、最終段の第3段目の増幅トランジスタは比較的大きなデバイス・サイズとされている。すなわち、RF電力増幅回路では、初段増幅段から中間増幅段を介して最終増幅段まで各RF入力信号の信号レベルの増加に対応して各増幅段の増幅トランジスタのデバイス・サイズが増加され、RF電力増幅回路の電力付加効率(PAE:Power Added Efficiency)が改善されるものである。もしも初段増幅段および中間増幅段の増幅トランジスタが最終増幅段の増幅トランジスタのような大きなデバイス・サイズを有していたとすると、各RF入力信号の小さな信号レベルと比較して必要以上に大きなアイドリング電流(バイアス電流)が初段増幅段および中間増幅段の増幅トランジスタに流れて、RF電力増幅回路の電力付加効率(PAE)が低下するものとなる。また、RF電力増幅回路の第1段目の増幅トランジスタと第2段目の増幅トランジスタと第3段目の増幅トランジスタの各デバイス・サイズは、RF電力増幅回路による規格の最大出力電力Pout(max)の生成の際に各増幅段の電力効率が最大となるように設定される。すなわち、RF電力増幅回路の各増幅段の増幅トランジスタの各デバイス・サイズと各アイドリング電流(バイアス電流)の電流密度の値を適切に設定することよって、最大出力電力Pout(max)を生成する際の各増幅段のインピーダンス不整合による信号損失が最小化されて、各増幅段の電力効率が最大化される。
このようにRF電力増幅回路の初段、中間段、最終段の順序で各増幅段の増幅トランジスタのデバイス・サイズを増加させて最適化することによって、最大出力電力Pout(max)を生成する際のRF電力増幅回路の電力付加効率(PAE)を改善することができる。
しかし、最大出力電力Pout(max)よりも低い出力電力PoutをRF電力増幅回路が生成する際に電力付加効率(PAE)の低下が発生することが、本発明者等の検討によって明らかとされた。この低パワー時および中間パワー時の電力付加効率(PAE)の低下の原因は、下記のように説明される。
すなわち、RF電力増幅回路から生成される出力電力Poutが最大出力電力Pout(max)よりも低下すると、第1段目と第2段目との前段増幅段のインピーダンス不整合による信号損失が増加するので第3段目の最終増幅段の入力電圧振幅Vminが低下する。この時には、第3段目の最終増幅段のアイドリング電流(バイアス電流)の値も低下しているが、それ以上に第3段目の最終増幅段の入力電圧振幅Vminの低下が顕著となっている。従って、低パワー時および中間パワー時には第3段目の最終増幅段の電力効率が低下するので、RF電力増幅回路の電力付加効率(PAE)が低下するものである。このメカニズムは、更に下記のように詳細に説明される。
RF電力増幅回路の第1段目と第2段目と第3段目の各増幅トランジスタがアイドリング電流(バイアス電流)の電流密度Jqにおいて正のサイクルと負のサイクルの出力信号振幅の電流密度Jcmを生成するA級動作を行っている際の各増幅トランジスタの電力効率ηは、下記(1)式によって与えられることができる。
一方、各増幅トランジスタとして例えば電界効果トランジスタを考え、その相互コンダクタンスと入力電圧振幅とをそれぞれgmとVminとすると、各増幅トランジスタの出力信号振幅の電流密度Jcmは、下記(2)式によって与えられることができる。
ここで、βはトランジスタのゲートサイズ、単位面積当たりのゲート容量、キャリアの移動度によって決まる定数である。上記(2)式を上記(1)式に代入することによって、下記(3)式を得ることができる。
上記(3)式から、第3段目の最終増幅段のアイドリング(バイアス)電流密度Jqの低下よりもその入力電圧振幅Vminの低下が顕著となると、第3段目の最終増幅段の増幅トランジスタの電力効率ηが低下することが理解される。また、各増幅トランジスタとしてバイポーラトランジスタを考えた場合は、相互コンダクタンスgmはアイドリング(バイアス)電流密度Jqに比例するため、入力電圧振幅Vminが低下すると増幅トランジスタの電力効率ηはやはり低下する。
以上のような本発明に先立った本発明者等の検討の結果、多段増幅器によって構成されたRF電力増幅器での低パワーおよび中間パワー時における電力付加効率(PAE)の低下の問題が明らかとされた。
従って、本発明者等は本発明に先立って、出力電力制御電圧Vapcに応答して後段増幅器のアイドリング電流および利得を前段増幅器のアイドリング電流および利得より1次以上高次の連続関数で制御すると言う電力制御方式を検討した。
図9は、本発明に先立って本発明者等によって検討された出力電力制御電圧Vapcに応答して後段増幅器のアイドリング電流および利得を前段増幅器のアイドリング電流および利得より1次以上高次の連続関数で制御する電力制御方式を実現するRF電力増幅回路の構成を示す図である。
図9に示したRF電力増幅回路940には、アイドリング電流制御部910、920、930が接続されている。まず、RF電力増幅回路940は、多段接続された第1段増幅器941と第2段増幅器942と第3段増幅器943を含んでいる。RF電力増幅回路940の入力端子904にはRF送信入力信号Pinが供給され、RF電力増幅回路940の出力端子905からRF送信出力信号Poutが生成され、また、RF電力増幅回路940の電源電圧供給端子900A、900B、900Cには電源電圧Vddが供給される。
第1段増幅器941の入力端子には入力段入力整合回路(MN)を介してRF送信入力信号Pinが供給され、第1段増幅器941の出力端子のRF増幅信号は中間段入力整合回路(MN)を介して第2段増幅器942の入力端子に供給され、第2段増幅器942の出力端子のRF増幅信号は出力段入力整合回路(MN)を介して第3段増幅器943の入力端子に供給され、第3段増幅器943の出力端子からRF送信出力信号Poutが生成される。このRF電力増幅回路940でも初段の第1段増幅器941、中間段の第2段増幅器942、最終段の第3段増幅器943の順序で、各増幅段の増幅トランジスタのデバイス・サイズが増加されている。
図9に示したアイドリング電流制御部910、920、930は、電圧-電流線形変換回路910と、電圧-電流線形変換係数設定回路920と、電流-電流連続関数生成回路930とによって構成されている。
図9の電圧-電流線形変換回路910は抵抗911、912、914、918、PチャンネルMOSトランジスタ913、915、917、カレントミラー回路919、演算増幅器916によって構成されている。
図9の電圧-電流線形変換回路910では入力端子902から供給される出力電力制御電圧Vapcが分圧抵抗911、912によって分圧され、この分圧電圧はPチャンネルMOSトランジスタ913を介して演算増幅器916の反転入力端子に供給され、演算増幅器916の出力電圧はPチャンネルMOSトランジスタ917に供給され、PチャンネルMOSトランジスタ917には出力電力制御電流Iapcが流れる。また、更に、カレントミラー回路919と、同一デバイス・サイズのPチャンネルMOSトランジスタ913、915と、オフセット抵抗914とによって、出力電力制御電圧Vapcがオフセット電圧Voffsetよりも小さい場合には出力電力制御電流Iapcが流れない。このオフセット電圧Voffsetは、抵抗914の抵抗値Roffsetとカレントミラー回路919に流れる参照電流Irefとの積と分圧抵抗911、912の抵抗比で決まる。
また、電圧-電流線形変換回路910の出力電力制御電流Iapcは、以下のようにして求めることができる。カレントミラー回路919の入力端子901に流れる参照入力電流Irefに応答して、PチャンネルMOSトランジスタ913、915、抵抗914にそれぞれ参照出力電流Irefが流れるので、演算増幅器916の非反転入力端子の電位V+と、反転入力端子の電位V-とはそれぞれ、下記の式(4)と式(5)とで与えられる。
式(4)と式(5)とで、R3は抵抗918の抵抗値、Iapcは抵抗918およびPチャンネルMOSトランジスタ917に流れる電流、VSGはPチャンネルMOSトランジスタ913、915のソース-ゲート間電圧、Roffsetは抵抗914の抵抗値、Irefはカレントミラー回路919の参照出力電流、R1、R2はそれぞれ抵抗911、912の抵抗値、Vapcは入力端子902の出力電力制御電圧Vapcである。演算増幅器916は、両入力端子の電位V+、電位V-が相互に等しくなるような出力電圧をPチャンネルMOSトランジスタ917に供給するので、式(4)と式(5)とから出力電力制御電流Iapcとオフセット電圧Voffsetは式(6)と式(7)のように求められるようになり、出力電力制御電流Iapcは出力電力制御電圧Vapcに対して1次の連続関数となる。
式(6)から、出力電力制御電圧Vapcがオフセット電圧Voffsetよりも大きくなる動作領域でのみ、出力電力制御電流Iapcと出力電力制御電圧Vapcが線形特性(1次の連続関数)となることが理解される。また、出力電力制御電圧Vapcがオフセット電圧Voffsetよりも小さくなる動作領域では、演算増幅器916の非反転入力端子の電位V+が反転入力端子の電位V-よりも大きくなるため、演算増幅器916の出力電圧は電源電圧Vdd付近まで上昇し、PチャンネルMOSトランジスタ917のドレイン電流が流れないため、出力電力制御電流Iapcは流れない。これによって、RF電力増幅回路を動作させない、すなわち、出力電力制御電流Iapcを流さない場合に、出力電力制御電圧Vapcに含まれる微弱な雑音成分によって、出力電力制御電流Iapcが流れ、RF電力増幅回路が動作してしまうことを避けることが可能となる。なぜなら、オフセット電圧Voffsetが0、すなわち、抵抗914の抵抗値Roffsetが無い場合には、出力電力制御電圧Vapcから入力される可能性のある雑音電圧に比例した出力電力制御電流Iapcが流れてしまうからである。
電圧-電流線形変換係数設定回路920は複数のカレントミラー回路を含んでおり、RF電力増幅回路940の初段の第1段増幅器941のアイドリング電流はPチャンネルMOSトランジスタ917、924のミラー比と、NチャンネルMOSトランジスタ925、926のミラー比と、PチャンネルMOSトランジスタ927、921のミラー比との乗算で決定される。
まず、電圧-電流線形変換係数設定回路920のPチャンネルMOSトランジスタ921の出力電流は、電流-電流連続関数生成回路930に含まれるゲート・ドレイン接続のバイアス用NチャンネルMOSトランジスタ931に供給される。バイアス用NチャンネルMOSトランジスタ931とRF電力増幅回路940の初段の第1段増幅器941のソース接地NチャンネルMOSトランジスタはカレントミラー接続されているので、初段の第1段増幅器941のソース接地NチャンネルMOSトランジスタのアイドリング電流はPチャンネルMOSトランジスタ921からの出力電流によって設定される。従って、初段の第1段増幅器941のアイドリング電流は、出力電力制御電圧Vapcの線形の連続関数となる。
また、電圧-電流線形変換係数設定回路920のPチャンネルMOSトランジスタ922の出力電流は、電流-電流連続関数生成回路930に含まれるゲート・ドレイン接続のバイアス用NチャンネルMOSトランジスタ932に供給される。バイアス用NチャンネルMOSトランジスタ932とRF電力増幅回路940の中間段の第2段増幅器942のソース接地NチャンネルMOSトランジスタはカレントミラー接続されているので、中間段の第2段増幅器942のソース接地NチャンネルMOSトランジスタのアイドリング電流はPチャンネルMOSトランジスタ922からの出力電流によって設定される。従って、中間段の第2段増幅器942のアイドリング電流も、出力電力制御電圧Vapcの線形の連続関数となる。
次に電圧-電流線形変換係数設定回路920の他のPチャンネルMOSトランジスタ923の出力電流は電流-電流連続関数生成回路930に含まれる電流2乗回路935の電流入力端子Iinに供給され、電流2乗回路935の電流出力端子Ioutから生成される入力電流の2乗に比例する出力電流は電流-電流連続関数生成回路930に含まれるゲート・ドレイン接続のバイアス用NチャンネルMOSトランジスタ933に供給される。バイアス用NチャンネルMOSトランジスタ933とRF電力増幅回路940の最終段の第3段増幅器943のソース接地NチャンネルMOSトランジスタとはカレントミラー接続されているので、最終段の第3段増幅器943のソース接地NチャンネルMOSトランジスタのアイドリング電流はPチャンネルMOSトランジスタ923の出力電流によって設定される。従って、最終段の第3段増幅器943のアイドリング電流は、出力電力制御電圧Vapcの2乗の連続関数となる。
図10は、図9に示した本発明に先立って本発明者等によって検討されたRF電力増幅回路の電流-電流連続関数生成回路930に含まれる電流2乗回路935の構成を示す図である。
図10に示す電流2乗回路935は、電流2乗基本回路1010、誤差補正回路1020、電流減算回路1030によって構成されている。電流2乗回路935は、入力端子1002から供給される電流Iinの2乗に比例する出力電流Ioutを出力端子1003から生成する機能を有している。
電流2乗基本回路1010は、略等しいチャンネル長Lpと略等しいチャンネル幅Wpとを持つ5個のPチャンネルMOSトランジスタ1013、1014、1015、1016、1017と、略等しいチャンネル長Lnを持つ2個のNチャンネルMOSトランジスタ1011、1012とで構成されている。NチャンネルMOSトランジスタ1012のチャンネル幅Wn1012は、NチャンネルMOSトランジスタ1011のチャンネル幅Wn1011の略2倍に設定されている。
従って、バイアス供給端子1001に供給されるバイアス電圧Vbiasに応答して、バイアス電流I0とその2倍のバイアス電流2I0とがNチャンネルMOSトランジスタ1011とNチャンネルMOSトランジスタ1012とにそれぞれ流れるものである。更に、カレントミラー接続された2個のPチャンネルMOSトランジスタ1016、1017には等しい電流I1が流れ、またダイオード接続(ゲートとドレインが接続)されたPチャンネルMOSトランジスタ1016に接続されたPチャンネルMOSトランジスタ1015には電流入力端子1002に供給される入力電流Iinに応答して電流I2が流れるものである。
ダイオード接続のPチャンネルMOSトランジスタ1016の両端間電圧をV1として、PチャンネルMOSトランジスタ1015のソース・ドレイン間電圧をV2として、PチャンネルMOSトランジスタ1017のソース・ドレイン間電圧をV3として、5個のPチャンネルMOSトランジスタ1013〜1017のしきい値電圧をVTHとして、βをμCOXW/L(μ:キャリアの移動度、COX:単位面積当たりのゲート容量、W:ゲート幅、L:ゲート長)として、電流2乗回路935の電流2乗基本回路1010の出力電流をISQRとすると、次の関係が得られる。
式(9)と式(10)とから、電流I1と電流I2との和は次式(13)のように求められる。
式(11)と式(13)とから、電流I1と電流I2との和は次式(14)のように求められる。
式(9)と式(10)とから、電流I2と電流I1との差である入力端子1002の電流Iinは、次式(15)のように求められる。
式(11)と式(15)とから、次式(16)が求められる。
式(16)から、次式(17)が求められる。
式(8)から、次式(18)が求められる。
式(17)と式(18)とを式(14)に代入することによって、次式(19)が求められる。
式(12)と式(19)から、電流2乗回路935の電流2乗基本回路1010の出力電流ISQRは次式(20)のように求められる。
この式(20)から、電流2乗基本回路1010の出力電流ISQRの値はバイアス電流I0の値に反比例する一方、電流入力端子1002の入力電流Iinの値の2乗に比例して連続的に変化するものであることが理解される。
しかし、電流入力端子1002の入力電流Iinが極めて小さな値となり略ゼロとなると、電流2乗基本回路1010の出力電流ISQRも極めて小さな値となって略ゼロとなると、回路接続ノード1018の電位が低下する。この回路接続ノード1018の電位の低下によりNチャンネルMOSトランジスタ1012がバイアス電流2I0を流すことが不可能となり、電流2乗基本回路1010の出力電流ISQRに誤差電流成分が含まれるようになる。この誤差電流成分は、電源電圧変動依存性および温度変動依存性を含むものである。
電流2乗回路935の誤差補正回路1020および電流減算回路1030は、電流2乗回路935の出力電流ISQRに含まれる誤差電流成分を補償するように動作するものである。誤差補正回路1020は電流2乗基本回路1010と同様に5個のPチャンネルMOSトランジスタと2個のNチャンネルMOSトランジスタとによって構成されている。しかし、電流2乗基本回路1010と異なり、誤差補正回路1020には電流入力端子1002はなく入力電流Iinは供給されない。
電流減算回路1030のNチャンネルMOSトランジスタ1032、1034によって構成されたカレントミラーに誤差補正回路1020の出力の誤差補償電流が供給され、減算回路1030のNチャンネルMOSトランジスタ1031、1033によって構成されたカレントミラーに、電流2乗基本回路1010の出力電流ISQRが供給される。またカレントミラーのNチャンネルMOSトランジスタ1033のドレインの回路接続ノード1037には、カレントミラー1036とNチャンネルMOSトランジスタ1032、1034によって構成されたカレントミラーとを介して、誤差補正回路1020の出力の誤差補償電流が供給される。従って、電流2乗基本回路1010の電流入力端子1002の入力電流Iinが極めて小さな値となった場合の出力電流ISQRに含まれる誤差電流成分は、カレントミラーのNチャンネルMOSトランジスタ1033のドレインの回路接続ノード1037において誤差補正回路1020の出力の誤差補償電流によってキャンセルされることが可能となる。また、電流2乗基本回路1010の電流入力端子1002の入力電流Iinが大きな値となると、上記の式(20)に従った値を持つ電流2乗基本回路1010の出力電流ISQRは減算回路1030のカレントミラーのNチャンネルMOSトランジスタ1031、1033と2個のPチャンネルMOSトランジスタによって構成されたカレントミラー1035とを介して電流2乗回路935の出力端子1003から電流2乗回路935の出力電流Ioutとして出力される。
尚、下記参考文献1には、アナログCMOS回路を使用して上記の式(20)に従って入力電流の値の2乗に比例する出力電流を生成することが記載されている。
[参考文献1] KLAAS. BULT et al,“A CLASS of Analog CMOS Circuits Based on the Square−Law Characteristic of an MOS Transistor in Saturation”, IEEE JOURNAL OF SOLID−STATE CIRCUITS, VOL.SC−22, NO.3, JUNE 1987, PP.357〜365.
上述したように、図9に示すRF電力増幅回路の構成と図10に示す電流2乗回路の構成とを使用して、出力電力制御電圧Vapcに応答して後段増幅器のアイドリング電流および利得を前段増幅器よりも1次以上高次の連続関数で制御すると言う電力制御方式の採用によって、低パワーおよび中間パワー時における電力付加効率(PAE)の低下を軽減することが可能となるものである。
しかし、本発明に先立った本発明者等による検討によって、図10に示す電流2乗回路935は下記のような問題を有することが明らかとなった。
図11は、図9のRF電力増幅回路の構成と図10の電流2乗回路の構成とを使用した場合に、電源電圧VDDが3.5ボルトと2.9ボルトとの場合に後段増幅器(3段目)のアイドリング電流のシミュレーション結果を示す図である。
尚、図11において、横軸は出力電力制御電圧Vapcであり、縦軸は3段目の後段増幅器のアイドリング電流IIDLである。この図11から、電源電圧VDDが3.5ボルトから2.9ボルトに低下すると、3段目の後段増幅器のアイドリング電流IIDLが低下することが理解される。
図12は、図9のRF電力増幅回路の構成と図10の電流2乗回路の構成とを使用した場合に、電源電圧VDDが3.5ボルトと2.9ボルトとの場合に後段増幅器(3段目)の出力端子の送信出力電力Poutのシミュレーション結果を示す図である。
尚、図12において、横軸は出力電力制御電圧Vapcであり、縦軸は3段目の後段増幅器の送信出力電力Poutである。この図12から、電源電圧VDDが3.5ボルトから2.9ボルトに低下すると、低パワーの送信出力電力Poutが著しく低下することが理解される。
このように、図9に示すRF電力増幅回路の構成と図10に示す電流2乗回路の構成とを使用した場合には、電源電圧Vddが低下すると、後段増幅器(3段目)のアイドリング電流IIDLと送信出力電力Poutが低下するものである。その原因を、本発明者等が検討したところ、以下のようなメカニズムが明らかとされた。
すなわち、図10に示す電流2乗回路935の電流2乗基本回路1010の出力電流ISQRが上記の式(20)のように理想的な特性となるのは、電源電圧Vddが十分高い値であって、電流2乗基本回路1010を構成するMOSトランジスタが飽和領域で動作する場合に限定されるものである。ダイオード接続されたトランジスタ1013とトランジスタ1014とトランジスタ1016が飽和領域で動作するには、ソース・ドレイン間電圧VSDがしきい値電圧Vthよりも大きい必要があり、トランジスタ1011とトランジスタ1012とトランジスタ1015とトランジスタ1017が飽和領域で動作するには、ソース・ドレイン間電圧VSDが、ソース・ゲート間電圧VSGとしきい値電圧Vthとの差VSG−Vthよりも大きい必要がある。このような場合にのみ、上記の式(20)に従って電流2乗基本回路1010の出力電流ISQRの値はバイアス電流I0の値に反比例する一方、電流入力端子1002の入力電流Iinの値の2乗に比例して連続的に変化するものである。
しかし、上述のように電源電圧Vddが低下すると、電流2乗基本回路1010を構成する電源電圧端子1000と接地電位との間に直列接続されたトランジスタ、例えばトランジスタ1011と1013と1014や、トランジスタ1016と1015と1012が、飽和領域で動作するのに必要なソース・ドレイン間電圧VSDの和が、電源電圧よりも大きくなってしまい、線形領域で動作するのでドレイン電流はソース・ドレイン間電圧VSDの低下に従って減少する。従って、バイアス供給端子1001に供給されるバイアス電圧Vbiasに応答して、バイアス電流I0とその2倍のバイアス電流2I0とがNチャンネルMOSトランジスタ1011とNチャンネルMOSトランジスタ1012とにそれぞれ流れなくなる。すなわち、電流2乗基本回路1010で、トランジスタ1011の電流はバイアス電流I0よりも低下して、トランジスタ1012の電流も2倍のバイアス電流2I0よりも低下するようになる。
以上のようなメカニズムによって、図9に示すRF電力増幅回路の構成と図10に示す電流2乗回路の構成とを使用した場合には、電源電圧Vddが低下すると後段増幅器(3段目)のアイドリング電流IIDLと送信出力電力Poutが低下すると言う問題が、本発明に先立った本発明者等の検討の結果、明らかとされた。
本発明は、以上のような本発明に先立った本発明者等の検討の結果、なされたものである。
従って、本発明の目的とするところは、RF電力増幅回路の電源電圧の低下時における送信出力電力の低下を軽減することにある。
本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
本願において開示される発明のうちの代表的なものについて簡単に説明すれば下記のとおりである。
すなわち、本発明の代表的なRF電力増幅回路は、増幅器(Q1)と、制御部(100、101)とを具備する。
前記増幅器(Q1)の入力端子はRF送信入力信号に応答して、前記増幅器(Q1)の出力端子からRF送信出力信号が生成される。
前記制御部(100、101)は、第1制御部(100)と第2制御部(101)とを含む。
前記第1制御部(100)は、第1制御入力端子に供給される出力電力制御電圧(Vapc)に応答して第1制御出力端子から第1出力電流(IIN)を生成する。
前記第2制御部(101) は、第2制御入力端子に供給される前記第1制御部(100)の前記第1出力電流(IIN)に応答して第2制御出力端子から前記増幅器の増幅トランジスタ(Q1)のアイドリング電流を決定するための第2出力電流(ISQR)を生成する。
前記出力電力制御電圧(Vapc)の最大値(Vapc(max))は所定の電圧値に設定され、前記第1制御部(100)の前記第1制御出力端子から生成される前記第1出力電流(IIN)の最大値(IIN(max))は所定の電流値に設定される。
前記第2制御部(101) は、前記第1制御部(100)の前記第1出力電流(IIN)に応答して前記第2出力電流(ISQR)を生成する複数のMOSトランジスタ(M1〜M4)を含む(図1参照)。
前記第2制御部(101)の前記複数のMOSトランジスタ(M1〜M4)は、前記第1制御部(100)の前記所定の最大値(IIN(max))に設定された前記第1出力電流(IIN)に応答してそのサブスレッシュホールド領域で動作することを特徴とする(図2。図3参照)。
従って、前記第2制御部(101)の前記複数のMOSトランジスタはソース・ゲート間電圧がしきい値電圧より低いサブスレッシュホールド領域で動作するものである。従って、前記第2制御部(101)は低い電源電圧(VDD)で動作することが可能となり、RF電力増幅回路の電源電圧の低下時における送信出力電力の低下を軽減することが可能となる。
本願において開示される発明のうち代表的なものによって得られる効果を簡単に説明すれば下記の通りである。
すなわち、RF電力増幅回路の電源電圧の低下時における送信出力電力の低下を軽減することができる。
1.実施の形態の概要
先ず、本願において開示される発明の代表的な実施の形態について概要を説明する。代表的な実施の形態についての概要説明で括弧を付して参照する図面の参照符号はそれが付された構成要素の概念に含まれるものを例示するに過ぎない。
〔1〕本発明の代表的な実施の形態によるRF電力増幅回路は、増幅器(Q1)と、制御部(100、101)とを具備する。
前記増幅器(Q1)の入力端子はRF送信入力信号に応答可能とされ、前記増幅器(Q1)の出力端子からRF送信出力信号が生成可能とされている。
前記制御部(100、101)は、第1制御部(100)と第2制御部(101)とを含むものである。
前記第1制御部(100)は、第1制御入力端子に供給される出力電力制御電圧(Vapc)に応答して第1制御出力端子から第1出力電流(IIN)を生成可能とされている。
前記第2制御部(101)は、第2制御入力端子に供給される前記第1制御部(100)の前記第1出力電流(IIN)に応答して第2制御出力端子から前記増幅器の増幅トランジスタ(Q1)のアイドリング電流を決定するための第2出力電流(ISQR)を生成可能とされている。
前記出力電力制御電圧(Vapc)の最大値(Vapc(max))は所定の電圧値に設定されることによって、前記第1制御部(100)の前記第1制御出力端子から生成される前記第1出力電流(IIN)の最大値(IIN(max))は所定の電流値に設定されるものである。
前記第2制御部(101) は、前記第1制御部(100)の前記第1出力電流(IIN)に応答して前記第2出力電流(ISQR)を生成する複数のMOSトランジスタ(M1〜M4)を含むものである(図1参照)。
前記第2制御部(101)の前記複数のMOSトランジスタ(M1〜M4)は、前記第1制御部(100)の前記所定の最大値(IIN(max))に設定された前記第1出力電流(IIN)に応答してそのサブスレッシュホールド領域で動作することを特徴とするものである(図2、図3参照)。
前記実施の形態によれば、前記第2制御部(101)の前記複数のMOSトランジスタはソース・ゲート間電圧がしきい値電圧より低いサブスレッシュホールド領域で動作するものである。従って、前記第2制御部(101)は低い電源電圧(VDD)で動作することが可能となり、RF電力増幅回路の電源電圧の低下時における送信出力電力の低下を軽減することが可能となる。
好適な実施の形態では、前記増幅器(Q1)は、多段増幅器の後段増幅器である。
前記多段増幅器は、前記後段増幅器にRF増幅信号を供給する前段増幅器(Q715、716)を含むものである。
前記出力電力制御電圧(Vapc)に応答して、前記前段増幅器(Q715、Q716)のアイドリング電流は第1の連続関数に従って連続的に変化して、前記後段増幅器(Q1)の前記アイドリング電流は第2の連続関数に従って連続的に変化するものである。
前記第2の連続関数は、前記第1の連続関数より1次以上高次の関数であることを特徴とする(図7参照)。
前記好適な実施の形態によれば、多段増幅段を含むRF電力増幅回路の低パワーおよび中間パワー時における電力付加効率(PAE)の低下を軽減することができる。
他の好適な実施の形態では、前記前段増幅器の増幅トランジスタ(Q715、Q716)のデバイス・サイズよりも前記後段増幅器の前記増幅トランジスタ(Q1)のデバイス・サイズが大きく設定されている。
更に他の好適な実施の形態では、前記第2制御部(101)の前記複数のMOSトランジスタ(M1〜M4)は、第1MOSトランジスタ(M1)と、第2MOSトランジスタ(M2)と、第3MOSトランジスタ(M3)と、第4MOSトランジスタ(M4)とを含むものである。
前記第1MOSトランジスタ(M1)のゲートとドレインとが接続され、前記第2MOSトランジスタ(M2) のゲートとドレインとが接続されている。
前記第1MOSトランジスタ(M1)のドレイン・ソース電流経路と前記第2MOSトランジスタ(M2)のドレイン・ソース電流経路との直列接続に、前記第1制御部(100)の前記第1出力電流(IIN)が供給可能とされている。
前記第2MOSトランジスタ(M2)のゲートに略一定のバイアス電流(I0)を流すことが可能とされた前記第3MOSトランジスタ(M3)のゲートが接続され、前記第3MOSトランジスタ(M3)のソースには前記第2出力電流(ISQR)を流すことが可能とされた前記第4MOSトランジスタ(M4)のゲートが接続されている。
前記第2出力電流(ISQR)は、前記第1出力電流(IIN)の2乗に比例した電流であることを特徴とする(図7参照)。
また別の好適な実施の形態では、前記RF電力増幅回路は、第1のバイアス用トランジスタ(Q709、Q710)と第2のバイアス用トランジスタ(Q2)とを更に具備する。
前記第1のバイアス用トランジスタ(Q709、Q710)は前記前段増幅器の前記増幅トランジスタ(Q715、Q716)とカレントミラー接続されており、前記第2のバイアス用トランジスタ(Q2)は前記後段増幅器の前記増幅トランジスタ(Q1)とカレントミラー接続されている。
前記前段増幅器(Q715、Q716)の前記アイドリング電流を前記第1の連続関数に従って連続的に変化するための第1のバイアス電流が、前記第1のバイアス用トランジスタ(Q709、Q710)に供給されるものである。
前記後段増幅器(Q1)の前記アイドリング電流を前記第2の連続関数に従って連続的に変化するための第2のバイアス電流が、前記第2のバイアス用トランジスタ(Q2)に供給されるものであることを特徴とする(図6、図7参照)。
具体的な一つの実施の形態では、前記制御部(100、101)はCMOSトランジスタを含むモノリシック集積回路で構成されたことを特徴とする。
他の具体的な一つの実施の形態では、前記前段増幅器の前記増幅トランジスタ(Q715、Q716)と前記後段増幅器の前記増幅トランジスタ(Q1)と前記第1のバイアス用トランジスタ(Q709、Q710)と前記第2のバイアス用トランジスタ(Q2)とは、MOSトランジスタで構成されたことを特徴とする(図7参照)。
更に他の具体的な一つの実施の形態では、前記前段増幅器の前記増幅トランジスタ(Q715、Q716)と前記後段増幅器の前記増幅トランジスタ(Q1)と前記第1のバイアス用トランジスタ(Q709、Q710)と前記第2のバイアス用トランジスタ(Q2)とは、バイポーラ・トランジスタで構成されたことを特徴とする(図6参照)。
より具体的な一つの実施の形態は、前記MOSトランジスタはLDMOSトランジスタであることを特徴とする。
他のより具体的な一つの実施の形態は、前記バイポーラ・トランジスタはヘテロ接合バイポーラ・トランジスタであることを特徴とする。
〔2〕本発明の別の観点の代表的な実施の形態によるRFパワーモジュールは、第1の周波数帯域のRF送信入力信号(Pin_GSM)を増幅する第1のRF電力増幅回路(811)と、第2の周波数帯域のRF送信入力信号(Pin_DCS)を増幅する第2のRF電力増幅回路(821)と、出力電力制御部(830、815)とを具備する。
前記出力電力制御部(830、815)は、第1の電力検波器(832)と、第2の電力検波器(833)と、誤差増幅器(834)とを含むものである。
前記第1の電力検波器(832)は、前記第1のRF電力増幅回路(811)の出力端子から生成される第1のRF送信信号のレベルを検出する。
前記第2の電力検波器(833)は、前記第2のRF電力増幅回路(821)の出力端子から生成される第2のRF送信信号のレベルを検出する。
前記誤差増幅器(834)は、外部制御電圧(Vramp)と前記第1の電力検波器(832)および前記第2の電力検波器(833)の検波出力電圧(Vdet)との差に応答して出力電力制御電圧(Vapc)を生成する(図8参照)。
前記第1のRF電力増幅回路(811)と前記第2のRF電力増幅回路(821)の各RF電力増幅回路は、増幅器(Q1)と、制御部(100、101)とを具備する。
前記増幅器(Q1)の入力端子はRF送信入力信号に応答可能とされ、前記増幅器(Q1)の出力端子からRF送信出力信号が生成可能とされている。
前記制御部(100、101)は、第1制御部(100)と第2制御部(101)とを含むものである。
前記第1制御部(100)は、第1制御入力端子に供給される出力電力制御電圧(Vapc)に応答して第1制御出力端子から第1出力電流(IIN)を生成可能とされている。
前記第2制御部(101)は、第2制御入力端子に供給される前記第1制御部(100)の前記第1出力電流(IIN)に応答して第2制御出力端子から前記増幅器の増幅トランジスタ(Q1)のアイドリング電流を決定するための第2出力電流(ISQR)を生成可能とされている。
前記出力電力制御電圧(Vapc)の最大値(Vapc(max))は所定の電圧値に設定されることによって、前記第1制御部(100)の前記第1制御出力端子から生成される前記第1出力電流(IIN)の最大値(IIN(max))は所定の電流値に設定されるものである。
前記第2制御部(101) は、前記第1制御部(100)の前記第1出力電流(IIN)に応答して前記第2出力電流(ISQR)を生成する複数のMOSトランジスタ(M1〜M4)を含むものである(図1参照)。
前記第2制御部(101)の前記複数のMOSトランジスタ(M1〜M4)は、前記第1制御部(100)の前記所定の最大値(IIN(max))に設定された前記第1出力電流(IIN)に応答してそのサブスレッシュホールド領域で動作することを特徴とするものである(図2、図3参照)。
前記実施の形態によれば、前記第2制御部(101)の前記複数のMOSトランジスタはソース・ゲート間電圧がしきい値電圧より低いサブスレッシュホールド領域で動作するものである。従って、前記第2制御部(101)は低い電源電圧(VDD)で動作することが可能となり、RF電力増幅回路の電源電圧の低下時における送信出力電力の低下を軽減することが可能となる。
2.実施の形態の詳細
次に、実施の形態について更に詳述する。尚、発明を実施するための最良の形態を説明するための全図において、前記の図と同一の機能を有する部品には同一の符号を付して、その繰り返しの説明は省略する。
[実施の形態1]
《RF電力増幅回路の構成》
図1は、本発明の実施の形態1によるRF電力増幅回路の構成を示す図である。
図1に示すRF電力増幅回路は、多段増幅器によって構成されたRF電力増幅回路の最終段増幅器としてのNチャンネルMOSトランジスタQ1を含んでいる。トランジスタQ1のソースは接地電位に接続され、ゲートには前段からのRF増幅出力信号が供給される入力端子123に接続され、ドレインはインダクター116を介して電源電圧供給端子120に接続されるとともに出力端子124に接続されている。
最終段増幅器のトランジスタQ1のゲートには、抵抗111を介してゲート・ドレイン接続のバイアス用NチャンネルMOSトランジスタQ2が接続されている。ゲート・ドレイン接続のバイアス用NチャンネルMOSトランジスタQ2に電流2乗変換回路101の出力端子が接続され、電流2乗変換回路101の入力端子に電圧-電流変換回路100の出力端子が接続されている。
《電流2乗変換回路101の構成》
電流2乗変換回路101は、6個のPチャンネルMOSトランジスタM1、M2、M3、M4、M30、M31を含んでいる。電流2乗変換回路101の入力端子と電源電圧供給端子120との間には、ドレイン・ゲート接続のトランジスタM2のドレイン・ソース電流経路とドレイン・ゲート接続のトランジスタM1のドレイン・ソース電流経路とが直列接続されている。接地電位と電源電圧供給端子120との間に、トランジスタM3のドレイン・ソース電流経路とトランジスタM31のドレイン・ソース電流経路と直列接続されている。トランジスタM3のゲートにはトランジスタM2のドレインとゲートが接続され、トランジスタM31のゲートにはトランジスタM30のドレインとゲートとが接続されている。電流2乗変換回路101の出力端子と電源電圧供給端子120との間には、トランジスタM4のドレイン・ソース電流経路が接続され、トランジスタM4のゲートはトランジスタM31のドレインとトランジスタM3のソースが接続された接続ノードに接続されている。
また、トランジスタM30のドレインはバイアス電流入力端子125に接続され、バイアス電流入力端子125にゲートが略一定のバイアス電圧に設定されたソース接地のNチャンネルMOSトランジスタのドレインが接続されることによって、バイアス電流入力端子125に略一定のバイアス電流I0が流されている。例えば、トランジスタM30とトランジスタM31のデバイス・サイズ比を1:1とすると、トランジスタM31とトランジスタM3との直列接続に略一定のバイアス電流I0が流されるものとなる。
《電圧-電流変換回路100の構成および動作》
出力電力制御電圧Vapcが供給される電圧-電流変換回路100は、分圧抵抗113、114、演算増幅器OP1、抵抗112、PチャンネルMOSトランジスタM10、M11、NチャンネルMOSトランジスタM12、M13を含んでいる。出力電力制御電圧Vapcが供給される入力端子121と接地電位との間には2個の分圧抵抗113、114が直列接続され、2個の分圧抵抗113、114が接続された接続ノードは演算増幅器OP1の反転入力端子が接続される。演算増幅器OP1の出力端子は2個のPチャンネルMOSトランジスタM10、M11のゲートに共通接続され、2個のPチャンネルMOSトランジスタM10、M11のソースは電源電圧供給端子120に共通接続されている。2個のトランジスタM10、M11の一方のトランジスタM10のドレインは、演算増幅器OP1の非反転入力端子に接続されるとともに抵抗112を介して接地電位に接続される。また、2個のトランジスタM10、M11の他方のトランジスタM11のドレインは、NチャンネルMOSトランジスタM12のゲートおよびドレインとNチャンネルMOSトランジスタM13のゲートに共通接続されて、トランジスタM13のドレインは電圧-電流変換回路100の出力端子に接続されている。
出力電力制御電圧Vapcが電圧-電流変換回路100の入力端子121に印加されると、分圧抵抗113、114によって生成される分圧電圧が演算増幅器OP1の反転入力端子に供給される。すると、演算増幅器OP1とPチャンネルMOSトランジスタM10と抵抗112とで構成された回路は、分圧電圧に比例した電流IapcがPチャンネルMOSトランジスタM10と抵抗112との直列回路に流入するように動作する。また、PチャンネルMOSトランジスタM10、M11とNチャンネルMOSトランジスタM12、M13とは、それぞれカレントミラー回路を構成している。また更に電圧-電流変換回路100のこれらのカレントミラー回路の各々のミラー比は、出力電力制御電圧Vapcが最大値Vapc(max)となる際に、移動体通信システムの規格の最大出力電力Pout(max)がRF電力増幅回路によって得られるようなアイドリング電流(バイアス電流)となるように選定される。
演算増幅器OP1の非反転入力端子の電位V+と反転入力端子の電位V−とはそれぞれ、下記の式(21)と式(22)とで与えられる。
演算増幅器OP1は非反転入力端子の電位V+と反転入力端子の電位V−が相互に等しくなるような出力電圧をPチャンネルMOSトランジスタM10のゲートに供給するので、出力電力制御電流Iapcは式(21)と式(22)とから次式(23)のように求められる。
電圧-電流変換回路100で、PチャンネルMOSトランジスタM10、M11のデバイス・サイズの比をN10:N11、NチャンネルMOSトランジスタM12、M13のデバイス・サイズの比をN12:N13とすると、電圧-電流変換回路100の出力端子に流れる出力電流IINは次式(24)のように求められる。
式(23)と式(24)とのように、電圧-電流変換回路100の出力電力制御電流Iapcと出力電流IINとは、出力電力制御電圧Vapcの1次の連続関数となるものである。
また特にRF電力増幅回路によって規格の最大出力電力Pout(max)を得るために出力電力制御電圧Vapcが最大値Vapc(max)となる際に、電圧-電流変換回路100の最大出力電流IIN(max)が供給される電流2乗変換回路101の4個のMOSトランジスタM1〜M4はサブスレッシュホールド領域で動作するように最大出力電流IIN(max)の値が設定されているものである。
《電流2乗変換回路101の動作》
上述のように電流2乗変換回路101に含まれた4個のMOSトランジスタM1〜M4はサブスレッシュホールド領域で動作するように、電流2乗変換回路101に供給される電圧-電流変換回路100の最大出力電流IIN(max)の値が設定されている。
一方、下記参考文献2に、MOSトランジスタのサブスレッシュホールド特性が説明されている。MOSトランジスタのゲート-ソース間電圧VGSがしきい値電圧Vthより低い条件では弱反転層によるドレイン電流IDがゼロとならず、ゲート-ソース間電圧VGSの減少と伴にドレイン電流IDが指数関数的に減少する。
これがサブスレッシュホールドリーク電流と呼ばれ、次式(25)のように求められる。
ここで、IS0とζとはMOSトランジスタの製造プロセスによって決定される定数であって、ζ>1は理想からの誤差を表す誤差係数である。また、熱電圧VTはVT=kT/qであり、kはボルツマン定数であり、Tは絶対温度であり、qは電子の電荷量である。ここではIS0を飽和電流と呼ぶことにする。
従って、式(25)にて示されるMOSトランジスタのサブスレッシュホールドリーク電流は、バイポーラ・トランジスタのベース-エミッタ間電圧VBEとコレクタ電流IcのIc/VBE特性と良く類似した特性となる。すなわち、MOSトランジスタのゲート-ソース間電圧VGSがしきい値電圧Vthより低くなると、ドレイン電流IDが一定の割合で減少する。誤差係数ζが典型的な値で、室温の場合に、ソース-ゲート間電圧VGSが略80mV低下すると、ドレイン電流IDは1桁減少するものである。
[参考文献2] Behzad Razavi著、 黒田 忠弘監訳、「アナログCMOS集積回路の設計」 基礎編、PP.32−33、平成18年3月10日 第7刷発行 丸善株式会社
《MOSトランジスタのサブスレッシュホールド特性》
図2は、MOSトランジスタのサブスレッシュホールド特性を説明する図である。
図2は、図1の電流2乗変換回路101に含まれた4個のMOSトランジスタM1〜M4のデバイス・サイズと同一のデバイス・サイズを持つPチャンネルMOSトランジスタのソース-ゲート間電圧VSG対ドレイン電流IDの特性シミュレーション結果を示す図である。この図2に示すように、しきい値電圧Vthは略1.2ボルトである。
ソース-ゲート間電圧VSGがしきい値電圧Vthもより低い動作領域Reg1は、弱反転層によりドレイン電流IDがゼロとならないサブスレッシュホールドリーク電流によってドレイン電流IDの値が決定されるサブスレッシュホールド領域である。
ソース-ゲート間電圧VSGがしきい値電圧Vthもより高い動作領域Reg2は、強反転層によりドレイン電流IDの値が2乗特性で決定される飽和領域である。
上述したように電流2乗変換回路101の4個のMOSトランジスタM1〜M4はサブスレッシュホールド領域で動作するように最大出力電流IIN(max)の値が設定される。
一方、式(25)を変形することによって、次式(26)が求められる。
この式(26)より、サブスレッシュホールド特性のMOSトランジスタのゲート-ソース間電圧VGSは、飽和電流IS0対ドレイン電流IDの比によって決定されることが理解できる。すなわち、出力電力制御電圧Vapcの最大値Vapc(max)に応答して電圧-電流変換回路100の最大出力電流IIN(max)が電流2乗変換回路101に供給される際に、式(26)の飽和電流IS0対ドレイン電流IDの比の上限値を設定することによりゲート-ソース間電圧VGSがしきい値電圧Vthよりも低い条件を維持することが重要である。
図3は、出力電力制御電圧Vapcが所定の値の範囲において、図1の電流2乗変換回路101に含まれた4個のMOSトランジスタM1〜M4がサブスレッシュホールド領域で動作可能なことを示すシミュレーション結果を示す図である。
図3に示したシミュレーションでは、電圧-電流変換回路100の抵抗112の抵抗はR2=4.6kΩ、抵抗113の抵抗はR3=5kΩ、抵抗114の抵抗はR4=5kΩとされ、バイアス電流I0の値はI0=25μAとされている。また、トランジスタM10、M11のデバイス・サイズの比はN10:N11=4:1、トランジスタM12、M13のデバイス・サイズの比はN12:N13=8:3とされている。更に、4個のMOSトランジスタM1〜M4の各トランジスタのゲート長Lとゲート幅Wとは、L=2μmとW=240μmにそれぞれ設定されている。
また図3に示したシミュレーションでは、出力電力制御電圧Vapcが値は0.0ボルトから2.4ボルトの範囲で、変化されている。この変化の範囲で、略一定のバイアス電流I0が供給されるトランジスタM3のソース-ゲート間電圧VSGが略1.2ボルトのしきい値電圧Vthより低い略1.0ボルトの値に維持されているので、トランジスタM3がサブスレッシュホールド領域で動作することが理解される。更にこの変化の範囲で、出力電力制御電圧Vapcの変化に従って電圧-電流変換回路100の出力電流IINの変化に応答するトランジスタM1、M2、M4の各ソース-ゲート間電圧VSGも変化するが、その値も略1.2ボルトのしきい値電圧Vthより低い値に制限されている。従って、これらのトランジスタM1、M2、M4も、この変化の範囲で、サブスレッシュホールド領域で動作することが理解される。従って、図3のような変化の範囲の場合に、RF電力増幅回路によって規格の最大出力電力Pout(max)を得るために出力電力制御電圧Vapcの最大値Vapc(max)は、例えば2.4ボルトに設定されるものである。その結果、最大値Vapc(max)以下の出力電力制御電圧Vapcに応答して、図1の電流2乗変換回路101の4個のMOSトランジスタM1〜M4が常にサブスレッシュホールド領域で動作することが可能となる。
従って、図1の電流2乗変換回路101において、トランジスタM31とトランジスタM3との直列接続に略一定のバイアス電流I0が流されると想定すると、電流2乗変換回路101の4個のMOSトランジスタM1〜M4のソース-ゲート間電圧VSGに関して次式(27)が求められる。
式(26)の関係を式(27)に代入すると、次式(28)が求められる。
すなわち、図1の電流2乗変換回路101において、トランジスタM1、M2の直列接続に電圧-電流変換回路100の出力電流IINが流れ、トランジスタM3に略一定のバイアス電流I0が流れ、トランジスタM3に電流2乗変換回路101の出力電流ISQRが流れているものである。
式(28)を変形すると、次式(29)が求められる。
式(29)を変形すると、次式(30)が求められる。
この(30)式から、電流2乗変換回路101の出力電流ISQRはバイアス電流I0の値に反比例する一方、電圧-電流変換回路100の出力電流IINの2乗に比例して連続的に変化することが理解される。
式(24)を(30)式に代入すると、次式(31)が求められる。
この(31)式から、電流2乗変換回路101の出力電流ISQRは出力電力制御電圧Vapcの2乗に比例して連続的に変化することが理解される。
図1の本発明の実施の形態1によるRF電力増幅回路に示したように電流2乗変換回路101の出力電流ISQRはゲート・ドレイン接続のバイアス用NチャンネルMOSトランジスタQ2に供給されているので、最終段増幅器のトランジスタQ1のアイドリング電流も出力電力制御電圧Vapcの2乗に比例して連続的に変化するものとなる。
図4は、図1に示す電圧-電流変換回路100と電流2乗変換回路101を含む本発明の実施の形態1によるRF電力増幅回路において、電源電圧VDDが3.5ボルトと2.9ボルトとの場合に後段増幅器(3段目)のアイドリング電流のシミュレーション結果を示す図である。
また図4において、図11と同様に横軸は出力電力制御電圧Vapc、縦軸は3段目の後段増幅器のアイドリング電流IIDLである。この図4から、電源電圧VDDが3.5ボルトから2.9ボルトに低下する際に、図11と比較すると、3段目の後段増幅器のアイドリング電流IIDLの低下が軽減されることが理解される。
尚、図4において、特性L4は、上述の(31)式と同様な計算による2乗特性を示したものである。
図5は、図1に示す電圧-電流変換回路100と電流2乗変換回路101を含む本発明の実施の形態1によるRF電力増幅回路において、電源電圧VDDが3.5ボルトと2.9ボルトとの場合に後段増幅器(3段目)の出力端子の送信出力電力Poutのシミュレーション結果を示す図である。
尚、図5において、図12と同様に横軸は出力電力制御電圧Vapcで、縦軸は3段目の後段増幅器の送信出力電力Poutである。この図5から、電源電圧VDDが3.5ボルトから2.9ボルトに低下する際に、図12と比較すると、送信出力電力Poutの低下が軽減されることが理解される。特に図12では、電源電圧VDDが2.9ボルトで出力電力制御電圧Vapcが0.4ボルトの場合に、送信出力電力Poutは0dBmの付近まで低下していた。それに対して、図5では、電源電圧VDDが2.9ボルトで出力電力制御電圧Vapcが0.4ボルトの場合に、送信出力電力Poutは略20dBmの高い値を維持することが可能となる。
以上説明したように、図1の本発明の実施の形態1によるRF電力増幅回路によれば、多段増幅段を含むRF電力増幅回路の低パワーおよび中間パワー時での電力付加効率(PAE)の低下を軽減することが可能となる。
[実施の形態2]
《RF電力増幅回路の他の構成》
図6は、本発明の実施の形態2によるRF電力増幅回路の構成を示す図である。
図1に示した実施の形態1によるRF電力増幅回路は、多段増幅器によって構成されたRF電力増幅回路の最終段増幅器のNチャンネルMOSトランジスタQ1とゲート・ドレイン接続のバイアス用NチャンネルMOSトランジスタQ2とを含んでいた。このトランジスタQ1、Q2としては、高周波特性が良好なLDMOSFET(Laterally Diffused MOSFET)を使用できるが、それ以外にもBJT(Bipolar Junction Transistor)、HBT(Hetero-junction Bipolar Transistor)、MESFET(Metal Semiconductor Field Effect Transistor)、HEMT(High Electron Mobility Transistor)等の他の種類のトランジスタを使用することが可能である。
図6は、図1に示した実施の形態1によるRF電力増幅回路に含まれた増幅トランジスタQ1とバイアストランジスタQ2としてのNチャンネルMOSトランジスタをHBT等のNPN型ヘテロ接合バイポーラ・トランジスタ(HBT)に置換した場合の本発明の実施の形態2に従ったRF電力増幅回路の構成を示すブロック図である。
その際には、図6のRF電力増幅回路の増幅トランジスタQ1、バイアス用トランジスタQ2をGaAs等の化合物半導体チップに構成するものである。一方、電圧-電流変換回路100、電流2乗変換回路101等のRF電力増幅回路の出力電力制御回路をCMOSシリコン半導体チップに構成することによって、RFパワーモジュールが形成されることが可能である。
尚、図6においては、本発明の実施の形態2によるRF電力増幅回路の動作は、図1に示した実施の形態1によるRF電力増幅回路と同一であるので、省略する。
[実施の形態3]
《多段増幅器によって構成されたRF電力増幅回路》
図7は、本発明の実施の形態3により多段増幅器によって構成されたRF電力増幅回路の構成を示す図である。
図7に示すRF電力増幅回路は、図1のRF電力増幅回路と同様に、多段増幅器によって構成されたRF電力増幅回路の最終段増幅器を構成するNチャンネルMOSトランジスタQ1、ゲート・ドレイン接続バイアス用NチャンネルMOSトランジスタQ2、抵抗111、インダクター116を含んでいる。
更に図7に示すRF電力増幅回路は、図1のRF電力増幅回路と同様に、出力電力制御電圧Vapcに応答してバイアスNチャンネルMOSトランジスタQ2にバイアス電流としての出力電流ISQRを供給するための電圧-電流変換回路100と電流2乗変換回路101とを含んでいる。
また更に図7に示すRF電力増幅回路は、RF電力増幅回路の初段増幅器を構成するNチャンネルMOSトランジスタQ715、ゲート・ドレイン接続バイアス用NチャンネルMOSトランジスタQ709、抵抗706、インダクター718を含んでいる。
更に、図7に示すRF電力増幅回路は、RF電力増幅回路の中間段増幅器を構成するNチャンネルMOSトランジスタQ716、ゲート・ドレイン接続バイアス用NチャンネルMOSトランジスタQ710、抵抗707、インダクター719を含んでいる。
また更に図7に示すRF電力増幅回路は、電圧-電流変換回路100の2個のPチャンネルMOSトランジスタM10、M11と同様に、電圧-電流変換回路100の演算増幅器OP1の出力端子の出力電圧がゲートに供給されソースが電源電圧供給端子120に接続された2個のPチャンネルMOSトランジスタM21、M22を含んでいる。トランジスタM21のドレインとトランジスタM22のドレインとは、それぞれ初段増幅器のバイアストランジスタQ709と中間段増幅器のバイアストランジスタQ710に接続されている。
従って、初段増幅器の増幅トランジスタQ715と中間段増幅器の増幅トランジスタQ716のアイドリング電流は出力電力制御電圧Vapcに対して1次の連続関数によって制御されるものとなる。
また、図7に示すRF電力増幅回路では、初段増幅器の増幅トランジスタQ715、中間段増幅器の増幅トランジスタQ716、最終段増幅器の増幅トランジスタQ1の順序で各増幅段の増幅トランジスタのデバイス・サイズが増加されている。
更に図7に示すRF電力増幅回路では、最終段増幅器の増幅トランジスタQ1のアイドリング電流は出力電力制御電圧Vapcの2乗に比例して連続的に制御されるものである。その結果、図7に示すRF電力増幅回路によれば、多段増幅段を含んだRF電力増幅回路の低パワーおよび中間パワー時における電力付加効率(PAE)の低下を軽減することが可能となる。
また図7に示すRF電力増幅回路では、初段増幅器の増幅トランジスタQ715、中間段増幅器の増幅トランジスタQ716、最終段増幅器の増幅トランジスタQ1には、受動素子によって構成された整合回路(MN)712、713、714がそれぞれ接続されている。入力端子701に供給されるRF送信入力信号Pinは入力整合回路712を介して初段増幅器の増幅トランジスタQ715のゲートに供給されて、初段増幅器の増幅トランジスタQ715のドレインの初段増幅出力信号は中間整合回路713を介して中間段増幅器の増幅トランジスタQ716のゲートに供給される。中間段増幅器の増幅トランジスタQ716のドレインの初段増幅出力信号は中間整合回路714を介して最終段増幅器の増幅トランジスタQ1のゲートに供給されて、最終段増幅器の増幅トランジスタQ1のドレインから出力端子124を介してRF送信出力信号Poutが生成される。これらの整合回路(MN)712、713、714は、初段と中間段と最終段の各増幅器の入出力インピーダンスの変換を行ってインピーダンス不整合によるRF送信信号の反射損失を低減するものである。
尚、図7に示すRF電力増幅回路で、初段増幅器の増幅トランジスタQ715、中間段増幅器の増幅トランジスタQ716、最終段増幅器の増幅トランジスタQ1がHBT等のヘテロ接合バイポーラ・トランジスタに置換されることも可能である。この場合には、バイアストランジスタQ709、Q710、Q2も、それぞれベース・コレクタ接続のHBT等のダイオード接続のヘテロ接合バイポーラ・トランジスタに置換されるものである。
[実施の形態4]
《RFパワーモジュールの構成》
図8は、本発明の実施の形態4によるRFパワーモジュールの構成を示すブロック図である。
図8に示すRFパワーモジュールは、GSM方式のローバンドとハイバンドとの2つの周波数帯域(GSM900:880MHz〜915MHzとDCS1800:1710MHz〜1785MHz)に対応するものである。従って、図8に示すRFパワーモジュールは、ローバンドのGSM900の周波数帯域に対応するRF電力送信回路810と、ハイバンドのDCS1800の周波数帯域に対応するRF電力送信回路820と、送信出力電力フィードバック回路830と、信号経路切換回路840と、出力電力制御回路815とによって構成されている。このRFパワーモジュールには、例えば、送信信号入力端子800、804にRF送信信号Pin_GSM、Pin_DCSを供給する変調回路が接続され、受信信号出力端子805、807にRF受信信号Rx_DCS、Rx_GSMを復調する復調回路が接続され、制御端子801、802、803に制御信号を生成するベースバンド信号処理半導体集積回路が接続されて、アンテナ端子806に送受信アンテナが接続されることによって、携帯電話端末が構成されるものである。
ローバンドのGSM900の周波数帯域に対応するRF電力送信回路810はRF電力増幅器811と出力整合回路812と電力結合器813と低域通過フィルタ814と出力電力制御回路815とによって構成される一方、ハイバンドのDCS1800の周波数帯域に対応するRF電力送信回路820はRF電力増幅器821と出力整合回路822と電力結合器823と低域通過フィルタ824と出力電力制御回路815とによって構成されている。
また、ローバンド対応のRF電力送信回路810とハイバンド対応のRF電力送信回路820とに接続された送信出力電力フィードバック回路830は、電力検波回路832、833と誤差増幅器834と回路切換器831とによって構成されている。更に、ローバンド対応のRF電力送信回路810とハイバンド対応のRF電力送信回路820とに接続された信号経路切換回路840は、アンテナスイッチ841と静電放電フィルタ842、843、844とによって構成されている。
図8に示したRFパワーモジュールでは、GSM900の周波数帯域に対応するRF電力送信回路810に含まれるRF電力増幅器811の送信出力電力レベルとDCS1800の周波数帯域に対応するRF電力送信回路820に含まれるRF電力増幅器821の送信出力電力レベルとは、送信出力電力フィードバック回路830の誤差増幅器834に接続された出力電力制御回路815により制御される。すなわち、送信出力電力フィードバック回路830の誤差増幅器834の出力端子816の出力電力制御電圧Vapcが出力電力制御回路815の制御入力端子に供給されることにより、ローバンド対応のRF電力増幅器811およびハイバンド対応のRF電力増幅器821の送信出力電力レベルが制御されるものである。
ローバンド対応のRF電力増幅器811およびハイバンド対応のRF電力増幅器821の各RF電力増幅器は、図1に示した本発明の実施の形態1あるいは図6に示した本発明の実施の形態2あるいは図7に示した本発明の実施の形態3によるRF電力増幅回路によって構成されることが可能である。送信出力電力フィードバック回路830と出力電力制御回路815とは、ローバンド対応のRF電力送信回路810とハイバンド対応のRF電力送信回路820によって共用されることが可能であるので、RFパワーモジュールの小型化が可能となるものである。
RF電力増幅器811、821の出力端子に接続された出力整合回路812、822は、送受信アンテナにおける負荷インピーダンス不整合によるRF送信信号の反射損失を最小化する機能を有している。電力結合器813、823は、出力整合回路812、822から供給されるRF送信信号の一部を送信出力電力フィードバック回路830へ供給する一方、残りの大部分のRF送信信号を低域通過フィルタ814、824へ供給する機能を有している。低域通過フィルタ814、824は、RF電力増幅器811、821によるRF送信信号の増幅の際に生じる高調波信号を減衰する機能を有している。電力検波回路832、833は、電力結合器813、823から供給されるRF信号電力に対応する検波出力電圧Vdetを誤差増幅器834へ供給する機能を有している。誤差増幅器834は、制御端子803から供給される外部制御電圧Vrampと電力検波回路832、833の検波出力電圧Vdetとの差を増幅して、その差が最小化されるような出力電力制御電圧Vapcを生成する機能を有している。更に、静電放電フィルタ842、843、844は、外部端子807、806、805の静電気によるRFパワーモジュールの破壊を防止して不要信号の減衰を行う機能を有している。アンテナスイッチ841は、送信動作と受信動作とを行い、更にGSM900周波数帯域の送受信動作とDCS1800周波数帯域の送受信動作とに応答してアンテナ端子806から出力あるいは供給されるRF信号の信号伝達経路を切り換える機能を有している。すなわち、GSM900周波数帯域の送信時にはRF電力送信回路810から出力されるRF信号がアンテナ端子806へ伝達され、GSM900周波数帯域の受信時にはアンテナ端子806から供給されるRF信号が受信信号出力端子807へ伝達され、DCS1800周波数帯域の送信時にはRF電力送信回路820から出力されるRF信号がアンテナ端子806へ伝達され、DCS1800周波数帯域の受信時はアンテナ端子806から供給される信号が受信信号出力端子805へ伝達される機能を有している。回路切換器831は、制御端子801、802に供給される送受信動作切換信号とローバンド/ハイバンド送信周波数帯選択信号とに応答して、出力電力制御回路815と電力検波回路832、833と誤差増幅器834とアンテナスイッチ841のそれぞれの動作を切り換える機能を有している。
この実施の形態によるRFパワーモジュールは、送信動作時には、送信信号入力端子800、804から供給されるローバンド/ハイバンドの周波数帯域のRF送信信号をRF電力送信回路810、820にて所望の出力電力レベルまで電力増幅した後に、信号経路切換回路840を介して、アンテナ端子806からRF送信信号を出力する。また送信動作時の出力電力のレベル制御は、制御端子803から供給される外部制御電圧Vrampによって誤差増幅器834の出力端子816の出力電力制御電圧Vapcを間接的に変化させることによって実行される。更に、受信動作時には、アンテナ端子806から供給されるローバンド/ハイバンドの周波数帯域のRF受信信号は、受信信号出力端子807、805へ伝達される。
ローバンド側のGSM900の周波数帯域のRF送信信号の送信動作時には、ローバンド対応のRF電力送信回路810と送信出力電力フィードバック回路830と出力電力制御回路815とはフィードバックループを構成する。従って、制御端子803の外部制御電圧Vrampと電力検波回路832の検波出力電圧Vdetとの差が最小化されるように、出力電力制御電圧Vapcに応答して出力電力制御回路815はローバンド対応のRF電力送信回路810に含まれるRF電力増幅器811の送信出力電力レベルを制御する。その結果、電源電圧や温度変動や送受信アンテナの負荷の変動等の外部環境の変化によるローバンド対応のRF電力送信回路810の送信出力レベルの変動が軽減されることが可能となる。
ハイバンド側DCS1800の周波数帯域のRF送信信号の送信動作時には、ハイバンド対応のRF電力送信回路820と送信出力電力フィードバック回路830と出力電力制御回路815とはフィードバックループを構成する。従って、制御端子803の外部制御電圧Vrampと電力検波回路833の検波出力電圧Vdetとの差が最小化されるように、出力電力制御電圧Vapcに応答して出力電力制御回路815はハイバンド対応のRF電力送信回路820に含まれるRF電力増幅器821の送信出力電力レベルを制御する。その結果、電源電圧や温度変動や送受信アンテナの負荷の変動等の外部環境の変化によるハイバンド対応のRF電力送信回路820の送信出力レベルの変動が軽減されることが可能となる。
尚、図8に示したRFパワーモジュールのRF電力送信回路810、820に含まれる出力整合回路812、822と電力結合器813、823と低域通過フィルタ814、824と、送信出力電力フィードバック回路830と、信号経路切換回路840の具体的な回路構成は多種多様な構成を採用することが可能であるので、ここでは説明を省略する。
以上、本発明者によってなされた発明を種々の実施の形態に基づいて具体的に説明したが、本発明はそれに限定されるものではなく、その要旨を逸脱しない範囲において種々変更可能であることは言うまでもない。
[他の実施の形態]
例えば、図6や図7に示した実施の形態ではRF電力増幅回路としてCMOSFET(Complementally MOSFET)を使用したモノリシック集積回路で構成されることが可能であるが、本発明はこれに限定されるものではない。
更に、図1や図6や図7の各実施の形態の電圧-電流変換回路100において、図9のRF電力増幅回路と同様に、分圧抵抗113、114の分圧電圧がPチャンネルMOSトランジスタを介して演算増幅器OP1の反転入力端子に供給され、抵抗112の電圧がPチャンネルMOSトランジスタとオフセット抵抗とを介して演算増幅器OP1の非反転入力端子に供給されることも可能である。このオフセット抵抗によって、RF電力増幅回路を動作させない、すなわち、出力電力制御電流Iapcを流さない場合に、出力電力制御電圧Vapcに含まれる微弱な雑音成分によって、出力電力制御電流Iapcが流れ、RF電力増幅回路が動作してしまうことを避けることが可能となる。
以上の実施の形態では主としてローバンドのGSM900、ハイバンドのDCS1800の周波数帯域に関して適用した例を説明したが、本発明はこれらに限定して適用した場合に効果が得られるものではない。すなわち、ローバンド側のGSM850(824MHz〜849MHz)やハイバンド側のPCS1900(1850MHz〜1910MHz)などのGSMの別の周波数帯域に、本発明を適用することが可能である。
また例えば、図1の実施の形態において、電流2乗変換回路101の出力電流ISQRはバイアス電流I0の2乗の値に反比例する一方、電圧-電流変換回路100の出力電流IINの3乗に比例して連続的に変化させるようにすることも可能である。この場合には、電流2乗変換回路101でトランジスタM1とM2との間に、ドレイン・ゲート接続のPチャンネルMOSトランジスタM5のドレイン・ソース電流経路を接続する。また更に電流2乗変換回路101でトランジスタM31とM3の間に、ドレイン・ゲート接続のPチャンネルMOSトランジスタM6のドレイン・ソース電流経路を接続し、トランジスタM4のゲートをトランジスタM6のソースに接続する。以上のように、電流2乗変換回路101にトランジスタM5とM6を接続した回路を、電流3乗変換回路と呼び、トランジスタM4に流れる電流3乗変換回路の出力電流をICUBとする。
すると、この電流3乗変換回路において、トランジスタM31とトランジスタM6のトランジスタM3の直列接続に略一定のバイアス電流I0が流れると想定すると、電流3乗変換回路の6個のMOSトランジスタM1〜M4、M5、M6のソース-ゲート間電圧VSGに関して次式(32)が求められる。
式(26)の関係を式(32)に代入すると、次式(33)が求められる。
すなわち、電流3乗変換回路において、トランジスタM1、M5、M2の直列接続に電圧-電流変換回路100の出力電流IINが流れ、トランジスタM3とM6に略一定のバイアス電流I0が流れ、トランジスタM4に電流3乗変換回路101の出力電流ICUBが流れているものである。
式(33)を変形すると、次式(34)が求められる。
式(34)を変形すると、次式(35)が求められる。
この(35)式から、電流3乗変換回路101の出力電流ICUBはバイアス電流I0の2乗の値に反比例する一方、電圧-電流変換回路100の出力電流IINの3乗に比例して連続的に変化することが理解される。
式(24)を(35)式に代入すると、次式(36)が求められる。
この(36)式から、電流3乗変換回路101の出力電流ICUB は出力電力制御電圧Vapcの3乗に比例して連続的に変化することが理解される。
また、本発明は、GSM以外にも、WCDMA(Wide-band Code Division Multiple Access)、WiMAX(Worldwide Interoperability for Microwave Access)、LTE(Long Term Evolution)等の他の通信方式や他の周波数帯域に使用されるRF電力増幅回路に広く採用することが可能である。