KR101320146B1 - 바이어스 회로를 갖는 전력 증폭기 모듈 - Google Patents

바이어스 회로를 갖는 전력 증폭기 모듈 Download PDF

Info

Publication number
KR101320146B1
KR101320146B1 KR1020110096167A KR20110096167A KR101320146B1 KR 101320146 B1 KR101320146 B1 KR 101320146B1 KR 1020110096167 A KR1020110096167 A KR 1020110096167A KR 20110096167 A KR20110096167 A KR 20110096167A KR 101320146 B1 KR101320146 B1 KR 101320146B1
Authority
KR
South Korea
Prior art keywords
input signal
bias
nmos transistor
gate
power
Prior art date
Application number
KR1020110096167A
Other languages
English (en)
Other versions
KR20130032525A (ko
Inventor
김규석
나유삼
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to KR1020110096167A priority Critical patent/KR101320146B1/ko
Priority to EP12275034.2A priority patent/EP2573937B1/en
Priority to US13/444,491 priority patent/US8736376B2/en
Publication of KR20130032525A publication Critical patent/KR20130032525A/ko
Application granted granted Critical
Publication of KR101320146B1 publication Critical patent/KR101320146B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/30—Modifications of amplifiers to reduce influence of variations of temperature or supply voltage or other physical parameters
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/30—Modifications of amplifiers to reduce influence of variations of temperature or supply voltage or other physical parameters
    • H03F1/303—Modifications of amplifiers to reduce influence of variations of temperature or supply voltage or other physical parameters using a switching device
    • H03F1/304—Modifications of amplifiers to reduce influence of variations of temperature or supply voltage or other physical parameters using a switching device and using digital means
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Amplifiers (AREA)

Abstract

본 발명은 입력 신호단과 기준 전원단 간의 임피던스와 입력 신호단과 접지 간의 임피던스를 서로 다르게 설정하여 증폭기에 바이어스 전원을 공급하는 바이어스 회로를 갖는 전력 증폭기 모듈을 제공하기 위한 것으로, 본 발명은 바이어스 전원을 공급받아 입력 신호를 증폭하는 증폭부; 및 상기 입력 신호를 전달하는 입력 신호단과 사전에 설정된 전압 레벨을 갖는 기준 전원을 전달하는 기준 전원단 간의 임피던스와 상기 입력 신호단과 접지 간의 임피던스를 서로 다르게 설정하여 상기 증폭부에 상기 바이어스 전원을 공급하는 바이어스부를 포함하는 바이어스 회로를 갖는 전력 증폭기 모듈을 제공한다.

Description

바이어스 회로를 갖는 전력 증폭기 모듈{POWER AMPLIFIER MODULE HAVING BIAS CIRCUIT}
본 발명은 선형성이 증가된 바이어스 회로를 갖는 전력 증폭기 모듈에 관한 것이다.
무선 통신 분야에서 가장 많이 사용되는 HBT(Hybrid Bipolar Transistor) 기반의 전력 증폭기는 높은 효율 특성과 동시에 선형 특성을 만족하는 증폭기로 알려져 있다.
한편, 무선 통신 기기의 상당 부분이 CMOS(Complementary metal-oxide-semiconductor) 공정 기술을 이용하여 집적화되어가고 있으며, 낮은 단가와 멀티 칩 구조의 장점으로 인해 CMOS 공정 기반의 전력 증폭기에 관한 연구가 활발히 진행되고 있다.
그러나, 이러한 장점에도 불구하고 CMOS 전력 증폭기가 HBT 기반의 전력 증폭기에 비해 상용화가 어려운 이유는 낮은 절연 전압, 비아(via) 공정이 없어서 발생되는 큰 소스 그라운딩 리드 인덕턴스(source drounding lead inductances) 그리고 전도성 기판 등의 물리적인 성능 열화에 있다.
이러한, 물리적인 제약에 따라 CMOS 전력 증폭기에 능동적으로 바이어스 전원을 공급하여 선형 특성을 개선할 수 있는 바이어스 회로가 필요하다.
본 발명의 과제는 상기한 문제점을 해결하기 위한 것으로, 본 발명은 입력 신호단과 기준 전원단 간의 임피던스와 입력 신호단과 접지 간의 임피던스를 서로 다르게 설정하여 증폭기에 바이어스 전원을 공급하는 바이어스 회로를 갖는 전력 증폭기 모듈을 제공한다.
상술한 본 발명의 과제를 해결하기 위해, 본 발명의 하나의 기술적인 측면은
바이어스 전원을 공급받아 입력 신호를 증폭하는 증폭부; 및
상기 입력 신호를 전달하는 입력 신호단과 사전에 설정된 전압 레벨을 갖는 기준 전원을 전달하는 기준 전원단 간의 임피던스와 상기 입력 신호단과 접지 간의 임피던스를 서로 다르게 설정하여 상기 증폭부에 상기 바이어스 전원을 공급하는 바이어스부
를 포함하는 바이어스 회로를 갖는 전력 증폭기 모듈을 제공한다.
본 발명의 하나의 기술적인 측면에 따르면, 상기 바이어스부는
상기 입력 신호단과 접지 사이에 직렬 연결되어, 상기 입력 신호단에 연결된 드레인 및 게이트와 상기 접지에 연결된 상기 게이트 및 소스를 갖는 적어도 하나의 제1 NMOS 트랜지스터; 및
상기 입력 신호단과 기준 전원단 사이에 직렬 연결되어, 상기 기준 전원단에 연결된 드레인 및 게이트와 상기 입력 신호단에 연결된 상기 게이트 및 소스를 갖는 적어도 하나의 제2 NMOS 트랜지스터를 포함하는 바이어스 회로를 포함할 수 있다.
본 발명의 하나의 기술적인 측면에 따르면,
상기 제2 NMOS 트랜지스터는 상기 제1 NMOS 트랜지스터보다 사이즈가 클 수 있다.
본 발명의 하나의 기술적인 측면에 따르면, 상기 바이어스부는
상기 입력 신호단과 접지 사이에 연결되어, 접지에 연결된 소스 및 게이트를 갖는 제1 NMOS 트랜지스터;
상기 제1 NMOS 트랜지스터의 드레인 및 게이트에 연결된 소스 및 게이트와 상기 입력 신호단에 연결된 상기 게이트 및 드레인을 갖는 제2 NMOS 트랜지스터;
상기 입력 신호단과 기준 전원단 사이에 연결되어, 상기 입력 신호단에 연결된 소스 및 게이트를 갖는 제3 NMOS 트랜지스터; 및
상기 제3 NMOS 트랜지스터의 드레인 및 게이트에 연결된 소스 및 게이트와 상기 기준 전원단에 연결된 상기 게이트 및 드레인을 갖는 제4 NMOS 트랜지스터를 갖는 적어도 하나의 트랜지스터 그룹을 포함할 수 있다.
본 발명의 하나의 기술적인 측면에 따르면, 상기 적어도 하나의 트랜지스터 그룹은
상기 제1 NMOS 트랜지스터에 병렬 연결되고 제어 신호에 따라 턴 온하여 상기 제1 NMOS 트랜지스터에 인가되는 전원을 바이패스하는 제1 스위치; 및
상기 제3 NMOS 트랜지스터에 병렬 연결되고 제어 신호에 따라 턴 온 하여 상기 제3 NMOS 트랜지스터에 인가되는 전원을 바이패스하는 제2 스위치를 포함할 수 있다.
본 발명의 하나의 기술적인 측면에 따르면,
상기 트랜지스터 그룹은 복수개 구비되고,
복수개의 트랜지스터 그룹은 서로 병렬 연결될 수 있다.
본 발명의 하나의 기술적인 측면에 따르면,
상기 제1 및 제2 스위치에 제어 신호를 제공하는 제어부를 더 포함할 수 있다.
본 발명에 따르면, 입력 신호단과 기준 전원단 간의 임피던스와 입력 신호단과 접지 간의 임피던스를 서로 다르게 설정하여 증폭기에 바이어스 전원을 공급하여 RF 신호의 스윙이 작은 소신호 영역에서는 일정한 전압 레벨의 직류 전원을 갖는 바이어스 전원을 증폭기에 공급하고 RF 신호의 스윙이 큰 대신호 영역에서는 출력 신호의 전력 레벨에 따라 바이어스 전원의 전압 레벨을 상승시켜 공급함으로써 선형 특성을 개선하는 효과가 있다.
도 1은 본 발명의 전력 증폭기 모듈의 일 실시형태를 갖는 개략적인 구성도.
도 2는 본 발명의 전력 증폭기 모듈의 다른 일 실시형태를 갖는 개략적인 구성도.
도 3은 Class AB 바이어스 전원의 스윗-스팟(sweet-spot) 그래프.
도 4는 본 발명의 전력 증폭기 모듈이 추구하는 전압 특성 그래프.
도 5는 본 발명의 전력 증폭기 모듈의 전압 특성 그래프.
도 6은 본 발명의 전력 증폭기 모듈의 선형 특성 그래프.
이하, 도면을 참조하여 본 발명을 상세히 설명하도록 한다.
도 1은 본 발명의 전력 증폭기 모듈의 일 실시형태를 갖는 개략적인 구성도이다.
도 1을 참조하면, 본 발명의 전력 증폭기 모듈의 일 실시형태(100)는 바이어스부(110)와 증폭부(120)를 포함할 수 있다.
바이어스부(110)는 증폭부(120)에 바이어스 전원을 공급하며, 증폭부(120)는 바이어스 전원을 공급받아 입력 신호(input)를 사전에 설정된 이득으로 증폭하여 출력한다.
바이어스부(110)는 입력 신호(input)가 입력되는 입력 신호단과 증폭부(120) 사이에 형성될 수 있다.
바이어스부(110)는 제1 및 제2 N MOS(metal oxide semiconductor) 트랜지스터(M1,M2)를 포함할 수 있으며, 제1 및 제2 N MOS 트랜지스터(M1,M2)는 기준 전원(VREF_AB)을 전달하는 기준 전원단과 접지 사이에 직렬 연결될 수 있다.
즉, 제1 N MOS 트랜지스터(M1)의 드레인 및 게이트는 상기 입력 신호단에 연결되고, 소스 및 게이트는 접지에 연결될 수 있다. 제2 N MOS 트랜지스터(M2)의 드레인 및 게이트는 상기 기준 전원단에 연결되고, 소스 및 게이트는 상기 입력 신호단에 연결될 수 있다. 여기서, 제2 N MOS 트랜지스터(M2)의 크기는 제1 N MOS 트랜지스터(M1)보다 커서 상기 입력 신호단과 기준 전원단 간의 임피던스와 상기 입력 신호단과 접지 간의 임피던스를 서로 다르게 설정할 수 있다.
도 2는 본 발명의 전력 증폭기 모듈의 다른 일 실시형태를 갖는 개략적인 구성도이다.
도 2를 참조하면, 본 발명의 전력 증폭기 모듈의 다른 일 실시형태(200)는 바이어스부(210) 및 증폭부(220)를 포함할 수 있다.
증폭부(220)는 도 1의 증폭부(120)와 동일하므로 상세한 설명은 생략하도록 한다.
바이어스부(210)는 적어도 하나의 트랜지스터 그룹(211)을 포함할 수 있으며, 트랜지스터 그룹(211)은 제1 내지 제4 N MOS 트랜지스터(M1,M2,M3,M4)를 포함할 수 있다.
제1 내지 제4 N MOS 트랜지스터(M1,M2,M3,M4)는 상기 기준 전원단과 접지 사이에 직렬 연결될 수 있다. 즉, 로우 사이드 그룹(211a)의 제1 및 제2 N MOS 트랜지스터(M1,M2)는 상기 입력 신호단과 접지 사이에 직렬 연결될 수 있으며, 하이 사이드 그룹(211b)의 제3 및 제4 N MOS 트랜지스터(M3,M4)는 상기 기준 전원단과 상기 입력 신호단 사이에 직렬 연결될 수 있다.
제1 N MOS 트랜지스터(M1)의 드레인 및 게이트는 제2 N MOS 트랜지스터(M2)의 소스 및 게이트에 연결되고, 제1 N MOS 트랜지스터(M1)의 소스 및 게이트는 접지에 연결될 수 있다. 제2 N MOS 트랜지스터(M2)의 드레인 및 게이트는 상기 입력 신호단에 연결되고, 소스 및 게이트는 제1 N MOS 트랜지스터(M1)의 드레인 및 게이트에 연결될 수 있다.
제3 N MOS 트랜지스터(M3)의 드레인 및 게이트는 제4 N MOS 트랜지스터(M4)의 소스 및 게이트에 연결되고, 제3 N MOS 트랜지스터(M3)의 소스 및 게이트는 상기 입력 신호단에 연결될 수 있다. 제4 N MOS 트랜지스터(M4)의 드레인 및 게이트는 상기 기준 전원단에 연결되고, 소스 및 게이트는 제3 N MOS 트랜지스터(M3)의 드레인 및 게이트에 연결될 수 있다.
로우 사이드 그룹(211a) 및 하이 사이드 그룹(211b)는 각각 제1 및 제2 스위치(SW1,SW2)를 포함할 수 있다.
제1 스위치(SW1)는 제1 N MOS 트랜지스터(M1)에 병렬 연결될 수 있고, 제2 스위치(SW2)는 제3 N MOS 트랜지스터(M3)에 병렬 연결될 수 있다.
제1 및 제2 스위치(SW1,SW2)는 제어신호에 따라 턴 온하여 제1 및 제3 N MOS 트랜지스터(M1,M3)에 인가되는 전원을 바이패스(bypass)할 수 있다.
제어부(230)는 제1 및 제2 스위치(SW1,SW2)의 턴 온 및 턴 오프를 제어하는 제어신호를 제공할 수 있다.
본 발명의 전력 증폭기 모듈의 다른 일 실시형태(200)에서 바이어스부(210)는 복수개의 트랜지스터 그룹(211,212)을 구비할 수 있으며, 예를 들어, 제1 및 제2 트랜지스터 그룹(211,212)을 구비할 수 있다. 제2 트랜지스터 그룹(212)는 제1 트랜지스터 그룹(211)과 같이 구성된 제5 내지 제8 N MOS 트랜지스터(M5,M6,M7,M8)와 제3 및 제4 스위치(SW3,SW4)를 포함할 수 있다.
이에 따라, 제어부(230)는 제3 및 제4 스위치(SW3,SW4)의 턴 온 및 턴 오프를 제어하는 제어 신호를 더 제공할 수 있다.
한편, 일반적으로 RF전력증폭기의 비선형 특성에 대한 왜곡을 확인하기 위해서는 two-tone test를 사용한다. 입력 신호는 다음과 같이 수학식1으로 표현된다.
(수학식1)
Figure 112011074238673-pat00001
RF 무선 이동통신에서 인-밴드(in-band)의 혼변조 왜곡(intermoduation distortion; IMD)은 two-tone test의 출력 전류 스펙트럼에서 주파수 2ω1-ω2과 2ω2-ω1에서 발견되는 3차 혼변조 왜곡(IMD3) 성분들이 주요 성분들이다.
CMOS 전력증폭기의 경우 입력은 전압이며 출력이 전류인 전압으로 조절되는 전류원이라고 할 수 있으며, 이 전달함수는 다음 수학식 2번과 같이 테일러 함수(Taylor series)로 전개할 수 있다.
(수학식2)
Figure 112011074238673-pat00002
여기서 계수 GN은 N차 왜곡을 나타내는 계수이며, 입력 전압(VGS)에 대한 GN 의 변화를 도 3에 나타내었다. 주파수 2ω1-ω2과 2ω2-ω1인 IMD3에 직접적으로 관여하는 식은 수학식 2의 네번째 이후의 항들인
Figure 112011074238673-pat00003
(이후 iDS , 3로 표현 함)에서 나온다. 수학식 2의 고차항들은 테일러 함수의 오차항(residual term으)로 수학식 3으로 표현이 가능하다.
(수학식3)
Figure 112011074238673-pat00004

따라서, 도 3에서 바이어스가 Class - AB영역에 잡혀 있고, 입력 신호가 커지면 처음에는 음의 iDS , 3값을 갖다가 1번 영역을 지나면서 iDS , 3는 "0"의 값을 지나 양의 값을 갖게 되며 신호가 계속 커지면서 바이어스 오른쪽의 음의 G3값들이 더해지게 되어 다시 한번 "0"의 값을 지나 음으로 가게 된다. 여기서 iDS ,3가 "0"인 점을 스윗-스팟 포인트(sweet-spot point)라고 하며 IMD3성분이 낮게 나오는 지점을 말한다. 따라서 통상적으로 Class - AB바이어스의 경우 두 개의 스윗-스팟 포인트를 갖게 된다.
능동 바이어스의 기본적인 동작특성은 도 4와 같이, 전력증폭기의 입력 전력이 낮을 때는 Class B에 가깝게 동작하여 유휴 전류(idle current)와 효율특성을 향상하며, 입력 전력이 높게 들어올 때는 Class A에 가깝게 동작시켜 선형특성을 향상시키도록 하는 것이다.
다시 도 1을 참조하면, 즉, 입력 신호의 전압 스윙(voltage swing)이 커지면 바이어스부(110)의 트랜지스터가 온-오프 영역을 순간적으로 넘나들게 되는데, 이때 각 소자에 흐르는 전류의 양이 바뀌어 증폭부(110)에 전달되는 바이어스 전원의 평균 전압 레벨이 바뀌게 된다. 이러한 동작특성 때문에 입력 신호의 전압 스윙이 작은 소신호(small-signal) 영역에서는 도 4의 저전력영역에서와 같이 일정한 전압 레벨을 갖는 바이어스 전원을 증폭부(120)에 공급하게 되고, 입력 신호의 전압 스윙이 트랜지스터의 턴 온(turn on) 전압 이상으로 큰 경우 제2 N MOS 트랜지스터(M2)의 사이즈가 제1 N MOS 트랜지스터(M1)의 사이즈보다 크면 도 4의 고전력영역에서와 같이 바이어스 전원읜 평균 전압 레벨이 상승하는 동작 특성을 갖게 된다.
이때 바이어스 전원의 평균 전압 레벨의 상승하는 시점과 기울기 특성은 적층된 트랜지스터의 크기 비율에 따라 결정된다. 즉, 도 2에서와 같이, 하이 사이드 그룹의 트랜지스터의 사이즈를 로우 사이드 그룹의 트랜지스터의 사이즈보다 더 크게 설정함으로써 도 4와 같이 바이어스 전원의 평균 전압이 출력 파워 레벨에 따라 상승하는 동작특성을 갖도록 한다.
다시 도 2를 참조하면, 하이 사이드 그룹(211b,212b) 또는 로우 사이드 그룹(211a,212a)와 같이 두개의 N MOS 트랜지스터를 적층 형태로 구성하여, N MOS 트랜지스터 하나를 사용할 때보다 입력 신호의 더 높은 전력에 따라 바이어스 평균 전압이 상승하도록 상승하는 구간을 높은 파워 영역으로 이동시켜 더 높은 파워 레벨에서의 선형특성을 개선할 수 있다.
또한 제어 신호에 따라 스위치를 턴 온 또는 턴 오프하여 적층 연결된 트랜지스터의 동작을 조절 가능하도록 하여 전력증폭기의 고출력지점에서의 선형특성을 결정하는 바이어스 평균 전압량을 조절함으로써 PVT 변동(variation)과 부하 변화 조건 등에 강건할 수 있도록 할 수 있다.
도 2의 본 발명의 전력 증폭기 모듈의 다른 일 실시형태(200)에서 바이어스부(210)는 4개의 동작상태로 동작할 수 있다.
동작상태1 (SW1:ON SW3:ON SW2:ON SW4:ON)에서는 도 1에서 보이는 기본구조의 동작특성과 같고, 동작상태2 (SW1:ON SW3:ON SW2:OFF SW4:ON)에서는 제3 및 제4 N MOS 트랜지스터(M3, M4)가 적층형태로 구성되기 때문에 도 5의 B영역에서와 같이 동작한다.
동작상태3 (SW1:ON SW3:ON SW2:ON SW4:OFF)에서는 기준 전원 방향의 트랜지스터가 병렬형태로 보이게 되어 턴 온 전압이 낮아지게 효과를 갖게 되기때문에 도 5의 A영역에서와 같이 좀 더 낮은 전압 스윙(voltage swing)에서 바이어스 전원의 평균 전압값이 상승하게 된다.
동작상태4 (SW1:ON SW3:OFF SW2:ON SW4:ON)에서는 도 5의 그래프와 x축 반대방향으로 고전력영역 구간에서 바이어스 전원의 평균 전압이 하강하는 동작 특성을 갖게 된다.
기준 전원(VREF_AB)는 도 4에서와 같이 입력되는 파워가 낮은 구간에서 전력증폭기 전체에서 소모하는 정적 전류를 고려하여 그에 상응하는 적정한 DC 값을 가지도록 설정한다.
도 6은 본 발명의 전력 증폭기 모듈의 선형 특성 그래프이다.
도 6에서는 도 1 및 도 2에서 제안된 본 발명의 출력 파워 레벨에 따른 전압 특성을 비교하여 나타내고 있다. 제안된 개방형 능동 바이어스 적층구조(Blue line)가 기본구조(Red line)에서 보다 입력되는 파워레벨이 높은 영역에서 평균 전압이 상승하도록 구성되어 있어 CMOS 전력증폭기의 가장 큰 문제로 남아있는 고출력 지점에서의 선형특성을 확보할 수 있다.
도 6는 제안된 개방형 능동 바이어스의 출력 파워 레벨에 따른 선형 특성을 나타내는 그래프로 전력증폭기에 입력되는 파워 레벨에 따른 출력 파워 레벨에서의 선형 특성을 확인하기 위한 two-tone simulation 결과이다. 평균 전압이 상승하는 구간을 높은 파워 영역으로 이동시켜 더 높은 파워 레벨에서의 선형특성을 개선하였으며, 도 3의 1번, 2번 지점에서 발생하는 sweet spot point에 따라 도6에서 출력 신호의 전력 레벨이 18dBm, 27dBm 지점에서 IMD3성분이 낮아지는 스윗-스팟 포인트(sweet spot point)가 발생하여 전체적인 CMOS 전력증폭기의 선형특성이 개선됨을 확인할 수 있다.
상술한 바와 같이, 본 발명에 따르면, CMOS 전력증폭기에서 가장 문제가 되고 있는 선형성을 개선하기 위해 사용되는 기존의 피드백 루프(loop)를 형성하는 능동 바이어스구조 대신 전력증폭기의 게이트 입력부에 다이오드 연결(Diode-connected) 형태의 개방형 능동 바이어스를 사용하여 회로의 복잡성 및 면적을 최소화할 수 있으며, 안정성과 입출력신호간의 위상(phase) 변화량을 최소화시켜 고출력지점에서 선형특성을 개선하였다.
또한, 개방형 능동 바이어스의 트랜지스터(transistor)의 사이즈 비율을 조절 가능하도록 하여 바이어스 평균 전압량을 조절함으로써 PVT 변동(variation)과 부하(load) 변화 조건 등에 강건하도록 할 수 있다.
이상에서 설명한 본 발명은 전술한 실시예 및 첨부된 도면에 의해 한정되는 것이 아니고 후술하는 특허청구범위에 의해 한정되며, 본 발명의 구성은 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 그 구성을 다양하게 변경 및 개조할 수 있다는 것을 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자는 쉽게 알 수 있다.
100...전력 증폭기 모듈
110...바이어스부
120...증폭부
200...전력 증폭기 모듈
210...바이어스부
211...제1 트랜지스터 그룹
212...제2 트랜지스터 그룹
211a,212a...로우 사이드 그룹
211b,212b...하이 사이드 그룹
220...증폭부
230...제어부

Claims (7)

  1. 삭제
  2. 바이어스 전원을 공급받아 입력 신호를 증폭하는 증폭부; 및
    상기 입력 신호를 전달하는 입력 신호단과 사전에 설정된 전압 레벨을 갖는 기준 전원을 전달하는 기준 전원단 간의 임피던스와 상기 입력 신호단과 접지 간의 임피던스를 서로 다르게 설정하여 상기 증폭부에 상기 바이어스 전원을 공급하는 바이어스부를 포함하고,
    상기 바이어스부는
    상기 입력 신호단과 접지 사이에 직렬 연결되어, 상기 입력 신호단에 연결된 드레인 및 게이트와 상기 접지에 연결된 상기 게이트 및 소스를 갖는 적어도 하나의 제1 NMOS 트랜지스터; 및
    상기 입력 신호단과 기준 전원단 사이에 직렬 연결되어, 상기 기준 전원단에 연결된 드레인 및 게이트와 상기 입력 신호단에 연결된 상기 게이트 및 소스를 갖는 적어도 하나의 제2 NMOS 트랜지스터를 포함하는 바이어스 회로를 갖는 전력 증폭기 모듈.
  3. 제2항에 있어서,
    상기 제2 NMOS 트랜지스터는 상기 제1 NMOS 트랜지스터보다 사이즈가 큰 바이어스 회로를 갖는 전력 증폭기 모듈.
  4. 바이어스 전원을 공급받아 입력 신호를 증폭하는 증폭부; 및
    상기 입력 신호를 전달하는 입력 신호단과 사전에 설정된 전압 레벨을 갖는 기준 전원을 전달하는 기준 전원단 간의 임피던스와 상기 입력 신호단과 접지 간의 임피던스를 서로 다르게 설정하여 상기 증폭부에 상기 바이어스 전원을 공급하는 바이어스부를 포함하고,
    상기 바이어스부는
    상기 입력 신호단과 접지 사이에 연결되어, 접지에 연결된 소스 및 게이트를 갖는 제1 NMOS 트랜지스터;
    상기 제1 NMOS 트랜지스터의 드레인 및 게이트에 연결된 소스 및 게이트와 상기 입력 신호단에 연결된 상기 게이트 및 드레인을 갖는 제2 NMOS 트랜지스터;
    상기 입력 신호단과 기준 전원단 사이에 연결되어, 상기 입력 신호단에 연결된 소스 및 게이트를 갖는 제3 NMOS 트랜지스터; 및
    상기 제3 NMOS 트랜지스터의 드레인 및 게이트에 연결된 소스 및 게이트와 상기 기준 전원단에 연결된 상기 게이트 및 드레인을 갖는 제4 NMOS 트랜지스터를 갖는 적어도 하나의 트랜지스터 그룹을 포함하는 바이어스 회로를 갖는 전력 증폭기 모듈.
  5. 제4항에 있어서, 상기 적어도 하나의 트랜지스터 그룹은
    상기 제1 NMOS 트랜지스터에 병렬 연결되고 제어 신호에 따라 턴 온하여 상기 제1 NMOS 트랜지스터에 인가되는 전원을 바이패스하는 제1 스위치; 및
    상기 제3 NMOS 트랜지스터에 병렬 연결되고 제어 신호에 따라 턴 온 하여 상기 제3 NMOS 트랜지스터에 인가되는 전원을 바이패스하는 제2 스위치를 포함하는 바이어스 회로를 갖는 전력 증폭기 모듈.
  6. 제5항에 있어서,
    상기 트랜지스터 그룹은 복수개 구비되고,
    복수개의 트랜지스터 그룹은 서로 병렬 연결되는 바이어스 회로를 갖는 전력 증폭기 모듈.
  7. 제5항에 있어서,
    상기 제1 및 제2 스위치에 제어 신호를 제공하는 제어부를 더 포함하는 바이어스 회로를 갖는 전력 증폭기 모듈.
KR1020110096167A 2011-09-23 2011-09-23 바이어스 회로를 갖는 전력 증폭기 모듈 KR101320146B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020110096167A KR101320146B1 (ko) 2011-09-23 2011-09-23 바이어스 회로를 갖는 전력 증폭기 모듈
EP12275034.2A EP2573937B1 (en) 2011-09-23 2012-03-30 Power amplifier module having bias circuit
US13/444,491 US8736376B2 (en) 2011-09-23 2012-04-11 Power amplifier module having bias circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020110096167A KR101320146B1 (ko) 2011-09-23 2011-09-23 바이어스 회로를 갖는 전력 증폭기 모듈

Publications (2)

Publication Number Publication Date
KR20130032525A KR20130032525A (ko) 2013-04-02
KR101320146B1 true KR101320146B1 (ko) 2013-10-23

Family

ID=46085513

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020110096167A KR101320146B1 (ko) 2011-09-23 2011-09-23 바이어스 회로를 갖는 전력 증폭기 모듈

Country Status (3)

Country Link
US (1) US8736376B2 (ko)
EP (1) EP2573937B1 (ko)
KR (1) KR101320146B1 (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102000448B1 (ko) 2013-03-27 2019-10-01 엘지전자 주식회사 냉장고
KR102329763B1 (ko) 2014-11-26 2021-11-23 삼성전자주식회사 통신 전력 운용 방법 및 이를 지원하는 전자 장치
TWI664809B (zh) * 2018-08-02 2019-07-01 立積電子股份有限公司 阻抗電路及偏壓電路

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2002009272A2 (en) 2000-07-21 2002-01-31 Koninklijke Philips Electronics N.V. High-frequency amplifier circuit with independent control of quiescent current and bias impedance
KR200404544Y1 (ko) 2005-07-23 2005-12-26 알에프아이씨 테크놀로지 코퍼레이션 무선주파수 전력증폭기의 바이어스 전압회로
KR20080088224A (ko) * 2007-03-29 2008-10-02 삼성전기주식회사 선형화기를 구비한 전력 증폭기
KR20110028830A (ko) * 2009-09-14 2011-03-22 한국전자통신연구원 가변이득 광대역 피드백 저 잡음 증폭기

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4893093A (en) * 1989-02-02 1990-01-09 United Technologies Incorporated Switched power splitter
US6657499B2 (en) * 2002-01-18 2003-12-02 Xicor, Inc. Method and circuit for controlling power amplifiers
KR100550930B1 (ko) 2003-05-15 2006-02-13 학교법인 한국정보통신학원 전력증폭기를 위한 능동 바이어스 회로
US7512386B2 (en) 2003-08-29 2009-03-31 Nokia Corporation Method and apparatus providing integrated load matching using adaptive power amplifier compensation
TWI231645B (en) * 2003-10-16 2005-04-21 Novatek Microelectronics Corp Power amplifier having active bias circuit
US8378749B1 (en) * 2011-07-29 2013-02-19 Samsung Electro-Mechanics Systems and methods for adaptive bias circuits for a power amplifier

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2002009272A2 (en) 2000-07-21 2002-01-31 Koninklijke Philips Electronics N.V. High-frequency amplifier circuit with independent control of quiescent current and bias impedance
KR200404544Y1 (ko) 2005-07-23 2005-12-26 알에프아이씨 테크놀로지 코퍼레이션 무선주파수 전력증폭기의 바이어스 전압회로
KR20080088224A (ko) * 2007-03-29 2008-10-02 삼성전기주식회사 선형화기를 구비한 전력 증폭기
KR20110028830A (ko) * 2009-09-14 2011-03-22 한국전자통신연구원 가변이득 광대역 피드백 저 잡음 증폭기

Also Published As

Publication number Publication date
KR20130032525A (ko) 2013-04-02
US20130076447A1 (en) 2013-03-28
EP2573937A1 (en) 2013-03-27
US8736376B2 (en) 2014-05-27
EP2573937B1 (en) 2015-05-27

Similar Documents

Publication Publication Date Title
US8159298B2 (en) Linearization circuits and methods for power amplification
US10491168B2 (en) Power amplification circuit
TWI383581B (zh) 功率放大器和其功率放大方法
CN112543005B (zh) 幅度调制对相位调制的补偿电路、射频功率放大器及设备
KR20160113350A (ko) 전력 증폭기
KR20160113349A (ko) 전력 증폭기
US9024689B2 (en) Electronic system—radio frequency power amplifier and method for self-adjusting bias point
US8294518B2 (en) Class-AB/B amplifier and quiescent control circuit for implementation with same
US9722546B2 (en) Bias circuit for low quiescent current amplifier
US20070210871A1 (en) Adaptive linear amplifier
US10855239B2 (en) Amplifier class AB output stage
KR101320146B1 (ko) 바이어스 회로를 갖는 전력 증폭기 모듈
US8378749B1 (en) Systems and methods for adaptive bias circuits for a power amplifier
KR20120125811A (ko) 전력 증폭기
JPWO2013153894A1 (ja) 増幅回路
US9306515B2 (en) Hybrid class operation power amplifier
Oh et al. A fully-integrated+ 23-dBm CMOS triple cascode linear power amplifier with inner-parallel power control scheme
JP2021005818A (ja) 電力増幅回路
CN203166836U (zh) 带有通过模式的放大器
KR102234881B1 (ko) 클래스 ab 증폭기에 대한 출력 스테이지
WO2021056881A1 (zh) 射频功率放大器幅度调制对幅度调制的补偿电路
KR20110135091A (ko) 전력 증폭기
WO2024141091A1 (zh) 功率放大器及电子设备
KR102593564B1 (ko) 전력 증폭기
JP5312982B2 (ja) Ｒｆ電力増幅回路およびそれを使用したｒｆパワーモジュール

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
AMND Amendment
X701 Decision to grant (after re-examination)
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20161004

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20171011

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20181001

Year of fee payment: 6