JP2021005818A - 電力増幅回路 - Google Patents

Abstract

【課題】入力電力の増大に伴う線形性の劣化を抑制することができる電力増幅回路を提供する。【解決手段】電力増幅回路は、入力信号を増幅する増幅トランジスタと、増幅トランジスタのベースに直列接続される抵抗素子と、エミッタ又はソースから増幅トランジスタのベースに抵抗素子を通じてバイアス電流を供給するバイアストランジスタと、増幅トランジスタのベースに供給されるバイアス電流の変動に追随するようにバイアストランジスタのベース電圧又はゲート電圧を変動させる帰還回路と、を備える。【選択図】図１

Description

本発明は、電力増幅回路に関する。

携帯電話などの移動通信端末においては、基地局へ送信するＲＦ（Ｒａｄｉｏ−Ｆｒｅｑｕｅｎｃｙ）信号を増幅する電力増幅回路が用いられている。電力増幅回路は、例えば入力信号を増幅するバイポーラトランジスタと、バイポーラトランジスタの動作点を決めるバイアス回路と、を備えている。バイポーラトランジスタは、素子の温度が上昇するとコレクタ電流が増加し、これによりさらに温度が上昇してコレクタ電流が増加するという熱的な正帰還特性を有する。

このような温度上昇によるコレクタ電流の増加を抑制するため、例えば特許文献１には、バイポーラトランジスタのベースとバイアス回路との間に抵抗素子（以下、バラスト抵抗とも呼ぶ。）が挿入された電力増幅回路が開示されている。当該構成では、バラスト抵抗における電圧降下によりベース電圧の上昇が抑制されるため、結果としてコレクタ電流の増加もまた抑制される。

特開２０１８−９８７６６号公報

しかしながら、入力信号の電力が増大すると、入力信号の交流的な電圧波形に伴って、バイアス回路から供給されるバイアス電流の平均値が増加する。バイアス電流の増加により、バラスト抵抗における電圧降下が過度に大きくなり、バイポーラトランジスタのベース電圧が必要以上に低下する。これにより、バイポーラトランジスタにおける所望の動作点が満たされなくなり、コレクタ電流の振幅がベース電流の振幅に伴わず、信号増幅の線形性が劣化し得る。

本発明は、かかる事情に鑑みてなされたものであり、入力電力の増大に伴う線形性の劣化を抑制することができる電力増幅回路を提供することを目的とする。

かかる目的を達成するため、本発明の一側面に係る電力増幅回路は、入力信号を増幅する増幅トランジスタと、増幅トランジスタのベースに直列接続される抵抗素子と、エミッタ又はソースから増幅トランジスタのベースに抵抗素子を通じてバイアス電流を供給するバイアストランジスタと、増幅トランジスタのベースに供給されるバイアス電流の変動に追随するようにバイアストランジスタのベース電圧又はゲート電圧を変動させる帰還回路と、を備える。

本発明によれば、入力電力の増大に伴う線形性の劣化を抑制することができる電力増幅回路を提供することができる。

本発明の第１実施形態に係る電力増幅回路の構成例を示す図である。 本発明の第１実施形態及び比較例に係る電力増幅回路において、ＲＦ信号の出力電力とバイアス電流との関係を示すグラフである。 本発明の第１実施形態及び比較例に係る電力増幅回路において、ＲＦ信号の出力電力とバイアス電圧との関係を示すグラフである。 本発明の第１実施形態及び比較例に係る電力増幅回路において、ＲＦ信号の出力電力とトランジスタのベース・エミッタ間電圧との関係を示すグラフである。 本発明の第１実施形態及び比較例に係る電力増幅回路において、ＲＦ信号の出力電力と電力利得との関係を示すグラフである。 本発明の第２実施形態に係る電力増幅回路の構成例を示す図である。 本発明の第３実施形態に係る電力増幅回路の構成例を示す図である。 本発明の第４実施形態に係る電力増幅回路の構成例を示す図である。 本発明の第５実施形態に係る電力増幅回路の構成例を示す図である。

以下、本発明の実施の形態について、図面を参照しつつ詳細に説明する。なお、同一の要素には同一の符号を付し、重複する説明を省略する。

図１は、本発明の第１実施形態に係る電力増幅回路の構成例を示す図である。本実施形態に係る電力増幅回路１００は、例えば携帯電話等の移動体通信機に搭載され、基地局に送信される無線周波数（ＲＦ：Ｒａｄｉｏ−Ｆｒｅｑｕｅｎｃｙ）信号の電力を増幅するために用いられる。電力増幅回路１００は、例えば、２Ｇ（第２世代移動通信システム）、３Ｇ（第３世代移動通信システム）、４Ｇ（第４世代移動通信システム）、５Ｇ（第５世代移動通信システム）、ＬＴＥ（Ｌｏｎｇ Ｔｅｒｍ Ｅｖｏｌｕｔｉｏｎ）−ＦＤＤ（Ｆｒｅｑｕｅｎｃｙ Ｄｉｖｉｓｉｏｎ Ｄｕｐｌｅｘ）、ＬＴＥ−ＴＤＤ（Ｔｉｍｅ Ｄｉｖｉｓｉｏｎ Ｄｕｐｌｅｘ）、ＬＴＥ−Ａｄｖａｎｃｅｄ、及びＬＴＥ−Ａｄｖａｎｃｅｄ Ｐｒｏ等の通信規格の送信信号を増幅する。ＲＦ信号の基本波帯域は、例えば数百ＭＨｚ〜数十ＧＨｚ程度である。なお、電力増幅回路１００が増幅する信号の通信規格及び周波数はこれらに限られない。

図１に示されるように、電力増幅回路１００は、例えばトランジスタ１１０、バイアス回路１２０、帰還回路１３０、キャパシタＣ１，Ｃ２、インダクタＬ１，Ｌ２、及び抵抗素子Ｒ１を備える。

トランジスタ１１０（増幅トランジスタ）は、ＲＦ信号ＲＦｉｎ（入力信号）を増幅してＲＦ信号ＲＦｏｕｔを出力する。トランジスタ１１０は、例えばヘテロ接合バイポーラトランジスタ（ＨＢＴ：Ｈｅｔｅｒｏｊｕｎｃｔｉｏｎ Ｂｉｐｏｌａｒ Ｔｒａｎｓｉｓｔｏｒ）等のバイポーラトランジスタにより構成される。

トランジスタ１１０は、コレクタにインダクタＬ１を経由して電源電圧Ｖｃｃが供給され、ベースにキャパシタＣ１を経由してＲＦ信号ＲＦｉｎが供給され、エミッタが接地に接続される。トランジスタ１１０のベースには、バイアス回路１２０からバイアス電流がインダクタＬ２及び抵抗素子Ｒ１を経由して供給される。これにより、トランジスタ１１０のコレクタから、ＲＦ信号ＲＦｉｎを増幅したＲＦ信号ＲＦｏｕｔが出力される。

バイアス回路１２０は、トランジスタ１１０のベースにバイアス電流又はバイアス電圧を供給することにより、トランジスタ１１０の動作点を決める。バイアス回路１２０は、例えば入力端子Ｔ１に供給される制御電流Ｉｃｏｎｔに応じてバイアス電流又はバイアス電圧のレベルを調整することにより、トランジスタ１１０の動作点を調整する。制御電流Ｉｃｏｎｔは、制御端子Ｔ２と入力端子Ｔ１とを接続する制御経路Ｘ１を流れる電流であり、制御端子Ｔ２に供給される基準電流Ｉｒｅｆを含む。なお、本明細書において、入力端子Ｔ１や制御端子Ｔ２等の端子は、物理的な端子に限られず、経路上の仮想上の所定の点を含む。

バイアス回路１２０は、トランジスタ１２１〜１２３を備える。本実施形態では、トランジスタ１２１〜１２３は、例えばＨＢＴにより構成され、バイポーラプロセスによりそれぞれ同一チップ上に製造される。

トランジスタ１２１は、コレクタとベースが接続され（以下、ダイオード接続とも呼ぶ）、コレクタに制御電流Ｉｃｏｎｔが供給され、エミッタがトランジスタ１２２のコレクタに接続される。トランジスタ１２２は、ダイオード接続され、コレクタがトランジスタ１２１のエミッタに接続され、エミッタが接地に接続される。トランジスタ１２１のコレクタには、制御電流Ｉｃｏｎｔに応じた電圧（例えば、２．６Ｖ程度）が生成される。

トランジスタ１２３（バイアストランジスタ）は、コレクタにバッテリ電圧Ｖｂａｔｔが供給され、ベースがトランジスタ１２１のコレクタに接続され、エミッタがインダクタＬ２及び抵抗素子Ｒ１を経由してトランジスタ１１０のベースに接続される。トランジスタ１２３のベース電圧は、トランジスタ１２１に供給される制御電流Ｉｃｏｎｔに応じて変動する。

上記構成により、バイアス回路１２０は、トランジスタ１２３のエミッタからトランジスタ１２３のベース電圧（すなわち、トランジスタ１２１のコレクタ電圧）に応じたバイアス電流Ｉｂｉａｓ１をトランジスタ１１０のベースに供給する。また、バイアス回路１２０は、トランジスタ１２３のエミッタからトランジスタ１１０のベースにバイアス電圧Ｖｂを供給することにより、トランジスタ１１０の動作点を決める。なお、バイアス電圧Ｖｂとは、抵抗素子Ｒ１のバイアス回路１２０側の一端における電圧であるものとする。制御電流Ｉｃｏｎｔの詳細については後述する。

キャパシタＣ１は、一端にＲＦ信号ＲＦｉｎが供給され、他端がトランジスタ１１０のベースに接続される。キャパシタＣ１は、ＲＦ信号に含まれる直流成分を遮断し、交流成分を通過させる。

インダクタＬ１は、一端に電源電圧Ｖｃｃが供給され、他端がトランジスタ１１０のコレクタに接続される。インダクタＬ１は、ＲＦ信号が電源回路（不図示）側に回り込むことを抑制する。

キャパシタＣ２は、一端がトランジスタ１２３のエミッタに接続され、他端が接地に接続される。インダクタＬ２は、トランジスタ１２３のエミッタと抵抗素子Ｒ１との間に直列接続される。キャパシタＣ２及びインダクタＬ２は、ＲＦ信号がバイアス回路１２０側に回り込むことを抑制するフィルタ回路の機能を有する。なお、電力増幅回路１００は、キャパシタＣ２及びインダクタＬ２の少なくともいずれか一方を備えていなくてもよい。

抵抗素子Ｒ１は、一端がインダクタＬ２を経由してバイアス回路１２０の出力端子（すなわち、トランジスタ１２３のエミッタ）に接続され、他端がトランジスタ１１０のベースに接続される。抵抗素子Ｒ１はトランジスタ１１０のベースに直列接続されたバラスト抵抗である。すなわちトランジスタ１１０は、素子の温度が上昇するとコレクタ電流が増加し、これによりさらに温度が上昇してコレクタ電流が増加するという熱的な正帰還特性を有する。トランジスタ１１０のベースにバラスト抵抗を設けると、当該バラスト抵抗の抵抗値とトランジスタ１１０のベース電流の積によって決まる電圧降下が生じる。従って、トランジスタ１１０のベース電流の増加に伴ってバラスト抵抗における電圧降下が大きくなるため、トランジスタ１１０のバイアス電圧が低下し、結果としてコレクタ電流の増加が抑制される。

しかしながら、ＲＦ信号ＲＦｉｎの電力が増大し、例えば最大出力付近になると、ＲＦ信号の交流的な電圧波形に伴ってバイアス回路１２０から供給されるバイアス電流Ｉｂｉａｓ１の平均値が増加し、すなわちトランジスタ１１０の平均ベース電流が増加する。平均ベース電流が増加すると、抵抗素子Ｒ１における電圧降下が過度に大きくなり、結果としてトランジスタ１１０のベース電圧が必要以上に低下する。このように、ＲＦ信号の出力電力が比較的大きい領域においては、トランジスタ１１０のベース・エミッタ間電圧Ｖｂｅが低下するため、電力利得が低下し、線形性が劣化し得る。

この問題に対処するため、本実施形態における電力増幅回路１００は帰還回路１３０を備える。以下に帰還回路１３０の具体的な構成と作用について説明する。

帰還回路１３０は、トランジスタ１１０のベースに供給されるバイアス電流Ｉｂｉａｓ１の平均値の変動に応じて制御電流Ｉｃｏｎｔに正帰還をかけることにより、トランジスタ１２３のベース電圧をバイアス電流Ｉｂｉａｓ１の変動に追随させる回路である。具体的に、帰還回路１３０は、検出回路１４０と、カレントミラー回路１５０と、オフセット回路１６０と、フィルタ回路１７０と、を備える。

検出回路１４０は、トランジスタ１１０のベースを流れるバイアス電流Ｉｂｉａｓ１の平均値の変動を検出し、バイアス電流Ｉｂｉａｓ１の平均値の変動に伴って変動する電流Ｉａを出力する回路である。検出回路１４０は、トランジスタ１４１及び抵抗素子Ｒ２を備える。

トランジスタ１４１（複製トランジスタ）は、例えばＨＢＴにより構成される。トランジスタ１４１は、後述するトランジスタ１５１を経由してコレクタにバッテリ電圧Ｖｂａｔｔが供給され、ベースが抵抗素子Ｒ２及びインダクタＬ２を経由してトランジスタ１２３のエミッタに接続され、エミッタが接地に接続される。

抵抗素子Ｒ２は、一端がインダクタＬ２を経由してトランジスタ１２３のエミッタに接続され、他端がトランジスタ１４１のベースに接続される。すなわち、抵抗素子Ｒ２は、トランジスタ１４１のベースに直列接続されたバラスト抵抗である。

トランジスタ１４１のベースには、トランジスタ１１０のベースに供給されるバイアス電流Ｉｂｉａｓ１に比例したバイアス電流Ｉｂｉａｓ２（第１電流）が供給される。これにより、トランジスタ１４１のコレクタには、バイアス電流Ｉｂｉａｓ２をｈｆｅ倍した電流Ｉａ（第２電流）が流れる。すなわち、トランジスタ１４１は、トランジスタ１１０の増幅動作を模倣し、トランジスタ１１０のバイアス電流Ｉｂｉａｓ１を複製した電流Ｉａを出力する。なお、トランジスタ１４１のサイズは、トランジスタ１１０のサイズと同じであってもよく、異なっていてもよい。

なお、例えばトランジスタ１１０、キャパシタＣ１、抵抗素子Ｒ１、トランジスタ１４１、及び抵抗素子Ｒ２は、一つのセル２００として形成されてもよい（図１破線参照）。図１では一つのセル２００が図示されているが、電力増幅回路１００は、セル２００と同様の構成を有する複数のセルを備えていてもよい。

カレントミラー回路１５０は、検出回路１４０から出力される電流Ｉａに比例した電流Ｉｂ（第３電流）を生成し、制御経路Ｘ１に供給する。本実施形態において、カレントミラー回路１５０は、一対のトランジスタ１５１，１５２を備える。一対のトランジスタ１５１，１５２は、例えばＰチャネルＭＯＳＦＥＴ（Ｍｅｔａｌ−ｏｘｉｄｅ−ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｆｉｅｌｄ−Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ）により構成される。

トランジスタ１５１（第１トランジスタ）は、ソースにバッテリ電圧Ｖｂａｔｔが供給され、ゲートがドレインに接続され、ドレインが検出回路１４０におけるトランジスタ１４１のコレクタに接続される。トランジスタ１５１のソース・ドレイン間には、トランジスタ１４１のコレクタに流れる電流Ｉａと同量の電流が流れる。

トランジスタ１５２（第２トランジスタ）は、ソースにバッテリ電圧Ｖｂａｔｔが供給され、ゲートがトランジスタ１５１のゲートに接続され、ドレインが制御経路Ｘ１に接続される。トランジスタ１５２のソース・ドレイン間には、トランジスタ１５１のソース・ドレイン間に流れる電流に比例した電流Ｉｂが流れる。

トランジスタ１５２のサイズは、トランジスタ１５１のサイズより小さい。すなわち、トランジスタ１５２が流す電流Ｉｂは、トランジスタ１５１が流す電流Ｉａより少ない。トランジスタ１５２とトランジスタ１５１のサイズ比は特に限定されないが、例えばトランジスタ１４１の利得をｈｆｅとすると、トランジスタ１５２が流す電流Ｉｂは、トランジスタ１５１が流す電流Ｉａの略ｈｆｅ分の１倍であってもよい。この場合、トランジスタ１５２が流す電流Ｉｂは、トランジスタ１４１のベースに供給されるバイアス電流Ｉｂｉａｓ２とほぼ同量となる。

上記構成により、カレントミラー回路１５０は、トランジスタ１１０のバイアス電流Ｉｂｉａｓ１に比例した電流Ｉｂを制御経路Ｘ１に供給し、基準電流Ｉｒｅｆに加える。

オフセット回路１６０は、カレントミラー回路１５０により制御経路Ｘ１に加えられる電流Ｉｂから所定の電流Ｉｃ（第４電流）を引き抜く回路である。具体的に、オフセット回路１６０は、例えば電流源１６１を備える。電流源１６１は、一端が制御経路Ｘ１に接続され、他端が接地に接続される。電流源１６１が流す電流Ｉｃの電流量は、例えばＲＦ信号ＲＦｉｎがトランジスタ１１０に供給されず、かつバイアス回路１２０の入力端子Ｔ１に基準電流Ｉｒｅｆが供給された場合に、カレントミラー回路１５０から出力される電流Ｉｂに相当する電流量であってよい。電流Ｉｂから電流Ｉｃが引き抜かれることにより、ＲＦ信号の交流成分に起因せずに制御経路Ｘ１に加えられる電流が相殺されるため、制御経路Ｘ１への電流の過度な供給を抑制することができる。

フィルタ回路１７０は、制御端子Ｔ２とバイアス回路１２０の入力端子Ｔ１との間に設けられる。フィルタ回路１７０は、少なくともＲＦ信号の基本波の周波数成分（例えば、数百ＭＨｚ〜数十ＧＨｚ程度）及びＲＦ信号の変調波の周波数成分（例えば数ＭＨｚ〜数十ＭＨｚ程度）の信号を減衰させる周波数特性を有する。

具体的に、フィルタ回路１７０は、例えば少なくとも変調波の周波数以上の周波数の信号を減衰させるローパスフィルタ回路であってもよい。本実施形態におけるフィルタ回路１７０は、制御経路Ｘ１に直列接続された抵抗素子Ｒ３と、一端が制御経路Ｘ１に接続され、他端が接地に接続されたキャパシタＣ３と、を含む、いわゆるＬ型のローパスフィルタ回路である。なお、ローパスフィルタ回路の構成はこれに限定されず、例えばＴ型や、Ｔ型及びＬ型のフィルタ回路を組み合わせた構成であってもよい。

トランジスタ１１０のベースには、ＲＦ信号ＲＦｉｎが供給されているため、トランジスタ１４１のベースにも、抵抗素子Ｒ１及び抵抗素子Ｒ２を経由してＲＦ信号が混入し得る。このようにしてバイアス電流Ｉｂｉａｓ２に含まれた交流成分は、カレントミラー回路１５０が制御経路Ｘ１に供給する電流Ｉｂにも含まれることとなる。フィルタ回路１７０は、電流Ｉｂに含まれた交流成分を、バイアス回路１２０に供給される前に減衰させる機能を有する。

上記構成により、本実施形態に係る電力増幅回路１００では、ＲＦ信号ＲＦｉｎの電力増大に伴いトランジスタ１１０のバイアス電流Ｉｂｉａｓ１の平均値が増加すると、検出回路１４０が当該バイアス電流Ｉｂｉａｓ１の増加を検出し、バイアス電流Ｉｂｉａｓ１に比例する電流Ｉａを出力する。カレントミラー回路１５０は、電流Ｉａに比例し、かつ電流Ｉａより少ない電流Ｉｂを基準電流Ｉｒｅｆに加える。また、オフセット回路１６０は、基準電流Ｉｒｅｆから電流Ｉｃを引き抜く。これにより、バイアス回路１２０の入力端子Ｔ１に供給される制御電流Ｉｃｏｎｔは、Ｉｃｏｎｔ＝Ｉｒｅｆ＋Ｉｂ−Ｉｃにより与えられる。

制御電流Ｉｃｏｎｔが増加すると、トランジスタ１２１のコレクタ・エミッタ間に流れる電流が増加するため、トランジスタ１２１のコレクタ電圧が上昇する。これにより、トランジスタ１２３のベース電圧、及びそれに伴いエミッタ電圧もまた上昇し、トランジスタ１１０のバイアス電圧Ｖｂが上昇する。従って、ＲＦ信号の出力電力の増大に伴うトランジスタ１１０のベース電圧の低下が抑制され、線形性が向上する。

図２から図５は、図１に示される電力増幅回路１００と比較例に係る電力増幅回路における様々な値のシミュレーション結果を示すグラフである。これらのグラフにおいて、実線は、電力増幅回路１００における結果を示し、破線は比較例に係る電力増幅回路における結果を示す。比較例とは、図１に示される電力増幅回路１００のうち帰還回路１３０を備えない構成である。

図２は、ＲＦ信号の出力電力とトランジスタ１１０のバイアス電流Ｉｂｉａｓ１との関係を示すグラフである。同図に示されるグラフにおいて、縦軸はトランジスタ１１０のバイアス電流Ｉｂｉａｓ１（Ａ）を示し、横軸はＲＦ信号の出力電力（ｄＢｍ）を示す。

同グラフに示されるように、ＲＦ信号の出力電力が大きくなるに伴い、トランジスタ１１０のバイアス電流Ｉｂｉａｓ１が増加している。バラスト抵抗における電圧降下は、当該バラスト抵抗を流れるバイアス電流に比例する。従って、バラスト抵抗における電圧降下もまた、出力電力の増大に伴って大きくなる。

図３は、ＲＦ信号の出力電力とトランジスタ１１０のバイアス電圧Ｖｂとの関係を示すグラフである。同図に示されるグラフにおいて、縦軸はトランジスタ１１０のバイアス電圧Ｖｂ（Ｖ）を示し、横軸はＲＦ信号の出力電力（ｄＢｍ）を示す。また、図４は、ＲＦ信号の出力電力とトランジスタ１１０のベース・エミッタ間電圧Ｖｂｅとの関係を示すグラフである。同図に示されるグラフにおいて、縦軸はトランジスタ１１０のベース・エミッタ間電圧Ｖｂｅ（Ｖ）を示し、横軸はＲＦ信号の出力電力（ｄＢｍ）を示す。

図３において、比較例（破線）では、出力電力の増大に伴ってトランジスタ１１０のバイアス電圧Ｖｂが低下している。これに加えて、出力電力の増大に伴ってバラスト抵抗における電圧降下もまた大きくなる。従って、トランジスタ１１０のベース・エミッタ間電圧Ｖｂｅは、図４に示されるように、出力電力の増大に伴って大きく低下する。

他方、本実施形態に係る電力増幅回路１００（実線）では、図３に示されるように、出力電力が増大してもトランジスタ１１０のバイアス電圧Ｖｂの低下が抑制され、ほぼ一定であることが分かる。これにより、バラスト抵抗における電圧降下分を差し引いても、図４に示されるように、トランジスタ１１０のベース・エミッタ間電圧Ｖｂｅの低下が比較例に比べて抑えられていることが分かる。

図５は、ＲＦ信号の出力電力とトランジスタ１１０の電力利得との関係を示すグラフである。同図に示されるグラフにおいて、縦軸はトランジスタ１１０の電力利得（ｄＢ）を示し、横軸はＲＦ信号の出力電力（ｄＢｍ）を示す。

図５に示されるように、本実施形態に係る電力増幅回路１００（実線）によると、上述のとおりトランジスタ１１０のベース・エミッタ間電圧の低下が抑制されるため、比較例（破線）に比べて電力利得が低下し始める出力電力が増大している。同グラフから、電力増幅回路１００によると、比較例に比べて線形性が向上していることが分かる。

なお、本実施形態に係る電力増幅回路１００は、ＨＢＴとＭＯＳＦＥＴを含んでおり、例えばＢｉＦＥＴプロセスやＢｉＣＭＯＳプロセスにより製造されてよい。ＢｉＦＥＴとは、バイポーラトランジスタとＦＥＴとを同一チップに形成する製造プロセスである。ＢｉＣＭＯＳとは、バイポーラトランジスタとＣＭＯＳとを同一チップに形成する製造プロセスである。

本実施形態に係る電力増幅回路１００では、制御端子Ｔ２に定電流である基準電流Ｉｒｅｆが供給される例が示されているが、制御端子Ｔ２には定電圧である基準電圧が供給されてもよい。この場合、制御端子Ｔ２から入力端子Ｔ１の間に抵抗素子等の素子が設けられ、基準電圧に応じた電流がトランジスタ１２１のコレクタに供給されてもよい。

本実施形態に係る電力増幅回路１００では、ＲＦ信号の電力が１段階で増幅される構成が示されているが、本構成は、電力が２段階又はそれ以上の段階にわたって増幅される電力増幅回路に適用されてもよい。多段階で電力が増幅される電力増幅回路に本構成が適用される場合、本構成は例えば最終段の増幅器に適用されてもよい。最終段の増幅器では、他の段の増幅器に比べてＲＦ信号の電力が大きくなるため、帰還回路１３０を備えることによる効果が大きい。この場合、他の段の増幅器は、帰還回路１３０を備えていなくてもよい。

図６は、本発明の第２実施形態に係る電力増幅回路の構成例を示す図である。なお、第２実施形態以降では、第１実施形態と共通の事柄についての記述を省略し、異なる点についてのみ説明する。特に、同様の構成による同様の作用効果については実施形態毎には逐次言及しない。

図６に示されるように、第２実施形態に係る電力増幅回路１００Ａは、上述の第１実施形態に係る電力増幅回路１００に比べて、帰還回路１３０の代わりに帰還回路１３０Ａを備える。帰還回路１３０Ａは、帰還回路１３０に比べてインダクタＬ３をさらに備え、カレントミラー回路１５０の代わりにカレントミラー回路１５０Ａを備える。

インダクタＬ３は、バイアス回路１２０におけるトランジスタ１２３のエミッタと検出回路１４０におけるトランジスタ１４１のベースとの間に直列接続される。すなわち、インダクタＬ３は、抵抗素子Ｒ２と直列接続される。インダクタＬ３は、トランジスタ１１０に供給されるＲＦ信号ＲＦｉｎが、抵抗素子Ｒ１を通じてトランジスタ１４１のベースに漏れ混むことを抑制する。

帰還回路１３０Ａでは、フィルタ回路１７０が、制御経路Ｘ１上ではなくカレントミラー回路１５０Ａにおけるトランジスタ１５１のゲートとトランジスタ１５２のゲートとの間に設けられる。このように、フィルタ回路１７０が設けられる位置は制御経路Ｘ１上に限られず、トランジスタ１４１の出力端子（すなわち、コレクタ）からカレントミラー回路１５０Ａ及び制御経路Ｘ１を経由してバイアス回路１２０内のトランジスタ１２３のベースに至る経路上のいずれに設けられてもよい。本実施形態では、上述の第１実施形態に比べて、フィルタ回路１７０が備えるキャパシタＣ３のキャパシタンス値を小さくすることができる。

図７は、本発明の第３実施形態に係る電力増幅回路の構成例を示す図である。図７に示されるように、第３実施形態に係る電力増幅回路１００Ｂは、上述の第１実施形態に係る電力増幅回路１００に比べて、バイアス回路１２０の代わりにバイアス回路１２０Ａを備え、帰還回路１３０の代わりに帰還回路１３０Ｂを備える。

バイアス回路１２０Ａは、バイアス回路１２０に比べて、トランジスタ１２１，１２３の代わりにトランジスタ１２４，１２５を備える。トランジスタ１２４，１２５は、例えばＮチャネルＭＯＳＦＥＴにより構成される。

トランジスタ１２４は、ドレインとゲートが接続され、ソースがトランジスタ１２２のコレクタに接続される。トランジスタ１２５は、ドレインにバッテリ電圧Ｖｂａｔｔが供給され、ゲートがトランジスタ１２４のドレインに接続され、ソースがインダクタＬ２及び抵抗素子Ｒ１を経由してトランジスタ１１０のベースに接続されるとともに、インダクタＬ２及び抵抗素子Ｒ２を経由してトランジスタ１４１のベースに接続される。これにより、トランジスタ１２５のソースから、制御電流Ｉｃｏｎｔに応じたバイアス電流Ｉｂｉａｓ１，Ｉｂｉａｓ２が、それぞれトランジスタ１１０，１４１のベースに供給される。

ＭＯＳＦＥＴは、ＨＢＴに比べて低い閾値電圧で動作可能である。従って、バイアス回路１２０Ａは、バイアス回路１２０に比べて低電圧で動作可能であり、バッテリの電力消費を低減できる。なお、バイアス回路１２０Ａは、ＢｉＦＥＴプロセスにより製造されてもよく、あるいは、トランジスタ１２２もまたＭＯＳＦＥＴにより構成されてもよい。

帰還回路１３０Ｂは、帰還回路１３０に比べて、カレントミラー回路１５０の代わりにカレントミラー回路１５０Ｂを備える。カレントミラー回路１５０Ｂは、カレントミラー回路１５０に比べて、トランジスタ１５３，１５４をさらに備える。トランジスタ１５３，１５４は、例えばＰチャネルＭＯＳＦＥＴにより構成される。

トランジスタ１５３（第３トランジスタ）は、ソースがトランジスタ１５１のドレインに接続され、ゲートがドレインに接続され、ドレインがトランジスタ１４１のコレクタに接続される。トランジスタ１５４（第４トランジスタ）は、ソースがトランジスタ１５２のドレインに接続され、ゲートがトランジスタ１５３のゲートに接続され、ドレインが制御経路Ｘ１に接続される。すなわちトランジスタ１５３，１５４は、それぞれトランジスタ１５１，１５２とカスコード接続される。

カレントミラー回路１５０Ｂでは、トランジスタ１５１，１５２がそれぞれトランジスタ１５３，１５４とカスコード接続されることにより、トランジスタ１５１，１５２間におけるソース・ドレイン間電圧の差に起因する電流の誤差が抑制される。すなわち、カレントミラー回路１５０Ｂでは、トランジスタ１５１，１５２のソースにはいずれもバッテリ電圧Ｖｂａｔｔが供給されているため、これらのソース電圧は等しい。また、トランジスタ１５１，１５２のドレイン電圧は、下段のトランジスタ１５３，１５４のゲート・ソース間電圧により固定される。これにより、トランジスタ１５１，１５２のソース・ドレイン間電圧が等しくなるため、トランジスタ１５２がトランジスタ１５１を流れる電流をミラーする精度が向上する。

上述のとおり、カレントミラー回路１５０Ｂは、カスコード接続されていてもよい。なお、カレントミラー回路１５０Ｂに含まれるトランジスタ１５１〜１５４と、バイアス回路１２０Ａに含まれるトランジスタ１２４，１２５は、同じプロセスにより形成されてもよい。

図８は、本発明の第４実施形態に係る電力増幅回路の構成例を示す図である。図８に示されるように、第４実施形態に係る電力増幅回路１００Ｃは、上述の第３実施形態に係る電力増幅回路１００Ｂに比べて、帰還回路１３０Ｂの代わりに帰還回路１３０Ｃを備える。

帰還回路１３０Ｃは、帰還回路１３０Ｂに比べて、カレントミラー回路１５０Ｂの代わりにカレントミラー回路１５０Ｃを備える。カレントミラー回路１５０Ｃは、カレントミラー回路１５０Ｂに比べて、トランジスタ１５３，１５４の接続構成が異なる。

トランジスタ１５３（第３トランジスタ）は、ソースがトランジスタ１５１のドレインに接続され、ゲートがトランジスタ１５４のゲートに接続されるとともに制御電圧ＶＧが供給され、ドレインがトランジスタ１４１のコレクタに接続される。トランジスタ１５４（第４トランジスタ）は、ソースがトランジスタ１５２のドレインに接続され、ゲートがトランジスタ１５３のゲートに接続されるとともに制御電圧ＶＧが供給され、ドレインが制御経路Ｘ１に接続される。このような構成であっても、カレントミラー回路１５０Ｃは、カレントミラー回路１５０Ｂと同様の効果を得ることができる。

なお、図６に示される電力増幅回路１００Ａのように、カレントミラー回路１５０Ｂ，１５０Ｃ内にフィルタ回路１７０が設けられる場合、フィルタ回路１７０は、トランジスタ１５１のゲートとトランジスタ１５２のゲートとの間に設けられていてもよく、あるいはトランジスタ１５３のゲートとトランジスタ１５４のゲートとの間に設けられていてもよい。

図９は、本発明の第５実施形態に係る電力増幅回路の構成例を示す図である。図９に示されるように、第５実施形態に係る電力増幅回路１００Ｄは、上述の第１実施形態に係る電力増幅回路１００に比べて、バイアス回路１２０の代わりにバイアス回路１２０Ｂを備える。バイアス回路１２０Ｂは、バイアス回路１２０に比べて、トランジスタ１２６、抵抗素子Ｒ４，Ｒ５及びキャパシタＣ４をさらに備える。

トランジスタ１２６は、例えばＨＢＴにより構成される。トランジスタ１２６は、コレクタが抵抗素子Ｒ５を経由してトランジスタ１２３のエミッタに接続され、ベースがトランジスタ１２２のベースに接続され、エミッタが接地に接続される。

抵抗素子Ｒ４は、トランジスタ１２６のコレクタとベースとの間に直列接続される。抵抗素子Ｒ５は、トランジスタ１２３のエミッタとトランジスタ１２６のコレクタとの間に直列接続される。キャパシタＣ４は、一端がトランジスタ１２６のベースに接続され、他端が接地に接続される。バイアス回路１２０Ｂの効果について以下に説明する。

トランジスタ１１０の出力電力の増大に伴い、トランジスタ１２３のエミッタからトランジスタ１１０のベースに供給されるバイアス電流Ｉｂｉａｓ１が増加し、トランジスタ１２３のエミッタ電圧が上昇しようとする。このとき、抵抗素子Ｒ４を通じてトランジスタ１２６のベース電圧もまた上昇するため、トランジスタ１２６がオン状態となる。トランジスタ１２６に電流が流れることにより、トランジスタ１２３のエミッタ電圧の過度な上昇が抑制される。

抵抗素子Ｒ４及びキャパシタＣ４は、トランジスタ１１０に入力されるＲＦ信号ＲＦｉｎの基本波の周波数成分を減衰させ、変調波の周波数成分を通過させる周波数特性を有するローパスフィルタ回路として機能する。すなわち、ＲＦ信号ＲＦｉｎの基本波の周波数成分がトランジスタ１２６のコレクタに伝播すると、抵抗素子Ｒ４及びキャパシタＣ４が当該高周波成分を減衰させるフィルタ回路として機能することにより、トランジスタ１２６のベース電圧の変動が抑制される。これにより、バイアス回路１２０Ｂは、安定したバイアス信号をトランジスタ１１０に供給することができる。

また、トランジスタ１２３のエミッタ電圧が上昇しようとすると、抵抗素子Ｒ４を経由してトランジスタ１２２のベース電圧もまた上昇する。これにより、トランジスタ１２２に流れる電流が増加し、トランジスタ１２１のコレクタ電圧が低下する。これに伴い、トランジスタ１２１のコレクタに接続されたトランジスタ１２３のベース電圧が低下し、トランジスタ１２３を流れる電流が減少する。このような負帰還によっても、トランジスタ１２３のエミッタ電圧の過度な上昇が抑制される。

上述のとおり、本実施形態に係る電力増幅回路１００Ｄによると、トランジスタ１２３のエミッタ電圧の過度な上昇を抑える負帰還が働くため、トランジスタ１１０のバイアス電圧Ｖｂを安定的に供給することができる。

なお、バイアス回路１２０Ｂは、抵抗素子Ｒ５を備えていなくてもよい。また、バイアス回路１２０Ｂは、例えば図７に示されるバイアス回路１２０Ａと同様に、ＭＯＳＦＥＴにより構成されるトランジスタ１２４，１２５を備えていてもよい。

以上、本発明の例示的な実施形態について説明した。電力増幅回路１００，１００Ａ〜１００Ｄは、入力信号を増幅する増幅トランジスタと、増幅トランジスタのベースに直列接続される抵抗素子と、エミッタ又はソースから増幅トランジスタのベースに抵抗素子を通じてバイアス電流を供給するバイアストランジスタと、増幅トランジスタのベースに供給されるバイアス電流の変動に追随するようにバイアストランジスタのベース電圧又はゲート電圧を変動させる帰還回路と、を備える。入力信号の出力電力が増大し、増幅トランジスタの平均バイアス電流が増加すると、バイアストランジスタのベース電圧又はゲート電圧が上昇し、結果として増幅トランジスタのベースに供給されるバイアス電圧が上昇する。従って、入力信号の出力電力の増大に伴う線形性の劣化を抑制することができる。

電力増幅回路１００，１００Ａ〜１００Ｄにおいて、帰還回路は、基準電流又は基準電圧が供給される制御経路と、バイアス電流に比例した第１電流を増幅して出力端子から第２電流を出力する複製トランジスタと、第２電流に比例するとともに第２電流より少ない第３電流を生成して制御経路に供給するカレントミラー回路と、複製トランジスタの出力端子からカレントミラー回路及び制御経路を経由してバイアストランジスタのベース又はゲートに至る経路上に設けられ、入力信号の基本波の周波数成分及び入力信号の変調波の周波数成分の信号を減衰させるフィルタ回路と、を備え、バイアストランジスタのベース電圧又はゲート電圧は、制御経路を流れる電流により制御される。これにより、基準電流又は基準電圧と、増幅トランジスタのバイアス電流に比例した第３電流が制御経路に供給されるため、増幅トランジスタのバイアス電流にバイアストランジスタのベース電圧又はゲート電圧を追随させることができる。また、電力増幅回路１００，１００Ａ〜１００Ｄは、フィルタ回路を備えることにより、カレントミラー回路が出力する第３電流に含まれる高周波成分を減衰させることができる。

電力増幅回路１００，１００Ａ〜１００Ｄにおいて、帰還回路は、所定の第４電流を制御経路から引き抜くオフセット回路を備える。オフセット回路が引き抜く第４電流の電流量は、入力信号が増幅トランジスタに供給されない状態においてカレントミラー回路から制御経路に供給される第３電流の電流量に相当する。これにより、入力信号の交流成分に起因せずに制御経路に加えられる電流が相殺されるため、制御経路への電流の過度な供給を抑制することができる。

電力増幅回路１００Ａにおいて、カレントミラー回路は、ベース又はゲートが互いに接続された第１トランジスタ及び第２トランジスタを備え、第１トランジスタのベース又はゲートと第２トランジスタのベース又はゲートとの間にフィルタ回路が設けられる。これにより、フィルタ回路が備えるキャパシタのキャパシタンス値を小さくすることができる。

電力増幅回路１００Ｂ，１００Ｃにおいて、カレントミラー回路は、ベース又はゲートが互いに接続された第１トランジスタ及び第２トランジスタと、第１トランジスタ及び第２トランジスタにそれぞれカスコード接続された第３トランジスタ及び第４トランジスタと、をさらに備える。これにより、第１トランジスタ及び第２トランジスタのソース・ドレイン間電圧が等しくなるため、第２トランジスタが第１トランジスタを流れる電流をミラーする精度が向上する。

以上説明した各実施形態は、本発明の理解を容易にするためのものであり、本発明を限定して解釈するためのものではない。本発明は、その趣旨を逸脱することなく、変更又は改良され得るとともに、本発明にはその等価物も含まれる。即ち、各実施形態に当業者が適宜設計変更を加えたものも、本発明の特徴を備えている限り、本発明の範囲に包含される。例えば、各実施形態が備える各要素およびその配置、材料、条件、形状、サイズなどは、例示したものに限定されるわけではなく適宜変更することができる。また、各実施形態が備える各要素は、技術的に可能な限りにおいて組み合わせることができ、これらを組み合わせたものも本発明の特徴を含む限り本発明の範囲に包含される。

１００，１００Ａ〜１００Ｄ…電力増幅回路、１１０…トランジスタ、１２０，１２０Ａ，１２０Ｂ…バイアス回路、１２１〜１２６…トランジスタ、１３０，１３０Ａ〜１３０Ｄ…帰還回路、１４０…検出回路、１４１…トランジスタ、１５０…カレントミラー回路、１５１〜１５４…トランジスタ、１６０…オフセット回路、１６１…電流源、１７０…フィルタ回路、Ｃ１〜Ｃ４…キャパシタ、Ｌ１〜Ｌ３…インダクタ、Ｒ１〜Ｒ５…抵抗素子

Claims (6)

1. 入力信号を増幅する増幅トランジスタと、
   前記増幅トランジスタのベースに直列接続される抵抗素子と、
   エミッタ又はソースから前記増幅トランジスタのベースに前記抵抗素子を通じてバイアス電流を供給するバイアストランジスタと、
   前記増幅トランジスタのベースに供給される前記バイアス電流の変動に追随するように前記バイアストランジスタのベース電圧又はゲート電圧を変動させる帰還回路と、を備える、電力増幅回路。
2. 前記帰還回路は、
   基準電流又は基準電圧が供給される制御経路と、
   前記バイアス電流に比例した第１電流を増幅して出力端子から第２電流を出力する複製トランジスタと、
   前記第２電流に比例するとともに前記第２電流より少ない第３電流を生成して前記制御経路に供給するカレントミラー回路と、
   前記複製トランジスタの前記出力端子から前記カレントミラー回路及び前記制御経路を経由して前記バイアストランジスタのベース又はゲートに至る経路上に設けられ、前記入力信号の基本波の周波数成分及び前記入力信号の変調波の周波数成分の信号を減衰させるフィルタ回路と、を備え、
   前記バイアストランジスタの前記ベース電圧又はゲート電圧は、前記制御経路を流れる電流により制御される、
   請求項１に記載の電力増幅回路。
3. 前記帰還回路は、所定の第４電流を前記制御経路から引き抜くオフセット回路をさらに備える、
   請求項２に記載の電力増幅回路。
4. 前記所定の第４電流の電流量は、前記入力信号が前記増幅トランジスタに供給されない状態において前記カレントミラー回路から前記制御経路に供給される前記第３電流の電流量に相当する、
   請求項３に記載の電力増幅回路。
5. 前記カレントミラー回路は、ベース又はゲートが互いに接続された第１トランジスタ及び第２トランジスタを備え、
   前記第１トランジスタのベース又はゲートと前記第２トランジスタのベース又はゲートとの間に前記フィルタ回路が設けられた、
   請求項２から４のいずれか一項に記載の電力増幅回路。
6. 前記カレントミラー回路は、
   ベース又はゲートが互いに接続された第１トランジスタ及び第２トランジスタと、
   前記第１トランジスタ及び前記第２トランジスタにそれぞれカスコード接続された第３トランジスタ及び第４トランジスタと、をさらに備える、
   請求項２から４のいずれか一項に記載の電力増幅回路。

Images