JP2018033028A - 電力増幅回路 - Google Patents
電力増幅回路 Download PDFInfo
- Publication number
- JP2018033028A JP2018033028A JP2016164596A JP2016164596A JP2018033028A JP 2018033028 A JP2018033028 A JP 2018033028A JP 2016164596 A JP2016164596 A JP 2016164596A JP 2016164596 A JP2016164596 A JP 2016164596A JP 2018033028 A JP2018033028 A JP 2018033028A
- Authority
- JP
- Japan
- Prior art keywords
- bias
- transistor
- circuit
- current
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000003321 amplification Effects 0.000 claims description 24
- 238000003199 nucleic acid amplification method Methods 0.000 claims description 24
- 239000003990 capacitor Substances 0.000 description 37
- 230000004048 modification Effects 0.000 description 10
- 238000012986 modification Methods 0.000 description 10
- 238000010586 diagram Methods 0.000 description 9
- 230000007423 decrease Effects 0.000 description 5
- 230000000694 effects Effects 0.000 description 4
- 230000006866 deterioration Effects 0.000 description 2
- 238000010295 mobile communication Methods 0.000 description 2
- 230000003071 parasitic effect Effects 0.000 description 2
- 230000002194 synthesizing effect Effects 0.000 description 2
- 241001125929 Trisopterus luscus Species 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 230000004044 response Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
- H03F1/02—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation
- H03F1/0205—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
- H03F1/30—Modifications of amplifiers to reduce influence of variations of temperature or supply voltage or other physical parameters
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
- H03F1/56—Modifications of input or output impedances, not otherwise provided for
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
- H03F1/02—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation
- H03F1/0205—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers
- H03F1/0261—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers with control of the polarisation voltage or current, e.g. gliding Class A
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/189—High-frequency amplifiers, e.g. radio frequency amplifiers
- H03F3/19—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only
- H03F3/191—Tuned amplifiers
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/189—High-frequency amplifiers, e.g. radio frequency amplifiers
- H03F3/19—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only
- H03F3/193—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only with field-effect devices
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
- H03F3/21—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2200/00—Indexing scheme relating to amplifiers
- H03F2200/18—Indexing scheme relating to amplifiers the bias of the gate of a FET being controlled by a control signal
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2200/00—Indexing scheme relating to amplifiers
- H03F2200/222—A circuit being added at the input of an amplifier to adapt the input impedance of the amplifier
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2200/00—Indexing scheme relating to amplifiers
- H03F2200/387—A circuit being added at the output of an amplifier to adapt the output impedance of the amplifier
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2200/00—Indexing scheme relating to amplifiers
- H03F2200/451—Indexing scheme relating to amplifiers the amplifier being a radio frequency amplifier
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2200/00—Indexing scheme relating to amplifiers
- H03F2200/75—Indexing scheme relating to amplifiers the amplifier stage being a common source configuration MOSFET
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Amplifiers (AREA)
Abstract
【課題】増幅器の出力特性を調整可能な電力増幅回路を提供する。
【解決手段】電力増幅回路は、入力信号を増幅して増幅信号を出力する増幅器と、増幅器に第1バイアス電流又は電圧を供給する第1バイアス回路と、増幅器に第2バイアス電流又は電圧を供給する第2バイアス回路と、第1バイアス電流又は電圧を制御する第1制御回路と、第2バイアス電流又は電圧を制御する第2制御回路と、を備え、第1バイアス回路の電流供給能力は、第2バイアス回路の電流供給能力と異なる。
【選択図】図1
【解決手段】電力増幅回路は、入力信号を増幅して増幅信号を出力する増幅器と、増幅器に第1バイアス電流又は電圧を供給する第1バイアス回路と、増幅器に第2バイアス電流又は電圧を供給する第2バイアス回路と、第1バイアス電流又は電圧を制御する第1制御回路と、第2バイアス電流又は電圧を制御する第2制御回路と、を備え、第1バイアス回路の電流供給能力は、第2バイアス回路の電流供給能力と異なる。
【選択図】図1
Description
本発明は、電力増幅回路に関する。
携帯電話等の移動体通信機においては、基地局へ送信する無線周波数(RF:Radio Frequency)信号の電力を増幅するために電力増幅回路が用いられる。電力増幅回路では、増幅器にバイアス電圧又はバイアス電流を供給するためのバイアス回路が用いられる。例えば、非特許文献1には、ヘテロ接合バイポーラトランジスタを用いたエミッタフォロアのバイアス回路が開示されている。
"Evolution of Power Amplifier for mobile applications"Satoshi Tanaka,International Meeting for Future of Electron Devices,Kansai(IMFEDK),2013 IEEE ,pp112−113
電力増幅回路においては、入力電力の増大に伴いバイアス電流が増加し、増幅器の出力電流が増加することがある。このような増幅器の出力特性は、バイアス回路の特性(例えば、バイアス回路の出力インピーダンス等)により変化する。この点、非特許文献1に開示されている構成では、バイアス回路の特性が固定であるため、増幅器の出力特性も固定である。そのため、非特許文献1に開示されている構成では、増幅器の出力特性を自由に調整することができない。
本発明はこのような事情に鑑みてなされたものであり、増幅器の出力特性を調整可能な電力増幅回路を提供することを目的とする。
本発明の一側面に係る電力増幅回路は、入力信号を増幅して増幅信号を出力する増幅器と、増幅器に第1バイアス電流又は電圧を供給する第1バイアス回路と、増幅器に第2バイアス電流又は電圧を供給する第2バイアス回路と、第1バイアス電流又は電圧を制御する第1制御回路と、第2バイアス電流又は電圧を制御する第2制御回路と、を備え、第1バイアス回路の電流供給能力は、第2バイアス回路の電流供給能力と異なる。
本発明によれば、増幅器の出力特性を調整可能な電力増幅回路を提供することが可能となる。
以下、図面を参照して本発明の一実施形態について説明する。図1は、本発明の第1実施形態に係る電力増幅回路100の構成を示す図である。電力増幅回路100は、例えば、携帯電話等の移動体通信機において、入力される無線周波数(RF:Radio Frequency)信号を増幅して増幅信号を出力する。RF信号の周波数は、例えば数GHz程度である。
図1に示されるように、電力増幅回路100は、トランジスタ110、制御回路120,122、バイアス回路130,132、インダクタ140、及び整合回路150,152を備える。
トランジスタ110(増幅器)は、入力信号RFinを増幅して増幅信号RFampを出力する。トランジスタは、例えば、ヘテロ接合バイポーラトランジスタ(HBT:Heterojunction Bipolar Transistor)等のバイポーラトランジスタを用いて構成することができる。なお、HBTの代わりに電界効果トランジスタ(MOSFET:Metal−oxide−semiconductor Field Effect Transistor)を用いてもよい。
トランジスタ110は、コレクタにインダクタ140を通して電源電圧Vcc0が供給され、ベースに整合回路150を通して入力信号RFinが供給され、エミッタが接地される。また、トランジスタ110のベースには、バイアス回路130,132からバイアス電流Ibias1(第1バイアス電流)、Ibias2(第2バイアス電流)が供給される。これにより、トランジスタ110のコレクタから、バイアス電流Ibias1,Ibias2に応じて入力信号RFinが増幅された増幅信号RFampが出力される。なお、増幅器の段数は1段に限られず、2段以上であってもよい。
制御回路120(第1制御回路),122(第2制御回路)は、例えば、基準電流Iref1(第1電流),Iref2(第2電流)を生成し、バイアス回路130,132に供給する。制御回路120,122は、それぞれ、基準電流Iref1,Iref2の電流量を制御することによりバイアス電流Ibias1,Ibias2の電流量を調整する。
バイアス回路130(第1バイアス回路),132(第2バイアス回路)は、それぞれ、制御回路120,122から供給される基準電流Iref1,Iref2に応じて、トランジスタ110のベースにバイアス電流Ibias1,Ibias2を供給する。本実施形態において、バイアス回路130の電流供給能力と出力インピーダンスは、バイアス回路132の電流供給能力と出力インピーダンスとは異なる。なお、本明細書においてバイアス回路の電流供給能力とは、バイアス回路が出力することのできる電流量の最大値を指す。これにより、例えば、バイアス回路130,132から供給されるバイアス電流Ibias1,Ibias2の比率を調整し、トランジスタ110のベースに供給されるバイアス電流(すなわち、バイアス電流Ibias1,Ibias2の合計量)の電流量を様々に変化させることができる。バイアス回路130,132の構成の詳細は後述する。
インダクタ140は、電源電圧端子とトランジスタ110との間に設けられ、RF信号の電源回路への結合を抑制する。
整合回路(MN:Matching Network)150,152は、それぞれ、トランジスタ110の前後に設けられ、前段の回路とトランジスタ110、又はトランジスタ110と後段の回路とのインピーダンスを整合させる。整合回路150,152は、例えば、キャパシタやインダクタを用いて構成される。
図2は、本発明の第1実施形態に係る電力増幅回路100の構成例(電力増幅回路100A)を示す図である。電力増幅回路100Aでは、制御回路120,122及びバイアス回路130,132の具体的な構成例(制御回路120A,122A及びバイアス回路130A,132A)が示されている。
制御回路120A,122Aは、例えば、それぞれ可変電流源Ja,Jbを備える。例えば、可変電流源Ja,Jbは、それぞれ、外部から供給される制御信号に応じて電流量を変化させることができる。これにより、制御回路120A,122Aは、例えば、RF信号の出力電力に応じた電流量の基準電流Iref1,Iref2を生成して出力する。
バイアス回路130Aは、例えば、トランジスタTr1a,Tr2a,Tr3a(第1トランジスタ)、及び抵抗素子R1a(第1抵抗素子)を備える。同様に、バイアス回路132Aは、例えば、トランジスタTr1b,Tr2b,Tr3b(第2トランジスタ又は第2バイポーラトランジスタ)、及び抵抗素子R1b(第2抵抗素子)を備える。バイアス回路130A,132Aは、それぞれ、制御回路120A,122Aから出力される基準電流Iref1,Iref2の電流量に応じたバイアス電流Ibias1,Ibias2を生成し、トランジスタ110のベースに供給する。なお、本実施形態においてバイアス回路132Aの構成はバイアス回路130Aと同様であるため、詳細な説明は省略する。
トランジスタTr1aは、コレクタとベースが接続され(以後、ダイオード接続と呼ぶ)、コレクタに基準電流Iref1が供給され、ベースがトランジスタTr3aのベースに接続され、エミッタがトランジスタTr2aのコレクタに接続される。トランジスタTr2aは、ダイオード接続され、コレクタがトランジスタTr1aのエミッタに接続され、エミッタが接地される。これにより、トランジスタTr1aのベースに、所定レベルの電圧(例えば、2.6V程度)が生成される。
トランジスタTr3a(第1トランジスタ)は、コレクタに電源電圧Vcc1が供給され、ベースにトランジスタTr1aのベース電圧が供給され、エミッタが抵抗素子R1aの一端に接続される。また、トランジスタTr3aのベースには、基準電流Iref1の電流量に応じた電流が供給される。これにより、トランジスタTr3aのエミッタから、基準電流Iref1に応じたバイアス電流Ibias1が出力される。なお、トランジスタTr3aのベース電圧(制御電圧)の生成方法はこれに限られず、例えば、外部から供給される制御信号に応じて制御可能な可変電圧であってもよい。
抵抗素子R1a(第1抵抗素子)は、一端がトランジスタTr3aのエミッタに接続され、他端がトランジスタ110のベースに接続される。言い換えると、抵抗素子R1aはトランジスタTr3aのエミッタと直列接続され、トランジスタ110のベースに接続される。
本実施形態において、バイアス回路130Aとバイアス回路132Aとは、出力インピーダンスが異なり、電流供給能力が異なるように構成されている。具体的には、例えば、トランジスタTr3a及びトランジスタTr3bについて素子サイズの異なるトランジスタを用いること、抵抗素子R1a及び抵抗素子R1bについて抵抗値の異なる抵抗素子を用いること、又は制御回路120A,122Aが生成する基準電流Iref1,Iref2の電流量を調整すること等により、バイアス回路130A,132Aの各々の電流供給能力を異なるものとすることができる。なお、トランジスタTr3a,Tr3bについて、一方のトランジスタに比べ他方のトランジスタのエミッタ面積を大きくすることにより、ベース・エミッタ間電圧が同一であっても、当該他方のトランジスタを流れる電流を多くすることができる。
上述の構成により、電力増幅回路100Aにおいては、バイアス回路130A,132Aから供給されるバイアス電流Ibias1,Ibias2の電流量が制御される。これにより、トランジスタ110のベースに供給されるバイアス電流(すなわち、バイアス電流Ibias1及びバイアス電流Ibias2の合計量)におけるバイアス電流Ibias1,Ibias2の比率を様々に変化させることができ、増幅器の出力特性を調整することができる。なお、本実施形態においては、バイアス電流が調整される構成が例として示されているが、バイアス電流の代わりにバイアス電圧が調整される構成であってもよい。
図3は、本発明の第1実施形態に係る電力増幅回路100における増幅器の出力特性を示すグラフである。具体的には、当該グラフは、バイアス回路130,132について、バイアス回路130のみを最大の基準電流Iref1で動作させた場合(Ibias1)、バイアス回路132のみを最大の基準電流Iref2で動作させた場合(Ibias2)、バイアス回路130,132のいずれも最大の基準電流Iref1,Iref2で動作させた場合(Ibias1+Ibias2)、及びバイアス回路130,132からのバイアス電流が所定の比率となるように基準電流Iref1,Iref2を調整して動作させた場合(Ibias1´+Ibias2´)における増幅器の出力特性を示している。当該グラフにおいて、縦軸はトランジスタ110のコレクタ電流Ic(mA)を示し、横軸はRF信号の出力電力Pout(dBm)を示している。
図3に示されるように、バイアス回路130,132を併用することにより、いずれかのバイアス回路のみを動作させた場合(Ibias1又はIbias2)とは異なる出力特性(Ibias1+Ibias2又はIbias1´+Ibias2´)が得られることが分かる。このように、電流供給能力の異なるバイアス回路を併用し、複数のバイアス電流を合成することにより、バイアス電流Ibias1,Ibias2をいずれも最大限供給した場合の出力特性を示す曲線(Ibias1+Ibias2)を最大とする任意の出力特性を得ることができる。具体的には、例えば、図2に示される可変電流源Ja,Jbの値を調整することにより、Ibias1,Ibias2の重みを調整し、Ibias1´+Ibias2´のようなバイアス特性を実現することができる。図3に示されるグラフにおいて、バイアス回路130のみを動作させたIbias1は、増幅器の利得が比較的低く消費電流が比較的少ない。一方、バイアス回路132のみを動作させたIbias2は、Ibias1に比べてグラフの傾きが急峻であり、増幅器の利得が比較的高く消費電流が比較的多い。従って、バイアス回路130,132の双方を動作させ、Ibias1及びIbias2を合成することにより、利得及び消費電流を所望のレベルに調整することができる。
図4は、本発明の第1実施形態の変形例に係る電力増幅回路100の構成例(電力増幅回路100B)を示す図である。電力増幅回路100Bは、図2に示されるバイアス回路130A,132Aの代わりに、バイアス回路130B,132Bを備える。
バイアス回路130Bは、図2に示されるバイアス回路130Aと比較して、トランジスタTr1a,Tr3aの代わりにFET(FET1a,FET2a)を備える。また、トランジスタTr4aをさらに備える。
FET(FET1a)はドレインとゲートが接続され(以後、ダイオード接続と呼ぶ)、ドレインに基準電流Iref1が供給され、ゲートがFET(FET2a)のゲートに接続され、ソースがトランジスタTr2aのコレクタに接続される。これにより、FET(FET1a)のゲートに所定レベルの電圧(例えば、FETのしきい値を0.3Vとすると1.6V程度)が生成される。
FET(FET2a)は、ドレインに電源電圧Vcc1が供給され、ゲートに当該所定レベルの電圧が供給され、ソースが抵抗素子R1aの一端に接続される。なお、FET(FET1a,FET2a)は、MOSFETであってもよく、又はHEMT(High Electron Mobility Transistor)であってもよい。以下に説明するFETにおいても同様である。
トランジスタTr4aは、コレクタが抵抗素子R1aの他端に接続され、ベースがトランジスタTr2aのベースに接続され、エミッタが接地される。バイアス回路130Bは、抵抗素子R1aとトランジスタTr4aのコレクタとの接続点から、バイアス電流Ibias1を出力する。
バイアス回路132Bは、図2に示されるバイアス回路132Aと比較して、トランジスタTr4bをさらに備える。トランジスタTr4bは、コレクタが抵抗素子R1bの他端に接続され、ベースがトランジスタTr2bのベースに接続され、エミッタが接地される。これにより、バイアス回路132Bは、抵抗素子R1bとトランジスタTr4bのコレクタとの接続点から、バイアス電流Ibias2を出力する。
このような構成においても、電力増幅回路100Bは、電力増幅回路100Aと同様に、バイアス電流Ibias1,Ibias2の供給の比率を変化させ、増幅器の出力特性を調整することができる。また、バイアス回路130B,132Bは、RF信号の出力電力の増大に応じてより多くのバイアス電流を必要とする場合において、あらかじめトランジスタTr4a,Tr4bに流れていた電流をトランジスタ110のベースに配分することができる。これにより、特に大信号入力時に、バイアス電流の不足に起因するゲイン特性の劣化を抑制し、ゲイン特性の劣化によって誘発される歪みの発生量を低減させることができる。
図5は、本発明の第2実施形態に係る電力増幅回路100の構成例(電力増幅回路100C)を示す図である。電力増幅回路100Cは、図2に示されるバイアス回路130Aの代わりに、バイアス回路130Cを備える。
バイアス回路130Cは、FET(FET3a)、トランジスタTr5a、及び抵抗素子R1a,R2aを備える。
FET(FET3a)(第1トランジスタ)は、ドレインに電源電圧Vcc1が供給され、ゲートが制御回路120Aの出力端子及びトランジスタTr5aのコレクタに接続され、ソースが抵抗素子R1a,R2aの一端に接続される。FET(FET3a)のゲートには、トランジスタTr5aを流れる電流Iadjに応じた電圧が供給される。これにより、FET(FET3a)のソースから、ゲート・ソース間電圧に応じた電流が出力される。当該電流は、抵抗素子R1a,R2aの抵抗値に応じて、トランジスタ110のベースに供給されるバイアス電流Ibias1と、トランジスタTr5aのベースに供給されるバイアス電流Ibias1*に分岐される。
トランジスタTr5a(第3トランジスタ又は第1バイポーラトランジスタ)は、コレクタに基準電流Iref1が供給され、ベースが抵抗素子R2aの他端に接続され、エミッタが接地される。トランジスタTr5aのベースには、抵抗素子R2aを通してバイアス電流Ibias1*が供給される。
抵抗素子R1aは、一端がFET(FET3a)のソースに接続され、他端がトランジスタ110のベースに接続される。抵抗素子R2aは、一端がFET(FET3a)のソースに接続され、他端がトランジスタTr5aのベースに接続される。抵抗素子R1a,R2aはバイアス電流Ibias1,Ibias1*の配分を調整する。
バイアス回路130Cにおいては、FET(FET3a)により、トランジスタ110及びトランジスタTr5aの各々に、同様の構成によってバイアス電流Ibias1,Ibias1*が供給される。ここで、トランジスタTr5aには、バイアス電流Ibias1*に比例した電流Iadjが流れる。
また、電流Iadjと、制御回路120Aから供給される基準電流Iref1とが略同量となるように、FET(FET3a)のゲート電圧Vgaに負帰還がかかる。例えば、バイアス電流Ibias1の電流量が増加した場合、抵抗素子R1aの電圧降下によりFET(FET3a)のソース電圧が低下する。従って、トランジスタTr5aに流れる電流Iadjの電流量は、ベース電圧が低下することにより低下する。しかし、トランジスタTr5aは基準電流Iref1(制御電流)と同量の電流が流れるように動作するため、トランジスタTr5aに流れる電流は基準電流Iref1により制限される。これにより、トランジスタTr5aのコレクタ電圧(=FET(FET3a)のゲート電圧Vga)の下降が抑制されるため、FET(FET3a)を流れる電流量が安定する。上述の構成により、入力信号RFinの供給によりバイアス電流Ibias1が変動しても、当該変動に伴ってバイアス電流Ibias1*もまた変動し、動作点が安定する。
このような構成においても、電力増幅回路100Cは、電力増幅回路100Aと同様に、バイアス電流Ibias1,Ibias2の供給の比率を変化させ、増幅器の出力特性を調整することができる。
図6は、本発明の第2実施形態の変形例に係る電力増幅回路100の構成例(電力増幅回路100D)を示す図である。電力増幅回路100Dは、図5に示されるバイアス回路130C,132Aの代わりに、バイアス回路130D,132Cを備える。
バイアス回路130Dは、図5に示されるバイアス回路130Cの構成に加えてキャパシタC1aをさらに備える。
キャパシタC1aは、一端がトランジスタTr5aのコレクタに接続され、他端がトランジスタTr5aのベースに接続される。
バイアス回路130Dは、仮にキャパシタC1aを備えない場合、入力信号RFinが大信号となると、トランジスタTr5aのベースに漏れ出るRF信号の振幅に伴って、トランジスタTr5aのコレクタ電圧が変動する。これにより、RF信号の振幅の変動がトランジスタTr5aを通して制御回路120Aの出力端子に影響を与え、制御回路120Aが出力する基準電流Iref1が変動し得る。具体的には、例えば、制御回路120Aが、電流源と、電流ミラー接続されたMOSFETとにより構成され、当該MOSFETのドレインから基準電流Iref1が出力される場合がある。この場合、トランジスタTr5aのコレクタ電圧の上昇に伴って当該MOSFETのドレイン・ソース間電圧が低下し、所望の電流量の基準電流が出力されないことがある。
一方、バイアス回路130Dは、トランジスタTr5aのベース・コレクタ間にキャパシタC1aを備える。ここで、キャパシタC1aの容量値をCbc、トランジスタTr5aの電圧利得をgm、トランジスタTr5aのコレクタから見た制御回路120A側のインピーダンスをZとする。キャパシタC1aの構成は、トランジスタTr5aのベースから見て、ミラー効果によりCbcの(1+gm×Z)倍の容量値でトランジスタTr5aのベースをAC接地するキャパシタと等価となる。従って、当該キャパシタにより、RF信号の振幅に伴うトランジスタTr5aのベース電圧の変動が抑制される。これにより、トランジスタTr5aのコレクタ電圧の変動もまた抑制されるため、基準電流Iref1が安定して供給されることとなる。従って、大信号入力時にも所定量のバイアス電流Ibias1が供給されることとなる。
バイアス回路132Cは、バイアス回路130Dの構成に比べて、FET(FET3a)の代わりにトランジスタTr6bを備える。また、キャパシタC2bをさらに備える。
トランジスタTr6bは、コレクタに電源電圧Vcc2が供給され、ベースが制御回路122Aの出力端子及びトランジスタTr5b(第4トランジスタ)のコレクタに接続され、エミッタが抵抗素子R1b,R2bの一端に接続される。このように、バイアス回路130DにおけるFET(FET3a)又はバイアス回路132CにおけるトランジスタTr6b(すなわち、バイアス電流を出力するトランジスタ)は、FETであってもよく、バイポーラトランジスタであってもよい。
キャパシタC2bは、一端がトランジスタTr6bのエミッタに接続され、他端に入力信号RFinが供給される。キャパシタC2bを通して入力信号RFinがトランジスタTr6bのエミッタに供給されることにより、入力信号RFinの振幅に応じてトランジスタTr6bのエミッタ電圧が変動する。これにより、入力信号RFinの大信号時には、当該入力信号の振幅に応じてトランジスタTr6bのエミッタ電圧が下がる場合にトランジスタTr6bがオンとなり、追加的なバイアス電流Ibias2がトランジスタ110のベースに供給されることとなる。
上述の構成により、電力増幅回路100Dにおいては、入力信号に応じてバイアス電流Ibias2の供給の有無を制御することができる。具体的には、例えば、入力信号RFinの小信号時にはトランジスタTr6bがオフとなり、大信号時にはトランジスタTr6bがオンとなるようにトランジスタTr6bのベース電圧Vgbを調整することができる。これにより、入力信号RFinの大信号時にはバイアス電流Ibias2が追加的に供給され、トランジスタ110のベースに供給されるバイアス電流の合計量が増加する。
このような構成においても、電力増幅回路100Aと同様に、バイアス電流Ibias1,Ibias2の供給の比率を変化させ、増幅器の出力特性を調整することができる。また、電力増幅回路100Dは、バイアス回路130D,132CにおいてトランジスタTr5a,Tr5bのコレクタ電圧の変動が抑制されるため、基準電流Iref1,Iref2の変動もまた抑制される。従って、電力増幅回路100Cに比べバイアス電流を安定的に供給することができる。
なお、キャパシタC1a,C1bは、ミラー効果が得られるため、比較的小さな容量値のキャパシタを用いることができる。これにより、バイアス回路の回路面積の増大を抑制しつつ、キャパシタC1a,C1bを備えることができる。キャパシタC1a,C1bの容量値は、例えば、FET(FET3a)のゲート・ソース間の寄生容量値又はトランジスタTr6bのベース・エミッタ間の寄生容量値より大きく、かつ、トランジスタTr5a,Tr5bが適切に動作する程度の容量値(例えば、2pF〜6pF程度)とすることが好ましい。
図7は、本発明の第2実施形態の他の変形例に係る電力増幅回路100の構成例(電力増幅回路100E)を示す図である。電力増幅回路100Eは、図6に示されるバイアス回路130D,132Cの代わりに、バイアス回路130E,132Dを備える。
バイアス回路130E,132Dは、図6に示されるバイアス回路130D,132Cと比較して、それぞれ、キャパシタC1a,C1bの代わりにキャパシタC3a,C3bをそれぞれ備える。
キャパシタC3aは、一端がトランジスタTr5aのコレクタに接続され、他端が接地される。すなわち、キャパシタC3aはトランジスタTr5aのコレクタをAC接地する。これにより、RF信号の振幅に起因するトランジスタTr5aのコレクタ電圧の変動を抑制することができる。従って、電力増幅回路100Dと同様に、基準電流Iref1の変動が抑制され、大信号入力時にもバイアス電流Ibias1が安定的に供給される。なお、バイアス回路132DのキャパシタC3bについては、バイアス回路130EのキャパシタC3aと同様であるため、詳細な説明は省略する。
このような構成においても、電力増幅回路100Eは、電力増幅回路100Aと同様に、バイアス電流Ibias1,Ibias2の供給の比率を変化させ、増幅器の出力特性を調整することができる。また、電力増幅回路100Eは、電力増幅回路100Dと同様に、入力信号RFinの信号レベルにかかわらずバイアス電流Ibias1,Ibias2を安定的に供給することができる。
なお、キャパシタC3a,C3bは、上述のミラー効果が得られないため、図6に示されるキャパシタC1a,C1bより大きな容量値を必要とする。一方、キャパシタC3a,C3bは、トランジスタTr5a,Tr5bのベースの代わりにコレクタを直接AC接地する。従って、バイアス回路130E,132Dは、バイアス回路130D,132Cと異なり、トランジスタTr5a,Tr5bによる負帰還に影響を与えずに、トランジスタTr5a,Tr5bのコレクタ電圧(すなわち、FET(FET3a)のゲート電圧Vga、又はトランジスタTr6bのベース電圧Vgb)の変動を抑制することができる。これにより、バイアス回路130E,132Dは、当該負帰還によるバイアス電流Ibias1,Ibias2の調整機能を維持しつつ、入力信号RFinの振幅に起因する基準電流Iref1,Iref2の変動を抑制することができる。
図8は、本発明の第2実施形態の他の変形例に係る電力増幅回路100の構成例(電力増幅回路100F)を示す図である。電力増幅回路100Fは、図7に示されるバイアス回路130E,132Dの代わりに、バイアス回路130F,132Eを備える。
バイアス回路130F,132Eは、図7に示されるバイアス回路130E,132Dと比較して、キャパシタC3a,C3bの代わりにキャパシタC4a,C4bをそれぞれ備える。
キャパシタC4aは、一端がFET(FET3a)のゲートに接続され、他端がFET(FET3a)のソースに接続される。キャパシタC4aは、図7に示されるキャパシタC3aと同様に、入力信号RFinの振幅に起因するトランジスタTr5aのコレクタ電圧(すなわち、FET(FET3a)のゲート電圧Vga)の変動を抑制する。なお、バイアス回路132EのキャパシタC4bについては、バイアス回路130FのキャパシタC4aと同様であるため、詳細な説明は省略する。
このような構成においても、電力増幅回路100Fは、電力増幅回路100Aと同様に、バイアス電流Ibias1,Ibias2の供給の比率を変化させ、増幅器の出力特性を調整することができる。また、電力増幅回路100Eと同様に、入力信号RFinの信号レベルにかかわらずバイアス電流Ibias1,Ibias2を安定的に供給することができる。
図9は、本発明の第2実施形態の他の変形例に係る電力増幅回路100の構成例(電力増幅回路100G)を示す図である。電力増幅回路100Gは、図6に示されるバイアス回路130Dの代わりに、バイアス回路130Gを備える。
バイアス回路130Gは、図6に示されるバイアス回路130Dと比較して、FET(FET3a)の代わりにトランジスタTr6aを備える。上述のように、バイアス回路130DにおけるFET(FET3a)は、FETの代わりにバイポーラトランジスタにより構成されていてもよい。
このような構成においても、電力増幅回路100Gは、電力増幅回路100Dと同様の効果を得ることができる。なお、図7及び図8に示される電力増幅回路100E,100Fにおいても電力増幅回路100Gと同様に、バイアス回路130E,130Fが備えるFET(FET3a)の代わりにバイポーラトランジスタを用いてもよい。
以上、本発明の例示的な実施形態について説明した。電力増幅回路100,100A〜100Gは、増幅器と、バイアス回路130,132と、バイアス電流又は電圧を制御する制御回路120,122を備え、バイアス回路130の電流供給能力はバイアス回路132の電流供給能力と異なる。これにより、バイアス電流Ibias1,Ibias2の供給の比率を変化させ、増幅器の出力特性を調整することができる。
また、電力増幅回路100Aにおいて、バイアス回路130,132はトランジスタTr3a,Tr3bを備え、トランジスタTr3aの素子サイズはトランジスタTr3bの素子サイズと異なっていてもよい。これにより、バイアス回路130の電流供給能力とバイアス回路132の電流供給能力を異なるものとすることができる。なお、バイアス回路130,132の構成はこれに限られない。
また、電力増幅回路100A〜100Gにおいて、バイアス回路130,132は抵抗素子R1a,R1bを備え、抵抗素子R1aの抵抗値は抵抗素子R1bの抵抗値と異なっていてもよい。これにより、バイアス回路130の電流供給能力とバイアス回路132の電流供給能力を異なるものとすることができる。なお、バイアス回路130,132の構成はこれに限られない。
また、図5〜図9に示されるように、バイアス回路130はトランジスタTr5aをさらに備え、FET(FET3a)又はトランジスタTr6aと負帰還が構成されていてもよい。なお、バイアス回路130の構成はこれに限られない。
また、図6〜図9に示されるように、バイアス回路132はトランジスタTr5bをさらに備え、トランジスタTr6bと負帰還が構成されていてもよい。なお、バイアス回路132の構成はこれに限られない。
また、バイアス回路130,132においてバイアス電流を出力するトランジスタは、特に限定されるものではないが、例えば、一方がFETであり他方がバイポーラトランジスタであってもよく、又はいずれもバイポーラトランジスタ又はいずれもFETであってもよい。
なお、バイアス回路130D〜130G,132C〜132Eはいずれも、キャパシタC1a,C3a,C4a又はC1b,C3b,C4bのうちいずれが一つのキャパシタを含む構成であるが、バイアス回路130,132の構成はこれに限られず、これらのキャパシタC1a,C3a,C4a又はC1b,C3b,C4bのうち複数のキャパシタを備えていてもよい。
また、電力増幅回路が複数段の増幅器により構成される場合は、バイアス回路130,132の構成は、いずれの段の増幅器に適用してもよい。
また、電力増幅回路100A〜100Gにおけるバイアス回路130,132の構成の組み合わせは例示であり、バイアス回路130,132は異なる組み合わせにより構成されていてもよい。なお、本明細書においては、2つのバイアス回路によりバイアス電流が供給される例が示されているが、バイアス回路の数はこれに限られず、3つ以上であってもよい。
以上説明した各実施形態は、本発明の理解を容易にするためのものであり、本発明を限定して解釈するためのものではない。本発明は、その趣旨を逸脱することなく、変更又は改良され得るととともに、本発明にはその等価物も含まれる。即ち、各実施形態に当業者が適宜設計変更を加えたものも、本発明の特徴を備えている限り、本発明の範囲に包含される。例えば、各実施形態が備える各要素およびその配置、材料、条件、形状、サイズなどは、例示したものに限定されるわけではなく適宜変更することができる。また、各実施形態が備える各要素は、技術的に可能な限りにおいて組み合わせることができ、これらを組み合わせたものも本発明の特徴を含む限り本発明の範囲に包含される。
100,100A,100B,100C,100D,100E,100F,100G 電力増幅回路
110,Tr1a,Tr1b,Tr2a,Tr2b,Tr3a,Tr3b,Tr4a,Tr4b,Tr5a,Tr5b,Tr6a,Tr6b トランジスタ
120,120A,122,122A 制御回路
130,130A,130B,130C,130D,130E,130F,130G,132,132A,132B,132C,132D,132E バイアス回路
140 インダクタ
150,152 整合回路
FET1a,FET2a,FET3a FET
R1a,R1b,R2a,R2b 抵抗素子
C1a,C1b,C2b,C3a,C3b,C4a,C4b キャパシタ
Ja,Jb 可変電流源
110,Tr1a,Tr1b,Tr2a,Tr2b,Tr3a,Tr3b,Tr4a,Tr4b,Tr5a,Tr5b,Tr6a,Tr6b トランジスタ
120,120A,122,122A 制御回路
130,130A,130B,130C,130D,130E,130F,130G,132,132A,132B,132C,132D,132E バイアス回路
140 インダクタ
150,152 整合回路
FET1a,FET2a,FET3a FET
R1a,R1b,R2a,R2b 抵抗素子
C1a,C1b,C2b,C3a,C3b,C4a,C4b キャパシタ
Ja,Jb 可変電流源
Claims (8)
- 入力信号を増幅して増幅信号を出力する増幅器と、
前記増幅器に第1バイアス電流又は電圧を供給する第1バイアス回路と、
前記増幅器に第2バイアス電流又は電圧を供給する第2バイアス回路と、
前記第1バイアス電流又は電圧を制御する第1制御回路と、
前記第2バイアス電流又は電圧を制御する第2制御回路と、
を備え、
前記第1バイアス回路の電流供給能力は、前記第2バイアス回路の電流供給能力と異なる、電力増幅回路。 - 前記第1制御回路は、前記第1バイアス電流又は電圧を制御するための第1電流を出力し、
前記第2制御回路は、前記第2バイアス電流又は電圧を制御するための第2電流を出力し、
前記第1バイアス回路は、前記第1電流に応じて前記第1バイアス電流又は電圧を出力する第1トランジスタを備え、
前記第2バイアス回路は、前記第2電流に応じて前記第2バイアス電流又は電圧を出力する第2トランジスタを備え、
前記第1トランジスタの素子サイズは、前記第2トランジスタの素子サイズと異なる、請求項1記載の電力増幅回路。 - 前記第1バイアス回路は、前記第1トランジスタのエミッタ又はソースと前記増幅器との間に直列接続された第1抵抗素子をさらに備え、
前記第2バイアス回路は、前記第2トランジスタのエミッタ又はソースと前記増幅器との間に直列接続された第2抵抗素子をさらに備え、
前記第1抵抗素子の抵抗値は、前記第2抵抗素子の抵抗値と異なる、請求項2記載の電力増幅回路。 - 前記第1バイアス回路は、第3トランジスタをさらに備え、
前記第3トランジスタのコレクタが前記第1トランジスタのベース又はゲートに接続され、前記第3トランジスタのベースが前記第1トランジスタのエミッタ又はソースに接続され、前記第3トランジスタのエミッタが接地され、前記第3トランジスタのコレクタに前記第1電流が供給される、請求項2又は3記載の電力増幅回路。 - 前記第2バイアス回路は、第4トランジスタをさらに備え、
前記第4トランジスタのコレクタが前記第2トランジスタのベース又はゲートに接続され、前記第4トランジスタのベースが前記第2トランジスタのエミッタ又はソースに接続され、前記第4トランジスタのエミッタが接地され、前記第4トランジスタのコレクタに前記第2電流が供給される、請求項2〜4のいずれか一項に記載の電力増幅回路。 - 前記第1トランジスタはFETであり、
前記第2トランジスタはバイポーラトランジスタである、請求項2〜5のいずれか一項に記載の電力増幅回路。 - 前記第1及び第2トランジスタはバイポーラトランジスタである、請求項2〜5のいずれか一項に記載の電力増幅回路。
- 入力信号を増幅して増幅信号を出力する増幅器と、
前記増幅器に第1バイアス電流又は電圧を供給する第1バイアス回路と、
前記増幅器に第2バイアス電流又は電圧を供給する第2バイアス回路と、
を備え、
前記第1バイアス回路は、
バイポーラトランジスタであって、エミッタが接地され、コレクタに制御電流が供給される、第1バイポーラトランジスタと、
FETであって、ドレインに電源電圧が供給され、ゲートが前記第1バイポーラトランジスタのコレクタに接続され、ソースが前記第1バイポーラトランジスタのベースに接続され、ソースから前記第1バイアス電流又は電圧を出力するFETと、
を備え、
前記第2バイアス回路は、
バイポーラトランジスタであって、コレクタに前記電源電圧が供給され、ベースに制御電圧が供給され、エミッタから前記第2バイアス電流又は電圧を出力する第2バイポーラトランジスタ
を備え、
前記第1バイアス回路の電流供給能力は、前記第2バイアス回路の電流供給能力と異なる、電力増幅回路。
Priority Applications (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2016164596A JP2018033028A (ja) | 2016-08-25 | 2016-08-25 | 電力増幅回路 |
CN201710447867.5A CN107786173B (zh) | 2016-08-25 | 2017-06-14 | 功率放大电路 |
US15/656,646 US10171036B2 (en) | 2016-08-25 | 2017-07-21 | Power amplification circuit |
US16/205,904 US10819286B2 (en) | 2016-08-25 | 2018-11-30 | Power amplification circuit |
US17/024,245 US11264952B2 (en) | 2016-08-25 | 2020-09-17 | Power amplification circuit |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2016164596A JP2018033028A (ja) | 2016-08-25 | 2016-08-25 | 電力増幅回路 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2018033028A true JP2018033028A (ja) | 2018-03-01 |
Family
ID=61243710
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2016164596A Pending JP2018033028A (ja) | 2016-08-25 | 2016-08-25 | 電力増幅回路 |
Country Status (3)
Country | Link |
---|---|
US (3) | US10171036B2 (ja) |
JP (1) | JP2018033028A (ja) |
CN (1) | CN107786173B (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US11114982B2 (en) | 2019-03-20 | 2021-09-07 | Murata Manufacturing Co. , Ltd. | Power amplifier circuit |
US11245365B2 (en) | 2019-03-25 | 2022-02-08 | Murata Manufacturing Co., Ltd. | Power amplifier circuit |
Families Citing this family (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2018033028A (ja) * | 2016-08-25 | 2018-03-01 | 株式会社村田製作所 | 電力増幅回路 |
US10873296B2 (en) * | 2016-12-30 | 2020-12-22 | Richwave Technology Corp. | Amplifier device |
JP2018198355A (ja) * | 2017-05-23 | 2018-12-13 | 株式会社村田製作所 | 電力増幅回路 |
JP2019192987A (ja) * | 2018-04-19 | 2019-10-31 | 株式会社村田製作所 | 電力増幅器の制御回路 |
US10680565B2 (en) * | 2018-06-29 | 2020-06-09 | Qorvo Us, Inc. | Power amplifier system |
JP2021005818A (ja) * | 2019-06-27 | 2021-01-14 | 株式会社村田製作所 | 電力増幅回路 |
JP2021069089A (ja) * | 2019-10-28 | 2021-04-30 | 株式会社村田製作所 | 電力増幅モジュール及び電力増幅方法 |
JP7171950B2 (ja) * | 2020-04-30 | 2022-11-15 | ヌヴォトンテクノロジージャパン株式会社 | 電力増幅装置 |
CN114039555B (zh) * | 2021-09-30 | 2022-08-12 | 锐石创芯(深圳)科技股份有限公司 | 功率放大系统及射频前端模组 |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6417735B1 (en) | 2001-12-07 | 2002-07-09 | Koninklijke Philips Electronics N.V. | Amplifier with bias compensation using a current mirror circuit |
JP2007258949A (ja) * | 2006-03-22 | 2007-10-04 | Matsushita Electric Ind Co Ltd | 高周波電力増幅器 |
JP2007329831A (ja) | 2006-06-09 | 2007-12-20 | Matsushita Electric Ind Co Ltd | 増幅回路 |
JP2009165100A (ja) | 2007-12-11 | 2009-07-23 | Hitachi Metals Ltd | 高周波増幅器及び高周波モジュール並びにそれらを用いた移動体無線機 |
WO2011021995A1 (en) | 2009-08-17 | 2011-02-24 | Skyworks Solutions, Inc | Radio frequency power amplifier with linearizing predistorter |
US9337787B2 (en) * | 2013-06-19 | 2016-05-10 | Rf Micro Devices, Inc. | Power amplifier with improved low bias mode linearity |
US9634619B2 (en) * | 2014-05-28 | 2017-04-25 | Skyworks Solutions, Inc. | Power amplifier bias circuit having parallel emitter follower |
JP2018033028A (ja) * | 2016-08-25 | 2018-03-01 | 株式会社村田製作所 | 電力増幅回路 |
-
2016
- 2016-08-25 JP JP2016164596A patent/JP2018033028A/ja active Pending
-
2017
- 2017-06-14 CN CN201710447867.5A patent/CN107786173B/zh active Active
- 2017-07-21 US US15/656,646 patent/US10171036B2/en active Active
-
2018
- 2018-11-30 US US16/205,904 patent/US10819286B2/en active Active
-
2020
- 2020-09-17 US US17/024,245 patent/US11264952B2/en active Active
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US11114982B2 (en) | 2019-03-20 | 2021-09-07 | Murata Manufacturing Co. , Ltd. | Power amplifier circuit |
US11245365B2 (en) | 2019-03-25 | 2022-02-08 | Murata Manufacturing Co., Ltd. | Power amplifier circuit |
Also Published As
Publication number | Publication date |
---|---|
CN107786173A (zh) | 2018-03-09 |
CN107786173B (zh) | 2022-03-22 |
US20210006205A1 (en) | 2021-01-07 |
US20180062579A1 (en) | 2018-03-01 |
US10819286B2 (en) | 2020-10-27 |
US10171036B2 (en) | 2019-01-01 |
US11264952B2 (en) | 2022-03-01 |
US20190103841A1 (en) | 2019-04-04 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN107786173B (zh) | 功率放大电路 | |
US10778262B2 (en) | Power amplification module | |
US10256778B2 (en) | Power amplifier module | |
US11038469B2 (en) | Power amplification module | |
US10476454B2 (en) | Power amplifier module | |
JP2018007029A (ja) | バイアス回路 | |
JP2017098892A (ja) | 電力増幅モジュール | |
CN108141184B (zh) | 线性功率放大器 | |
US10749482B2 (en) | Power amplification circuit | |
US10374561B2 (en) | Amplification circuit | |
JP2021005818A (ja) | 電力増幅回路 | |
US11114982B2 (en) | Power amplifier circuit | |
KR102029558B1 (ko) | 광대역 선형화가 개선된 파워 증폭 장치 |