JP2007329831A

JP2007329831A - 増幅回路

Info

Publication number: JP2007329831A
Application number: JP2006161067A
Authority: JP
Inventors: Iqbal Kazi Zaman; イクバルザマンカジ; Junji Ito; 順治伊藤; Toshihiro Masagaki; 年啓正垣
Original assignee: Matsushita Electric Industrial Co Ltd
Current assignee: Panasonic Holdings Corp
Priority date: 2006-06-09
Filing date: 2006-06-09
Publication date: 2007-12-20
Also published as: US20080001675A1; US7525387B2

Abstract

【課題】高周波領域でも優れたＮＦ特性を有する増幅回路を提供すること。
【解決手段】増幅回路は、エミッタ接地された第１のバイポーラトランジスタと、第１のバイポーラトランジスタのバイアス回路とを備える。バイアス回路は、第１のバイポーラトランジスタとカレントミラー回路を構成する第２のバイポーラトランジスタと、第１のバイポーラトランジスタ及び第２のバイポーラトランジスタの各ベースに接続された第１の抵抗と、第１の抵抗を介して第１のバイポーラトランジスタ及び第２のバイポーラトランジスタの各ベースにエミッタが接続され、第２のバイポーラトランジスタのコレクタにベースが接続された第３のバイポーラトランジスタと、を有する。第１のバイポーラトランジスタは、当該第１のバイポーラトランジスタのベースに入力された信号を増幅して第１のバイポーラトランジスタのコレクタから出力する。
【選択図】図１

Description

本発明は、高周波領域でも優れたＮＦ特性を有する増幅回路に関する。

無線通信機の分野では、低いパワーの信号を受信する一方で、高いパワーの信号を受信することがしばしばである。特に、携帯用及び自動車の受信機、例えば、車両等に用いられるキーレス・エントリ・システムや携帯電話等では、アンテナで受信される信号のレベルは非常に微弱である。このため、受信信号の強さの変化に関する影響を避けるため、受信系には、当該微弱信号を増幅するための低雑音アンプ（Low Noise Amplifier：ＬＮＡ）が設けられている。

このような受信機が集積回路(ＩＣ)で構成されるとき、回路設計においては、種々の特別なデザイン規制が起こる、例えば、トランジスタの製造バラツキに起因する電流増幅率（ｈ_ＦＥ）のＤＣ電流の変動などの防止、これらは、無線周波数(ＲＦ)の特性、例えばLNAの利得雑音指数などの主要な特性に影響する。このようにＩＣでは、他の電圧あるいは電流に関して固定比率を持つ電圧あるいは電流を供給することが必要である。すなわち、ＩＣのｈ_ＦＥがばらついてもコレクタ電流のばらつきがない増幅回路が必要である。そこで、入力電流に比例した出力電流を得るために、バイアス回路側にＲＦ信号の漏出を防ぐための受動素子を含むカレントミラー回路が使用されている（例えば、非特許文献１参照）。

図１１は、関連技術としてのＬＮＡを示す回路図である。図１１に示されたＬＮＡは、エミッタが接地されたトランジスタＱ１及びバイアス回路１０を主に備える。トランジスタＱ１は、カップリングコンデンサＣ１を介してトランジスタＱ１のベースに接続された入力端子１１から入力された信号を増幅する。増幅された信号は、カップリングコンデンサＣ２を介してトランジスタＱ１のコレクタに接続された出力端子１３から出力される。なお、トランジスタＱ１のコレクタには、トランジスタＱ１と並列にコイルＬが接続されている。

バイアス回路１０は、トランジスタＱ２と、トランジスタＱ３と、抵抗Ｒｅを有する。トランジスタＱ１とトランジスタＱ２はカレントミラー回路を構成する。トランジスタＱ１とトランジスタＱ２の各ベースは、トランジスタＱ３のエミッタに接続されている。トランジスタＱ２のエミッタは、抵抗Ｒｅを介して接地されている。なお、抵抗Ｒｅは、バイアス回路１０の入力インピーダンスをトランジスタＱ１の入力インピーダンスよりも高くするために設けられている。

トランジスタＱ２のコレクタとトランジスタＱ３のベースは互いに接続されており、定電流源２１から電流が供給される。トランジスタＱ３のコレクタには電圧源Ｖｃｃ２からの電圧が印加される。トランジスタＱ２のコレクタとトランジスタＱ３のベースには、ノイズをフィルタリングするためのコンデンサＣｆが接続されている。

なお、バイアス回路の機能は、トランジスタＱ１のコレクタとベースを抵抗を介して接続した構成によっても実現できる。しかし、上記説明したバイアス回路１０の方が、製造ばらつき等によりトランジスタＱ１の電流増幅率（ｈ_ＦＥ）にばらつきがあっても、トランジスタＱ１のコレクタ電流は変化しない。すなわち、カレントミラー回路を用いたバイアス回路を備えたＬＮＡの方が、抵抗のみ用いたバイアス回路を備えたＬＮＡよりも安定した出力電流特性を得ることができる。

玉井徳迪監修，藤田泰弘・角辰巳・勝山隆・若井修造共著，「半導体回路設計技術」，日経ＢＰ社，１９８７年４月４日，ｐ．２３３−２７５

上記説明したＬＮＡでは、入力端子１１から高周波信号が入力された場合、当該高周波信号がトランジスタＱ２のベース側やトランジスタＱ３のエミッタ側にリークしてしまう。トランジスタＱ２のベース側にリークした高周波信号はコンデンサＣｆによってフィルタリングされるが、トランジスタＱ３のエミッタ側にリークした高周波信号はトランジスタＱ３に影響してしまう。また、電圧源Ｖｃｃ２や定電流源２１からのノイズは、トランジスタＱ３を介してトランジスタＱ１に影響してしまう。

これらが要因となり、高周波領域のＬＮＡの雑音指数（Noise Figure：ＮＦ）が悪化してしまう、すなわち、ＮＦが高くなってしまう。このため、高周波領域でも優れたＮＦ特性を有するＬＮＡが望まれている。また、ＬＮＡだけでなく、送信系に設けられるパワーアンプに関しても同様に、高周波領域でも優れたＮＦ特性を有するパワーアンプが望まれている。なお、安定した出力電流特性は維持されることが望ましい。

本発明の目的は、高周波領域でも優れたＮＦ特性を有する増幅回路を提供することである。

本発明は、エミッタ接地された第１のバイポーラトランジスタと、前記第１のバイポーラトランジスタのバイアス回路と、を備え、前記バイアス回路は、前記第１のバイポーラトランジスタとカレントミラー回路を構成する第２のバイポーラトランジスタと、前記第１のバイポーラトランジスタ及び前記第２のバイポーラトランジスタの各ベースに接続された第１の抵抗と、前記第１の抵抗を介して前記第１のバイポーラトランジスタ及び前記第２のバイポーラトランジスタの各ベースにエミッタが接続され、前記第２のバイポーラトランジスタのコレクタにベースが接続された第３のバイポーラトランジスタと、を有し、前記第１のバイポーラトランジスタは、当該第１のバイポーラトランジスタのベースに入力された信号を増幅して前記第１のバイポーラトランジスタのコレクタから出力する増幅回路を提供する。

上記増幅回路では、前記第３のバイポーラトランジスタのコレクタには電圧源から電圧が印加され、前記バイアス回路は、前記第３のバイポーラトランジスタのコレクタに接続された第２の抵抗を有する。

上記増幅回路では、前記第２のバイポーラトランジスタのコレクタ及び前記第３のバイポーラトランジスタのベースには定電流源から電流が供給され、前記バイアス回路は、前記第３のバイポーラトランジスタのベースに接続された第３の抵抗を有する。

上記増幅回路では、前記バイアス回路は、前記第２のバイポーラトランジスタのエミッタに接続された第４の抵抗を有し、前記第２のバイポーラトランジスタのエミッタは、前記第４の抵抗を介して接地されている。

上記増幅回路は、前記第２のバイポーラトランジスタのコレクタに接続されたコンデンサを備える。

上記増幅回路は、前記第１のバイポーラトランジスタを複数備え、前記複数の第１のバイポーラトランジスタの各々は、前記第２のバイポーラトランジスタに対して並列に設けられている。

上記増幅回路は、前記第２のバイポーラトランジスタを複数備え、前記複数の第２のバイポーラトランジスタの各々は、前記第１のバイポーラトランジスタに対して並列に設けられている。

上記増幅回路では、前記第１のバイポーラトランジスタ及び前記第２のバイポーラトランジスタは、ヘテロ構造バイポーラトランジスタである。

上記増幅回路では、前記バイアス回路は、前記第２のバイポーラトランジスタのベースと前記第１の抵抗との間に接続された前記第５の抵抗を有する。

上記増幅回路では、前記バイアス回路は、前記第１のバイポーラトランジスタのベースと前記第１の抵抗との間に接続された前記第６の抵抗を有する。

上記増幅回路は、前記第１のバイポーラトランジスタ及び前記バイアス回路を１チップ上に集積した集積回路である。

本発明に係る増幅回路は、第１の抵抗が入力信号の第３のバイポーラトランジスタへのリークを防止するため、高周波領域でも優れたＮＦ特性を有する。

以下、本発明に係る増幅回路の実施形態について、低雑音アンプ（Low Noise Amplifier：ＬＮＡ）を例に図面を参照して説明する。なお、当該ＬＮＡは、例えば携帯電話の受信系に設けられ、アンテナが受信した高周波のＲＦ信号を増幅する。

（第１の実施形態）
図１は、第１の実施形態のＬＮＡを示す回路図である。図１に示すように、第１の実施形態のＬＮＡは、エミッタが接地されたトランジスタＱ１及びバイアス回路１００を主に備える。図１のＬＮＡが図１１のＬＮＡと異なる点は、バイアス回路の構成である。図１において、図１１と共通する構成要素には同じ参照符号が付されている。このＬＮＡは、シリコン基板上に、シリコン−ゲルマニウム層をエピタキシャル成長し、形成される、ヘテロ接合バイポーラトランジスタ（ＨＢＴ）を用いた集積回路（ＩＣ）素子として通例の方法を用いて形成されるが、ここでは図示を省略する。

トランジスタＱ１は、カップリングコンデンサＣ１を介してトランジスタＱ１のベースに接続された入力端子１１から入力されたＲＦ信号を増幅する。増幅された信号は、カップリングコンデンサＣ２を介してトランジスタＱ１のコレクタに接続された出力端子１３から出力される。なお、トランジスタＱ１のコレクタには、トランジスタＱ１と並列にコイルＬが接続されている。

バイアス回路１００は、トランジスタＱ２と、トランジスタＱ３と、抵抗Ｒｅと、抵抗Ｒ１を有する。トランジスタＱ１とトランジスタＱ２はカレントミラー回路を構成する。トランジスタＱ１とトランジスタＱ２の各ベースは、抵抗Ｒ１を介してトランジスタＱ３のエミッタに接続されている。トランジスタＱ２のエミッタは、抵抗Ｒｅを介して接地されている。なお、抵抗Ｒｅは、バイアス回路１００の入力インピーダンスをトランジスタＱ１の入力インピーダンスよりも高くするために設けられている。

トランジスタＱ２のコレクタとトランジスタＱ３のベースは互いに接続されており、定電流源２１から電流が供給される。トランジスタＱ３のコレクタには電圧源Ｖｃｃ２からの電圧が印加される。また、トランジスタＱ２のコレクタとトランジスタＱ３のベースには、ノイズをフィルタリングするためのコンデンサＣｆが接続されている。

本実施形態では、トランジスタＱ１とトランジスタＱ２の各ベースとトランジスタＱ３のエミッタの間に抵抗Ｒ１が設けられている。抵抗Ｒ１によりトランジスタＱ３側のインピーダンスが高くなるため、入力端子１１から入力されたＲＦ信号のトランジスタＱ３のエミッタ側へのリークを防止することができる。その結果、バイアス回路１００は高周波ノイズによる影響を受けない。また、電圧源Ｖｃｃ２や定電流源２１からのノイズはトランジスタＱ１に影響を与えない。

図２は、高周波領域（１ＧＨｚ〜８ＧＨｚ）にわたる第１の実施形態のＬＮＡと図１１のＬＮＡの各最小雑音指数（ＮＦｍｉｎ）を示す図である。図２に示されるように、前記高周波領域の全帯域にわたって、本実施形態のＬＮＡは図１１のＬＮＡよりも良好なＮＦ特性を有する。このように、本実施形態のＬＮＡは、図１１のＬＮＡと比較して、高周波領域でも優れたＮＦ特性を有する。

なお、抵抗Ｒ１の抵抗値によってはＬＮＡの出力電流特性に影響を与える。図３は、トランジスタＱ１の電流増幅率（ｈ_ＦＥ）に対するＬＮＡの出力電流レベルを、抵抗Ｒ１の４つの異なる抵抗値毎に示す図である。図３に示されるように、抵抗Ｒ１の抵抗値が大きくなるに従って、トランジスタＱ１のｈ_ＦＥの製造ばらつきにより出力電流特性は不安定となる傾向にある。このため、出力電流特性の安定の点では、抵抗Ｒ１の抵抗値は小さい方が良い。しかし、抵抗Ｒ１の抵抗値が小さすぎると、高周波信号のバイアス回路１００へのリークを防止できなくなる。このため、抵抗Ｒ１の抵抗値を決定する際には、高周波信号のバイアス回路１００へのリーク防止と出力電流特性の安定とのバランスを鑑みて決定されるべきである。

ここで抵抗Ｒ１はＩＣを構成する基板上の空き領域に形成され、配線設計工程において、所望の値をとるように、配線接続をおこなうことにより、回路上への挿入が実現される。したがって、不要輻射あるいは熱特性などを考慮して、この抵抗値Ｒ１を決定する事が望ましい。

（第２の実施形態）
図４は、第２の実施形態のＬＮＡを示す回路図である。第２の実施形態のＬＮＡが第１の実施形態のＬＮＡと異なる点は、バイアス回路２００内のトランジスタＱ３のコレクタに抵抗Ｒ２が接続されたことである。この点以外は第１の実施形態と同様であり、図４において、図１と共通する構成要素には同じ参照符号を付して説明を省略する。

本実施形態では、トランジスタＱ３のコレクタと定電圧源Ｖｃｃ２の間に抵抗Ｒ２が設けられている。このため、トランジスタＱ３は、定電圧源Ｖｃｃ２からのノイズによる影響を受けない。

図５は、高周波領域（１ＧＨｚ〜８ＧＨｚ）にわたる第２の実施形態のＬＮＡ、第１の実施形態のＬＮＡ及び図１１のＬＮＡの各最小雑音指数（ＮＦｍｉｎ）を示す図である。

なお、抵抗Ｒ２の抵抗値は１ｋ〜１０ｋΩの範囲であることが望ましい。抵抗Ｒ２の抵抗値が１ｋΩよりも小さいと、トランジスタＱ３が定電圧源Ｖｃｃ２からのノイズの影響を受けてしまう。一方、抵抗Ｒ２の抵抗値が１０ｋΩよりも大きいと、トランジスタＱ３は飽和することがある。

（第３の実施形態）
図６は、第３の実施形態のＬＮＡを示す回路図である。第３の実施形態のＬＮＡが第１の実施形態のＬＮＡと異なる点は、バイアス回路３００内のトランジスタＱ３のベースに抵抗Ｒ３が接続されたことである。この点以外は第１の実施形態と同様であり、図６において、図１と共通する構成要素には同じ参照符号を付して説明を省略する。

本実施形態では、トランジスタＱ３のベースと定電流源２１の間に抵抗Ｒ３が設けられている。このため、トランジスタＱ３は、定電流源２１からのノイズによる影響を受けない。

図７は、高周波領域（１ＧＨｚ〜８ＧＨｚ）にわたる第３の実施形態のＬＮＡ、第１の実施形態のＬＮＡ及び図１１のＬＮＡの各最小雑音指数（ＮＦｍｉｎ）を示す図である。

なお、抵抗Ｒ３の抵抗値は、第２の実施形態で説明した抵抗Ｒ２と同様に、１ｋ〜１０ｋΩの範囲であることが望ましい。抵抗Ｒ３の抵抗値が１ｋΩよりも小さいと、トランジスタＱ３が定電流源２１からのノイズの影響を受けてしまう。一方、抵抗Ｒ３の抵抗値が１０ｋΩよりも大きいと、ＬＮＡが発振してしまいＤＣ特性が不安定になる。

図８に示すバイアス回路４００のように、バイアス回路は、第２の実施形態で説明した抵抗Ｒ２と本実施形態で説明した抵抗Ｒ３の両方を備えても良い。図９は、高周波領域（１ＧＨｚ〜８ＧＨｚ）にわたる図８に示されたＬＮＡ、第１の実施形態のＬＮＡ及び図１１のＬＮＡの各最小雑音指数（ＮＦｍｉｎ）を示す図である。図９に示されるように、図８に示されたＬＮＡは、第１〜第３の実施形態のどのＬＮＡよりも良好なＮＦ特性を有する。

上記説明した第１〜第３の実施形態では、カレントミラー回路が２つのトランジスタＱ１，Ｑ２により構成されている。しかし、トランジスタＱ１と同様のトランジスタを並列に複数設けた多連出力型のカレントミラー回路であっても良い。また、トランジスタＱ１が３つ以上設けられる場合、トランジスタＱ２と同様トランジスタを並列に複数設けても良い。

また、トランジスタＱ１〜Ｑ３は全てＮＰＮ型のＨＢＴとして説明した。しかし、トランジスタＱ１，Ｑ２がＮＰＮ型のＨＢＴであり、トランジスタＱ３がＮＰＮ型のバイポーラトランジスタであっても良い。なお、ＨＢＴの方が高周波特性は良いため、より良いＮＦ特性を得ることができる。

トランジスタＱ１のｈ_ＦＥとトランジスタＱ２のｈ_ＦＥが異なる場合、トランジスタＱ１のベース及びトランジスタＱ２のベースのいずれか一方又は両方に抵抗を設けても良い。図１０は、トランジスタＱ１のベース及びトランジスタＱ２のベースの両方に抵抗を設けたＬＮＡを示す回路図である。当該抵抗を設けることによって、トランジスタＱ１のｈ_ＦＥとトランジスタＱ２のｈ_ＦＥの差（Δｈ_ＦＥ）を補償することができる。

上記説明では、本発明に係る増幅回路としてＬＮＡを例に説明したが、パワーアンプであっても良い。

上記説明したＬＮＡは、トランジスタや抵抗等を１チップ上に集積した集積回路として説明したが、抵抗は外付けで形成してもよい。また、シリコンーゲルマニウムを用いたバイポーラトランジスタについて説明したが、光デバイスなどとの集積化に際して、ガリウム砒素などの化合物半導体基板上に集積化したヘテロ接合バイポーラトランジスタを用いてもよい。さらにまた、設計状況によっては、トランジスタや抵抗等のディスクリート部品を基板上に実装したハイブリッド集積回路として製造されても良い。

本発明に係る増幅回路は、高周波領域でも優れたＮＦ特性が必要なＬＮＡやパワーアンプ等の用途にも適用できる。

第１の実施形態のＬＮＡを示す回路図高周波領域（１ＧＨｚ〜８ＧＨｚ）にわたる第１の実施形態のＬＮＡと図１１のＬＮＡの各最小雑音指数（ＮＦｍｉｎ）を示す図トランジスタＱ１の電流増幅率（ｈ_ＦＥ）に対するＬＮＡの出力電流レベルを、抵抗Ｒ１の４つの異なる抵抗値毎に示す図第２の実施形態のＬＮＡを示す回路図高周波領域（１ＧＨｚ〜８ＧＨｚ）にわたる第２の実施形態のＬＮＡ、第１の実施形態のＬＮＡ及び図１１のＬＮＡの各最小雑音指数（ＮＦｍｉｎ）を示す図第３の実施形態のＬＮＡを示す回路図高周波領域（１ＧＨｚ〜８ＧＨｚ）にわたる第３の実施形態のＬＮＡ、第１の実施形態のＬＮＡ及び図１１のＬＮＡの各最小雑音指数（ＮＦｍｉｎ）を示す図第２の実施形態の抵抗Ｒ２と第３の実施形態の抵抗Ｒ３の両方を備えたＬＮＡを示す回路図高周波領域（１ＧＨｚ〜８ＧＨｚ）にわたる図８に示されたＬＮＡ、第１の実施形態のＬＮＡ及び図１１のＬＮＡの各最小雑音指数（ＮＦｍｉｎ）を示す図トランジスタＱ１のベース及びトランジスタＱ２のベースの両方に抵抗を設けたＬＮＡを示す回路図関連技術としてのＬＮＡを示す回路図

符号の説明

Ｑ１〜Ｑ３トランジスタ
１００，２００，３００，４００バイアス回路
Ｃ１，Ｃ２カップリングコンデンサ
Ｌコイル
Ｒｅ抵抗
Ｒ１〜Ｒ３抵抗
２１定電流源
Ｃｆコンデンサ
Ｖｃｃ１，Ｖｃｃ２電圧源

Claims

エミッタ接地された第１のバイポーラトランジスタと、
前記第１のバイポーラトランジスタのバイアス回路と、を備え、
前記バイアス回路は、
前記第１のバイポーラトランジスタとカレントミラー回路を構成する第２のバイポーラトランジスタと、
前記第１のバイポーラトランジスタ及び前記第２のバイポーラトランジスタの各ベースに接続された第１の抵抗と、
前記第１の抵抗を介して前記第１のバイポーラトランジスタ及び前記第２のバイポーラトランジスタの各ベースにエミッタが接続され、前記第２のバイポーラトランジスタのコレクタにベースが接続された第３のバイポーラトランジスタと、を有し、
前記第１のバイポーラトランジスタは、当該第１のバイポーラトランジスタのベースに入力された信号を増幅して前記第１のバイポーラトランジスタのコレクタから出力することを特徴とする増幅回路。
請求項１に記載の増幅回路であって、
前記第３のバイポーラトランジスタのコレクタには電圧源から電圧が印加され、
前記バイアス回路は、前記第３のバイポーラトランジスタのコレクタに接続された第２の抵抗を有することを特徴とする増幅回路。
請求項１に記載の増幅回路であって、
前記第２のバイポーラトランジスタのコレクタ及び前記第３のバイポーラトランジスタのベースには定電流源から電流が供給され、
前記バイアス回路は、前記第３のバイポーラトランジスタのベースに接続された第３の抵抗を有することを特徴とする増幅回路。
請求項２に記載の増幅回路であって、
前記第２のバイポーラトランジスタのコレクタ及び前記第３のバイポーラトランジスタのベースには定電流源から電流が供給され、
前記バイアス回路は、前記第３のバイポーラトランジスタのベースに接続された第３の抵抗を有することを特徴とする増幅回路。
請求項１に記載の増幅回路であって、
前記バイアス回路は、前記第２のバイポーラトランジスタのエミッタに接続された第４の抵抗を有し、
前記第２のバイポーラトランジスタのエミッタは、前記第４の抵抗を介して接地されたことを特徴とする増幅回路。
請求項１に記載の増幅回路であって、
前記第２のバイポーラトランジスタのコレクタに接続されたコンデンサを備えたことを特徴とする増幅回路。
請求項１に記載の増幅回路であって、
前記第１のバイポーラトランジスタを複数備え、
前記複数の第１のバイポーラトランジスタの各々は、前記第２のバイポーラトランジスタに対して並列に設けられたことを特徴とする増幅回路。
請求項７に記載の増幅回路であって、
前記第２のバイポーラトランジスタを複数備え、
前記複数の第２のバイポーラトランジスタの各々は、前記第１のバイポーラトランジスタに対して並列に設けられたことを特徴とする増幅回路。
請求項１に記載の増幅回路であって、
前記第１のバイポーラトランジスタ及び前記第２のバイポーラトランジスタは、ヘテロ構造バイポーラトランジスタであることを特徴とする増幅回路。
請求項１に記載の増幅回路であって、
前記バイアス回路は、
前記第２のバイポーラトランジスタのベースと前記第１の抵抗との間に接続された前記第５の抵抗を有することを特徴とする増幅回路。
請求項１に記載の増幅回路であって、
前記バイアス回路は、
前記第１のバイポーラトランジスタのベースと前記第１の抵抗との間に接続された前記第６の抵抗を有することを特徴とする増幅回路。
請求項１０に記載の増幅回路であって、
前記バイアス回路は、
前記第１のバイポーラトランジスタのベースと前記第１の抵抗との間に接続された前記第６の抵抗を有することを特徴とする増幅回路。
請求項１に記載の増幅回路は、前記第１のバイポーラトランジスタ及び前記バイアス回路を１チップ上に集積した集積回路であることを特徴とする増幅回路。