JP2008047978A - バイアス回路、増幅器、および携帯端末 - Google Patents

バイアス回路、増幅器、および携帯端末 Download PDF

Info

Publication number
JP2008047978A
JP2008047978A JP2006218969A JP2006218969A JP2008047978A JP 2008047978 A JP2008047978 A JP 2008047978A JP 2006218969 A JP2006218969 A JP 2006218969A JP 2006218969 A JP2006218969 A JP 2006218969A JP 2008047978 A JP2008047978 A JP 2008047978A
Authority
JP
Japan
Prior art keywords
transistor
current
circuit
bias
base
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2006218969A
Other languages
English (en)
Other versions
JP4704293B2 (ja
Inventor
Hiroshi Kawamura
博史 川村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP2006218969A priority Critical patent/JP4704293B2/ja
Publication of JP2008047978A publication Critical patent/JP2008047978A/ja
Application granted granted Critical
Publication of JP4704293B2 publication Critical patent/JP4704293B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Amplifiers (AREA)

Abstract

【課題】入力信号に応じて安定した最適なバイアス条件を保ちながら、低消費電力で線形性を向上することができるバイアス回路を提供する。
【解決手段】信号増幅用エミッタ接地バイポーラトランジスタＱ１とバイアス用バイポーラトランジスタＱ２とからなる回路と、基準電圧発生用バイポーラトランジスタＱ３と基準電圧発生用バイポーラトランジスタＱ４とからなる回路とがミラー回路を構成し、また、一方の電極が上記バイアス用バイポーラトランジスタＱ２のベースに接続され、他方の電極が接地されるコンデンサＣ１を備える。
【選択図】図１

Description

本発明は、増幅回路に用いられるバイアス回路、増幅器、および携帯端末に関するものである。
従来から、携帯電話やテレビ放送などには、無線通信システムや放送システムが広く使用され、上記無線通信システムや放送システムには、線形変調方式が採用されている。また、送信側と受信側とをつなぐ通信信号として高周波信号が用いられている。
通信時には、無線で通信が行われるので、高周波信号が損失してしまうおそれがある。そこで、高周波信号を増幅する増幅器（高周波増幅器）を備えることにより、例えば、送信する際には、大きな送信信号を送信するために、高周波信号を増幅している。一方、受信する際には、小さな受信信号を自機の回路上で処理するために、高周波信号を増幅している。これにより、無線通信において高周波増幅器は必要不可欠なものとなっている。
しかし、高周波増幅器では、信号の増幅時に非線形性動作の影響を受けると、増幅した信号に信号の歪みが現れることが知られている。そのため、無線通信システムに用いられる高周波増幅器に対しては、より高い線形性を備えることが要求されている。
例えば、小信号の高周波信号を増幅する増幅器（小信号高周波増幅器）が、携帯無線端末の受信機用として使用されている。小信号高周波増幅器が受信信号を歪みなく増幅するためには、高い線形性を備えていることが要求される。しかし、一般的に、高い線形性を実現するためには、消費電流が大きくなることが必須となり、消費電力が大きくなるので、バッテリー駆動時間が短くなる。
また、高周波信号の電力を増幅する増幅器（高周波電力増幅器）が、バッテリーで駆動される携帯無線端末で使用されている。高周波電力増幅器は消費電力が比較的大きいので、バッテリー駆動時間が短くなる傾向がある。よって、携帯無線端末では、バッテリー駆動時間をできるだけ長くするために、高周波電力増幅器の電力消費効率をできるだけ高めることが必要となる。
さらに、一般的に、高周波増幅器に強い（大きい）信号が入力されると、利得の低下を引き起こし線形性が劣化することが知られている。よって、高い線形性を保つためには、この強い信号が入力されたときの利得の低下を抑圧することが必要となる。
以上のように、より高い線形性が要求される高周波増幅器に対して、低消費電力で高い線形性を備えることが要求されている。ここで、高周波増幅器を構成する高周波増幅回路の構成と動作について説明する。
従来の基本的な高周波増幅回路は、トランジスタを備えることにより、トランジスタに入力される高周波信号を増幅することによって、増幅した高周波信号を出力する。また、トランジスタには、バイアスを与えるためにバイアス回路が接続されている。
詳細には、トランジスタは、ベースが入力部、およびバイアス回路に接続されており、コレクタが出力部に接続されており、エミッタが接地される。これにより、ベースに入力される高周波信号、およびバイアス回路から供給されるバイアス電流がトランジスタのベースに入力されることによって、トランジスタの増幅率に応じてトランジスタのコレクタに増幅した高周波信号が出力される。そして、出力部に増幅した高周波信号が出力されることとなる。
ここで、トランジスタのベースには、バイアス回路から供給されるバイアス電流により、常にベース電流が流れている。これは、アナログ回路で一般的に用いられているＡ級バイアスというバイアス条件であり、常にベース電流を流しているため消費電力が大きい。
そこで、Ａ級バイアスではなく、出力電力が大きくなるにしたがってベース電流が増大する、Ｂ級に近いＡＢ級バイアスやＢ級バイアスを用いることによって、高周波増幅器の消費電力を小さくすることができる。
しかしながら、ＡＢ級バイアスやＢ級バイアスは出力電力が大きくなるにしたがって、ベース電流が増大するため、そのバイアス回路はできる限り低い出力インピーダンスを持つことが望ましい。また、素子ばらつき、および環境温度の変化などにより、バイアス条件が変動することは望ましくない。
ここで、上記各要望に対して、従来から、高周波電力増幅器に備えられるバイアス回路として、以下に示す構成が開示されている。
特許文献１には、バイアス設定トランジスタの電流増幅率と増幅トランジスタの電流増幅率とのペアリングをとるだけで、それぞれのトランジスタの電流増幅率が変動してもバイアス条件が変動しないバイアス回路が開示されている。また、特許文献２には、入力された高周波信号がバイアス回路に流れ込むことを遮断するチョークコイルを除くことにより、小型化を目的としたバイアス回路が開示されている。さらに、特許文献３には、高周波信号がバイアス回路に及ぼす影響を抑制するバイアス回路が提案されている。
また、特許文献４および５には、カレントミラー回路を構成しているため、トランジスタの特性ばらつきや温度変動には強いバイアス回路が開示されている。さらに、特許文献６には、高周波入力信号の電力が増加した場合にも、高周波増幅器の飽和出力電力および効率を高めるバイアス回路、また、カレントミラー回路を構成しているため、トランジスタの特性ばらつきや温度変動には強いバイアス回路が開示されている。
一方で、特許文献７には、電力増幅器の出力電力に応じて、バイアス回路のバイアス電流を調整するバイアス電流制御回路を備えることにより、電力付加効率を向上させるバイアス電流制御回路が開示されている。また、特許文献８には、入力される高周波信号に応じて、バイアス電流を調整することにより、電力増幅器の電力付加効率を向上させる適応性バイアス回路が開示されている。
特開昭６３−５４８０９号公報（１９８８年３月９日公開） 特開２００２−９５５９号公報（平成１４年１月１１日公開） 特開２００５−１０１７３３号公報（平成１７年４月１４日公開） 特開平１１−６８４７３号公報（１９９９年３月９日公開） 特開２００５−５０１４５８号公報（平成１７年１月１３日公開） 特開２００３−２２９７３０号公報（平成１５年８月１５日公開） 特開２００４−４０７６９号公報（平成１６年２月５日公開） 特開２００４−３４３７０７号公報（平成１６年１２月２日公開）
しかしながら、上記従来のバイアス回路では、各要望に対して個別に解決しており、トランジスタなどの素子特性変動や環境温度変化でバイアス条件が変動せず、高周波増幅器の特性の向上、および低消費電力というすべての機能を満たして、線形性を向上させることができない。
上記特許文献１では、バイアス回路は電流源として動作するため、出力インピーダンスが高いので、上述したように出力電力に応じてベース電流が増大するＡＢ級またはＢ級バイアス回路に用いることができない。よって、消費電力を低減することが困難であるという問題点を有する。
また、上記特許文献２および３では、回路上のトランジスタは、完全な対称となる構成ではないため、トランジスタの特性変動、抵抗の特性変動、および環境温度変化などによりバイアス条件が変動する。よって、安定したバイアス条件を供給することができないという問題点を有する。
また、上記特許文献４および６では、２つのカレントミラー回路と増幅トランジスタのベース電流を補償するトランジスタとで構成されているので、全体的に１つのカレントミラー回路で構成されてはいない。よって、トランジスタの特性ばらつきや温度変動によるバイアス条件の変動を、より抑制する必要がある。
さらに、上記特許文献５では、バイアス回路は、カレントミラー回路で構成されているが、増幅トランジスタはカレントミラー回路で構成されていない。よって、トランジスタの特性ばらつきや温度変動によるバイアス条件の変動を、より抑制する必要がある。
また、上記特許文献４および５では、単なるバイアス回路としてのみ動作するため、高周波電力増幅器の特性（例えば、電力消費効率など）を改善することはできないという問題点を有する。さらに、上記特許文献６では、高周波増幅器に強い信号が入力されたときの利得の低下を抑圧することについては、開示も示唆もなされていない。
また、上記特許文献７および８では、多数の抵抗や能動素子を用いたバイアス回路を構成しており、トランジスタの特性ばらつきや環境温度変化により、バイアス点が変動する。よって、安定したバイアス条件を供給することができないという問題点を有する。
本発明は、上記従来の問題点に鑑みなされたものであって、その目的は、入力信号に応じて安定した最適なバイアス条件を保ちながら、低消費電力で線形性を向上することができるバイアス回路を提供することにある。
本発明のバイアス回路は、上記課題を解決するために、第１のバイポーラトランジスタを用いたエミッタ接地増幅回路に接続されるバイアス回路において、ベースに電流源から出力される電流が供給され、エミッタが上記第１のバイポーラトランジスタのベースに接続され、コレクタが電源に接続される第２のバイポーラトランジスタと、ベースが上記第２のバイポーラトランジスタのベースに接続され、コレクタが電源に接続される第３のバイポーラトランジスタと、ベースが上記第３のバイポーラトランジスタのエミッタに接続され、エミッタが接地され、コレクタが上記電流源に接続される第４のバイポーラトランジスタと、一方の電極が上記第２のバイポーラトランジスタのベースに接続され、他方の電極が接地される第１の容量とを備えることを特徴としている。
上記の構成によれば、第２のバイポーラトランジスタのベースが第１の容量により高周波的に接地されるため、入力されてくる高周波電圧が、第２のバイポーラトンジスタのベース／エミッタ間に直接印加されることになる。入力される高周波電圧が大きくなると、第２のバイポーラトランジスタのベース／エミッタ間に印加される電圧振幅が大きくなり、第２のバイポーラトランジスタのベース／エミッタ間のダイオード特性により、第２のバイポーラトランジスタのベース／エミッタ間の等価抵抗が小さくなる。
これにより、電流源から供給される電流が第２のバイポーラトランジスタのベースと第３のバイポーラトランジスタのベースとに分けられる比率が変化し、第２のバイポーラトランジスタのベースに、より多くの電流が供給されるようになる。よって、入力レベルに応じてバイアス電流を増加することが可能となる。
また、エミッタ接地増幅回路では、大きい信号が入力されると、出力レベルが増加するに従って出力が飽和し、利得が低下する。一方で、エミッタ接地増幅回路では、利得はバイアス電流に比例する。よって、出力レベルが増加するに従い、本来は利得が抑圧される。しかしながら、本発明のバイアス回路では、入力レベルが大きくなるに従い、バイアス電流が増加するため、そのバイアス電流の増加により発生する利得の増加が、出力レベルの増加に伴い発生する利得の抑圧を打ち消す。したがって、入力レベルに応じた最適なバイアス条件で、線形性を改善することが可能となる。
しかも、第１のバイポーラトランジスタおよび第２のバイポーラトランジスタと、第３のバイポーラトランジスタおよび第４のバイポーラトランジスタとがミラー回路を構成しているので、バイアス条件が、バイポーラトランジスタ素子の特性ばらつきや環境温度変化の影響を受けることをより抑制している。よって、安定したバイアス条件を保つことが可能となる。
また、本発明のバイアス回路は、高周波信号がバイアス回路に流れ込まないように、抵抗などをバイアス回路の出力部に備えていない。よって、本発明のバイアス回路は、ミラー回路により電圧を設定する、すなわち、電圧源として構成されているため、ＡＢ級バイアスやＢ級バイアスのエミッタ接地増幅回路に用いることが可能となる。したがって、本実施の形態のバイアス回路は、ＡＢ級バイアスやＢ級バイアスを用いることにより、消費電力を低減することが可能となる。
以上により、本発明のバイアス回路は、入力信号に応じて安定した最適なバイアス条件を保ちながら、低消費電力で線形性を向上することが可能となる。また、第２〜４のバイポーラトランジスタ、および第１の容量から構成される簡単な構成であるので、小型化することが可能となる。
本発明のバイアス回路は、上記課題を解決するために、第１のバイポーラトランジスタを用いたエミッタ接地増幅回路に接続されるバイアス回路において、エミッタが上記第１のバイポーラトランジスタのベースに接続され、コレクタが電源に接続される第２のバイポーラトランジスタと、ベースが上記第２のバイポーラトランジスタのベースに接続され、コレクタが電源に接続される第３のバイポーラトランジスタと、ベースが上記第３のバイポーラトランジスタのエミッタに接続され、エミッタが接地され、コレクタが電流源に接続される第４のバイポーラトランジスタと、ベースが上記電流源に接続され、エミッタが上記第２のバイポーラトランジスタのベースに接続され、コレクタが電源に接続される第５のバイポーラトランジスタと、一方の電極が上記第２のバイポーラトランジスタのベースに接続され、他方の電極が接地される第１の容量とを備えることを特徴としている。
上記の構成によれば、第２のバイポーラトランジスタのベースが第１の容量により高周波的に接地されるため、入力されてくる高周波電圧が、第２のバイポーラトンジスタのベース／エミッタ間に直接印加されることになる。入力される高周波電圧が大きくなると、第２のバイポーラトランジスタのベース／エミッタ間に印加される電圧振幅が大きくなり、第２のバイポーラトランジスタのベース／エミッタ間のダイオード特性により、第２のバイポーラトランジスタのベース／エミッタ間の等価抵抗が小さくなる。
これにより、第５のバイポーラトランジスタのエミッタから出力される電流が第２のバイポーラトランジスタのベースと第３のバイポーラトランジスタのベースとに分けられる比率が変化し、第２のバイポーラトランジスタのベースに、より多くの電流が出力されるようになる。よって、入力レベルに応じてバイアス電流を増加することが可能となる。
また、エミッタ接地増幅回路では、大きい信号が入力されると、出力レベルが増加するに従って出力が飽和し、利得が低下する。一方で、エミッタ接地増幅回路では、利得はバイアス電流に比例する。よって、出力レベルが増加するに従い、本来は利得が抑圧される。しかしながら、本発明のバイアス回路では、入力レベルが大きくなるに従い、バイアス電流が増加するため、そのバイアス電流の増加により発生する利得の増加が、出力レベルの増加に伴い発生する利得の抑圧を打ち消す。したがって、入力レベルに応じた最適なバイアス条件で、線形性を改善することが可能となる。
しかも、第１のバイポーラトランジスタおよび第２のバイポーラトランジスタと、第３のバイポーラトランジスタおよび第４のバイポーラトランジスタとがミラー回路を構成しているので、バイアス条件が、バイポーラトランジスタ素子の特性ばらつきや環境温度変化の影響を受けることをより抑制している。よって、安定したバイアス条件を保つことが可能となる。
また、本発明のバイアス回路は、上記ミラー回路を構成していることにより、電流源から第４のバイポーラトランジスタのコレクタに供給される電流は、第１のバイポーラトランジスタのコレクタ電流を決定することになる。
しかしながら、電流源は、第２のバイポーラトランジスタのベース、および第３のバイポーラトランジスタのベースにも電流を供給しており、各バイポーラトランジスタの電流変動率が変化するとベース電流が大きく変化するため、第１のバイポーラトランジスタのコレクタ電流も変化することになってしまう。
そこで、本発明のバイアス回路は、ベースが電流源に接続され、エミッタが第２のバイポーラトランジスタのベースに接続され、コレクタが電源に接続される第５のバイポーラトランジスタを備えることにより、電流源から第２のバイポーラトランジスタのベース、および第３のバイポーラトランジスタのベースに供給される電流が、第５のバイポーラトランジスタの電流増幅率で割った電流となるので、極めて小さくなる。よって、第１のバイポーラトランジスタのコレクタ電流の変動を、大幅に抑圧することが可能となる。
また、本発明のバイアス回路は、高周波信号がバイアス回路に流れ込まないように、抵抗などをバイアス回路の出力部に備えていない。よって、本発明のバイアス回路は、ミラー回路により電圧を設定する、すなわち、電圧源として構成されているため、ＡＢ級バイアスやＢ級バイアスのエミッタ接地増幅回路に用いることが可能となる。したがって、本実施の形態のバイアス回路は、ＡＢ級バイアスやＢ級バイアスを用いることにより、消費電力を低減することが可能となる。
以上により、本発明のバイアス回路は、入力信号に応じて安定した最適なバイアス条件を保ちながら、低消費電力で線形性を向上することが可能となる。また、第２〜５のバイポーラトランジスタ、および第１の容量から構成される簡単な構成であるので、小型化することが可能となる。
また、本発明のバイアス回路では、上記第１の容量の両側の少なくとも一方には、第１の抵抗が設けられていることが好ましい。これにより、第１の抵抗が、第１の容量の両側の少なくとも一方に設けられているので、第１の容量に蓄積される電荷の量の度合いを調整することが可能となる。
なお、第１の容量に蓄積される電荷の量の調整するためには、第１の容量の容量値を調整する方法もある。ところが、実際に使用している容量値は、周波数や増幅回路の形式によっても異なるが、非常に小さな値となるため、小さな容量値を安定して作ることは困難である。また、この容量値により出力レベルの増加による利得抑圧量と、バイアス電流増加に伴う利得増加量とが、打ち消しあうように調整しなければならないため、高い設定精度が要求される。
したがって、第１の容量の容量値は十分な精度で作成できる大きさに保ったまま、第１の抵抗を付加することにより、第１の容量に蓄積される電荷の量の度合いをより高い精度で調整することが可能となる。
本発明の増幅器は、上記課題を解決するために、上記バイアス回路と、上記バイアス回路からバイアス電流を供給される上記第１のバイポーラトランジスタを有し、入力信号を増幅して出力信号を生成する上記エミッタ接地増幅回路とを備えることを特徴としている。
上記の構成によれば、安定したバイアス条件を保つバイアス回路を備えているので、第１のバイポーラトランジスタを、悪影響なく動作させる。また、低消費電力で線形性を向上することが可能となるバイアス回路を備えているので、低消費電力で線形性が向上した増幅器を実現することが可能となる。さらに、バイアス回路と第１のバイポーラトランジスタとから構成される簡単な構成であるので、小型化することが可能となる。
本発明の携帯端末は、上記課題を解決するために、上記増幅器を備えることを特徴としている。
上記の構成によれば、携帯端末は、小型で、線形性を向上することができる増幅器を備えることにより、増幅時における線形性を向上させ、小型化することが可能となる。
また、携帯端末は、低消費電力な増幅器を備えることにより、増幅器が占める消費電力を効率化するので、携帯端末の低消費電力化が可能となる。よって、この低消費電力化により、バッテリー駆動時間が長くなるので、連続通信時間を長くしたり、小型バッテリーによる駆動を行ったりすることが可能となる。したがって、長時間使用可能な機能を有する携帯端末を実現することが可能となる。
さらに、携帯端末は、温度などが異なる様々な環境で使用されることが想定される。しかしながら、上記増幅器を備えることにより、環境温度による増幅器の特性変動を十分に抑制させることが可能となるので、携帯端末で要求される温度範囲においても、安定した増幅器の特性を実現することが可能となる。
本発明のバイアス回路は、以上のように、ベースに電流源から出力される電流が供給され、エミッタが上記第１のバイポーラトランジスタのベースに接続され、コレクタが電源に接続される第２のバイポーラトランジスタと、ベースが上記第２のバイポーラトランジスタのベースに接続され、コレクタが電源に接続される第３のバイポーラトランジスタと、ベースが上記第３のバイポーラトランジスタのエミッタに接続され、エミッタが接地され、コレクタが上記電流源に接続される第４のバイポーラトランジスタと、一方の電極が上記第２のバイポーラトランジスタのベースに接続され、他方の電極が接地される第１の容量とを備える構成である。
それゆえ、第１の容量を備えることにより、線形性を改善し、しかも、低消費電力であり、また、第１のバイポーラトランジスタと第２のバイポーラトランジスタとからなる回路と、第３のバイポーラトランジスタと第４のバイポーラトランジスタとからなる回路とが、ミラー回路を構成しているので、バイアス条件が素子ばらつきや環境温度の変動による影響を受けないので、入力信号に応じて安定した最適なバイアス条件を保ちながら、低消費電力で線形性を向上することができるバイアス回路を提供するという効果を奏する。
〔実施の形態１〕
本発明の一実施形態について図１〜９に基づいて説明すれば、以下の通りである。図１は、本実施の形態の増幅回路１０の基本構成を示す回路図である。なお、増幅回路１０は、本発明のバイアス回路を好適に説明するための一例として構成されている基本的な回路を示すものである。
最初に、本実施の形態のバイアス回路を有する増幅回路１０の基本構成、および基本動作について説明し、その後、詳細な実施例について説明する。
本実施の形態の増幅回路１０（エミッタ接地増幅回路）は、信号を増幅するための信号増幅用エミッタ接地バイポーラトランジスタＱ１（第１のトランジスタ）、バイアスを供給するためのバイアス用バイポーラトランジスタＱ２（第２のトランジスタ）、基準電圧を発生するための基準電圧発生用バイポーラトランジスタＱ３（第３のトランジスタ）、基準電圧を発生するための基準電圧発生用バイポーラトランジスタＱ４（第４のトランジスタ）、コンデンサＣ１（第１の容量）、負荷抵抗Ｒ１、入力または整合回路の直流電圧と増幅用トランジスタＱ２のベース電圧とを分離するためのコンデンサＣｉｎ、入力部１１、出力部１２、入力整合回路（ＭＮｉｎ）１３、出力整合回路（ＭＮｏｕｔ）１４、および電流Ｉｒｅｆを発生する電流源１５を備えている。
なお、入力整合回路（ＭＮｉｎ）や外部の回路で直流電圧が分離されている場合には、コンデンサＣｉｎは不要である。また、出力整合回路（ＭＮｏｕｔ）により出力部１２と負荷抵抗Ｒ１の直流電圧とが分離されず、問題が発生する場合には、出力部にも直流分離用のコンデンサをつけるとよい。
なお、説明の便宜上、以下では、信号増幅用エミッタ接地バイポーラトランジスタＱ１を増幅用トランジスタＱ１、バイアス用バイポーラトランジスタＱ２をバイアス用トランジスタＱ２、基準電圧発生用バイポーラトランジスタＱ３，４をそれぞれ基準電圧発生用トランジスタＱ３，４とする。
本実施の形態のバイアス回路は、バイアス用トランジスタＱ２、基準電圧発生用トランジスタＱ３，４、コンデンサＣ１、および電流源１５で構成される部分であり、バイアス用トランジスタＱ２のエミッタ電流Ｉｅ２をバイアス電流として、増幅用トランジスタＱ１のベースに供給している。
増幅回路１０では、図１に示すように、入力部１１から入力された高周波入力信号が、入力整合回路１３、およびコンデンサＣｉｎを通過して、増幅用トランジスタＱ１に入力される。そして、高周波入力信号は、増幅用トランジスタＱ１において増幅され、出力整合回路１４を通過して、出力部１２から高周波出力信号として出力される。
入力整合回路１３および出力整合回路１４は、入出力での信号の反射を防ぐため入出力部側に設けられている回路である。負荷抵抗Ｒ１は、増幅用トランジスタＱ１のコレクタの負荷として設けられている。
増幅用トランジスタＱ１は、ベースが入力部１１側、詳細には、コンデンサＣｉｎに接続されており、コレクタが出力部１２側および電源側、詳細には、出力整合回路１４と負荷抵抗Ｒ１とに接続されており、エミッタが接地されている。
ここで、増幅用トランジスタＱ１のベースには、バイアス回路、詳細には、バイアス用トランジスタＱ２のエミッタも接続されている。
バイアス用トランジスタＱ２は、ベースが基準電圧発生用トランジスタＱ３のベース、コンデンサＣ１、および電流源１５に接続されており、コレクタが電源に接続されている。また、エミッタが増幅用トランジスタＱ１のベースに接続されているので、エミッタ電流Ｉｅ２が増幅用トランジスタＱ１のベースに供給される。よって、バイアス用トランジスタＱ２は、増幅用トランジスタＱ１のベースを駆動させるベース駆動用トランジスタとも言える。
基準電圧発生用トランジスタＱ３は、ベースがバイアス用トランジスタＱ２のベース、コンデンサＣ１、および電流源１５に接続されており、コレクタが電源に接続されており、エミッタが基準電圧発生用トランジスタＱ４のベースに接続されている。
基準電圧発生用トランジスタＱ４は、ベースが基準電圧発生用トランジスタＱ３のエミッタに接続されており、コレクタがバイアス用トランジスタＱ２、および電流源１５に接続されており、エミッタが接地されている。
また、増幅用トランジスタＱ１とバイアス用トランジスタＱ２とからなる二段積みのトランジスタ回路と、基準電圧発生用トランジスタＱ３およびＱ４からなる二段積みのトランジスタ回路とがミラー回路を構成している。さらに、基準電圧発生用トランジスタＱ４は、基準電圧発生用トランジスタＱ３とともに、電流源１５から供給される電流Ｉｒｅｆにより基準電圧を発生する部分となっている。
コンデンサＣ１は、一方の電極がバイアス用トランジスタＱ２のベース、基準電圧発生用トランジスタＱ３のベース、電流源１５に接続されており、他方の電極が接地されている。
電流源１５は、バイアス用トランジスタＱ２に電流を流し込まなければならない。安定したバイアス電流を設定するためにはバンドギャップを用い、電流を流し出すことが可能な電流源を用いるとよい。
また、バイアス用トランジスタＱ２のベースの電位は、増幅用トランジスタＱ１のベース／エミッタ電圧とバイアス用トランジスタＱ２のベース／エミッタ電圧との和となるため、シリコンバイポーラトランジスタを用いた場合には、１．６Ｖ程度になる。
電源電圧が３Ｖ程度の場合、出力電圧が１．６Ｖに対応できるバンドギャップ基準電源を作ることが難しい場合には、電流を吸い込むバンドギャップ基準電源を作成し、Ｐ型電界効果トランジスタを用いたカレントミラー回路などを用いて電流の向きを変えることが望ましい。また、それほど精度が要求されない場合には、単純な抵抗を電源とバイアス用トランジスタＱ２のベースとの間に接続してもよい。
以上の構成により、増幅用トランジスタＱ１のベースに入力される高周波入力信号は、バイアス回路が備えるバイアス条件が与えられる状態で増幅され、高周波出力信号として出力される。
詳細には、入力される高周波信号が小さいときには、増幅用トランジスタＱ１のベースに入力される高周波入力信号は、バイアス用トランジスタＱ２のエミッタ電流Ｉｅ２がバイアス電流として、増幅用トランジスタＱ１のベースに供給されている状態（すなわち、ミラー回路が構成されていることにより、基準電圧発生用トランジスタＱ４のコレクタに供給される電流によって、増幅用トランジスタＱ１のコレクタ電流が決定されている状態）で増幅され、高周波出力信号として出力される。
一方、入力される高周波電流が大きくなってくると、後述するように、バイアス用トランジスタＱ２のベース/エミッタ間の等価抵抗が小さくなり、増幅用トランジスタＱ１のコレクタ電流が増加する。
なお、図１において、電源端子はすべて共通の電源に接続されている。電源系統が共通化されることにより回路が単純になる。また、負荷抵抗Ｒ１が接続されている電源からは大きな高周波電流が流れるため、電源インピーダンスが十分に低くなければ電圧が高周波電流に応じて変動する。そのような場合にすべての電源端子を共通化すると、電源端子を経由して高周波信号が漏洩し、回路に悪影響を及ぼすことがある。
上記の場合には、電源端子を分離するとよい。特に負荷抵抗が接続されている電源端子と、それ以外のバイアス回路用の電源端子とは分離することが望ましい。バイアス用トランジスタＱ２および基準電圧発生用トランジスタＱ３のコレクタが接続されている電源端子の電圧が若干変動しても、それほど大きな影響は出ない。
しかしながら、基準電流源の周波数応答、許容出力電圧範囲などの諸特性によっては、基準電流源が接続されている電源端子に漏洩した高周波信号が悪影響を及ぼすことがあるため、できるだけ雑音が少ない電源に接続することが望ましい。バイアス回路用の電源のみを共通化し、負荷が接続されている電源端子を分離すれば、雑音の影響を受けにくくなり、かつ、回路があまり複雑にならない。
次に、上記バイアス回路を有する増幅回路１０の構成および機能を備えた、小信号の高周波信号を増幅する増幅回路（小信号増幅回路）２０の実施例について、図２〜８を参照しながら説明する。なお、説明の便宜上、上記増幅回路１０の図面（図１）で示した部材と同一の機能を有する部材については、同一の符号を付し、その説明を省略する。
まず、小信号増幅回路２０の構成を説明し、その後、小信号増幅回路２０の特性に対する測定結果について説明する。図２は、本実施の形態の小信号増幅回路２０の一構成例を示す回路図である。
小信号増幅回路２０（エミッタ接地増幅回路）は、図２に示すように、入力整合回路１３および出力整合回路１４を除いた増幅回路１０の構成に加え、抵抗Ｒ２１、抵抗Ｒ２２（第１の抵抗）、電界効果トランジスタＱ２３、電圧Ｖｒｅｆを発生する基準電源２４、およびコンデンサＣ２５をさらに備えており、小信号を受信する受信機搭載用に設計された構成を有している。
トランジスタＱ１〜Ｑ４は、ＳｉＧｅのＮＰＮ型バイポーラトランジスタであり、電流増幅率は約１００である。増幅用トランジスタＱ１およびバイアス用トランジスタＱ２の総エミッタ面積は３０（μｍ２）であり、基準電圧発生用トランジスタＱ３およびＱ４の総エミッタ面積は１（μｍ２）である。
ここで、小信号増幅回路２０では、基準電圧発生用トランジスタＱ３およびＱ４のエミッタ面積は、増幅用トランジスタＱ１およびバイアス用トランジスタＱ２の１／３０のエミッタ面積とすると共に、抵抗Ｒ２１を基準電圧発生用トランジスタＱ４のエミッタに接続していることにより、できるだけ消費電力を削減している。抵抗Ｒ２１は、基準電圧オフセット用の抵抗であり、その抵抗値は１０５（Ω）である。
本実施例では基準電圧生成部の消費電流を小さくするために、トランジスタサイズを小さくすると共に基準電圧発生用トランジスタＱ４のエミッタに抵抗Ｒ２１を加えているが、それらの片側のみを使用するなど、一般的なカレントミラーで基準電圧生成部の電流を減らすいろいろな方法を用いることができる。
また、入力される高周波電力が大きくなるに従い、増幅用トランジスタＱ１に供給されるベース電流が増加する。すなわち、それを駆動するバイアス用トランジスタＱ２のベース電流も増加できなければならない。そのためには、バイアス用トランジスタＱ２に流れるベース電流は、基準電圧生成回路に供給される基準電流の１／１０以下程度が必要となり、できれば１／１００が望ましい。なお、本実施例の回路構成では、基準電流としては、６０μＡが供給されており、バイアス用トランジスタＱ２のベースには、小信号入力時には、０．２μＡの電流が入力されている。この電流は、基準電流の１／３００以下の電流となっている。
コンデンサＣ１は、歪み補償用に備えられているコンデンサである。その大きさは、再現性を損なわない適当な大きさにするため、８（ｐＦ）の容量を用いている。但し、８（ｐＦ）は最適な歪補償を得るためにはやや大きい容量のため、歪補償度合いを抑圧するために、抵抗Ｒ２２を歪補償用のコンデンサＣ１と接地との間に直列に接続している。なお、抵抗Ｒ２２は、歪補償用のコンデンサＣ１とバイアス用トランジスタＱ２との間に直列に接続してもよい。抵抗Ｒ２２の抵抗値は４００（Ω）である。
なお、コンデンサＣ１に蓄積される電荷の量の調整（コンデンサＣ１によるインピーダンスを調整）するためには、コンデンサＣ１の容量値を調整することによっても可能である。ところが、実際に使用している容量値は、周波数や増幅回路の形式によっても異なるが、例えば２（ｐＦ）などと非常に小さな値となる。このような小さな容量値を安定して作ることは困難である。
また、この容量値により、後述するように、出力レベルの増加による利得抑圧量と、バイアス用トランジスタＱ２のベース／エミッタ間のダイオード特性により引き起こされるバイアス電流増加に伴う利得増加量とが、打ち消しあうように調整しなければならないため、高い設定精度が要求される。
したがって、コンデンサＣ１の容量値は十分な精度で作成できる大きさに保ったまま、抵抗Ｒ２２を付加することにより、コンデンサＣ１に蓄積される電荷の量の度合いをより高い精度で調整することが可能となる。
また、歪補償の度合いを調整するためには、コンデンサＣ１の調整、そのコンデンサＣ１と直列に抵抗Ｒ２２を入れる以外に、バイアス用トランジスタＱ２のエミッタと増幅用トランジスタＱ１のベースとの間に抵抗を入れるなど、または、増幅用トランジスタＱ１のベースからバイアス用トランジスタＱ２のエミッタ、バイアス用トランジスタＱ２のベース、コンデンサＣ１、接地という高周波パス（高周波信号が流れる経路）の中の適当な場所に抵抗を入れるなど、様々な方法を好適に用いることが可能である。
また、バイアス用トランジスタＱ２のベースからコンデンサＣ１，抵抗Ｒ２２，接地までで構成される回路を、歪補償回路とする。但し、抵抗Ｒ２２は好適に備えてもよいし、備えなくてもよい。
電流源１５は、環境温度の上昇による順方向伝達特性（ｇｍ）の劣化が抑えられるように、温度に比例して電流が増加する電流源であり、増幅用トランジスタＱ１に流れる電流の基準となる電流Ｉｒｅｆを発生する。電流Ｉｒｅｆは、標準条件では６０（μＡ）が流れるように設計されている。これにより、増幅用トランジスタＱ１のコレクタ電流Ｉｃ１は２．３（ｍＡ）程度となる。
電界効果トランジスタＱ２３は、Ｎチャネルの電界効果トランジスタであり、ゲートが基準電源２４を介して接地されており、ドレインが出力部１２側および電源側、詳細には、ＤＣ成分を分離して出力するための分離用出力容量であるコンデンサＣ２５と負荷抵抗Ｒ１とに接続されており、ソースが増幅用トランジスタＱ１のコレクタに接続されており、カスコード接続となっている。
また、電界効果トランジスタＱ２３は、高周波特性改善のため、増幅用トランジスタＱ１のコレクタに接続して、カスコード接続とすることにより、増幅用トランジスタＱ１のベース／コレクタ間の容量による利得抑圧の効果が、ミラー効果により増大することを抑制することが可能となる。
なお、カスコード接続されるトランジスタはベース接地のバイポーラトランジスタでも良いが、電界効果トランジスタの方がゲートに電流が流れないためバイアス回路が簡単になることや、電界効果トランジスタのゲート／ドレイン間電圧が低くなっても増幅回路の特性に与える悪影響の度合いがバイポーラトランジスタより低いなどの利点がある。
ここで、小信号増幅回路２０では、コンデンサＣ１を除く回路において、増幅用トランジスタＱ１およびバイアス用トランジスタＱ２と、基準電圧発生用トランジスタＱ３およびＱ４とが、２段積みしたバイポーラトランジスタに対するミラー回路となっている。
具体的には、入力部１１に高いレベルの高周波信号が入っていない状況では、増幅用トランジスタＱ１とバイアス用トランジスタＱ２とからなる二段積みバイポーラトランジスタ回路と、基準電圧発生用トランジスタＱ３およびＱ４からなる二段積みのバイポーラトランジスタ回路とによって、ミラー回路が構成されている。
これにより、増幅用トランジスタＱ１のベース／エミッタ間電圧とバイアス用トランジスタＱ２のベース／エミッタ間電圧との和と、基準電圧発生用トランジスタＱ４のベース／エミッタ間電圧と基準電圧発生用トランジスタＱ３のベース／エミッタ間電圧との和は等しくなる。
よって、バイアス用トランジスタＱ２のベース、および基準電圧発生用トランジスタＱ３のベースに流れるベース電流Ｉｂ２およびＩｂ３は同じとなる。ここで、全てのトランジスタサイズが同じであれば、電流設定のための電流源１５から流れる電流Ｉｒｅｆからベース電流Ｉｂ２およびＩｂ３を引いた電流が、増幅用トランジスタＱ１に流れる。
したがって、電流Ｉｒｅｆの電流値に比べ、ベース電流Ｉｂ２およびＩｂ３が十分に小さい時には、環境温度変化やトランジスタの特性がウエハごとに変動しても、増幅用トランジスタＱ１の電流と電流Ｉｒｅｆとは一致する。それゆえ、増幅用トランジスタＱ１のコレクタ電流Ｉｃ１の電流値が、製造ばらつきによる素子ばらつきや環境温度変化による影響を受けず、ばらつかないことが可能となる。
本実施例では、基準電圧生成回路の消費電流を削減するため、基準電圧生成回路のトランジスタのサイズが小さくなっており、また、抵抗Ｒ２１が追加されている。この回路構成により本来のミラー回路からは若干特性がずれることになる。この回路形式における増幅用トランジスタＱ１のコレクタ電流Ｉｃ１について、電流増幅率と環境温度を変化させて測定して結果を、それぞれ図３および４に示す。
図３は、増幅用トランジスタＱ１のコレクタ電流Ｉｃ１と相対電流増幅率との関係を示すグラフであり、縦軸の左はコレクタ電流Ｉｃ１（ｍＡ）、縦軸の右は変動率（％）、横軸は相対電流増幅率を示している。
図４は、増幅用トランジスタＱ１のコレクタ電流Ｉｃ１と環境温度との関係を示すグラフであり、縦軸の左はコレクタ電流Ｉｃ１（ｍＡ）、縦軸の右は変動率（％）、横軸は環境温度（度）を示している。
変化させる前の増幅用トランジスタＱ１は、コレクタ電流Ｉｃ１が２．３（ｍＡ）程度となっており、電流増幅率は１００である。そこで、増幅用トランジスタＱ１のコレクタ電流Ｉｃ１の電流増幅率依存性を確認するために、トランジスタＱ１〜Ｑ４の電流増幅率をそれぞれ５０〜２００％と大きく変化させる。電流増幅率とは、バイポーラトランジスタが有する特性であり、最も大きくばらつく特性であることが知られている。
しかしながら、電流増幅率を５０〜２００％と大きく変化させたときの増幅用トランジスタＱ１のコレクタ電流Ｉｃ１を確認すると、その電流の変動率は±１％以内の変動に抑えられており、極めて安定した電流を保っていることがわかる。
また、増幅用トランジスタＱ１のコレクタ電流Ｉｃ１の温度依存性を確認するために、環境温度を−３０〜９５度と大きく変化させる。しかしながら、増幅用トランジスタＱ１のコレクタ電流Ｉｃ１は、その電流の変動率を確認すると±３％以内の変動に抑えられていることがわかる。
よって、本実施の形態のバイアス回路は、増幅用トランジスタＱ１およびバイアス用トランジスタＱ２と、基準電圧発生用トランジスタＱ３およびＱ４とが、２段積みしたバイポーラトランジスタに対するミラー回路を構成していることにより、基準電圧発生用トランジスタＱ４に流れる電流が、増幅用トランジスタＱ１に流れることになる。
したがって、基準電圧発生用トランジスタＱ４に流れる電流を設定すれば、増幅用トランジスタＱ１に流れる電流を設定することが可能となるので、トランジスタの製造ばらつきによる素子ばらつきや環境温度変化による影響を抑制し、バイアス条件が変動せず、安定したバイアス条件を保つことが可能となる。したがって、増幅用トランジスタＱ１のコレクタ電流Ｉｃ１の電流値をばらつかせないことが可能となる。
一方、入力部１１からコンデンサＣｉｎを通過して、増幅用トランジスタＱ１のベースに入力される高周波信号として与えられる高周波電流の一部は、バイアス用トランジスタＱ２のエミッタを経由して、コンデンサＣ１に流れ込む。これにより、高周波信号の入力レベルが高くなるにしたがって、バイアス用トランジスタＱ２のベース／エミッタ間を流れる高周波電流が大きくなる。
すると、トランジスタのベース／エミッタ間は、ダイオード特性をもっているので、高周波電流は整流されるとともに、高周波電流の増大に伴い、バイアス用トランジスタＱ２のベース／エミッタ間の等価抵抗が徐々に小さくなる。
高周波電流が小さい場合には、増幅用トランジスタＱ１およびバイアス用トランジスタＱ２と、基準電圧発生用トランジスタＱ４および基準電圧発生用トランジスタＱ３とがミラー回路を構成し、基準電圧発生用トランジスタＱ４に流れる電流に応じた電流が増幅用トランジスタＱ１に流れるが、高周波電流の増加に伴い、バイアス用トランジスタＱ２のベース／エミッタ間の等価抵抗が小さくなる。それゆえ、電流源１５から供給される電流Ｉｒｅｆが、より高い割合で、バイアス用トランジスタＱ２のベースに供給されるようになり、増幅用トランジスタＱ１のコレクタ電流Ｉｃ１が増大する。
これにより、基準電圧発生用トランジスタＱ４に流れる電流が少し減少し、そのコレクタ電圧が若干低下する。しかしながら、基準電圧発生用トランジスタＱ４に流れる電流に対するバイアス用トランジスタＱ２のベースに流れている電流の割合は極めて小さいため、コレクタ電圧の低下の度合いは非常に小さい。
したがって、入力部１１に入力される高周波信号の入力レベルの増大に伴い、基準電圧発生用トランジスタＱ３のベースに供給される電流よりも、より多くの電流がバイアス用トランジスタＱ２のベースに供給されることにより、入力レベルの増大に応じたバイアス電流が増幅用トランジスタＱ１のベースに供給される。それゆえ、小信号（低入力レベル）に対応するように増幅回路を構成していると、強い入力レベルの信号が入力された場合、増幅するトランジスタが対応しきれず、増幅した信号に大きな歪みが現れる。しかしながら、高周波信号を増幅する増幅用トランジスタＱ１は、入力レベルの増大に応じながら高周波信号を増幅するので、増大しても歪みを低減させたコレクタ電流Ｉｃ１を出力することが可能となる。
ここで、増幅用トランジスタＱ１、バイアス用トランジスタＱ２、および基準電圧発生用トランジスタＱ４のバイアス点の入力電力依存性を測定した結果を、それぞれ図５および６に示す。
図５は、バイアス用トランジスタＱ２のベース電流Ｉｂ２と入力電力との関係、および基準電圧発生用トランジスタＱ４のコレクタ電流Ｉｃ４と入力電力との関係を示すグラフであり、縦軸の左はベース電流Ｉｂ２（μＡ）、縦軸の右はコレクタ電流Ｉｃ４（μＡ）、横軸は入力電力（ｄＢｕＶ）を示している。また、参考データとして、小信号増幅回路２０において、歪補償用のコンデンサＣ１がない場合、すなわち歪補償回路がない場合の特性を破線で示す。
図６は、増幅用トランジスタＱ１のコレクタ電流Ｉｃ１と入力電力との関係を示すグラフであり、縦軸はコレクタ電流Ｉｃ１（ｍＡ）、横軸は入力電力（ｄＢｕＶ）を示している。また、参考データとして、歪補償回路がない場合の特性を破線で示す。
図５のグラフに示すように、歪補償用のコンデンサＣ１の有無にかかわらず、基準電圧発生用トランジスタＱ４のコレクタ電流Ｉｃ４は、入力電力が増大するにつれて、入力電力が約８５（ｄＢｕＶ）付近から減少し、その分だけバイアス用トランジスタＱ２のベース電流Ｉｂ２が増加している。
また、一定電圧の生成回路すなわち電流源１５と基準電圧発生用トランジスタＱ４とを構成する回路には約６０（μＡ）流れている。ベース駆動用回路すなわちバイアス用トランジスタＱ２と増幅用トランジスタＱ１とを構成する回路には、入力信号が本アプリケーションでの最大ピーク電力である１００（ｄＢμＶ）のときに、６（μＡ）が流れている。この最大入力電力時の電流比を大きくするほど歪補償特性が強くなるが、バイアス回路での消費電流が大きくなるため、一般的には５〜２０倍程度の電流比が用いられる。
また、バイアス用トランジスタＱ２のベース電流Ｉｂ２が増加することにより、図６に示すように、増幅用トランジスタＱ１のコレクタ電流Ｉｃ１が増加することがわかる。これらのトランジスタの電流増幅率は約１００なので、増幅用トランジスタＱ１のコレクタ電流Ｉｃ１は入力電力が低い場合には２．３（ｍＡ）程度を示し、入力電力が高くなることにより、コレクタ電流Ｉｃ１は５（ｍＡ）程度まで増加することがわかる。
ところで、通常、増幅回路では、出力レベルが増加するにしたがって出力が飽和し、利得が低下する。一方、増幅するトランジスタのコレクタ電流が増加するとトランジスタの順方向伝達特性（ｇｍ）が増加し、利得が増加する。
そこで、本実施の形態の小信号増幅回路２０では、歪補償回路を加えることにより、コレクタ電流の増加による利得増加が出力飽和による利得低下をキャンセルする（打ち消す）ため、線形性が改善する。これについて、利得を測定した結果を図７に示す。
図７は、利得と入力電力との関係、および相対利得と入力電力との関係を示すグラフであり、縦軸の左は利得（ｄＢ）、縦軸の右は相対利得（ｄＢ）、横軸は入力電力（ｄＢｕＶ）を示している。また、参考データとして、歪補償回路がない場合の特性を破線で示す。
歪補償回路を加えた結果、歪補償回路がない利得については、入力電力が７０（ｄＢｕＶ）程度から利得が徐々に劣化しているのに対し、歪補償回路が付加された利得は、入力電力が８０（ｄＢｕＶ）程度まで、利得がほとんど劣化していないことがわかる。
また、線形性の指標となる３次入力インターセプトポイント（ＩＩＰ３；Third Order Input Intercept Point）を測定した結果を図８に示す。図８は、ＩＩＰ３と入力電力との関係を示すグラフであり、縦軸はＩＩＰ３（ｄＢｕＶ）、横軸は入力電力（ｄＢｕＶ）を示している。また、参考データとして、歪補償回路がない場合の特性を破線で示す。
歪補償回路を加えた結果、歪補償回路がない場合に比べ、ＩＩＰ３が５（ｄＢ）程度改善していることがわかる。通常、ＩＩＰ３を４（ｄＢ）上げるためには、電流を５（ｄＢ）に相当する３倍流すことが必要である。しかしながら、本実施の形態の小信号増幅回路２０では、低消費電流を保ちながら、電流を増加させなくても、歪補償回路を付加することにより、線形性を改善していることがわかる。
よって、本実施の形態のバイアス回路では、バイアス用トランジスタＱ２のベースがコンデンサＣ１により高周波的に接地されるため、入力部１１に入力されてくる高周波電圧が、バイアス用トランジスタＱ２のベース／エミッタ間に直接印加されることになる。入力部１１に入力される高周波電圧が大きくなると、バイアス用トランジスタＱ２のベース／エミッタ間に印加される電圧振幅が大きくなるため、バイアス用トランジスタＱ２のベース／エミッタ間のダイオード特性により、バイアス用トランジスタＱ２のベース／エミッタ間の等価抵抗が小さくなる。
これにより、電流源１５から供給される電流Ｉｒｅｆが、バイアス用トランジスタＱ２のベースと基準電圧発生用トランジスタＱ３のベースとに分けられる比率が変化し、バイアス用トランジスタＱ２のベースに、より多くの電流が供給されるようになる。よって、入力レベルに応じてバイアス電流を増加することが可能となる。
また、小信号増幅回路２０では、入力部１１に大きい信号が入力されると、出力レベルが増加するにしたがって出力が飽和し、利得が低下する。一方で、小信号増幅回路２０では、利得はバイアス電流に比例する。
よって、出力レベルが増加するに従い、本来であれば利得は抑圧されるが、本実施の形態のバイアス回路では、入力レベルが大きくなるに従い、バイアス電流が増加するため、そのバイアス電流の増加により発生する利得の増加が、出力レベルの増加に伴い発生する利得の抑圧を打ち消す。したがって、入力レベルに応じた最適なバイアス条件で、線形性を改善することが可能となる。
また、従来のバイアス回路はＡ級バイアスが基本となっており、入力レベルに伴いバイアス電流を変化させる必要がない。よって、バイアス回路のインピーダンスが高くても大きな問題がなかった。しかしながら、ＡＢ級バイアスやＢ級バイアスを用いる場合には、入力レベルの増加に伴い、バイアス電流が増加していく。
一方で、入力レベルの増加により増幅する増幅用トランジスタＱ１のベース電圧はわずかしか下がらない。よって、バイアス回路としては、電圧源的な動作、つまり出力インピーダンスを低く保たなければならない。従来のバイアス回路のように、高周波信号がバイアス回路に流れ込まないように抵抗などがバイアス回路の出力部に備えられていると、出力インピーダンスが高くなるので、ＡＢ級バイアスやＢ級バイアスの増幅回路に用いることができない。
よって、本実施の形態のバイアス回路は、ミラー回路により電圧を設定する、すなわち、電圧源として構成されているため、ＡＢ級バイアスやＢ級バイアスの増幅回路に用いることが可能となる。
したがって、本実施の形態のバイアス回路は、ＡＢ級バイアスやＢ級バイアスを用いることにより、消費電力を低減することが可能となる。
以上により、本実施の形態のバイアス回路は、入力信号に応じて安定した最適なバイアス条件を保ちながら、低消費電力で線形性を向上することが可能となる。また、バイアス回路は、簡単な構成であるので、小型化することが可能となり、また、小信号増幅回路２０も小型化することが可能となる。
また、上述したように、小信号増幅回路２０において、基準電流である電流Ｉｒｅｆの一部がバイアス用トランジスタＱ２のベースおよび基準電圧発生用トランジスタＱ３のベースに流れ込むため、実際に増幅用トランジスタＱ１のコレクタ電流Ｉｃ１を決める電流は、基準電流Ｉｒｅｆからベース電流Ｉｂ２・Ｉｂ３を減じた電流値となる。
このため、低い電流増幅率のトランジスタを用いた場合、基準電流Ｉｒｅｆの電流値が設定よりも若干ずれると、電流増幅率の変化に伴い、ベース電流Ｉｂ２・Ｉｂ３の電流値が大きく変化するため、増幅用トランジスタＱ１のコレクタ電流Ｉｃ１も変化してしまう。
そこで、図９に示すように、バイアス用トランジスタＱ２のベースおよび基準電圧発生用トランジスタＱ３のベースに、ベース電流を供給するためのベース電流供給用バイポーラトランジスタＱ３５を追加する。図９は、本実施の形態の増幅回路３０の一構成例を示す回路図である。
増幅回路３０（エミッタ接地増幅回路）は、図９に示すように、図１に示す増幅回路１０の構成に加え、ベース電流供給用バイポーラトランジスタＱ３５（第５のトランジスタ）を備えている。なお、増幅回路３０は、増幅回路１０の構成に追加させる構成としているが、これに限らず、図２に示す小信号増幅回路２０の構成にベース電流供給用バイポーラトランジスタＱ３５を追加させる構成としてもよい。
ベース電流供給用バイポーラトランジスタＱ３５は、ベースが電流源１５に接続されており、コレクタが電源に接続されており、エミッタがバイアス用トランジスタＱ２のベース、および基準電圧発生用トランジスタＱ３のベースに接続されている。
増幅回路３０では、ベース電流供給用バイポーラトランジスタＱ３５を備えることにより、基準電流Ｉｒｅｆからは、バイアス用トランジスタＱ２および基準電圧発生用トランジスタＱ３のベース電流Ｉｂ２およびＩｂ３として、ベース電流供給用バイポーラトランジスタＱ３５の電流増幅率で割った電流が減じられるだけとなる。
したがって、基準電流Ｉｒｅｆから減じられる電流値は極めて小さくなり、低い電流増幅率のトランジスタを用いた場合、基準電流Ｉｒｅｆの電流値が設定よりも若干ずれると、電流増幅率の変化に伴い、ベース電流Ｉｂ２・Ｉｂ３の電流値が大きく変化するため、増幅用トランジスタＱ１のコレクタ電流Ｉｃ１も変化してしまう現象を、大幅に抑圧することが可能となる。
なお、ベース電流供給用バイポーラトランジスタＱ３５は、電界効果トランジスタを使用することも可能である。このトランジスタはミラー回路の基準電圧生成に寄与していないため、バイポーラである必要は無い。電界効果トランジスタにすることにより、基準電流源１５に接続される箇所が電界効果トランジスタのゲートとなるため、電流が全く流れない。そのため、基準電流のすべてが基準電圧発生用トランジスタＱ４に流れ込むことになるため、より正確な電流設定を行うことが可能となる。
〔実施の形態２〕
本発明の他の実施の形態について図１０〜１２に基づいて説明すれば、以下の通りである。なお、本実施の形態において説明すること以外の構成は、前記実施の形態１と同じである。また、説明の便宜上、前記の実施の形態１の図面に示した部材と同一の機能を有する部材については、同一の符号を付し、その説明を省略する。図１０は、本実施の形態の高周波電力増幅回路４０の一構成例を示す回路図である。
高周波電力増幅回路４０（エミッタ接地増幅回路）は、図１０に示すように、前記実施の形態１の、抵抗Ｒ２１および電流源１５を除いた増幅回路１０の構成に加えて、ベースバラスト抵抗Ｒ４５、抵抗Ｒ４６、制御回路４７、電流制限抵抗Ｒ４８、およびインダクタＬ１をさらに備えている。なお、トランジスタＱ４１〜Ｑ４５は、増幅回路１０におけるトランジスタＱ１〜Ｑ４にそれぞれ対応し、同様の接続構成を有しているが、後述するように、使用しているトランジスタの種類が異なるため、新たな符号を付けている。
トランジスタＱ４１〜Ｑ４４は、ＧａＡｓを用いたＮＰＮ型ヘテロジャンクションバイポーラトランジスタ（ＨＢＴ；Heterojunction Bipolar Transistor）である。増幅用トランジスタＱ４１の総エミッタ面積は３６０（μｍ２）であり、バイアス用トランジスタＱ４２の総エミッタ面積は１２０（μｍ２）であり、基準電圧発生用トランジスタＱ３３およびＱ３４の総エミッタ面積は６０（μｍ２）である。
ベースバラスト抵抗Ｒ４５は、増幅用トランジスタＱ４１が熱によって大電流が流れるようになる熱暴走を防ぐために、バイアス用トランジスタＱ４２のエミッタと増幅用トランジスタＱ４１との間に直列に接続されている。
また、ベースバラスト抵抗Ｒ４５とバイアス回路のバランスを取るために、抵抗Ｒ４６が、基準電圧発生用トランジスタＱ４４のエミッタと接地との間に直列に接続されている。なお、ベースバラスト抵抗Ｒ４５が入ることにより、歪補償の度合いが若干小さくなるため、そのことを考慮した上で歪補償用の容量値などを調整している。
制御回路４７は、高周波電力増幅回路４０において、出力部１２の出力レベルに応じて、消費電流が制御できるような基準電流を供給している。制御回路４７は、電流発生方向側が、制御回路４７から出力される電流を制限する電流制限抵抗Ｒ４８を介して、バイアス用トランジスタＱ４２のベース、基準電圧発生用トランジスタＱ４３のベース、および基準電圧発生用トランジスタＱ４４のコレクタに接続されている。
インダクタＬ１は、前記実施の形態１に示した受信機に設けられる増幅回路に負荷として備えられる抵抗とは異なり、出力される高周波信号を損失しないための出力側の負荷として用いられている。また、増幅用トランジスタＱ４１のコレクタに対してバイアスするためのインダクタである。インダクタＬ１は、一方の電極が増幅用トランジスタＱ４１のコレクタ、および、出力部１２側、詳細には出力整合回路１４に接続されており、他方の電極が電源に接続されている。
なお、本実施の形態の高周波電力増幅回路４０では、出力の効率が重視されるため、カスコード接続は用いていない。
ここで、制御回路４７からの最大電圧は２．９（Ｖ）であり、電流制限抵抗Ｒ４８は１２５（Ω）、ベースバラスト抵抗Ｒ４５は１５（Ω）、抵抗Ｒ４６は１０（Ω）となっている。また、増幅用トランジスタＱ４１のアイドル時のコレクタ電流Ｉｃ４１は３４（ｍＡ）となっており、ＡＢ級バイアスとなっている。さらに、入力電力が、２０（ｄＢｍ）出力時には、コレクタ電流Ｉｃ４１は１８０（ｍＡ）程度となる。
次に、高周波電力増幅回路４０において、入力電力を変化させたときの利得を測定した結果を図１１に示す。図１１は、利得と入力電力との関係を示すグラフであり、縦軸は利得（ｄＢ）、横軸は入力電力（ｄＢｍ）を示している。また、参考データとして、歪補償回路がない場合の特性を破線で示す。
歪補償回路なしの利得においても、入力電力が−５（ｄＢｍ）以上ではトランジスタの電流増幅率の電流依存性や寄生容量などにより若干の利得伸張が発生しているが、−５（ｄＢｍ）以下の領域では利得の抑圧が発生していることがわかる。一方、歪補償回路付の利得の場合には、利得伸張が発生していることが認められ、利得の抑圧が抑えられていることがわかる。
また、線形性の指標となる３次入力インターセプトポイント（ＩＩＰ３）を測定した結果を図１２に示す。図１２は、ＩＩＰ３と出力電力との関係を示すグラフであり、縦軸はＩＩＰ３（ｄＢｍ）、横軸は入力電力（ｄＢｍ）を示している。また、参考データとして、歪補償回路がない場合の特性を破線で示す。
歪補償回路を加えた結果、歪補償回路がない場合に比べ、ＩＩＰ３が、出力電力が１５（ｄＢｍ）以上の高出力領域において、２（ｄＢ）程度改善していることがわかる。よって、高周波電力増幅回路４０では、線形性を改善していることがわかる。
以上により、本実施の形態の高周波電力増幅回路４０では、ＡＢ級バイアス、かつ、制御回路４７により基準電流が制御できるようになっているので、消費電力を低減させることが可能となる。また、比較的大きな電流を扱う高周波電力増幅回路であっても、本実施の形態の高周波電力増幅回路４０であれば、各部品の値を適宜設定し、カレントミラー型のバイアス回路に歪補償機能を付加することにより、線形性を向上させることが可能となる。
〔実施の形態３〕
本発明の他の実施の形態について図１３に基づいて説明すれば、以下の通りである。なお、本実施の形態において説明すること以外の構成は、前記実施の形態１および２と同じである。また、説明の便宜上、前記の実施の形態１および２の図面に示した部材と同一の機能を有する部材については、同一の符号を付し、その説明を省略する。図１３は、本実施の形態の携帯端末５０の一構成例を示すブロック図である。
携帯端末５０は、図１３に示すように、アンテナ５１、バンドパスフィルタ（ＢＰＦ；Band Pass Filter）５２、高周波信号用の小信号増幅器（ＬＮＡ）５３、ミキサ（ＭＩＸ）５４、電圧制御発信器（ＶＣＯ）５５、および復調回路（ＤＥＭＯＤ）５６を備えている。
ここで、小信号増幅器５３は、上述した本発明のバイアス回路を有する小信号増幅回路２０を、小信号の高周波信号を増幅する小信号増幅器として構成したものである。但し、これに限らず、増幅回路３０で構成してもよいし、本発明のバイアス回路を有する小信号用の高周波増幅器であればよい。
携帯端末５０では、アンテナ５１に受信された高周波信号が、バンドパスフィルタ５２において、設定されている帯域の高周波信号のみが通過するようにフィルタにかけられる。そして、通過した高周波信号は、小信号増幅器５３にて増幅される。次いで、増幅された高周波信号は、ミキサ５４において、電圧制御発信器５５から発生される信号と混合され、復調回路５６にて復調される。
よって、携帯端末５０は、小型で、線形性を向上することが可能な本発明のバイアス回路を有する小信号増幅器５３を備えることにより、増幅時における線形性が向上するので、小信号増幅器５３の入力側に接続されるバンドパスフィルタ５２の遮断特性に対する要求仕様を緩めること、または、バンドパスフィルタ５２自身を取り去ることが可能となる。これにより、バンドパスフィルタ５２部分におけるフィルタ機能のロスが低減され、受信感度を向上させることが可能となる。したがって、本実施の形態の携帯端末５０は、小型で、かつ、高感度な機能を有することが可能となる。
また、携帯端末５０は、温度などが異なる様々な環境で使用されることが想定される。しかしながら、本発明のバイアス回路を備えることにより、環境温度による増幅器の特性変動を十分に抑制させることが可能となるので、携帯端末５０で要求される温度範囲においても、安定した小信号増幅器５３の特性を実現することが可能となる。
さらに、本発明のバイアス回路では、通信システムの特性に応じて利得と消費電流との関係を最適化することが可能なため、低消費電力で、長時間の使用が可能な携帯端末５０を実現することが可能となる。
なお、携帯端末５０は、無線通信に好適に用いられるが、これに限らず、必要に応じて有線通信に用いてもよい。
〔実施の形態４〕
本発明の他の実施の形態について図１４に基づいて説明すれば、以下の通りである。なお、本実施の形態において説明すること以外の構成は、前記実施の形態１〜３と同じである。また、説明の便宜上、前記の実施の形態１〜３の図面に示した部材と同一の機能を有する部材については、同一の符号を付し、その説明を省略する。図１４は、本実施の形態の携帯端末６０の一構成例を示すブロック図である。
携帯端末６０は、図１４に示すように、アンテナ５１、バンドパスフィルタ（ＢＰＦ）５２、電力増幅器（ＰＡ）６３、ミキサ（ＭＩＸ）５４、電圧制御発信器（ＶＣＯ）５５、および変調回路（ＭＯＤ）６６を備えている。
ここで、電力増幅器６３は、上述した本発明のバイアス回路を有する高周波電力増幅回路４０を、高周波信号の電力を増幅する電力増幅器として構成したものである。但し、これに限らず、本発明のバイアス回路を有する高出力用の高周波電力増幅器であればよい。
携帯端末６０では、変調回路６６において変調された高周波信号が、ミキサ５４において、電圧制御発信器５５から発生される信号と混合され、電力増幅器６３に出力される。次いで、混合された高周波信号は、電力増幅器６３にて増幅され、バンドパスフィルタ５２において、設定されている帯域の高周波信号のみが通過するようにフィルタにかけられる。そして、通過した高周波信号は、アンテナ５１から通信相手側に送信される。
電力増幅器は比較的高出力であるので、一般的に携帯端末では、携帯端末の中で電力増幅器が占める消費電力がかなり大きい。しかしながら、携帯端末６０は、小型で、低消費電力で線形性を向上することができる本発明のバイアス回路を有する電力増幅器６３を備えることにより、電力増幅器が占める消費電力を効率化するので、携帯端末６０の低消費電力化が可能となる。よって、この低消費電力化により、バッテリー駆動時間が長くなるので、連続通信時間を長くしたり、小型バッテリーによる駆動を行ったりすることが可能となる。したがって、本実施の形態の携帯端末６０は、小型で、かつ、長時間使用可能な機能を有することが可能となる。
近年は、ＣＤＭＡやＯＦＤＭなどの高い線形性を要求される変調方式が一般的となってきている。よって、低消費電力を保ちながら高い線形性を実現することが非常に重要となっている。これに対して、携帯端末６０は、上記変調方式においても対応させることが可能となる。
また、携帯端末６０は、温度などが異なる様々な環境で使用されることが想定される。しかしながら、本発明のバイアス回路を備えることにより、環境温度による増幅器の特性変動を十分に抑制させることが可能となり、携帯端末６０で要求される温度範囲においても、安定した電力増幅器６３の特性を実現することが可能となる。
さらに、本発明のバイアス回路では、通信システムの特性に応じて利得と消費電流との関係を最適化することが可能なため、低消費電力で、長時間の使用が可能な携帯端末６０を実現することが可能となる。
なお、本発明は、上述した各実施形態に限定されるものではなく、請求項に示した範囲で種々の変更が可能であり、異なる実施形態にそれぞれ開示された技術的手段を適宜組み合わせて得られる実施形態についても本発明の技術的範囲に含まれる。
本発明は、無線通信を行う通信機に好適に利用することができる。
本発明におけるバイアス回路を有する増幅回路の実施の一形態を示す回路図である。 本発明におけるバイアス回路を有する小信号増幅回路の実施の一形態を示す回路図である。 上記小信号増幅回路における増幅用トランジスタのコレクタ電流の電流増幅率依存性を示すグラフである。 上記小信号増幅回路における増幅用トランジスタのコレクタ電流の環境温度依存性を示すグラフである。 上記小信号増幅回路におけるバイアス用トランジスタのベース電流、および基準電圧発生用トランジスタのコレクタ電流の入力電力依存性を示すグラフである。 上記小信号増幅回路における増幅用トランジスタのコレクタ電流の入力電力依存性を示すグラフである。 上記小信号増幅回路における利得の入力電力依存性を示すグラフである。 上記小信号増幅回路における３次入力インターセプトポイントの入力電力依存性を示すグラフである。 上記小信号増幅回路の他の実施の形態を示す回路図である。 本発明におけるバイアス回路を有する高周波電力増幅回路の実施の一形態を示す回路図である。 上記高周波電力増幅回路における利得の入力電力依存性を示すグラフである。 上記高周波電力増幅回路における３次入力インターセプトポイントの入力電力依存性を示すグラフである。 上記小信号増幅回路により構成される小信号増幅器を備える携帯端末の構成を示すブロック図である。 上記高周波電力増幅回路より構成される電力増幅器を備える携帯端末の構成を示すブロック図である。
符号の説明
１０，３０ 増幅回路（エミッタ接地増幅回路）
１５ 電流源
２０ 小信号増幅回路（エミッタ接地増幅回路）
４０ 高周波電力増幅回路（エミッタ接地増幅回路）
４７ 制御回路
５０，６０ 携帯端末
５３ 小信号増幅器（増幅器）
６３ 電力増幅器（増幅器）
Ｑ１，Ｑ４１ 信号増幅用エミッタ接地バイポーラトランジスタ（第１のトランジスタ）
Ｑ２，Ｑ４２ バイアス用バイポーラトランジスタ（第２のトランジスタ）
Ｑ３，Ｑ４３ 基準電圧発生用バイポーラトランジスタ（第３のトランジスタ）
Ｑ４，Ｑ４４ 基準電圧発生用バイポーラトランジスタ（第４のトランジスタ）
Ｑ２３ 電界効果トランジスタ
Ｑ３５ ベース電流供給用バイポーラトランジスタ（第５のトランジスタ）
Ｃ１ コンデンサ（第１の容量）
Ｒ２２ 抵抗（第１の抵抗）
Ｌ１ インダクタ

Claims (5)

  1. 第１のバイポーラトランジスタを用いたエミッタ接地増幅回路に接続されるバイアス回路において、
    ベースに電流源から出力される電流が供給され、エミッタが上記第１のバイポーラトランジスタのベースに接続され、コレクタが電源に接続される第２のバイポーラトランジスタと、
    ベースが上記第２のバイポーラトランジスタのベースに接続され、コレクタが電源に接続される第３のバイポーラトランジスタと、
    ベースが上記第３のバイポーラトランジスタのエミッタに接続され、エミッタが接地され、コレクタが上記電流源に接続される第４のバイポーラトランジスタと、
    一方の電極が上記第２のバイポーラトランジスタのベースに接続され、他方の電極が接地される第１の容量とを備えることを特徴とするバイアス回路。
  2. 第１のバイポーラトランジスタを用いたエミッタ接地増幅回路に接続されるバイアス回路において、
    エミッタが上記第１のバイポーラトランジスタのベースに接続され、コレクタが電源に接続される第２のバイポーラトランジスタと、
    ベースが上記第２のバイポーラトランジスタのベースに接続され、コレクタが電源に接続される第３のバイポーラトランジスタと、
    ベースが上記第３のバイポーラトランジスタのエミッタに接続され、エミッタが接地され、コレクタが電流源に接続される第４のバイポーラトランジスタと、
    ベースが上記電流源に接続され、エミッタが上記第２のバイポーラトランジスタのベースに接続され、コレクタが電源に接続される第５のバイポーラトランジスタと、
    一方の電極が上記第２のバイポーラトランジスタのベースに接続され、他方の電極が接地される第１の容量とを備えることを特徴とするバイアス回路。
  3. 上記第１の容量の両側の少なくとも一方には、第１の抵抗が設けられていることを特徴とする請求項１または２に記載のバイアス回路。
  4. 請求項１〜３のいずれか１項に記載のバイアス回路と、
    上記バイアス回路からバイアス電流を供給される上記第１のバイポーラトランジスタを有し、入力信号を増幅して出力信号を生成する上記エミッタ接地増幅回路とを備えることを特徴とする増幅器。
  5. 請求項４に記載の増幅器を備えることを特徴とする携帯端末。
JP2006218969A 2006-08-10 2006-08-10 バイアス回路、増幅器、および携帯端末 Expired - Fee Related JP4704293B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006218969A JP4704293B2 (ja) 2006-08-10 2006-08-10 バイアス回路、増幅器、および携帯端末

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006218969A JP4704293B2 (ja) 2006-08-10 2006-08-10 バイアス回路、増幅器、および携帯端末

Publications (2)

Publication Number Publication Date
JP2008047978A true JP2008047978A (ja) 2008-02-28
JP4704293B2 JP4704293B2 (ja) 2011-06-15

Family

ID=39181329

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006218969A Expired - Fee Related JP4704293B2 (ja) 2006-08-10 2006-08-10 バイアス回路、増幅器、および携帯端末

Country Status (1)

Country Link
JP (1) JP4704293B2 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104716908A (zh) * 2013-12-12 2015-06-17 株式会社村田制作所 功率放大模块
JP2015195566A (ja) * 2014-03-20 2015-11-05 株式会社村田製作所 電力増幅モジュール
WO2020204158A1 (ja) * 2019-04-04 2020-10-08 株式会社村田製作所 増幅回路及び増幅装置

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6314506A (ja) * 1986-07-07 1988-01-21 Eishitsuku Technol Kk 電圧増幅回路
JPS63173913A (ja) * 1987-01-14 1988-07-18 Hitachi Ltd 視覚センサシステム
JPH09260964A (ja) * 1996-03-19 1997-10-03 Sharp Corp 高周波増幅回路
JP2004080356A (ja) * 2002-08-16 2004-03-11 Nec Corp バイアス回路およびそれを用いた電力増幅装置
JP2005101733A (ja) * 2003-09-22 2005-04-14 Toshiba Corp バイアス回路
JP2005323176A (ja) * 2004-05-10 2005-11-17 Denso Corp クランプ回路
JP2006019885A (ja) * 2004-06-30 2006-01-19 Renesas Technology Corp 多段電力増幅回路およびそれを用いた送信機、受信機ならびに送受信機
JP2006067379A (ja) * 2004-08-27 2006-03-09 Matsushita Electric Ind Co Ltd 高周波電力増幅器
JP2006094205A (ja) * 2004-09-24 2006-04-06 Toshiba Corp 電力増幅回路装置

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6314506A (ja) * 1986-07-07 1988-01-21 Eishitsuku Technol Kk 電圧増幅回路
JPS63173913A (ja) * 1987-01-14 1988-07-18 Hitachi Ltd 視覚センサシステム
JPH09260964A (ja) * 1996-03-19 1997-10-03 Sharp Corp 高周波増幅回路
JP2004080356A (ja) * 2002-08-16 2004-03-11 Nec Corp バイアス回路およびそれを用いた電力増幅装置
JP2005101733A (ja) * 2003-09-22 2005-04-14 Toshiba Corp バイアス回路
JP2005323176A (ja) * 2004-05-10 2005-11-17 Denso Corp クランプ回路
JP2006019885A (ja) * 2004-06-30 2006-01-19 Renesas Technology Corp 多段電力増幅回路およびそれを用いた送信機、受信機ならびに送受信機
JP2006067379A (ja) * 2004-08-27 2006-03-09 Matsushita Electric Ind Co Ltd 高周波電力増幅器
JP2006094205A (ja) * 2004-09-24 2006-04-06 Toshiba Corp 電力増幅回路装置

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104716908A (zh) * 2013-12-12 2015-06-17 株式会社村田制作所 功率放大模块
JP2015115835A (ja) * 2013-12-12 2015-06-22 株式会社村田製作所 電力増幅モジュール
US9374040B2 (en) 2013-12-12 2016-06-21 Murata Manufacturing Co., Ltd. Power amplifying module
JP2015195566A (ja) * 2014-03-20 2015-11-05 株式会社村田製作所 電力増幅モジュール
US9397618B2 (en) 2014-03-20 2016-07-19 Murata Manufacturing Co., Ltd. Power amplification module
US9722542B2 (en) 2014-03-20 2017-08-01 Murata Manufacturing Co., Ltd. Power amplification module
US10211783B2 (en) 2014-03-20 2019-02-19 Murata Manufacturing Co., Ltd. Power amplification module
US10693421B2 (en) 2014-03-20 2020-06-23 Murata Manufacturing Co., Ltd. Power amplification module
US11038469B2 (en) 2014-03-20 2021-06-15 Murata Manufacturing Co., Ltd. Power amplification module
WO2020204158A1 (ja) * 2019-04-04 2020-10-08 株式会社村田製作所 増幅回路及び増幅装置

Also Published As

Publication number Publication date
JP4704293B2 (ja) 2011-06-15

Similar Documents

Publication Publication Date Title
JP4998211B2 (ja) 低雑音増幅器及び差動増幅器
JP4287190B2 (ja) 高周波増幅回路
US7839217B2 (en) High-frequency amplifier, high-frequency module, and mobile wireless apparatus using the same
JP5437511B2 (ja) 高周波増幅回路及びそれを用いた移動体通信端末
US7714657B2 (en) Low noise amplifier gain controlled scheme
JP3510194B2 (ja) 電力増幅器および無線通信装置
KR101300324B1 (ko) 전력 증폭기
US6529080B1 (en) TOI and power compression bias network
US8665027B2 (en) Amplifier for wireless receiver and associated method
EP0888670B1 (en) Linear high-frequency amplifier with high input impedance and high power efficiency
JP5158425B2 (ja) Ｒｆ電力増幅装置
JP2009165100A5 (ja)
EP1469592A1 (en) Apparatus for and method of controlling the base bias voltage of an HBT
JP2009165100A (ja) 高周波増幅器及び高周波モジュール並びにそれらを用いた移動体無線機
US9024689B2 (en) Electronic system—radio frequency power amplifier and method for self-adjusting bias point
US7714659B2 (en) Bias circuit with a feedback path and a method for providing a biasing signal
JP2004194063A (ja) 高周波電力増幅器およびそれを用いた通信装置
JP4704293B2 (ja) バイアス回路、増幅器、および携帯端末
JP2010283556A (ja) 高周波増幅器及びそれを用いた高周波モジュール
JP2002043875A (ja) 可変利得増幅器及びそれを備えた電子機器
KR101801938B1 (ko) 전력 증폭기
JP2008017453A (ja) 高周波増幅回路及びそれを用いた移動体通信端末
JP2006333107A (ja) バイアス回路およびそれを用いた電力増幅器、無線通信装置
KR102075951B1 (ko) 전력 증폭 회로
JP3514720B2 (ja) 電力増幅器および無線通信装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080806

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100702

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100706

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100902

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110308

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110309

LAPS Cancellation because of no payment of annual fees