JP2005101733A

JP2005101733A - バイアス回路

Info

Publication number: JP2005101733A
Application number: JP2003329998A
Authority: JP
Inventors: Yasuhiko Kuriyama; 保彦栗山
Original assignee: Toshiba Corp
Current assignee: Toshiba Corp
Priority date: 2003-09-22
Filing date: 2003-09-22
Publication date: 2005-04-14
Also published as: US7088183B2; US20050062541A1

Abstract

【課題】高周波信号の影響を防止し、且つ回路を小型化する。
【解決手段】第１トランジスタにバイアス電流を供給するバイアス回路であって、コレクタが第１電源に接続され、エミッタが前記第１トランジスタのベースに接続された第２トランジスタと、コレクタが前記第２トランジスタのエミッタに接続され、エミッタが第２電源に接続された第３トランジスタと、前記第２トランジスタのベースにベース電圧を供給する電圧供給回路と、前記第３トランジスタのコレクタとベースとを接続する第１抵抗器と、前記第２トランジスタのベースと前記第２電源との間に接続されたコンデンサとを有する。
【選択図】図１

Description

本発明は、高周波信号を増幅する高周波増幅回路に係り、特に高周波増幅トランジスタにバイアス電流を供給するバイアス回路に関する。

バイポーラトランジスタを用いた高出力増幅器は、コレクタ電流が温度変化に対して大きく影響を受けることから、例えばトランジスタをダイオード接続したカレントミラー回路で上記高出力増幅器のバイアス電流を供給している。一方、広いダイナミックレンジの出力レベルにおいて線形且つ高効率な増幅器は、バイアス条件をＢ級（高出力増幅器の入力がゼロの時、コレクタ電流が流れなくなるところまでバイアス電流を供給する方式）にしてバイアス電流を絞ることで実現している。しかし、実際には、素子の相互コンダクタンスの非線形性のため利得の変動による歪みが大きくなるので、バイアス電流をある程度流すＡＢ級のような使い方をして広いダイナミックレンジの出力レベルで利得の線形性を保つようにしている。

バイポーラトランジスタを用いたＡＢ級増幅器は、コレクタ電流が出力レベルに応じて増加するので、バイアス回路もそれに応じてベース電流の増加分を十分に供給しなければならない。よって、バイアス回路の出力インピーダンスを下げるため、エミッタフォロワ等を介してベース電流を供給するようなカレントミラー回路により構成されたバイアス回路が用いられる。

図６は、エミッタフォロワを用いたバイアス回路の一例である。トランジスタＱ８のコレクタには、電源電圧Ｖccが供給されている。トランジスタＱ８のベースには、抵抗Ｒ６を介してリファレンス電圧Ｖrefが供給されている。トランジスタＱ８のエミッタは、抵抗Ｒ７を介して接地電位に接続されている。また、トランジスタＱ８のベースと上記接地電位との間には、ダイオード接続されたトランジスタＱ６とＱ７とが直列に接続されている。

ところが、このようなバイアス回路を用いた高周波増幅回路では、トランジスタが２段積みになるため、トランジスタのオン電圧の２倍の電圧よりリファレンス電圧Ｖrefをかなり高くしなければ温度変化の影響に対するバイアス電流の変動を十分補償できない。一方、リファレンス電圧Ｖrefを高くすると、携帯電話のような制御電圧の低いシステムでは大きな問題となる。特に、ＣＤＭＡ（Code Division Multiple Access）のような広いダイナミックレンジの出力レベルで線形に動作しなければならないシステムでは、低出力時における温度変化の影響によるアイドル電流の変動は問題である。

図７及び図８は、バイアス回路の他の一例である。図７に示すバイアス回路は、抵抗Ｒ８を介してトランジスタＱ１０が１段でオンするように構成されている。また、図８に示すバイアス回路は、トランジスタＱ１１，Ｑ１２を付加し、トランジスタＱ８の温度補償を行うように構成されている。

しかし、これらのバイアス回路は出力インピーダンスが低いため、高周波信号がバイアス回路に漏れてきてしまう。また、バイアス回路に漏れてきた高周波信号の影響によりバイアス点が変動してしまう。このため、図７及び図８に示したように、バイアス回路と高周波増幅器であるトランジスタＱ１０との間に高周波信号を阻止するためのチョークのインダクタＬ１と、デカップリングのためのコンデンサＣ２とを備える必要がある。上記インダクタＬ１は回路規模が大きく、また上記コンデンサＣ２は大きな容量が必要なため、バイアス回路の小型化を困難にしている。

またこの種の関連技術として、バイアス供給量を安定化させる各種バイアス回路が開示されている（特許文献１参照）。
特開２００３−５８２６２号公報

本発明は、上記のような事情に鑑みてなされたもので、回路規模の大きな素子を用いることなく高周波信号の影響を防止でき、これにより回路の小型化が可能なバイアス回路を提供することを目的とする。

上記目的を達成するために本発明の第１の視点に係るバイアス回路は、第１トランジスタにバイアス電流を供給するバイアス回路であって、コレクタが第１電源に接続され、エミッタが前記第１トランジスタのベースに接続された第２トランジスタと、コレクタが前記第２トランジスタのエミッタに接続され、エミッタが第２電源に接続された第３トランジスタと、前記第２トランジスタのベースにベース電圧を供給する電圧供給回路と、前記第３トランジスタのコレクタとベースとを接続する第１抵抗器と、前記第２トランジスタのベースと前記第２電源との間に接続されたコンデンサとを有する。

また本発明の第２の視点に係るバイアス回路は、第１トランジスタにバイアス電流を供給するバイアス回路であって、コレクタが第１電源に接続され、エミッタが前記第１トランジスタのベースに接続された第２トランジスタと、前記第２トランジスタのベースにベース電圧を供給する電圧供給回路と、前記第２トランジスタのエミッタと第２電源との間に接続された第１抵抗器と、前記第２トランジスタのベースと前記第２電源との間に接続されたコンデンサとを有する。

本発明によれば、回路規模の大きな素子を用いることなく高周波信号の影響を防止でき、これにより回路の小型化が可能なバイアス回路を提供することができる。

以下、このような知見に基づいて構成された本発明の実施の形態について図面を参照して説明する。なお、以下の説明において、同一の機能及び構成を有する構成要素については、同一符号を付し、重複説明は必要な場合にのみ行う。

（第１の実施形態）
図１は、本発明の第１の実施形態に係るバイアス回路の回路構成を示す図である。

トランジスタＱ５は、例えば高周波入力信号を増幅して高周波出力信号として出力する。トランジスタＱ５は、例えばエミッタ接地回路により構成される。トランジスタＱ５のコレクタには、電源電圧Ｖccが供給されている。トランジスタＱ５のエミッタには、接地電位が供給されている。トランジスタＱ５のベースには、増幅する対象である高周波入力信号が入力される。この高周波入力信号は、増幅されてトランジスタＱ５のコレクタに接続された出力端子により出力される。さらに、トランジスタＱ５のベースには、バイアス電流が供給される。

トランジスタＱ５にバイアス電流を供給するバイアス回路は、以下のように構成される。バイアス電流を供給するトランジスタＱ４は、コレクタ接地回路（エミッタフォロワ）により構成される。トランジスタＱ４のコレクタには、電源電圧Ｖccが供給されている。トランジスタＱ４のベースには、ベース電圧が供給される。

このベース電圧を供給する電圧供給回路は、トランジスタＱ１，Ｑ２と抵抗Ｒ１，Ｒ２とにより構成される。トランジスタＱ４のベースには、抵抗Ｒ１の一方の端子が接続されている。抵抗Ｒ１のもう一方の端子には、リファレンス電圧Ｖrefが供給されている。このリファレンス電圧Ｖrefは、トランジスタの特性であるベース−エミッタ間電圧等に応じて決定される。抵抗Ｒ１の上記一方の端子には、トランジスタＱ２のベースが接続されている。トランジスタＱ２のコレクタには、電源電圧Ｖccが供給されている。トランジスタＱ２のエミッタには、抵抗Ｒ２を介して接地電位が供給されている。

トランジスタＱ２のベースには、トランジスタＱ１のコレクタが接続されている。トランジスタＱ１のベースには、トランジスタＱ２のエミッタが接続されている。トランジスタＱ１のエミッタには、接地電位が供給されている。このようにして、上記電圧供給回路が構成される。なお、上記説明した電圧供給回路は、一例である。これに限定されるものではなく、その他の回路であってもよい。

ところで、トランジスタＱ４のエミッタには、トランジスタＱ３のコレクタが接続されている。トランジスタＱ３は、コレクタとベースがダイオード接続されている。さらに上記ダイオード接続されたコレクタとベース間には、抵抗Ｒ３が接続されている。トランジスタＱ３のエミッタには、接地電位が供給されている。

また、トランジスタＱ４のベースと接地電位との間には、コンデンサＣ１が接続されている。トランジスタＱ４のエミッタとトランジスタＱ５のベースとの間には、抵抗Ｒ４が接続されている。

次に、上記各素子の構成を説明する。本実施形態で使用した各トランジスタには、エミッタがInGaP、ベースがGaAsで構成されたヘテロ接合バイポーラトランジスタであるInGaP/GaAsＨＢＴ（Hetero-junction Bipolar Transister）を用いている。トランジスタＱ５は、エミッタサイズが４×３０μｍ^２で、４８本のマルチエミッタ構造である。バイアス回路において、トランジスタＱ１，Ｑ２のエミッタサイズは４×１０μｍ^２、トランジスタＱ３のエミッタサイズは４×２０μｍ^２、トランジスタＱ４はエミッタサイズが４×３０μｍ^２で４８本のマルチエミッタ構造を用いている。抵抗Ｒ１は６００Ω、抵抗Ｒ２は３０００Ω、抵抗Ｒ３は１０００Ω、コンデンサＣ１は２ｐＦを用いている。なお、これらの値は一例であり、これに限定されるものではない。

また、バイアス回路を構成する各素子及び高周波増幅器であるトランジスタＱ５は、各素子を同一の半導体基板上に形成するＭＭＩＣ（Monolithic Microwave Integrated Circuit）により形成される。

このように構成されたバイアス回路の動作を説明する。
トランジスタＱ４のベースには、上記電圧供給回路によりベース電圧が供給される。このベース電圧は、トランジスタＱ１とＱ２とのベース−エミッタ接合電圧に基づいて生成されている。よって、電源電圧Ｖccの変動に依存しないベース電圧を供給することができる。さらに、トランジスタＱ１とＱ２とにより、トランジスタＱ４の温度補償を行うことができる。

次に、バイアス回路に高周波信号が入力された場合のバイアス回路の動作を説明する。トランジスタＱ５のベースに高周波入力信号が入力されると、バイアス回路の出力インピーダンスが低いため、バイアス回路に高周波信号が漏れてくる。ところが、トランジスタＱ３側に漏れてきた高周波信号は、抵抗Ｒ３によって阻止される。この阻止する原理は後述する。これにより、上記漏れてきた高周波信号がトランジスタＱ３により整流された直流電流の影響によって、トランジスタＱ５のバイアス点が変動するのを防止することができる。

また、トランジスタＱ４側に漏れてきた高周波信号は、コンデンサＣ１により吸収される。これにより、トランジスタＱ１，Ｑ２への上記高周波入力信号の影響を抑制することで、トランジスタＱ４に安定したベース電圧を供給することができる。

図２は、図８に示したバイアス回路のインピーダンスを表すスミスチャートである。図３は、図１に示したバイアス回路のインピーダンスを表すスミスチャートである。図２において、ｍ１はバイアス回路に入力される信号の周波数が１ＭＨｚの場合のインピーダンスを、ｍ２はバイアス回路に入力される信号の周波数が２ＧＨｚの場合のインピーダンスを表している。同様に図３において、ｎ１は１ＭＨｚの場合のインピーダンスを、ｎ２は２ＧＨｚの場合のインピーダンスを表している。

図２では、ｍ１のインピーダンスが１２Ω、ｍ２のインピーダンスが１８．５Ωである。よって、信号の周波数が高くなってもインピーダンスが大きくならない。したがって、図８に示したバイアス回路では、高周波信号を扱う場合、チョーク用のインダクタＬ１とデカップリングのためのコンデンサＣ２が必要となる。

一方、図３では、ｎ１のインピーダンスが１５Ω、ｎ２のインピーダンスが７６Ωである。よって、信号の周波数が高くなると、インピーダンスが大きくなっている。したがって、図１に示したバイアス回路では、チョーク用のインダクタを用いることなく、高周波信号を阻止することができる。

この原理は、トランジスタのベータ（エミッタ接地された増幅器の電流増幅率）の周波数特性を利用した効果である。図４は、ベータと周波数との関係を表す図である。例えば直流電流増幅率（ｈｆｅ）が１００のトランジスタを例に説明する。図４の縦軸にはベータ（β）を、横軸には周波数を示す。図４において、直流電流（周波数ゼロ）の場合はベータが１００であるが、周波数が１０ＭＨｚ付近からベータが減少している。そして、１ＧＨｚ付近では約１０までベータが減少している。

コレクタとベースとが抵抗Ｒ３を介してダイオード接続されたトランジスタＱ３においては、抵抗値がＲ３／βの抵抗と、ダイオード接続されたトランジスタＱ３とが直列に接続された回路と等価とみなすことができる。したがって、上記したようにＲ３が１０００Ωの場合、直流ではバイアス回路のインピーダンスが１０Ωにしか見えないのが、高周波では１００Ω以上に見える。よって、高周波信号を扱うバイアス回路では、インピーダンスを大きくすることができる。

以上詳述したように本実施形態では、高周波入力信号の増幅を行うトランジスタＱ５にバイアス電流を供給するためのエミッタフォロワからなるトランジスタＱ４を備える。また、トランジスタＱ４のエミッタには、コレクタとベースとがダイオード接続されたトランジスタＱ３を接続する。また、トランジスタＱ３のダイオード接続されたコレクタとベースとの間に抵抗Ｒ３を挿入する。さらに、トランジスタＱ４のベースと接地電位間にコンデンサＣ１を備えるようにしている。

したがって本実施形態によれば、バイアス回路に漏れてくる高周波信号を阻止することができる。これにより、高周波信号がバイアス回路に及ぼす影響を排除することができる。

また、インダクタ等の面積が大きい素子を用いず、抵抗とコンデンサという面積が小さい素子により高周波信号を阻止することができる。これにより、バイアス回路或いは高周波増幅回路の回路規模を小さくすることができる。特に、高周波増幅回路を本実施形態のように同一基板上に作成する場合は、インダクタを使用しなくて済むことによる回路規模の縮小の効果は大きい。

また、デカップリングのためのコンデンサを高周波増幅器であるトランジスタＱ５のベースに接続する場合、コンデンサの容量を大きくしなければならない。ところが、本実施形態のようにトランジスタＱ４のベースにコンデンサＣ１を接続する場合、コンデンサの容量が小さくて済む。これは、トランジスタＱ５のベースの位置に比べて、コンデンサＣ１を接続する位置のインピーダンスの方が高いためである。これにより、コンデンサの面積を小さくできるため、バイアス回路或いは高周波増幅回路の回路規模を小さくすることができる。

また、トランジスタＱ３を備えたことで、トランジスタＱ５の温度補償を行うことができる。

また、トランジスタＱ４のエミッタとトランジスタＱ５のベースとの間に抵抗Ｒ４を挿入することで、バイアス回路のインピーダンスを高くすることができる。これにより、バイアス回路に漏れてくる高周波信号を抑制することができる。

（第２の実施形態）
図５は、本発明の第２の実施形態に係るバイアス回路の回路構成を示す図である。

図５において、トランジスタＱ４のエミッタと接地電位との間には、抵抗Ｒ５が接続されている。

このように構成されたバイアス回路の動作を説明する。トランジスタＱ５のベースに高周波入力信号が入力されると、バイアス回路の出力インピーダンスが低いため、バイアス回路に高周波信号が漏れてくる。ところが、抵抗Ｒ５側に漏れてきた高周波信号は、当該抵抗Ｒ５によって阻止される。また、トランジスタＱ３を無くしたので、上記漏れてきた高周波信号が整流されて直流電流が発生するのを防止することができる。

以上詳述したように本実施形態では、上記第１の実施形態で示したトランジスタＱ３に替えて、抵抗Ｒ５を挿入するようにしている。

また、上記第１の実施形態に比べて、より簡単な構成でバイアス回路を構成することができる。

また、上記第１の実施形態に比べて回路素子が削減できるため、回路規模の縮小が可能となる。

なお、上記第１及び第２の実施形態は、図６や図７に示したバイアス回路に適用しても同様の効果を得ることができる。

この発明は、上記実施形態に限定されるものではなく、その他、本発明の要旨を変更しない範囲において種々変形して実施可能である。

本発明の第１の実施形態に係るバイアス回路の回路構成を示す図。従来のバイアス回路のインピーダンスを表すスミスチャート。図１に示したバイアス回路のインピーダンスを表すスミスチャート。トランジスタのベータと周波数との関係を表す図。本発明の第２の実施形態に係るバイアス回路の回路構成を示す図。エミッタフォロワを用いたバイアス回路の一例。エミッタフォロワを用いたバイアス回路の他の一例。エミッタフォロワを用いたバイアス回路のさらに他の一例。

符号の説明

Ｑ１〜８…トランジスタ、Ｒ１〜８…抵抗、Ｃ１，Ｃ２…コンデンサ、Ｌ１…インダクタ、Ｖcc…電源電圧、Ｖref…リファレンス電圧。

Claims

第１トランジスタにバイアス電流を供給するバイアス回路であって、
コレクタが第１電源に接続され、エミッタが前記第１トランジスタのベースに接続された第２トランジスタと、
コレクタが前記第２トランジスタのエミッタに接続され、エミッタが第２電源に接続された第３トランジスタと、
前記第２トランジスタのベースにベース電圧を供給する電圧供給回路と、
前記第３トランジスタのコレクタとベースとを接続する第１抵抗器と、
前記第２トランジスタのベースと前記第２電源との間に接続されたコンデンサと、
を具備することを特徴とするバイアス回路。
第１トランジスタにバイアス電流を供給するバイアス回路であって、
コレクタが第１電源に接続され、エミッタが前記第１トランジスタのベースに接続された第２トランジスタと、
前記第２トランジスタのベースにベース電圧を供給する電圧供給回路と、
前記第２トランジスタのエミッタと第２電源との間に接続された第１抵抗器と、
前記第２トランジスタのベースと前記第２電源との間に接続されたコンデンサと、
を具備することを特徴とするバイアス回路。
前記第１トランジスタのベースと前記第２トランジスタのエミッタとの間に接続された第２抵抗器をさらに具備することを特徴とする請求項１又は２記載のバイアス回路。
前記電圧供給回路は、コレクタが前記第１電源に接続され、ベースが第３抵抗器を介して定電圧源に接続され、エミッタが第４抵抗器を介して前記第２電源に接続された第４トランジスタと、コレクタが前記第４トランジスタのベースに接続され、ベースが前記第４トランジスタのコレクタに接続され、エミッタが前記第２電源に接続された第５トランジスタとを有することを特徴とする請求項１又は２記載のバイアス回路。
前記第２電源は、接地電位を供給することを特徴とする請求項１又は２記載のバイアス回路。
前記第１トランジスタは、高周波信号を増幅することを特徴とする請求項１又は２記載のバイアス回路。